TW533545B - Method for designing wiring connecting section and semiconductor device - Google Patents

Description

533545 A7 B7 五、發明説明 本發明係有關一種用來設計一佈線連接部俨、 法，其係將在不同佈線中的各佈線經由多數的最、、方 &資通道來 (請先間讀背面之注意事項再填寫本頁) 互相電連接，及關於一種半導體裝置乃具有由該方去 計的佈線連接部段者。 所"又 在近年來，半導體裝置的高度整合係更為加快，而产 著該等快速發展，有關半導體裝置的佈線、微製造及多2 技術亦被大力推展。在一具有多層結構的佈線層之=層 壯班a , 千導體 衣置中，通這（堆疊通道）則需被用來形成穿過多數佈 的電連接。 、、'層 .、一t· 第1圖為一平面圖乃示出一具有多層結構之佈線層的 習知半導體裝置，第2圖為沿幻圖之W線所採的縱向：視 圖，而第3圖為沿第2圖之Π_Π線所採的橫向剖視圖。請注 意，在第2圖中，一絕緣層及在該佈線層54八底下之半導體 基材乃被省略。 第1圖示出有四個佈線層堆疊在一半導體構件5〇上， 該構件50上設有特定的元件（胞元），而各佈線層之間有一 絕緣層60介設其中。 於此，該四個佈線層係由最靠近該半導體構件5〇之一 佈線層算起，依序被稱為第一、第二、第三及第四佈線層 等。在該第一與第三佈線層中，乃設有主要沿水平方向（χ 方向）來延伸的佈線51八及53八等，而在第二與第四佈線層 中，則設有主要沿垂直方向（γ方向）來延伸的佈線52Α與 54Α等。該各佈線51Α、52Α、53Α、54Α的寬度及間隔皆係 依據設計規範來決定。

4 533545 A7 _______ B7 五、發明説明（2 ) 在不同之佈線層中的佈線，係經由貫穿被設在該等佈 線層間之纟巴緣層6〇的通道6丨來電連接。該等通道6丨的大小 亦依據該設計規範來決定。請注意該等通道61會被分成可 將佈、、泉互相連接者，以及用來連接設在半導體基材上之 元件（胞元）與該等佈線者。 舉例而g，若是在不同佈線層中之窄小寬度的佈線， 則可藉由單一通道6丨來電連接。然而，若要將較大寬度的 佈線例如54A與51A互相連接，則如第2、3圖所示，許多具 有由設計規範所決定之尺寸的通道61等，將會被以該設計 規範所定的間隔來列設於該二佈線54A與5丨A互相交叉的 玉個區域中。又，在貫穿多數佈線層的電連接之例中，如 第2、3圖所示，亦有接墊62等會被設在佈線54八與51八之間 的佈線層（即第二及第三佈線層）中，而遍及該等佈線“A 與51A互相交叉的整個區域，且該等通道61會被沿著垂直 方向來疊設，而以接墊62等介設其間。 通常，該等線路的寬度，以及各佈線層的線路圖案， 和该等通道的尺寸、位置與數目等等，係以一半導體裝置 的佈局電腦輔助設計（CAD)工具來設計。且，其設計規範 係由製程的限制，及該半導體裝置所需的電性規格等而來 决疋。如第3圖所示之沿垂直方向疊設的通道等係被稱為堆 豐通道。 '' 本發明的發明人等經考量具有上述結構之佈線連接 部段的習知半導體裝置，乃會具有以下所述的問題。 如前所述，在傳統的半導體裝置中，若要使大寬度的 本家標準(⑽A4規格-------- (請先閲讀背面之注意事項再填寫本頁) 、一§ · 533545 A7 " ----—B7 五、發明説明（3 ) 布表互相電連接，則將有大量的堆疊通道會被均句地列設 在4等佈線互相父又的整個區域中。因此，例如，若要連 .第Y布線層的大I度佈線5 1A及第四饰線層的大寬度 佈線54A ’則其它的佈線即不能通過該二佈線51A與54A互 相交叉的區域，如第1圖所示，而必須將其它的佈線設成迂 迴環繞該區域。在第1圖所示之例中，以箭號來表示的線路 等即被設成迁迴環繞該佈線51A與54a的交又部份（佈線連 接部段）’因為該處係存在著供連接佈線51A與MA的堆疊 通道。 士上所述，在该習知的半導體裝置中，必須將其它的 佈線設成迁迴環繞該等大寬度佈線的連接區域；因此，其 線路會被加長，而可能造成電特性的劣化，並減低佈線設 計的自由度。當佈線設計的自由度減低時，該等佈線層的 數目必須更為增加，故將會增加製造成本，且降低生產良率。 本發明的目的即為提供一種用來設計佈線連接部段 的方法其係此夠改善佈線設計的自由度，並可滿足該佈 線連接部段所需的電特性者；以及提供一種具有由該方法 所設計之佈線連接部段的半導體裝置。 本發明之該設計佈線連接部段的方法，係為一種可供 設計被設在一半導體基材上之不同佈線層中之一第一佈線 與一第二佈線的連接部段之方法，該方法包含··一步驟係 依據流經該第一與第二佈線之間的電流量，而來決定供連 接該第一與第二佈線所需的堆疊通道之數目；一步驟係依 據該堆疊通道的數目來決定虛擬線路的數目；一步驟係將 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)

、可I 6 、發明説明（4 ) =擬線路列設在位於第一佈線上方之第二佈線的形成 中…㈣係在該第—佈線與該等虛擬線路互相交叉 月h开V成》亥等堆g通道；一消除該等虛擬線路的步驟； 及一形成該等第二佈線的步驟。 門的明的方法中，首先，流經該第—與第二佈線之 會被估計。例如，該電流量可依據設在該半導 -土材上之TL件的電性規格來決定。 定依據該第一與第二佈線之間的電流量，而來決 連接弟一與第二佈線所需的堆疊通道之數目。能夠流 =一相的電流量係由設計規範來決定；因此，用來連接 弟一與第二佈線所需的通道數目將可藉計算來獲得。 再來，依據堆疊通道的數目，乃可決定虛擬線路的數 目。㈣虛擬線路係僅為供決定該等堆疊通道的位置而暫 時被引用的線路。在本發明中’雖該等堆疊通道係被設在 ^疑料與第—佈線的交又部份中，但-虛擬線路所要列 :勺隹且通道之數目’係由該第_佈線的寬度以及設計規 範來決定。 在上述步驟中決定虛擬線路的數目之後，該等虛擬線 路會被排列在該第—佈線上方之第二佈線的形成區域中。 於此情況下’該等虛擬線路能以相等間隔來均勻地列設在 第二佈線的形成區域中；或者’該等虛擬線路亦能以設計 規範所決定之最小間隔，由該第二佈線之形成區域的兩端 來列設’而在其中央形成一大空隙。此外，該等虛擬線路 的位置亦可考量—通過該等堆疊通道之間的其它佈線即 之 第 況 流 533545 五、發明説明（5 二佈線）之線路而來決定。兮一 範來界；t。 μ二佈線的線路亦由該設計規 然後，該等堆疊通道备祜 路互相交叉的部份。以此方$ —料與虛擬線 被決定。 堆疊通道的位置即可 然後，該等虛擬線路會被消 於箱—a罢 s ? 、而苐一佈線會被形成 於一預疋位置。至此，該第_盥 之設計即告完成。 佈線之間的連接部段 在本發明中，由於該等堆疊通道的數目及位置係如上 所述地來決定、，故不僅在該第-與第二佈«之連接部段 勺包f生要求可被滿足’而且其它的線路亦可通過該等堆疊 通道之間’因此相較於習知技術’其佈線設計的自由度乃 可提高至-相當大的程度。又’由於佈線層數目得以減少， 且可使半導體裝置達到更高的整合度，故亦能降低成本。 本發明的半導體裝置乃包含：_半導體基材，及第 一、第二、第三佈線層等依序疊設在該基材上，而各以一 、、、邑緣層介设其間，该半導體裝置包含有：多數的堆疊通道 可供電連接在該第一佈線層中之第一佈線及在第三佈線層 中的第二佈線’且該等堆疊通道係被列設於該第一與第三 佈線的交叉部份中；及一第二佈線通過該等堆疊通道 間，而該第二佈線係被形成於第二佈線層中。 在本發明的半導體裝置中，乃設有通過用來電連接 一與第三佈線的多數堆疊通道之間的第二佈線。在此情 下，該等堆疊通道的數目必須依據每一通道可容許的電 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁}

五、發明説明（6 ) 量，以及流經第一與第三佈線之電流量等而來設定。 如上所述，因其它佈線係可通過該等堆疊通道之間 故該等佈線設計的自由度乃可提高，且由於減少佈線層的 數目，並使该半導體裝置能夠達到更高的整合度，故將: 降低成本。 ：了 圖式之簡單說明： 第1圖為-平面圖，示出一具有多層結構之佈線層的 習知半導體裝置之佈線部份。 曰 第2圖為沿第1圖之；[_；[線所採的縱剖視圖。 第3圖為沿第2圖之π-π線所採的橫剖視圖。 第4圖為一平面圖，示出本發明之一實施例的半導體 裝置之佈線部份。 第5圖為沿第4圖之ΠΜΙΙ線所採的縱剖視圖。 第6圖為沿第5圖之IV-IV線所採的橫剖視圖。 第7圖為本發明的佈線連接部段設計方法之實施例的 流程圖。 第8 A至8D圖為本發明該實施例之佈線連接部段設計 方法的示意圖。 以下，本發明之一實施例將參照圖式來說明。 第4圖為一平面圖，乃示出本發明該實施例的半導體 I置之佈線部份，第5圖為沿第4圖中之ΙΙΙ-ΙΠ線所採的縱 口J視圖，而第6圖為沿第5圖中之IV-IV線所採的橫剖視圖， 請注意在第5圖中，一絕緣層及在該佈線層1A底下的半導 體基材乃被省略。

A7 B7 533545 五、發明説明（ 第4圖係示出四個佈線層堆疊在一設有特定元件（胞元） 的半導體基材1G上，而各以_絕緣層介設其間。請注意， 雖在第4圖不出僅有四個佈線層，但其它的佈線層亦可被設 在该等佈線層的上方或底下。 於本貫施例中’該四個佈線層係由最靠近該基材1〇之 一佈線層算起依序被稱為第一、第二、第三、及第四佈線 層。且，该第二及第三佈線層會被稱為中間佈線層。 在該第一與第三佈線層中，乃設有主要沿水平方向（X 方向）來佈列的佈線1A&3A，而在第二與第四佈線層中， 則叹有主要沿垂直方向（Y方向）來佈列的佈線2八及4八。該 等佈、、泉ΙΑ、2A、3A、4A的寬度以及間隔，係依據設計規 範來決定。而，該等設計規範係由製程的限制，及該半導 體裝置所需的電性規格等來決定。 在不同佈線層中的佈線，會經由貫穿被設在該等佈線 層間的絶緣層之通道1丨而來電連接。該等通道丨1的尺寸亦 依據該設計規範來決定。請注意該等通道u可被分成用來 將佈線互相連接者，以及供連接在該基材1〇上之元件（胞元） 與该寻佈線者。 舉例而言，若為小寬度線路的情況下，該等信號線僅 會有較小的電流通過，故其佈線可經由一通道丨丨來連接於 另一佈線。但若要電連接多數的佈線層，則須使用堆疊通 道等。一大覓度線路例如電源供應線，將會有一較大的電 流通過，故須經由多數的堆疊通道來連接於另一佈線。若 要連接互相分開的佈線層中之大寬度佈線，且其間又有另 (請先閲讀背面之注意事項再填寫本頁) 、可丨

533545 五 發明説明 一或更多的佈線層介設其間，則該等堆疊通道的位置乃可 由將述於後之一設計方法來決定，而在該等堆疊通道之間 將會形成空隙，俾可容中間佈線層的線路通過。 以下，將參照第7圖的流程圖以及第8八至81)圖的示意 圖，而來說明在第4圖的ΠΙ_ΙΠ截線位置之佈線4八至ia的連 接部段之設計方法。 首先，若要設計該佈線丨八與斗八的連接部段。則要先依 據設在該半導體基材10上之各元件的規格來估計流經該二 佈線1A與4A之間的電流量（步驟su)。於此，由佈線从流 至佈線1A的電流量之最大值，亦被稱為可容許的電流值， 乃被設為IL。 、然後’用來連接佈線丨續从所需的堆疊通道數目將會 被決定（步驟S12)。若由設計規範所決定之每—堆疊通道的 最大電流量（即可容許的電流值），係被設為^，則要連接 佈線續須的通道數目乃可由下縣式⑴來獲得：η~Ιί/ΙνΐΑ ⑴ 請注意，在該公式⑴中，其小數位數要被提升至 數。 整 (請先閲讀背面之注意事項再填寫本頁) 、vv. ;%! 該堆疊通道的結構⑽如通叙尺寸，料與通道之間 的接塾^小，各通道之間的間隔等等），乃可由該CAD工具 2存貝料中來决疋’其係依據設計規範所儲傷者。而且， ^該佈線的寬度要沿該佈線的寬度方向來列設之該等堆 Κ道的數.目m亦由該設計規範來決定。 然後，用來決定該等通道位置之虛擬線路的數目X， 本紙張尺度A娜 11 中 但 的 著 以 或

訂丨 (請先閲讀背面之注意事項再填寫本頁) 533545 五、發明説明（9 ) 將由下列公式（2)來決定（步驟§丨3): X 二 n/m (2) 請注意，在該公式（2)中，其小數位數亦要被提升至一 整數。 然後’该等虛擬線路會被排列在該佈線丨A之上方要形 成該佈線4A的區域中（步驟S14)。於本實施例中，該等虛擬 線路的寬度係被設成與各堆疊通道相等。但本發明並不受 此所限，該等虛擬線路的寬度亦可為任何寬度，只要足 供由設計規範所決定之堆疊通道設在其上即可。 又，若該等虛擬線路已被設於該佈線4A所要形成的 域中時，則該等虛擬線路間的間隔係可被設成均勻的。 者，該等虛擬線路亦可用由該設計規範所決定之最小的 隔，來被列設在該佈線4A寬度方向的兩端附近，而在其， 央形成個大空隙。於此，如第8八圖所示，假設由該公式 ⑵所算出之該虛擬線路仙的數目為4，則該等虛擬線路4b 可被以一均句的間隔來列設在該佈線1A上方之佈線4八要 被形成的區域中。 然後，各堆疊通道14會被形成於該等虛擬線路4B與佈 線1A互相交又的各點處（步驟S15)。在第8B圖中，各虛擬 ，路4B與佈線1A的交叉部份5係被以陰影線來示出。 是，一在實際的情況中，依據該佈線1A的寬度來決定數目μ 通迢14等，係如第6圖所示地被形成。於此例中，每一交又 Η刀（即忒虚擬線路仙與佈線lA之一交又部份5)中，沿' 佈線1八延伸方向來列設的通道14之數目係被設為2(m=2) 本紙張尺細(210X297^ 12 533545 A7 -----B7___ 五、發明説明（10 ) 請注意，當該等堆疊通道14被形成之後，在各中間佈 線層中，可供連接上方及下方通道的接墊15將會被形成。 惟與習知技術不同地，各接墊15並非被形成遍及佈線4a與 1A的整個交叉部份，而係僅被形成於該等虛擬線路4B與佈 線1A的每一交叉部份處。 當該等通道14的數目及位置如上地被決定之後，該等 虛擬線路4B將會被消除，如第8C圖所示（步驟S16)。然後， 如第8D圖所示，該大寬度的佈線4A會被形成於一特定位置 (步驟S17)。 在該佈線1A與4A的連接部段之設計完成後，則可依需 要而將通過該等堆疊通道14之間，以及接墊15之間的線路 形成於該等中間佈線層中。第5、6圖中，第二佈線層的佈 線2A係被設在堆疊通道14(及接墊15)之間的區域中。 依據本實施例，該等堆疊通道的數目係依據流經該等 佈線之間的電流而來決定；因此，該佈線連接部段所需的 電性規格乃可被滿足。並且，在大寬度的佈線之間的連接 邠ί又中，乃没有所需而足夠數目的堆疊通道，又在該佈線 連接部段的區域中，具有間隙可容其它的線路穿過；因此， 乃可消除以往將中間佈線層的線路設成迂迴環繞該佈線連 接部段的必要性。故，如於第4圖所示之例中，該等中間佈 線層的線路圖案將可被簡化，且相較於習知技術，其佈線 設計的自由度乃可大為提升。又，該等佈線設計自由度的 提升更能帶來一效益，即因減少佈線層的數目，及提高該 半導體裝置的整合度，而能降低成本。 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐) (請先閲讀背面之注意事項再填窝本頁} 訂丨 •餐· 13 533545 A7 B7 五、發明説明（11 ) 元件標號對照 1A，2A，3A，4A…佈線 4B…虛擬線路 5···交叉部份 10…半導體基材 11，14···堆疊通道 (請先閱讀背面之注意事項再填寫本頁) 50…半導體構件 51A，52A，53A，54A…佈線 60…絕緣層 61…通道 62…接墊 15…接墊 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 14

Claims (1)

1. 533545 A8 B8 C8

   533545 A8 B8 C8 D8 申請專利範園 第-佈線及在第三佈線層中的第三佈線，該等堆疊通道 係被列設於該第一與第三佈線的交又部份中，·及 一第二佈線通過該等堆疊通道之間，且該第二佈線 係被設在該第二佈線層中。 6.如申請專利範圍第5項之半導體裝置，其中該等堆疊通 道更包含多數的接墊設在該第二佈線層中分別對應於 該等堆疊通道的位置上。 7·如申請專利範圍第6項之半導體裝置，其中該第二佈線 係被設在該等接墊之間的區域中。 8.如申請專利範圍第5項之半導體裝置，其中該等堆疊通 道係沿該第三佈線的寬度方向以一固定間隔來均勻地 列設。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐）