CN1207772C - 设计布线连接部分的方法和半导体器件 - Google Patents

设计布线连接部分的方法和半导体器件 Download PDF

Info

Publication number
CN1207772C
CN1207772C CNB021059772A CN02105977A CN1207772C CN 1207772 C CN1207772 C CN 1207772C CN B021059772 A CNB021059772 A CN B021059772A CN 02105977 A CN02105977 A CN 02105977A CN 1207772 C CN1207772 C CN 1207772C
Authority
CN
China
Prior art keywords
circuit
wiring layer
stacked
virtual
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021059772A
Other languages
English (en)
Other versions
CN1404134A (zh
Inventor
熊谷宪二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1404134A publication Critical patent/CN1404134A/zh
Application granted granted Critical
Publication of CN1207772C publication Critical patent/CN1207772C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

首先，第一线路和第三线路之间的电流流量被估算出来，用于连接第一线路和第三线路的堆叠通孔数量被确定。下一步，根据堆叠通孔数量，用于确定堆叠通孔位置的虚拟线路的数量被确定。此后，虚拟线路排列在第一线路上面的第三线路形成区域中，例如以相等的间隔，堆叠通孔建立在第一线路和第三线路交叉部分中。此后，虚拟线路被去除，并且第三线路被形成。根据需要，穿过堆叠通孔之间的第二线路被形成。

Description

设计布线连接部分的方法和半导体器件
技术领域
本发明涉及一种设计布线连接部分的方法，在该方法中相互不同的布线层中的线路是经过多个堆叠通孔而相互电连接的，以及一种半导体器件，它的布线连接部分是通过这种设计布线连接的方法而设计的。
背景技术
近年来，半导体器件的高度集成已经得到了更进一步的提高，同时伴随着这种提高，关于半导体器件的布线，微型制作和多层化得到了进一步的发展。在一个具有多层化结构布线层的半导体器件中，需要通孔(堆叠通孔)用于多层化布线层之间的电连接。
图1是平面图，它用于显示具有多层化结构布线层的常规半导体的线路部分。图2是图1I-I部分的纵剖面图，以及图3是图2II-II部分的横截面图。要注意的是，在图2中，线路51A以下的一个绝缘层和一个半导体衬底的图解被省略了。
图1显示了四个布线层，它们层叠在一个上面形成有特定元件的半导体衬底50上，同时在它们中间插入了一个绝缘层60。
在这里，四个布线层从离半导体衬底50最近的一个开始依次称为第一布线层，第二布线层，第三布线层，以及第四布线层。主要工作在水平方向(X方向)上的线路51A和53A分别形成在第一和第三布线层中，主要工作在垂直方向(Y方向)上的线路52A和54A分别形成在第二和第四布线层中。线路51A，52A，53A和54A的宽度和线路间隔由设计规则决定。
在不同布线层中的线路是经过通孔61而连接导通的，在布线层中的通孔61穿透绝缘层60。通孔61的尺寸同样是由设计规则决定的。要注意的是通孔61被分为用于各个线路的连接与用于半导体衬底50的元件(单元)和线路的连接两部分。
举个实例，就两个在相互不同的布线层上的窄宽度线路来说，它们可以通过一个通孔61连接。但是，如果要连接的是两个宽宽度的线路，譬如线路54A和51A，见图2和图3，则大小由设计规则决定的通孔61在线路54A和51A相互交叉的整个部分上按照由设计规则确定的间隔排列。另外，如果是穿过多个布线层的电连接，见图2和图3，则在线路54A和51A之间的布线层(第二和第三布线层)中放置焊盘62，并使它们覆盖整个线路54A和51A交叉的区域，这样，通孔61叠置排列在垂直方向，而焊盘62插入在它们之间。
通常情况下，线路的宽度，各个布线层的线路图，大小，位置，以及通孔的数量等等都是通过半导体器件的布局CAD(计算机辅助设计)工具设计的。另外，设计规则取决于制造过程中的限制条件以及半导体器件的规格等，在垂直方向叠置的通孔，见图3，被称为堆叠通孔。
本申请的发明者认为，以下所要描述的问题是在具有前面所描述结构的线路连接部分的常规半导体器件中所固有的。
就像上面所描述的那样，在常规半导体器件中，如果连接的是宽宽度的线路，大量的堆叠通孔将均匀地排列在整个线路交叉的区域内，相应的，例如，如果要连接第一布线层的宽宽度线路51A和第四布线层的宽宽度线路54A，则其它线路将不能从线路51A和54A相交叉的区域内通过，见图1，因此必须对其它线路进行排列，使它们绕过这些区域。在图1这个例子里面，标有箭头的线路是被排列绕过线路51A和54A之间的交叉部分(线路连接部分)，因为存在连接线路51A和线路54A的堆叠通孔。
如上所述，在常规半导体器件中，对其它线路进行排列，从而使它们绕过宽宽度线路的连接区域是必须的；因此，线路将被延长，从而导致了电特性的品质降低以及设计布线的自由度降低。当设计布线的自由度被降低后，布线层的数量将不得不进一步增加，从而导致了成本的增加以及生产量的降低。
发明内容
本发明的一个目的是提供一种用于设计线路连接部分的方法，这种方法能够提高线路设计的自由度，同时满足线路连接部分的电气特性，以及，提供一种由这种设计线路连接部分的方法设计线路连接部分的半导体器件。
本发明中用于设计线路连接部分的方法是用于设计形成在半导体衬底上的互相不同的布线层中第一线路和第二线路连接部分的方法，这种方法包括：基于第一线路和第二线路之间电流流量决定连接第一线路和第二线路之间堆叠通孔数量的步骤；基于堆叠通孔数量决定虚拟线路数量的步骤；在第一线路和多个虚拟线路相互交叉的部分内建立堆叠通孔的步骤；去除虚拟线路的步骤；以及建立第二线路的步骤。
首先，在本发明的用于设计线路连接部分的方法中，第一线路和第二线路之间电流流量被估算出来。举个例子，电流的大小由形成在半导体衬底上的元件的电气特性所决定。
据此，基于第一线路和第二线路之间的电流流量，用于连接第一线路和第二线路的堆叠通孔的数量被确定。能够流过一个堆叠通孔的电流值由设计规则决定。因此，用于连接第一和第二线路的堆叠通孔的数量可通过计算得到。
接着，根据堆叠通孔的数量，可确定虚拟线路的数量。虚拟线路是用于确定堆叠通孔的位置而暂时引入的线路。在本发明中，虽然堆叠通孔被排列在虚拟线路和第一线路的交叉部分中，但是用于虚拟线路排列的堆叠通孔数量由第一线路的宽度和设计规则决定。
当在以上所描述的过程中的虚拟线路的数量确定之后，这些虚拟线路将排列在第一线路上面的第二线路形成区域中。在这种情况中，虚拟线路可以等间隔的排列在第二线路的形成区域中；或者，虚拟线路可以从第二线路的形成区域的端部以设计规则规定的最小间隔进行排列，从而在其中间形成一个大的空间；或者，考虑到在堆叠通孔中穿梭的其它线路(第三线路)，虚拟线路可据此确定，第三线路的路径由设计规则规定。
然后，在第一线路和虚拟线路的交叉的部分中堆叠通孔被建立，这样，堆叠通孔的位置确定了。
此后，虚拟线路被去除，第二线路在特定位置上建立。这样，第一线路和第二线路之间连接部分的设计就完成了。
在本发明中，由于通过如上所述的方法确定了堆叠通孔的数量和位置，不仅仅满足了第一线路和第二线路连接部分的电流要求，而且使得其它线路能够从堆叠通孔中通过，从而与常规技术相比，设计线路的自由度在很大程度上得到了提高。这样，由于布线层数量的减少以及半导体器件的进一步高度集成而导致的成本降低能够得以实现。
本发明中的半导体器件是这样一个半导体器件：它包括一个半导体衬底，按顺序层叠在半导体衬底上的第一、第二、第三布线层，以及一个插入在它们中间的绝缘层，这个半导体器件包括：多个用于电连接第一线路于第一布线层、第三线路于第三布线层的堆叠通孔，堆叠通孔排列在第一线路和第三线路的交叉部分中；以及从多个堆叠通孔之间通过的第二线路，第二线路形成在第二布线层中。
在本发明的半导体器件中，从用于电连接第一线路和第三线路的多个堆叠通孔中间穿过的第二线路形成了，在这种情况中，需要设置的堆叠通孔的数量取决于每个堆叠通孔允许的电流值以及第一线路和第三线路之间的电流流量。
如上所述，线路从堆叠通孔之间通过，因此，设计线路的自由度增加了，因布线层数目的减少及半导体器件的进一步高度集成而导致的成本降低能够得以实现。
附图说明
图1是具有多层结构布线层的常规半导体器件线路部分的平面图。
图2是图1的I-I部分的纵剖面图。
图3是图2的II-II部分的横截面图。
图4是根据本发明实施例的半导体器件线路部分的平面图。
图5是图4III-III部分的纵剖面图。
图6是图5IV-IV部分的横截面图。
图7是根据本发明实施例设计线路连接部分的方法的流程图。
图8A到8D是根据本发明实施例设计线路连接部分的方法的图解。
具体实施方式
在下文中，将对一个实施例及相关附图进行描述。
图4是根据本发明实施例设计的半导体器件线路部分的平面图。图5是图4III-III部分的纵剖面图，以及图6是图5IV-IV部分的横截面图，要注意的是线路1A以下的绝缘层和半导体衬底在图5中被省略了。
图4显示了四个布线层层叠在一个上面形成有指定元件的半导体衬底10上面，并且一个绝缘层插入在它们之间。要注意的是，虽然图4只显示了这四个布线层，其它布线层仍可形成在这些布线层的上面和下面。
在这个实施例中，这四个布线层从离半导体衬底10最近的一个开始被依次称为第一布线层，第二布线层，第三布线层，以及第四布线层。另外，第二布线层和第三布线层被称为中间布线层。
主要工作在水平方向(X方向)的线路1A和3A被分别建立在第一和第三布线层中，以及主要工作在垂直方向(Y方向)上的线路2A和4A被分别建立在第二和第四布线层中。线路1A，2A，3A及4A的宽度和线路间隔由设计规则决定。另外，设计规则由生产过程的限制条件，半导体器件的电气规格等决定。
在不同布线层中的线路是通过穿过绝缘层的布线层中的通孔11而电连接的，通孔11的大小同样是由设计规则决定的，要注意的是通孔11分为用于线路之间的连接和用于形成在半导体衬底上的元件(单元)与线路的连接两部分。
举个例子，对于窄宽度线路譬如一根信号线，它上面有相对较小的电流流过，这样的线路可通过一个通孔11与其它线路相连接。对于多个布线层之间的电连接，则使用堆叠通孔，宽宽度的线路譬如有相对较大电流流过的电源线，它与其它线路的连接可通过多个堆叠通孔实现。对于有一层相隔或多层相隔的布线层中的宽宽度线路的连接，堆叠通孔的位置由以后所描述的设计方法决定，在堆叠通孔之间，将提供空间使得中间布线层中的线路能够从中通过。
下文，将根据图7所示的流程图及图8A到8D图解，对在图4III-III部分的线路4A和1A之间的连接部分设计方法进行描述。
首先，就线路1A和线路4A的连接部分的设计而言，通过线路1A和4A的电流流量可根据形成在半导体衬底10上的元件规格要求估算出来(步骤S11)，从线路4A到线路1A的电流流量的最大值，同时也被称作允许通过电流值，设作IL。
然后，用于连接线路1A和线路4A的堆叠通孔的数量确定(步骤S12)。如果由设计规则决定的每一个堆叠通孔的最大电流量(允许通过电流值)被设作IVIA，则用于连接线路1A和线路4A的堆叠通孔数量可通过以下公式得到。
    n＝IL/IVIA        …(1)
要注意的是，在等式(1)中，小数部分要向上进位成整数。
堆叠通孔的结构(通孔的大小，通孔与通孔之间的焊盘的大小，堆叠通孔之间的间隔等等)根据CAD工具的程序库确定，这个程序库是基于设计规则准备的。另外，根据线路宽度大小而排列在宽度方向的堆叠通孔的数量m也由设计规则决定。
据此用于确定通孔位置的虚拟线路的数量X可由以下等式确定(步骤S13)。
X＝n/m…(2)
要注意的是，在等式(2)中，小数部分要向上进位成整数。
然后，虚拟线路排列在线路4A形成在线路1A之上的区域内。在这个实施例中，虚拟线路被设为与堆叠通孔同宽。但是，本发明并不限于此，虚拟线路可以是满足对按设计规则确定的排列在其上面的堆叠通孔的任何足够宽度。
另外，如果虚拟线路被定位在线路4A形成区域内，那么，虚拟线路之间的间隔可以是均等的。或者，虚拟线路可以在宽度方向上以设计规则所规定的最小间隔排列在线路4A的两端附近，从而在其中心处留出一个大的空间。在这里，如图8A所示，作为等式(2)的计算结果，虚拟线路4B的数量可假定为4，以及这些虚拟线路4B等间隔排列在线路1A上的线路4A形成区域内。
接着，堆叠通孔14被建立在虚拟线路4B和线路1A相交叉点处(步骤S15)。在图8B中，虚拟线路4B和线路1A的交叉部分5通过影线显示出来。但是，在实际情况中，由线路1A宽度决定的堆叠通孔14的数量如图6所示建立，在这个实例中，对于一个交叉部分(虚拟线路4B和线路1A交叉部分5中的一个)，在线路1A延伸方向排列的堆叠通孔14的数量被设置为2(m＝2)。
要注意的是，当堆叠通孔14被建立之后，在中间布线层中，建立用于连接上下通孔的焊盘15。跟常规技术所不同的是每个焊盘15并不是建立在线路4A和线路1A的整个交叉部分，而是每一个焊盘15建立在每一个虚拟线路4B和线路1A的交叉部分。
当堆叠通孔14的数量和位置按如上所述确定之后，虚拟线路4B被去除，如图8C所示(步骤S16)。随后，如图8D所示，宽宽度线路4A建立在一特定位置(步骤S17)。
线路1A和线路4A之间连接部分的设计完成之后，从堆叠通孔14之间及焊盘15之间穿过的线路按需要形成在中间布线层。在图5和图6中，第二布线层的线路2A形成在堆叠通孔14(焊盘15)之间的区域内。
按照这个实施例，堆叠通孔的数量根据线路之间的电流流量确定，因此，线路连接部分的电气规格能够得以满足。另外，必要且足够数量的堆叠通孔被提供用于宽宽度线路之间的连接部分，以及使其它线路能够从中通过的空间在线路连接部分的区域中被提供；因此，在中间布线层中建立线路使得绕过线路连接部分的必要性得以消除。这样，在图4所示的例子中，中间布线层中的线路图案得以简化，以及设计线路的自由度与常规技术相比得到了有效的提高，另外，设计线路的自由度的提高带来了这样一个效果：由于布线层数量的减少及半导体器件进一步的高度集成而导致的成本降低能够得以实现。

Claims (8)

1.一种用于设计第一线路和第二线路的线路连接部分的方法，该第一线路和第二线路形成在半导体衬底之上的相互不同的布线层中，所述方法包括：
堆叠通孔数量确定步骤，该步骤根据所述第一线路和第二线路之间的电流流量确定用于连接所述第一线路和所述第二线路所需的堆叠通孔的数量；
虚拟线路数量确定步骤，该步骤根据所述堆叠通孔的数量确定虚拟线路的数量，虚拟线路被暂时引入用来确定堆叠通孔的位置；
虚拟线路排列步骤，该步骤在所述第一线路之上的所述第二线路的形成区域中排列多个所述虚拟线路；
堆叠通孔建立步骤，该步骤在所述第一线路和所述多个虚拟线路彼此交叉部分中建立多个所述堆叠通孔；
虚拟线路去除步骤，该步骤去除所述虚拟线路；
第二线路建立步骤，该步骤建立所述第二线路；以及
第三线路建立步骤，该步骤建立从所述多个堆叠通孔中间穿过的第三线路。
2.根据权利要求1设计线路连接部分的方法，其中焊盘被建立在所述第一线路和第二线路之间的各位置中，所述各位置与所述多个堆叠通孔相对应。
3.根据权利要求1设计线路连接部分的方法，其中所述虚拟线路以等间隔均匀地排列在所述第二线路形成区域中。
4.一种半导体器件，包括一个半导体衬底和顺次层叠在所述半导体衬底上的第一、第二和第三布线层，在它们之间插入一个绝缘层，所述半导体器件包括：
用于将所述第一布线层中的第一线路和所述第三布线层中的第三线路电连接的多个堆叠通孔，所述堆叠通孔排列在所述第一线路和所述第三线路交叉部分中；以及
在所述多个堆叠通孔之间通过的第二线路，所述第二线路形成在所述第二布线层中，
其中所述第一线路和第三线路相互垂直，所述第二线路与所述第一和第三线路其中的一个线路平行，并与所述第一和第三线路中另一线路垂直。
5.根据权利要求4的半导体器件，其中所述多个堆叠通孔包括形成在所述第二布线层各位置中的多个焊盘，所述各位置分别对应在所述第二布线层中的各个堆叠通孔。
6.根据权利要求5的半导体器件，其中所述第二线路形成在所述多个焊盘之间的区域。
7.根据权利要求4的半导体器件，其中所述多个堆叠通孔以等间隔均匀地排列在所述第三线路的宽度方向上。
8.根据权利要求4的半导体器件，其中根据所述第一线路和第三线路之间的电流流量确定所述的多个堆叠通孔的数量。
CNB021059772A 2001-09-07 2002-04-12 设计布线连接部分的方法和半导体器件 Expired - Fee Related CN1207772C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001272228A JP4786836B2 (ja) 2001-09-07 2001-09-07 配線接続部設計方法及び半導体装置
JP272228/2001 2001-09-07

Publications (2)

Publication Number Publication Date
CN1404134A CN1404134A (zh) 2003-03-19
CN1207772C true CN1207772C (zh) 2005-06-22

Family

ID=19097631

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021059772A Expired - Fee Related CN1207772C (zh) 2001-09-07 2002-04-12 设计布线连接部分的方法和半导体器件

Country Status (6)

Country Link
US (2) US7005746B2 (zh)
EP (1) EP1291793A3 (zh)
JP (1) JP4786836B2 (zh)
KR (1) KR100740963B1 (zh)
CN (1) CN1207772C (zh)
TW (1) TW533545B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7441220B2 (en) * 2000-12-07 2008-10-21 Cadence Design Systems, Inc. Local preferred direction architecture, tools, and apparatus
US7272806B2 (en) * 2003-02-19 2007-09-18 Hewlett-Packard Development Company, L.P. System and method for evaluating power and ground vias in a package design
TWI249842B (en) * 2003-07-22 2006-02-21 Ali Corp Integrated circuit structure and design method
US6864171B1 (en) * 2003-10-09 2005-03-08 Infineon Technologies Ag Via density rules
JP4346410B2 (ja) * 2003-10-28 2009-10-21 東芝メモリシステムズ株式会社 半導体集積回路の配線設計方法及び半導体集積回路
JP4481731B2 (ja) * 2004-06-07 2010-06-16 株式会社東芝 自動設計方法及び半導体集積回路
JP2006173191A (ja) * 2004-12-13 2006-06-29 Matsushita Electric Ind Co Ltd 半導体集積回路の配線混雑度推定方法
DE602006021116D1 (de) 2005-10-28 2011-05-19 Canon Kk Wässrige Tinte, Tintenstrahlaufzeichnungsverfahren, Tintenbehälter, Aufzeichnungseinheit und Tintenstrahlaufzeichnungsgerät
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US7917879B2 (en) 2007-08-02 2011-03-29 Tela Innovations, Inc. Semiconductor device with dynamic array section
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
JP2007294499A (ja) * 2006-04-21 2007-11-08 Nec Electronics Corp 半導体装置
JP5130719B2 (ja) * 2007-01-12 2013-01-30 富士通セミコンダクター株式会社 配線設計方法
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
JP2009054702A (ja) * 2007-08-24 2009-03-12 Panasonic Corp 半導体集積回路
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
KR101761530B1 (ko) 2008-07-16 2017-07-25 텔라 이노베이션스, 인코포레이티드 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
WO2010084533A1 (ja) * 2009-01-20 2010-07-29 パナソニック株式会社 半導体集積回路の電源配線構造
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
KR102000622B1 (ko) 2013-01-17 2019-07-16 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR101676810B1 (ko) 2014-10-30 2016-11-16 삼성전자주식회사 반도체 소자, 이를 포함하는 디스플레이 드라이버 집적 회로 및 디스플레이 장치
US9594865B2 (en) * 2015-05-20 2017-03-14 International Business Machines Corporation Distribution of power vias in a multi-layer circuit board
US10964639B2 (en) 2017-10-20 2021-03-30 Samsung Electronics Co., Ltd. Integrated circuits including via array and methods of manufacturing the same
KR102636096B1 (ko) * 2017-10-20 2024-02-14 삼성전자주식회사 비아 어레이를 포함하는 집적 회로 및 이를 제조하기 위한 방법
US10410934B2 (en) * 2017-12-07 2019-09-10 Micron Technology, Inc. Apparatuses having an interconnect extending from an upper conductive structure, through a hole in another conductive structure, and to an underlying structure
CN109950220B (zh) * 2017-12-21 2021-01-01 合肥杰发科技有限公司 接合垫结构及接合垫结构的制作方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4889832A (en) * 1987-12-23 1989-12-26 Texas Instruments Incorporated Method of fabricating an integrated circuit with metal interconnecting layers above and below active circuitry
JPH04361559A (ja) * 1991-06-10 1992-12-15 Ngk Spark Plug Co Ltd 集積回路用パッケージ
US5532516A (en) * 1991-08-26 1996-07-02 Lsi Logic Corportion Techniques for via formation and filling
JPH0745745A (ja) 1993-07-30 1995-02-14 Mitsubishi Electric Corp 多層回路基板
JP3512225B2 (ja) * 1994-02-28 2004-03-29 株式会社日立製作所 多層配線基板の製造方法
US5571751A (en) * 1994-05-09 1996-11-05 National Semiconductor Corporation Interconnect structures for integrated circuits
US5877091A (en) * 1995-05-19 1999-03-02 Matsushita Electric Industrial Co. Ltd, Multilayer routing method and structure for semiconductor integrated circuit
JPH10321623A (ja) 1997-05-19 1998-12-04 Ricoh Co Ltd 半導体装置及びその製造方法
JP3500308B2 (ja) * 1997-08-13 2004-02-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積回路
US6143640A (en) * 1997-09-23 2000-11-07 International Business Machines Corporation Method of fabricating a stacked via in copper/polyimide beol
KR19990039156A (ko) * 1997-11-11 1999-06-05 윤종용 반도체 소자의 패드 및 그 제조방법
US6528888B2 (en) * 1997-11-14 2003-03-04 Texas Instruments Incorporated Integrated circuit and method
US6016000A (en) * 1998-04-22 2000-01-18 Cvc, Inc. Ultra high-speed chip semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectrics
JP2000011462A (ja) * 1998-06-15 2000-01-14 Hitachi Maxell Ltd ガラス原盤及び原盤露光装置
JP4228418B2 (ja) * 1998-07-30 2009-02-25 沖電気工業株式会社 半導体装置
JP2000068383A (ja) * 1998-08-25 2000-03-03 Matsushita Electric Ind Co Ltd 半導体集積回路装置の設計方法および半導体集積回路装置
FR2786609B1 (fr) * 1998-11-26 2003-10-17 St Microelectronics Sa Circuit integre a capacite interlignes reduite et procede de fabrication associe
US6239023B1 (en) * 1999-05-27 2001-05-29 Taiwan Semiconductor Manufacturing Company Method to reduce the damages of copper lines
US6202191B1 (en) * 1999-06-15 2001-03-13 International Business Machines Corporation Electromigration resistant power distribution network
US6388332B1 (en) * 1999-08-10 2002-05-14 Philips Electronics North America Corporation Integrated circuit power and ground routing
US6281108B1 (en) * 1999-10-15 2001-08-28 Silicon Graphics, Inc. System and method to provide power to a sea of gates standard cell block from an overhead bump grid
US6441418B1 (en) * 1999-11-01 2002-08-27 Advanced Micro Devices, Inc. Spacer narrowed, dual width contact for charge gain reduction
US6251773B1 (en) * 1999-12-28 2001-06-26 International Business Machines Corporation Method of designing and structure for visual and electrical test of semiconductor devices
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
JP3450258B2 (ja) * 2000-03-03 2003-09-22 Ｎｅｃエレクトロニクス株式会社 集積回路装置、回路製造方法
US6313026B1 (en) * 2000-04-10 2001-11-06 Micron Technology, Inc. Microelectronic contacts and methods for producing same
US6448173B1 (en) * 2000-06-07 2002-09-10 International Business Machines Corporation Aluminum-based metallization exhibiting reduced electromigration and method therefor
US6551856B1 (en) * 2000-08-11 2003-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming copper pad redistribution and device formed
US7594196B2 (en) * 2000-12-07 2009-09-22 Cadence Design Systems, Inc. Block interstitching using local preferred direction architectures, tools, and apparatus
US6664639B2 (en) * 2000-12-22 2003-12-16 Matrix Semiconductor, Inc. Contact and via structure and method of fabrication
JP2003303885A (ja) * 2002-04-08 2003-10-24 Mitsubishi Electric Corp 集積回路及びその設計方法

Also Published As

Publication number Publication date
CN1404134A (zh) 2003-03-19
US20030051218A1 (en) 2003-03-13
TW533545B (en) 2003-05-21
US7005746B2 (en) 2006-02-28
JP2003086681A (ja) 2003-03-20
JP4786836B2 (ja) 2011-10-05
KR100740963B1 (ko) 2007-07-19
KR20030022006A (ko) 2003-03-15
EP1291793A3 (en) 2006-02-08
US7299443B2 (en) 2007-11-20
US20060097401A1 (en) 2006-05-11
EP1291793A2 (en) 2003-03-12

Similar Documents

Publication Publication Date Title
CN1207772C (zh) 设计布线连接部分的方法和半导体器件
CN1183602C (zh) 一种集成电路及其为集成电路设计导线布局的方法
CN100463161C (zh) 半导体器件
US7038296B2 (en) Electrical component structure
CN1612323A (zh) 半导体集成电路的布线设计方法以及半导体集成电路
CN1418374A (zh) 叠层中的垂直电互连
CN1496213A (zh) 用于减少多层电路板的层数的技术
JPH09162279A (ja) 半導体集積回路装置およびその製造方法
US20070045816A1 (en) Electronic package with improved current carrying capability and method of forming the same
EP1069617A2 (en) Multilayer wiring board
JP4296051B2 (ja) 半導体集積回路装置
CN1131564C (zh) 集成电路的布线系统和实施半导体集成电路工程改变的方法
CN1770442A (zh) 集成电路及集成电路的电连接再选路方法
JPH0918156A (ja) 多層プリント配線板
US7327011B2 (en) Multi-surfaced plate-to-plate capacitor and method of forming same
CN1914962A (zh) 用于提高电路板的定线密度的方法和这种电路板
CN116050343A (zh) 一种电源网络布线方法
US10566286B2 (en) High bandwidth routing for die to die interposer and on-chip applications
CN2881955Y (zh) 芯片封装体
CN101055869A (zh) 电感器结构
CN100352052C (zh) 采对角布局的互连线结构
JP7459412B2 (ja) プリント基板の設計支援システム、設計支援方法、プログラム、及び記録媒体
JP2000031288A (ja) Ｌｓｉ回路パタ―ンの設計方法
US7683490B2 (en) Semiconductor integrated circuit and semiconductor device having multilayer interconnection
CN116347972A (zh) 深沟槽硅电容及其制作方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081212

Address after: Tokyo, Japan

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa, Japan

Patentee before: Fujitsu Ltd.

ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081212

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050622

Termination date: 20100412