CN109950220B - 接合垫结构及接合垫结构的制作方法 - Google Patents

接合垫结构及接合垫结构的制作方法 Download PDF

Info

Publication number
CN109950220B
CN109950220B CN201711400808.9A CN201711400808A CN109950220B CN 109950220 B CN109950220 B CN 109950220B CN 201711400808 A CN201711400808 A CN 201711400808A CN 109950220 B CN109950220 B CN 109950220B
Authority
CN
China
Prior art keywords
metal
metal layer
layers
pad structure
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711400808.9A
Other languages
English (en)
Other versions
CN109950220A (zh
Inventor
熊险峰
宋征华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Jiekai Technology Co.,Ltd.
Original Assignee
Hefei Jiefa Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Jiefa Technology Co ltd filed Critical Hefei Jiefa Technology Co ltd
Priority to CN201711400808.9A priority Critical patent/CN109950220B/zh
Priority to TW107107509A priority patent/TWI762597B/zh
Publication of CN109950220A publication Critical patent/CN109950220A/zh
Application granted granted Critical
Publication of CN109950220B publication Critical patent/CN109950220B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种接合垫结构及接合垫结构的制作方法。接合垫结构包括第一金属层；相对第一金属层依次层叠设置的至少两第二金属层；第一金属层与第二金属层之间及第二金属层之间设置有介电层；第一金属层及与第一金属层相邻的第二金属层在接合垫结构区域外电性连接；第二金属层的相邻两层之间电性连接。本发明还公开了一种接合垫结构的制作方法，通过该方法，可以避免大尺寸铜键合线产生的弹坑问题。

Description

接合垫结构及接合垫结构的制作方法
技术领域
本发明涉及集成电路技术领域，特别是涉及一种接合垫结构及接合垫结构的制作方法。
背景技术
接合垫(Pond Pad)是介于容纳在半导体芯片内的集成电路(IntegratedCircuit，IC)及芯片封装体之间的接口，用于传送电力、接地及输入/输出信号至芯片元件。引线键合(Wire Bonding，WB)是一种使用细金属线，利用热、压力、超声波等能量使金属引线与接合垫紧密焊合，实现芯片与外部的电气互连和芯片间的信息互通。
结合图1所示，现有接合垫结构包括第一金属层10，若干第二金属层21-23，由金属层间介电层(inter-metal dielectric layer，IMD)所隔离，各金属层通过贯穿介电层的通孔(Via)40实现电性连接，目前铜线以其价格低廉、高可靠性及良好电导率和热导率，相比其他材质使用同样线径可承受更大电流的优势成为越来越多大功率器件的选择，而当大尺寸铜线在接合垫上进行键合，所需键合力较大，该力度直接作用在接合垫的第一金属层10时，容易在第一金属层10与第二金属层21的通孔40之间形成弹坑，当弹坑严重时所有的通孔40和金属层都出现裂痕，对芯片的可靠性造成重大威胁，甚至导致芯片功能失效。
发明内容
本发明主要解决的技术问题是提供一种接合垫结构及接合垫结构的制作方法，在兼顾成本与性能的同时避免大尺寸铜键合线产生的弹坑问题。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种接合垫结构，包括：
第一金属层；
相对所述第一金属层依次层叠设置的至少两第二金属层；
所述第一金属层与所述第二金属层之间及所述第二金属层之间设置有介电层；
所述第一金属层及与所述第一金属层相邻的第二金属层在所述接合垫结构区域外电性连接；
所述第二金属层的相邻两层之间电性连接。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种接合垫结构的制作方法，包括：
提供半导体芯片；
相对所述半导体芯片形成第一介电层；
相对所述第一介电层依次层叠形成至少两第二金属层，在所述第二金属层之间设置第二介电层；
将所述第二金属层的相邻两层之间电性连接；
相对所述第二金属层形成第一金属层，且在所述第一金属层与所述第二金属层之间设置第三介电层；
在所述接合垫结构区域外将所述第一金属层及与所述第一金属层相邻的第二金属层之间电性连接。
本发明的有益效果是：区别于现有技术的情况，本发明通过在所述接合垫结构区域外将所述第一金属层及与所述第一金属层相邻的第二金属层之间电性连接，从而避免大尺寸铜键合线产生的弹坑问题。
附图说明
图1是现有的设置于半导体芯片上接合垫结构的截面示意图；
图2是本发明第一实施例接合垫结构的金属层立体结构示意图；
图3是本发明第二实施例接合垫结构的金属层立体结构示意图；
图4是本发明第三实施例接合垫结构的金属层立体结构示意图；
图5是本发明第三实施例接合垫结构的金属层设置于半导体芯片上的截面结构示意图；
图6是本发明第四实施例接合垫结构的金属层立体结构示意图；
图7是本发明第五实施例接合垫结构的金属层设置于半导体芯片上的截面结构示意图；
图8是本发明接合垫结构的制作方法流程示意图。
具体实施方式
下面结合附图和实施例对本发明进行详细的说明。
请参阅图2，是本发明第一实施例接合垫结构的金属层立体结构示意图(沿图2中虚线a纵截)，所述接合垫结构位于半导体芯片60上，包括：
第一金属层10；
相对所述第一金属层10依次层叠设置的至少两第二金属层(在本实施例中，包括三个第二金属层，分别为第二金属层21，第二金属层22，第二金属层23，在其他实施例中，所述第二金属层的数量可以根据需要进行设置)；
所述第一金属层10与所述第二金属层21之间及所述第二金属层21-23之间均设置有介电层；
所述接合垫结构区域外设置第一通孔(图中未标出)，所述第一通孔通过导线将所述第一金属层10及与所述第一金属层相邻的第二金属层21连接，实现所述第一金属层10与所述第一金属层相邻的第二金属层21的电性连接。
所述第二金属层21-23的相邻两层之间通过第二通孔40电性连接。
在所述接合垫结构的第一金属层10上设置钝化层50，且所述钝化层50覆盖所述第一金属层10的边缘而将第一金属层10的中间位置暴露，以对接合垫结构进行保护。
本实施例中，所述第一金属层10及所述第二金属层21-23的材质为铝(Al)；所述介电层31-33为氮化硅(SiNx)；所述第二通孔40内的导电材料为钨(W)。
当大尺寸(如1.8mil)铜线(在其他实施例中并不限定为铜线)在所述接合垫结构上进行键合时，所述第一金属层10和所述第二金属层21之间的第一介电层可以大面积承受键合带来的应力，让铜键合线键合时产生的冲击力均匀分散到每一第二金属层21-23上。
请参阅图3，是本发明第二实施例接合垫结构的金属层立体结构示意图(沿图3中虚线a纵截)，所述接合垫结构位于半导体芯片60上，与图2的区别在于：
本实施例中，所述第二金属层21分割为若干条状金属(在其他实施例中可为其他某一第二金属层分割为条状金属)，所述每一第二金属层21上的金属条的总面积小于对应所述第二金属层总面积，具体的，所述每一第二金属层21上的金属条的总面积小于对应所述第二金属层总面积的60％。
当大尺寸(如1.8mil)铜线(在其他实施例中并不限定为铜线)在所述接合垫结构上进行键合时，所述第一金属层10和所述第二金属层21之间的第一介电层可以大面积承受键合带来的应力，让铜键合线键合时产生的冲击力均匀分散到第二金属层21上，沿第二金属层21上的金属条分散，由于所述每一第二金属层21上的金属条的总面积占对应所述第二金属层总面积小于60％，使得冲击力分散到相邻两层之间的介电层上。
请参阅图4及图5，图4是本发明第三实施例接合垫结构的金属层立体结构示意图，结合图5，图5是本发明第三实施例接合垫结构的金属层设置于半导体芯片上的截面结构示意图(沿图4中虚线a纵截)，所述接合垫结构位于半导体芯片60上，与图3的区别在于：
本实施例中，所述第二金属层21-23均分割为若干条状金属。
所述第二金属层21及22上的金属条在同一平面内的投影相交，且相交处通过第二通孔40将所述第二金属层21与22电性连接，同时所述第二金属层22及23上的金属条在同一平面内的投影相交，且相交处通过第二通孔40将所述第二金属层22与23电性连接。
具体地，所述第二金属层21-23中的相邻两个上的金属条在同一平面内的投影垂直相交，即在同一平面内的投影，第二金属层21上的金属条垂直第二金属层22上的金属条，第二金属层22上的金属条垂直第二金属层23上的金属条，且每相邻两第二金属层21-23上金属条投影相交处通过第二通孔40将第二金属层21-23中的相邻两个金属层电性连接(在本实施例中每相邻两第二金属层上金属条所有投影相交处均设置第二通孔，在其他实施例中可在每相邻两第二金属层上金属条部分投影相交处设置第二通孔，也可在每相邻两第二金属层其他位置设置第二通孔，将相邻两第二金属层电性连接)。
具体的，两间隔设置的第二金属层如所述第二金属层21和23上的金属条在同一平面的投影重合(在其他实施例中两间隔设置的第二金属层上的金属条在同一平面的投影可不重合)。
本实施例中，所述每一第二金属层21-23上的金属条的总面积小于对应所述第二金属层总面积，具体的，所述每一第二金属层21-23上的金属条的总面积小于对应所述第二金属层总面积的60％。
当大尺寸(如1.8mil)铜线(在其他实施例中并不限定为铜线)在所述接合垫结构上进行键合时，所述第一金属层10和所述第二金属层21之间的第一介电层31可以大面积承受键合带来的应力，让铜键合线键合时产生的冲击力均匀分散到每一第二金属层21-23上，之后再沿第二金属层21-23上的金属条垂直相交的X，Y轴分散，由于所述每一第二金属层21-23上的金属条的总面积占对应所述第二金属层总面积小于60％，使得冲击力分散到相邻两层之间的介电层31-33上。
请参阅图6，是本发明第四实施例接合垫结构的金属层立体结构示意图，与图5的区别在于：
在所述相邻两第二金属层间设置第二通孔40电性连接，层与层间的第二通孔40对应间隔排布，如第二金属层21和22之间设置的两相邻第二通孔41和42，第二金属层22和23之间设置的第二通孔43与所述第二通孔41和42在同一平面内的投影位于所述第二通孔41和42之间。
请参阅图7，是本发明第五实施例接合垫结构的金属层设置于半导体芯片上的截面结构示意图(沿垂直于虚线a方向纵截)，所述接合垫结构位于半导体芯片60上，与图5的区别在于：
两间隔设置的第二金属层如所述第二金属层21和23上的金属条在同一平面的投影不重合，如所述第二金属层21上的两个金属条211与212平行，在同一投影平面上，第二金属层23上的金属条231在金属条211与金属条212之间。
请参阅图8，是本发明接合垫结构的制作方法流程示意图，包括：
步骤S1：提供半导体芯片60。
所述半导体芯片为硅(Si)。
步骤S2：相对所述半导体芯片60形成第一介电层31。
通过旋转涂布的方式沉积介电材料于所述半导体芯片60上，形成第一介电层31，本实施例中，所述介电材料为氮化硅(SiNx)。
步骤S3：相对所述第一介电层31依次层叠形成至少两第二金属层(在本实施例中，包括三个第二金属层，分别为第二金属层21，第二金属层22，第二金属层23，在其他实施例中，所述第二金属层的数量可以根据需要进行设置)，在所述第二金属层21-23之间设置第二介电层32。
具体的，所述第二金属层21-23均分割为若干条状金属。所述第二金属层21及22上的金属条在同一平面内的投影相交，同时所述第二金属层22及23上的金属条在同一平面内的投影相交。
具体地，所述第二金属层21-23中的相邻两个上的金属条在同一平面内的投影垂直相交，即在同一平面内的投影，第二金属层21上的金属条垂直第二金属层22上的金属条，第二金属层22上的金属条垂直第二金属层23上的金属条。
具体的，两间隔设置的第二金属层如所述第二金属层21和23上的金属条在同一平面的投影重合(在其他实施例中两间隔设置的第二金属层上的金属条在同一平面的投影可不重合)。
通过旋转涂布的方式沉积所述第二金属层23于所述第一介电层31上，通过蚀刻的方法使第二金属层23为平行条状分布，之后沉积介电材料于所述第二金属层23上，形成第二介电层32，之后再沉积所述第二金属层22于所述第二介电层32上，蚀刻第二金属层22呈平行条状分布，之后再沉积介电材料于所述第二金属层22上，形成第二介电层32，之后再沉积所述第二金属层21于所述第二介电层32上，蚀刻第二金属层21呈平行条状分布，其中，第二金属层21-23上的金属条在同一平面内的投影垂直相交，即在同一平面内的投影，第二金属层21上的金属条垂直第二金属层22上的金属条，第二金属层22上的金属条垂直第二金属层23上的金属条。当大尺寸铜线在所述接合垫结构的第一金属层10上进行键合时，每一第二金属层21-23所受冲击力可沿第二金属层21-23中的相邻两个金属层上的金属条垂直相交的X，Y轴分散。
本实施例中，所述第一金属层10及所述第二金属层21-23的材质为铝(Al)。
步骤S4：将所述第二金属层21-23的相邻两层之间电性连接。
具体的，在所述第二金属层21-23的每相邻两层上的金属条在同一平面内的投影相交处设置第二通孔40将所述相邻两第二金属层21-23电性连接(在本实施例中每相邻两第二金属层上金属条所有投影相交处均设置第二通孔，在其他实施例中可在每相邻两第二金属层上金属条部分投影相交处设置通孔，也可在每相邻两第二金属层其他位置设置第二通孔，将相邻两第二金属层电性连接)。
具体的，所述第二通孔40可以通过钨插塞工艺形成。
在其他实施例中，所述第二金属层间的电性连接可以通过在同一连接点处，设置多个导线连接，将相邻两金属层电性连接，所述导线除具有导电性能外，还可以实现相邻两金属层之间的支撑作用。
步骤S5：相对所述第二金属层21-23形成第一金属层10，且在所述第一金属层10与所述第二金属层21-23之间设置第三介电层33。
通过旋转涂布的方式沉积介电材料于所述第二金属层21上，形成第三介电层33，再沉积所述第一金属层10于所述第三介电层33上，所述第一金属层10和所述第二金属层21之间的第三介电层33可以大面积承受键合带来的冲击力。
步骤S6：在所述接合垫结构区域外将所述第一金属层10及与所述第一金属层相邻的第二金属层21之间电性连接。
具体的，在所述接合垫结构区域外设置第一通孔(图中未标出)，所述第一通孔通过导线将所述第一金属层10及与所述第一金属层相邻的第二金属层21连接，实现所述第一金属层10与所述第一金属层相邻的第二金属层21的电性连接。
在所述接合垫结构的第一金属层10上设置钝化层50，且所述钝化层50覆盖所述第一金属层10的边缘而将所述第一金属层的中间位置暴露，以对接合垫结构进行保护。
本实施例中，所述每一第二金属层21-23上的金属条的总面积占对应所述第二金属层总面积的比例小于60％(如第二金属层21上的金属条的总面积占所述第二金属层21总面积的比例小于60％)，使得冲击力分散到相邻两第二金属层的介电层31-33上。
本发明通过层叠设置至少两第二金属层且将每一第二金属层分割为若干平行的金属条，并且相邻两第二金属层上的金属条在同一平面内的投影垂直相交，垂直相交处将所述相邻两第二金属层电性连接，且所述第二金属层上的金属条的总面积占对应所述第二金属层总面积比例小于60％，在所述第一金属层与所述第二金属层之间的结合垫结构区域外电性连接，从而使得大尺寸铜线键合至所述第一金属层上时作用于接合垫结构上的冲击力得以分散，实现在兼顾成本与性能的同时避免大尺寸铜键合线产生的弹坑问题。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (9)

1.一种接合垫结构，其特征在于，包括：
第一金属层；
相对所述第一金属层依次层叠设置的至少三个第二金属层；
所述第一金属层与所述第二金属层之间及所述第二金属层之间设置有介电层；
所述第一金属层及与所述第一金属层相邻的第二金属层在所述接合垫结构区域外电性连接；
所述第二金属层的相邻两层之间电性连接；
其中，中间的所述第二金属层两侧设置的所述第二金属层分割为若干条状金属；且两个所述第二金属层的金属条在同一平面投影不重合；一个所述第二金属层的金属条的投影处于另一所述第二金属层的两个金属条的投影之间。
2.根据权利要求1所述接合垫结构，其特征在于，与所述第一金属层相邻的第二金属层分割为若干条状金属。
3.根据权利要求1所述接合垫结构，其特征在于，所有所述第二金属层分割为若干条状金属。
4.根据权利要求3所述接合垫结构，其特征在于，所述第二金属层的相邻两层上的金属条在同一平面内的投影相交。
5.根据权利要求4所述接合垫结构，其特征在于，所述第二金属层的相邻两层上的金属条在同一平面内的投影垂直相交。
6.根据权利要求5所述接合垫结构，其特征在于，所述第二金属层的相邻两层上的金属条在同一平面内的投影相交处将所述相邻两第二金属层电性连接。
7.根据权利要求1所述接合垫结构，其特征在于，每一所述第二金属层上的金属条的总面积占对应所述第二金属层总面积一定比例。
8.根据权利要求1所述接合垫结构，其特征在于，在所述接合垫结构的第一金属层上设置钝化层，且所述钝化层覆盖所述第一金属层的边缘而将所述第一金属层的中间位置暴露，以对接合垫结构进行保护。
9.一种接合垫结构的制作方法，其特征在于，包括：
提供半导体芯片；
相对所述半导体芯片形成第一介电层；
相对所述第一介电层依次层叠形成至少三个第二金属层，在所述第二金属层之间设置第二介电层；其中，中间的所述第二金属层两侧设置的所述第二金属层分割为若干条状金属；且两个所述第二金属层的金属条在同一平面投影不重合；一个所述第二金属层的金属条的投影处于另一所述第二金属层的两个金属条的投影之间；
将所述第二金属层的相邻两层之间电性连接；
相对所述第二金属层形成第一金属层，且在所述第一金属层与所述第二金属层之间设置第三介电层；
在所述接合垫结构区域外将所述第一金属层及与所述第一金属层相邻的第二金属层之间电性连接。
CN201711400808.9A 2017-12-21 2017-12-21 接合垫结构及接合垫结构的制作方法 Active CN109950220B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711400808.9A CN109950220B (zh) 2017-12-21 2017-12-21 接合垫结构及接合垫结构的制作方法
TW107107509A TWI762597B (zh) 2017-12-21 2018-03-07 接合墊結構及接合墊結構的製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711400808.9A CN109950220B (zh) 2017-12-21 2017-12-21 接合垫结构及接合垫结构的制作方法

Publications (2)

Publication Number Publication Date
CN109950220A CN109950220A (zh) 2019-06-28
CN109950220B true CN109950220B (zh) 2021-01-01

Family

ID=67006241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711400808.9A Active CN109950220B (zh) 2017-12-21 2017-12-21 接合垫结构及接合垫结构的制作方法

Country Status (2)

Country Link
CN (1) CN109950220B (zh)
TW (1) TWI762597B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1404134A (zh) * 2001-09-07 2003-03-19 富士通株式会社 设计布线连接部分的方法和半导体器件
US20040058520A1 (en) * 2002-09-20 2004-03-25 Burrell Lloyd G. Support structures for wirebond regions of contact pads over low modulus materials
CN101179057A (zh) * 2006-11-07 2008-05-14 台湾积体电路制造股份有限公司 接合垫结构及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW430935B (en) * 1999-03-19 2001-04-21 Ind Tech Res Inst Frame type bonding pad structure having a low parasitic capacitance
US7274108B2 (en) * 2004-11-15 2007-09-25 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
TWI370515B (en) * 2006-09-29 2012-08-11 Megica Corp Circuit component
US8779591B2 (en) * 2011-08-09 2014-07-15 Mediatek Inc. Bump pad structure
US9245083B2 (en) * 2011-10-13 2016-01-26 Globalfoundries Inc. Method, structures and method of designing reduced delamination integrated circuits
US9412725B2 (en) * 2012-04-27 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
US9620488B2 (en) * 2015-08-19 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional integrated circuit structure and bonded structure
US10777507B2 (en) * 2016-02-23 2020-09-15 Renesas Electronics Corporation Semiconductor device including a pad and a wiring line arranged for bringing a probe into contact with the pad and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1404134A (zh) * 2001-09-07 2003-03-19 富士通株式会社 设计布线连接部分的方法和半导体器件
US20040058520A1 (en) * 2002-09-20 2004-03-25 Burrell Lloyd G. Support structures for wirebond regions of contact pads over low modulus materials
CN101179057A (zh) * 2006-11-07 2008-05-14 台湾积体电路制造股份有限公司 接合垫结构及其制作方法

Also Published As

Publication number Publication date
TWI762597B (zh) 2022-05-01
TW201929171A (zh) 2019-07-16
CN109950220A (zh) 2019-06-28

Similar Documents

Publication Publication Date Title
US8810031B2 (en) Wafer-to-wafer stack with supporting pedestal
CN105514077B (zh) 具有引线接合件的功率覆层结构和制造其的方法
US7786572B2 (en) System in package (SIP) structure
TWI226689B (en) Chip package and process for forming the same
JP5298762B2 (ja) 積層型半導体装置、積層型半導体装置の製造方法及び半導体基板
CN103219325A (zh) 多维集成电路结构及其形成方法
KR101428754B1 (ko) 방열 특성이 개선된 반도체 장치
CN103378017A (zh) 高密度3d封装
TW201222721A (en) Method of manufacturing semiconductor device
US8390114B2 (en) Semiconductor package
WO2021018014A1 (zh) 一种基于tsv的多芯片的封装结构及其制备方法
JP2004505451A (ja) 立体相互結合を伴う電子装置の分配型シールディング及び減結合方法、そのようにして得られた装置及び該装置の製造方法
US7714425B2 (en) Semiconductor device, method for manufacturing the same, and flexible substrate for mounting semiconductor
CN104347529A (zh) 半导体装置及其制造方法、以及半导体装置的安装方法
JP2011222738A (ja) 半導体装置の製造方法
CN102790030B (zh) 具有偏置钝化以减少电迁移的半导体结构
US20200411462A1 (en) Integrated Circuit (IC) Device Including A Force Mitigation System For Reducing Under-Pad Damage Caused By Wire Bond
KR100813623B1 (ko) 가요성 필름, 이를 이용한 반도체 패키지 및 제조방법
US10163746B2 (en) Semiconductor package with improved signal stability and method of manufacturing the same
CN109950220B (zh) 接合垫结构及接合垫结构的制作方法
US10332863B2 (en) Method of miniaturized chip on chip interconnection of a 3D electronic module
CN105895614A (zh) 半导体装置及其制造方法
JP4083376B2 (ja) 半導体モジュール
CN111863790A (zh) 一种半导体封装器件
KR101889506B1 (ko) 반도체 장치 및 그의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210222

Address after: 6 / F, building C3, future science and Technology City, 999 Gaoxin Avenue, Donghu New Technology Development Zone, Wuhan City, Hubei Province (Wuhan area of free trade zone)

Patentee after: Wuhan Jiekai Technology Co.,Ltd.

Address before: 230000, 10 floor, A3 building, innovation industrial park, 800 Wangjiang West Road, Hefei, Anhui.

Patentee before: Hefei Jiefa Technology Co.,Ltd.