TW530421B - Semiconductor apparatus including CMOS circuits and method for fabricating the same - Google Patents

Semiconductor apparatus including CMOS circuits and method for fabricating the same Download PDF

Info

Publication number
TW530421B
TW530421B TW090128752A TW90128752A TW530421B TW 530421 B TW530421 B TW 530421B TW 090128752 A TW090128752 A TW 090128752A TW 90128752 A TW90128752 A TW 90128752A TW 530421 B TW530421 B TW 530421B
Authority
TW
Taiwan
Prior art keywords
insulating layer
gate
gate insulating
semiconductor device
region
Prior art date
Application number
TW090128752A
Other languages
English (en)
Inventor
Koichi Ando
Mariko Makabe
Shin Koyama
Original Assignee
Nec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Electronics Corp filed Critical Nec Electronics Corp
Application granted granted Critical
Publication of TW530421B publication Critical patent/TW530421B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

4 530421 五、發明說明（1) 發明背景： 發明領域： 本發明係有關於一種半導體裝置，特別係有關於一種 可改善操作上執行CMOS電路的半導體裝置及方法。 習知技術·· 第1圖係顯示一種習知之CMOS電路。此CMOS電路包括 CMOS反向器1和2。CMOS反向器1包括一P通道金屬氧化場效 電晶體（P-channel Metal Oxide Semiconductor Field Effect Transistor，PM0SFET)3 及一 N 通道金屬氧化場效 電晶體（NM0SFET)4。PMOSFET 3的源極與一電源供應器終 端機VDD連接，且NM0SFET 4的源極與一接地終端機GND連 接。PM0SFET 3及NM0SFET 4藉由兩者之沒極連接，没極 是用來作為CMOS反向器上之一輸出終端機PUT1。PM0SFET 3及NM0SFET 4之閘極彼此連接，用來作為一輸入終端機 IN1。CMOS 反向器2 包括一PM0SFET 5 及一NM0SFET 6，並 具有與CMOS反向器1同樣的結構。在CMOS反向器1上的輸出 終端機0UT1與一位於CMOS反向器2上之輸入終端機IN2連 接。 如第1圖所示之CMOS電路是為了 i备_所使用。當一 矩形訊號輸入至CM0SFET之輸入終端機IN1時，CMOS反向器 1將矩形訊號反向以輸出至CMOS反向器2。CMOS反向器2將 反向後的矩形訊號進行反向，以自輸出終端機0 U T 2輸出。 然後，一矩形訊號自輸出終端機0UT2輸出，再顯示一次輸
2139-4493-PF.ptd 第5頁 530421 五、發明說明（2) 入至輸入終端記I N1的矩形訊號之相同邏輯值。 CMOS電路的#作速濩取決於MOSFETs的榛作·電流。在 C0MS反向器1中，為了回應拉高輸入訊號以輪入到輸入終 端機 INI，PM0SFET 3 會關閉且NM0SFET 4 會開啟。NM0SFET 4自輸出終端機0UT2產生操作電流至接地終端機，以拉低 輸出終端機0UT1。當輸入訊號拉低時，PM0SFET 3會開啟 且NM0SFET 4會關閉。PM0SFET 3自電源供應終端機Vcc產 生操作電流至輸出終端機0 U T1，以拉高輸出終端機〇 u T1。 各自之MOSFETs的操作電流都比較大，改良CMOS電路的操 作速度。 藉由減低MOSFETs之不溱+通道區（impurity concentration)來增加操作電流。MOSFETs的操作電流隨 著MOSFETs之不集中通道區而改變。不集中通道區的減少 會導致操作電流的增加，因為減少的不集中通道區會降低 通道區中分散的電流，並因此而增加電流的操作速度。 習知之CMOS電路中，不論如何，不集中通道區都需決 定一既定的臨界電壓Vth，此臨界電壓Vth由CMOS電路的振 幅訊號所定義。不集中是決定MOSFETs之臨界電壓Vth的主 要因素。NMOSFETs之不集中通道區的減少能改善操作電 流，並且，NMOSFETs之正值臨界電壓Vth會隨著降低，這 是說，NMOSFETs的臨界電壓Vth會轉變為負電壓。同時， PMOSFETs之不集中通道區的減少，伴隨著pmosfET之負電 壓Vth的減少，這表示，PM0SFET之負的臨界電壓Vth轉變 為正的電壓。在這裡及下文中，臨界電壓Vth的增加意味
2139-4493-PF.ptd 第6頁 530421 五、發明說明（3) 著有臨界電壓之絕對值的增加。同時，臨界電壓Vth的減 少意味著臨界電壓V t h之絕對值減少。因此，不集中通道 不會被限定，以便改善操作電流。
Mogami 於日本之Laid Open Patent
Application(JP_A-Heisei 5-267333)揭露一種CMOS 技 術’其也許與本發明有關。Μ o g a m i揭露一種利用導入氟離 子至閘極絕緣層來改善熱辑阵杯的方法。
同樣地，Mi ura於日本之La id Open Patent Application(JP-A-Heisei 2000-124455)揭露另一種CMOS 技術。M i u r a揭路一種在閘極絕緣層應用紫外光移除或降 低閘極絕緣層之固定正電荷的方法。 —·. -發明概述 ΓΜΜ i發明提供一種藉由增MM〇SFETS之操作電流來改善 CMOS電路之操作。 番ί了達到本發明之目@，本發明提供一種半導體裝 通道二ΓΓ絕緣層，其中具有第-正電荷；ν 可第一正電荷之第一電荷密度大於第 度。 ％弟一正電荷之電荷密 第一電荷密度較第二電荷密度大3_4倍。 =:閘極絕緣層由氮氧化石夕所構成。 弟一正電何由氮氣離子所提供。
530421 五、發明說明（4) 第二正電荷由氮氣離子所提供。 置”月之再一目的’本發明更提供-種半導體裝 置由P通道MISFET及一N通道MISFET所構成。P i甬、# 、 MISFET包括-第一閘極絕緣層，其中具有第一正電、 通道MISFET包括一第二閘極絕緣層，其中具有無電荷。’ 成。本實施例中，第一及第二閘極絕緣層由氧化矽所構 為了達到本發明之更一目的，本發明提供一種 土氏，由一Ρ通道MISFE丁及一Ν通道MISFET所構成。p、s、、/ 括一第一閑極絕緣層，其中具有無電；；以 MISFET包括一第二閘極絕緣層，其中具有貞電荷。k 負電荷由氟離子所提供。 為I達到本發明之另一目的，本發明提供一種半 基底，由一P通道MISFET及一N通道MISFET所構成。 體 MISFET包括一第一閘極絕緣層，其中具有第一正_ ) 通道MISFET包括一第二閘極絕緣層，其中具有負電荷: ，了達到本發明之另一目的，本發明提供一種 基ί製法，包括下列步驟：在基底表面部分提供^體 =為Ρ通道MISFET ;録底表面另—部分提供—ρ或 ，為Ν通道MISFET ;在N區域及ρ區域形成一具有正電荷7 ^乳化石夕薄層，其中說氧化石夕薄層包括··一第一部，位 區域，及一第二部，位於p區域；對該氮氧化矽薄層二 回火以調整氮氧化矽薄層之電荷密度，以讓第一部之: 電荷密度大於第二部之第二電荷密度；及回火之後， 53〇42i 五:發明說明⑸ 氣化石夕薄層上形成閘極。 分鐘回火步驟是在攝氏1 0 0 0至1100度之間的溫度下施行1 第—電荷密度是第二電荷密度的3 —4倍。 基底ί、了達到本發明之另一目的，本發明提供-種半導體 以作’、包括下列步驟：在基底表面部分提供區域 作為N通這MISFET ;在基底表面另一部分提供一Ρ區域以
區^ ; _區域形成—第一間極絕緣層；在P 緣層第二閘極絕緣層；及引入正電荷至第-間極絕 並引入無電荷至第二閘極絕緣層。 列步驟本月!7 >在第閘極絕緣層上形成閘極更包括下 至第m緣層。 ^用回火擴散氮氣離子 為了達到本發明之另一目的， 基底製法，包括下列步•：在提供—種半導體 以作為P通道MISFET ;在基底夺土面底其表面。卩分提供一N區域 作為N通道MISFET ;在N區域形^ 一 > 。卩分提供一P區域以 區域形成一第二間極絕緣層;1;::，極絕緣層；在P 閘極；在第二閘極絕緣層 “】絶緣層上形成- 電荷引入第二閉極絕緣層 二閑㉟；及將負 緣層。 、夺…、電何引入第一閘極絕 在本發明中，今第二閘極絕 括下列步驟：植入氟^ ^.子至閘、'、.二J成閘極的方法更包 子擴散入第二閘極絕緣層。 ，及错由回火步驟將氟離 2139-4493>PF.ptd 第9頁 530421
:二，本發明之另一目的，本發明提供一 土 ：製法，包括下列步.驟：在基底表導體 =，MISFET ;在基底表面另一部分提供一：域 域形成-弟二閘極絕緣層；在第一間極絕緣層上形 第一閘極；在第二閘極絕緣層上形成一第二閉極；及 ::引入第一閘極絕緣層1時將負電荷引入第二閑極= 的、特徵及優點能更明顯 並配合圖式作詳細說明如 為使本發明之上述和其他 易懂，下文特舉出較佳實施例 下： 圖示簡單說明： 第1圖係顯示習知之CMOS電路。 第2圖係顯示本發明之第一實施例之半導體裝置之切 面圖。 第3圖係顯不本發明之第一實施例之M〇SFETs之臨界電 壓Vth。 第4圖係顯示本發明之第一實施例之PM0SFET及 NM0SFET之臨界電壓。 第5A至5D圖係顯示本發明之第一實施例之製造過程切 面圖。 第6 A至6D圖係顯示本發明之第一實施例之製造過程切 面圖。
530421 五、發明說明（8) 3〜P通道金屬氧化場效電晶體（PM0SFET); 4〜N通道金屬氧化場效電晶體（NM0SFET); 5〜PM0SFET ; 6〜NM0SFET ; 1 (Π〜矽基底； 1 0 2〜場氧化層； 103〜N井； 104〜P井； 105 、106 、1〇5Α 、106A 、105B 及106B 、105C 、106C 〜 閘極絕緣層； 1 0 7、1 0 8 〜閘極； 1 0 9、11 0 ~ 側壁； 1U〜P型LDD區域； 112〜N型LDD區域； 11 3〜P +源/汲極區域； 11 4〜N +源/汲極區域； 11 5〜層間介電層； 11 6〜接觸孔； 11 7〜内連線； 201、 211、221、23卜多晶矽層； 202、 20 3、20 5、206、212、2 22、232、233〜光阻； 2 0 4〜氧化石夕層。 第一實施例： 第2圖係顯示本發明之第一實施例之半導體裝置之切 面圖。藉由形成在矽基底1〇1表面之場氧化層1〇2將 PMOSFET構成區域及NM〇SFET構成區域分隔開來。一 PM0SFET形成在PMOSFET構成區域，且一NMOSFET形成在 NMOSFET構成區域。 在PMOSFET中，在矽基底1〇1之PMOSFET構成區域的表 面上形成N井103 ;在n井1〇3上形成由氩氣也、石夕製作之閘又極
2139-4493-PF.ptd 第12頁 530421 五、發明說明（9) 絕緣層1 0 5 ;在閘極絕緣層1 〇 5上形成由多晶沴製作之閘極 1 07 ;在閘極1 07的兩側形成由氧化矽薄層製作之側壁 109。在N井103的表面形成LDD區域lu及p+源/汲極區域 113，LDD區域111.是由p型摻雜之淡摻雜。源/汲極區域113 為P型摻雜之重摻雜。 在NMOSFET中’P井1〇4型形成在關“”了構成區域；在 P井1 0 4上形成由氮氧化矽所製程之閘極絕緣層丨〇 6 ;在閘 極絕緣層106上形成由多晶矽所製作之閘極1〇8 ;在閘極 1 0 8的側面上形成由氧化石夕薄層所製作之側壁1 1 〇，·在p井 104的表面部分形成LDD區域112及N +源/汲極區域114，LDD 區域11 2是由N型摻雜之淡摻雜。源/汲極區域丨丨4為N型摻 雜之重摻雜。 一層間介電層115形成在矽基底1〇ι的整個表面上；接 觸孔116經由層間介電層115形成在p+源/汲極區域113及N + 源/汲極區域114。内連線117由例如始睿金屬形成在接觸 孔116。 PMOSFET及NMOSFET藉由内連線丨17連接以構成CM〇s電 路。提供一CMOS反向器，其中一個p+源/汲極區域113藉由 内連線11 7連接至一電源供應器終端機，另一個藉由内連
線117連接到N+源/汲極區域114。另一N+源/汲極區域114 連接至接地終端機。閘極丨07及1〇8藉由另一内連線（未繪 示）互相連接。 閑極絕緣層105及106分別提供給pM0SFET及NM0SFET， 例如是帶有固·定主·電荷之閘，柘絶緣層1〇5及1〇6 ;閘極絕緣
2139-4493-PF.ptd 第13頁 530421 五、發明說明（ίο) 層105之電荷密度大於閘極絕緣層1〇6。閘極絕緣層ι〇5的 電荷密度是間極絕緣層1 〇 6的3 - 4倍。 PMOSFET之閘極絕緣層丨〇5的固定正電荷會引起正偏壓 以應用在一PMOSFET的瑪道區域，PMOSFET之臨界電壓Vth 改，艾成負的方向。換句話說，固定正電壓會增加 ；)之臨界電壓Vth之絕對值。為了得到一個既定的電壓值， PMOSFET之不集中通道區同樣會減少，並增加操作電流。 換句話說，NMOSFET之間極絕緣層〗〇6的固定正電壓轉 換關OSFET之臨界電塵Vth為負的方向。也就是說，間極絕 緣層106之固定正電壓降低NM〇SFET之臨界電壓nh的絕對 值。為了得到-個既定的電壓值，為了得到一個既定的電 壓2 ’ PMOSFET之不集中通道區同樣會增加，並減少操作 電流。 整體看來，閘極絕緣層105及106之不同的電荷密度， 會使CMOS電路之操作速度會增加。第4圖係顯示本發明之 第一實施例之CMOS電路之操作電流及f知之CM〇s電路。習 知CMOS電路之M0SFET的閘極絕緣層由氧化矽所製成。第4 圖所示之實體線表示第一實施例之NM〇SFET apm〇sfet摔作 電流，而虛線表示在習知之NM〇SFrr£pM〇SFET中之操 Ϊ電=極絕X緣層都是由氧化石夕所製成。水平軸表示臨 界電ILVth，界電壓vth係依據不集中,通道區而成。 同的臨界電壓中，PM0SFETs之操作電流 NMOSFETa之操作電流中所減少的。一般來說，P大於 PMOSFETs之操作電流小k_SFETs之操作電流，且⑽s電 第14頁 2139-4493-PF.ptd 530421 五、發明說明（11) 流之操作速度主要由p Μ 0 S F E T s之操作電流所決定。因此， PMOSFETs之操作電流中增加較多的部分提供CM〇s電路之操 作速度。 第一實施例之半導體裝置的製法如下所述。首先，如 第5 A圖所示，矽基底1 〇 1得一表面選擇性氧化以形成一場 氧化薄層102。一 pm〇SFET構成區域及一 NM0SFET構成區域 由場氧化薄層1 〇 2所分隔。 N型摻雜，例如磷及砷，植入到pM〇SFET構成區域以形 成N井103 ; P型摻雜，例如碳，植入到NM〇SFET構成區域以 形成P井104。
接著’ Ρ型摻雜額外植入到PM0SFET的通道區， PM0SFET的臨界電壓；同樣的，Ν型摻雜額外植入到 NM0SFET的通道區。量測額外植入摻雜數量，以便得到 PM0SFET及NM0SFET的臨界電壓vth。 接著，矽基底1 〇 1表面在清潔之後，在氧氣氣壓中以 攝氏900度進行30秒之氧化作用，以在N井103及P井104形 成氧化石夕薄層。接下來，在氧化氮氣體氣壓中以攝氏900 薄層進行15秒之氮化作用，以形成閘極絕緣層
’即為氮氧化矽薄層所製成。閘極絕緣層1 〇 5及 1〇β具有20A的厚度。 八j後，如第5Β圖所示，執行一高溫的回火步驟來控制 二別子在於閘極絕緣層丨〇 5及丨〇 6中之固定正電荷的電荷密 ::在攝氏1 050至1100度之間，以氮氣氣壓進 >成在閘極絕緣層1 0 5及1 0 6。
530421 五、發明說明（12) 朴回火時間根據閘極絕緣層1 0 5及1 〇 6上剩下之固定正， 荷的電荷岔度來決定。較長的回火時間會降低閘極絕= 1 0 5及1 0 6之固定正電荷的電荷密度。在第一實施例中，: ^時間非常短，且幾乎接近於〇。高溫回火可以因為電荷回 密度而省略，以被控制或上述之氧化或氮化作用以製造可 極絕緣層1 0 5及1 〇 6的情況。無論如何，回火時間最好少二 5分鐘。如此結果所述，pM〇SFET中閘極絕緣層1〇5之固>定； 正電荷的電荷密度會變為NM0SFET中閘極絕緣層1〇6之固定 正電荷的電荷密度的3-4倍。 & 接著，如第5C圖所示，以低壓化學沉積（l〇w
Pressure Chemical Vapor Deposition，LPCVD)在閘極絕 緣層1 0 5及1 0 6上形成一多晶矽薄層2 〇 1 ;多晶矽薄層2 〇 i具 有1 5 0 0A的厚度。 八 接下來’如第5 D圖所示’利用微影技術對多晶石夕薄層 201圖案化以分別在PM0SFET及NM0SFET之構成區域形成問θ 極 1 0 7 及 1 0 8。 如第6A圖所示，在利用光阻20 2 覆蓋PMOSFET構成區域 之後，砷離子利用1 OkeV之加速能量以1 〇i4/cm2之吸收劑量
| (dose level)植入到NM0SFET構成區域，以形成一n型LDD 區域11 2。 然後，如第6B圖所示，在NM0SFET構成區域上覆蓋光 阻2 0 3後，二氣化碳離子以1 〇14 / c m2之吸收劑量（d 〇 s e level)植入到PM0SFET構成區域，以形成p型LDD區域111。 如第6C圖所示，在矽基底101上進行LPCVD，以在整個
2139-4493-PF.ptd 第16頁 530421 五、發明說明（13) 表面上覆蓋具有100A厚度之氧化石夕薄層204。 然後，如第6D圖所示，對氧化矽薄層2〇4進行非等向 性#刻’以分別在閘極107及108的周圍形成側壁1〇9及 110 〇 如第7A圖所示，在利用光阻2〇5覆蓋PM〇SFET構成區 域後’砷離子利用50KeV之加速能量以5i5/cm2之吸收劑量 (dose level)植入到NM0SFET構成區域，以形成N+源/汲極 區域11 4。 然後’如第78圖所示，在利用光阻2〇6覆蓋麗08?£1[構 成區域後，碳離子利用1 〇KeV之加速能量以5i5/cm2之吸收 劑量（dose level)植入到PM0SFET構成區域，以形成P+源/ 汲極區域11 3。 如第7C圖所示，之後，在氮氣氣壓中以攝氏1〇〇〇度進 行6 0秒之回火步驟，以使植入之摻雜物活化。 如第7D圖所示，之後，形成一層間介電層丨丨5。之 後’接觸孔11 6通過層間介電層11 5而形成，然後形成鋁内 連線11 7。此外，半導體裝置的製法如第2圖所示。 在第一實施例中，PM0SFET中閘極絕緣層1 〇5之固定正 電荷的電荷密度控制在大於NM0SFET中閘極絕緣層1 〇6的 3 - 4倍。控制的方法是在形成閘極絕緣層丨〇 5及丨〇 6後，利 用氮氣氣壓進行高溫回火來控制。電荷密度的控制，主要 是在降低NMPPSFET操作電流的減少，以增加puoSFET的操 作電流。以改善將CMOS電路埋置在半導體裝置之驅動效 率。
530421 五、發明說明（14) 第二實施例： “ #在第二實施例中’對閘極絕緣層1 0 5及1 0 6採用不同的 電何密度。控制電荷密度以便讓PM0SFET之閘極絕緣層105 的電荷密度大於NM0SFET之閘極絕緣層106之電荷密度的 ^2倍。在形成閘極絕緣層1〇5及1〇6之後，藉由控制回火 時間來達到控制的目的。量測PM〇SFET &NM0SFET之不集中 通道區’以便在PM0sfet及NM0SFET能得到令人滿意的臨界 電壓。 如第8圖所示，第二實施例之PM〇SFET的操作電流極小 於第一實施例之PMOSFET。不過，NMOSFET的操作電流要t·匕 第一實施例中的增加。因此，在PM0SFET的操作電流增加 的較NMOSFET的操作電流減少的要來得多的情況下，CM〇s 電路的總操作電流為增加。增加的總操作電流改善了 C μ 〇 s 電路的操作速度。 第三實施例： 在第三實施例中，半導體裝置的結構除了閘極絕緣層 之外，其他結構都與第一實施例相同。如第9 Α圖所示，第 一實施例之閘極絕緣層1 0 5及1 0 6分別由閘極絕緣層1 〇 $ a及 | 106A所取代，閘極絕緣層105A及106A由氧化石夕所製成。 第三實施例中所述之閘極絕緣層1 〇 5 A及1 〇 6 A的電荷密 度與第一實施例之閘極絕緣層1 0 5及1 0 6的電荷密度不同。 PM0SFET之閘極絕緣層105A包含有固定正電荷，同&時，
2139-4493-PF.ptd 第18頁 4 530421 4
NM0SFET之閘極絕緣層106A包含有不帶正電或不 固定電荷。 、j
第^實施例之半導體裝置的製法如下所述。請參考第 9 A圖首先在矽基底1 〇 1上進行選擇性氧化以形成場氧 化薄層102。場氧化薄層102分隔開pM〇SFET構成區域及 NM0SFET構成區域。然後，利用磷或砷進行N型摻雜來植入 到PM0SFET構成區域以形成N#1〇3 ;及利用硼進行p型換雜 來植入到NM0SFET構成區域以形成？井1〇4。之後，p型摻雜 頟外植入到PM0SFET構成區域來控制PM〇SFET的臨界電壓。 然後，N型摻雜額外植入到NM〇SFET構成區域來控制 NM0SFET的臨界電壓。量測額外植入的摻雜量，以便得到 想要的臨界電壓Vth。 接著，矽基底101在清潔之後，以氧氣氣壓在攝氏9〇〇 度下進行60秒的氧化回火步驟，以形成閘極絕緣層丨〇5A及 106A ;其中，閘極絕緣層1〇5A&1〇6A具有2〇a的厚度。 請參考第9B圖，接著，利用LpcvD在矽基底1〇1上形成
一厚度為1 5 0 0 A得多晶矽薄層2丨}。然後，請參考第9C 圖，在NM0SFET構成區域上選擇性形成一具有厚度的光阻 212。以光阻212為罩幕，只對PM〇SFET構成區域上的多晶
石夕薄層211進行氮氣離子的植入；其中，以丨〇至別以^的加 速能量來進行離子植入，植入離子的密度為〇. 5至 l15/cm2 〇 之後’如第10A圖所示，以氮氣氣壓在攝氏9〇〇度下進 行10分鐘的回火步驟。許多植入的氮離子會因為回火步驟
530421 五、發明說明（16) 子多晶矽薄層2 1 1擴散到閘極絕緣層1 〇 5 A。擴散的氣離子 引出PM0SFET的閘極絕緣層l〇5A之固定正電荷。而無氮離 子擴政至N Μ 0 S F E T的閘極絕緣層1 〇 6 A ;固定電荷被排除在 閘極絕緣層106A之外。 μ 如第1 0Β圖所示，接著，利用微影製程對多晶矽薄層 211進行圖案化。於是，分別在各自的M〇SFET上形成閘極 107 及 108。 然後，L D D &，側壁，源/〉及極區，層間介電層以及内 連線的形成都如第一實施例所示，並以先前之第6 A至7 D圖 來說明。如第6A圖所示，在利用光阻2〇2覆蓋PM0SFET構成 區域之後’砷離子利植入到NM〇SFET構成區域，以形成一n 型LDD區域112。 然後，如第6B圖所示，在龍0SFET構成區域上覆蓋光 阻20 3後，二氟化硼離子植入到PM〇SFET構成區域，以形成 P型LDD區域111。 如第6C圖所示’在矽基底1〇1上進行Lpcvi)，以在整個 表面上覆蓋具有100A厚度之氧化;5夕薄層204。 然後’如第6 D圖所示，對氧化矽薄層2 〇 4進行非等向 性蝕刻，以分別在閘極1 〇 7及1 〇 8的周圍形成側壁丨〇 9及 110 〇 如第7A圖所示’在利用光阻2〇5覆蓋pM〇SFET構成區 域後，砷離子植入到NM0SFET構成區域，以形成n+源/汲極 區域11 4。 然後’如第7B圖所示，在利用光阻2〇6覆蓋NM〇SFET構 2139-4493-PF.ptd 第20頁 第四實施例： 在第四實施例中， 之外，其他結構都與第 第一實施例之閘極絕緣 530421 五、發明說明（17) 成區域後，硼離子利植入到PM0SFET構成區域，以形成P + 源/没極區域11 3。 如第7C圖所示，之後，在氮氣氣壓中以攝氏1 0 0 0度進 行6 0秒之回火步驟，以使植入之摻雜物活化。 如第7D圖所示，之後，形成一層間介電層丨丨5覆蓋在 石夕基底1 0 1上。然後，形成接觸孔丨丨6及鋁内連線11 7。於 是，完成第三實施例之半導體裝置的製法。 在第三實施例中，固定正電荷存在於PMOSFET之閘極 絕緣層1 05A ’以供降低pmosfET之不集中通道區，來達到 想要的臨界電壓值。然後，如第丨丨圖所示，pM〇SFET的操 作電流會因為既定之臨界值而增加。換句話說，既然在 NMOSFET之閘極絕緣層1〇6A不存在有固定電壓，那在 NMOSFET的不集中通道區就會沒有電荷以得到想要的臨界 電壓。所以維持NM〇sfet的操作電流。因此，當pM〇SFE, 的^作電流增加時，CM〇s電路的總操作電流會增加。增力 的操作電流會改善CMOS電路的操作速度。 外，氮氣離子擴散入PM〇SFET之閘極絕緣層106人降 低石朋自閘極1 〇 7穿透曼ρ μ Λ Q p p τ A ,
牙逐至PM〇SFET的通道區。固定正電荷由I 氣離子將閘極1 〇 7内a 鬥的哪固疋住，以降低硼的穿透。 半導體裝置的結構除了閘極絕緣層 一實施例相同。如第12A圖所示，
層1 05及1 〇6分別由閘極絕緣層1 〇5B
530421 五、發明說明（18) 及1 0 6 B所取代’間極绍络狂 楚加杏#如丄緣層105B&106B由氧化石夕所製成。 々貝也，J中所述之閘極絕緣層105B及106B的電荷密 ，與=一貝施例之閘極絕緣層丨〇 5及丨〇 6的電荷密度不同。 第四貝她例中’ PM0SFET之閘極絕緣層1〇5B包含無固定 荷，同時，NM0SFET之pq n / 电 ^ 1之閘極絕緣層1 0 6B包含有固定負電 荷0 、 苐四、，貝施例之半導體裝置的製法如下所述。請參考第 m圖n切基底丨Q丨上進行選擇性氧化以形成場氧 化溥層1〇2。場氧化薄層1〇2分隔開pM〇SFET構成區域及 NM0SFET構成區域。
、然後’利用磷或砷進行N型摻雜來植入到pm〇sfet構成 區域以形成N井1 03 ;及利用硼進行p型摻雜來植入到 NMOSFET構成區域以形成？井1〇4。 接^，矽基底101在清潔之後，以氧氣氣壓在攝氏9 00 又下進行6 0秒的氧化回火步驟，以形成閘極絕緣層丨〇 5 B及 1〇6B ;其中，閘極絕緣層105B及106B具有20 A的厚度。
如第12B圖所示，接著，利用lpcvd在矽基底1(H上形 成厚度為1 5 0 0 A知多晶石夕薄層2 2 1。然後，請參考第1 2 ◦ 圖，在PMOSFET構成區域上選擇性形成一具有厚度的光阻 222*。以光阻222為罩幕，只對NM0SFET構成區域上的多晶 層221進行氟離子的植入；其中，以1〇至3(^^的加速 能ΐ來進行離子植入，植入離子的密度為〇 · 5至^4/^^2。 在移除光阻222後，以氮氣氣壓在攝氏90〇度下進行1〇分鐘 的回火步驟。許多植入的氟離子會因為回火步驟字多晶矽
530421 五、發明說明（19) 薄層2 2 1擴散到閘極絕緣層1 〇 6 B。因此，擴散的氟離子會 引出NM0SFET的閘極絕緣層1 〇6B之固定負電荷。然後，利 用微影製程對多晶矽薄層221進行圖案化以形成PM0SFET及 N Μ 0 S F E T上之閘極絕緣層。 然後’ LDD區，側壁，源/汲極區，層間介電層以及内 連線的形成都如第一實施例所示，並以先前之第6Α至7D圖 來說明。 在第四實施例中，固定負電荷存在於NM0SFET之閘極 絕緣層1 0 6 B ’以供降低n Μ 0 S F E T之不集中通道區，來達到 想要的臨界電壓值。因此，如第13圖所示，NM〇SFET的操 作電流會因為NM0SFET中相同之臨界值而增加。換句話” 說，既然在PM0SFET之閘極絕緣層1〇5B無固定負電荷，那 在PM0SFET的不集中通道區就會沒有電荷。這樣一來，就 能維持PM0SFET的操作電流。因此，當NM〇SFET的操作電流 增加時，CMOS電路的總操作電流會增加。增加的總操 流會改善C Μ 0 S電路的操作速度。 ' 第五實施例： 在第五實施例中，半導體裝置的結構 之外，其他結構都與第—實施例相同。如第 第一貫施例：閘：絕緣層1〇5及1〇6分別由閘極絕緣層1〇5Α 及106Α所取2，閘極絕緣層1〇5(：及1〇6(：由氧化矽所
第五Ϊ施:列f中所述之閘極絕緣層1 05C及1 06C的‘苻： 度與第一實施例之開極絕緣層1〇5及1〇6的電荷密C
2139-4493-PF.ptd 第23頁 530421 五、發明說明 第四實施例中，PM0SFET之閑極絕緣層1〇5C包含固定正電 荷，同時，NM0SFET之閘極絕緣層1〇6c包含有固定負電 第五實施例之半導體裝置的製法如下所述。請參考第 14^圖，首先，在矽基底101上進行選擇性氧化以形成場氧 化薄層102。場氧化薄層1〇2分隔開pM〇SFET構成區域及 NMOSFET構成區域。然後，利用磷或砷進行N型摻雜來植入 到PMOSFET構成區域以形成N井103 ;及利用硼進行p型摻雜 來植入到NMOSFET構成區域以形成p井1〇4。接著，矽基底 101在清潔之後，以氧氣氣壓在攝氏9〇〇度下進行6〇秒的氧 化回火步驟，以分別在N井1〇3及？井1〇4的表面上形成閘極 絕緣層105C及106C ;其中，閘極絕緣層1〇5B&1〇6B具有2〇 A的厚度。 八 如第14B圖所示，接著，利用LPCVD在矽基底1(π上形 成一厚度為1 5 0 0 Α得多晶矽薄層2 3 1。然後，請參考第j 4C 圖，在PMOSFET構成區域上選擇性形成一具有厚度的光阻 232。以光阻232為罩幕，只對麗031?]^構成區域上的多曰 矽薄層231進行氟離子的植入；其中，以丨〇至3〇以7的加速 能量來進行離子植入，植入離子的密度為〇.5至丨!4“…。 如第14D圖所示，在移除光阻232後，在NM〇SFET構成區域 上選擇性形成光阻233。以光阻233為罩幕，以氮氣離子植 入至PMOSFET構成區域之多晶矽薄層231 ;其中，以10至 30keV的加速能量來進行離子植入，植入離子的密度為〇, 5 至 l15/cm2 〇
530421 五、發明說明（21) 在去除光阻233之後，以氮氣氣壓在攝氏900度下進行 10分鐘的回火步驟。在NMOSFET構成區域中，有許多植入 的氟離子會自多晶矽薄層23 1擴散至閘極絕緣層1 06C。在 PMOSFET構成區域中，換句話說，許多植入的氮離子會自 多晶矽層2 3 1擴散至閘極絕緣層1 〇 5 C中。擴散的氟離子引 入固定負電荷至NMOSFET之閘極絕緣層106C中，擴散的氮 離子引入固定正電荷至PMOSFET之閘極絕緣層105C中。 然後，利用微影製程對多晶矽薄層2 3 1進行圖案化以 形成PMOSFET及NMOSFET上之閘極絕緣層。 然後，LDD區，側壁，源/汲極區，層間介電層以及内 連線的形成都如第一實施例所示，並以先前之第6A至7D圖 來說明。 在第五實施例中，固定正電荷存在於PM0SFET之閘極 絕緣層105C，以供降低PMOSFET之不集中通道區，來達到 想要的臨界電壓值。因此，如第1 5圖所示，PMOSFET的操 作電流會因為PMOSFET中既定之臨界值而增加。 換句話說，在NMOSFET之閘極絕緣層106C存在之固定 負電％會導致不集中通道區的減少以達到想要的臨界電 壓；NMOSFET中的操作電流會因為既定之臨界電壓而增 加。因此，在PMOSFET的操作電流及在NMOSFET的操作電流 都會增加。增加的總操作電流會改善CM〇s電路的操作速 度。 、 此外，氮氣離子擴散至PM0SFET之閘極絕緣層1〇6人會 引入硼自閘極107穿透至pM0SFET之通道區。在閘極1〇?曰
530421 五、發明說明（22) 中，固定正電荷會因為氮氣離子固定住硼摻雜物而引入， 因此而降低硼的穿透。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作更動與潤飾，因此本發明之保護範圍當 視後附之申請專利範圍所界定者為準。
2139-4493-PF.ptd 第26頁

Claims (1)

  1. 530421 六、申請專利範圍 1. 一種半導體裝置，包括： 一P通道金屬絕緣場效電晶體（p-channel MISFET)包 括^ ^第* 問極纟巴緣層’ 5玄弟一問極絕緣層包含*^^第'^正電 荷；及 一N通道金屬絕緣場效電晶體（N-channel MISFET)包 括一第二閘極絕緣層，該第二閘極絕緣層包含一第二正電 荷，其中該第一正電荷之第一電荷密度大於該第二正電荷 之第二電荷密度。 2 ·如申請專利範圍第1項所述之半導體裝置，其中該 第一電荷密度為該第二電荷密度之3至4倍。 3 ·如申請專利範圍第1項所述之半導體裝置，其中該 第一閘極絕緣層及該第二閘極絕緣層之材料為氮氧化矽 (silicon oxini tride) 〇 4·如申請專利範圍第1項所述之半導體裝置，其中該 第一正電荷由鼠離子（nitrogen i〇n)所產生。 5 ·如申請專利範圍第1項所述之半導體裝置，其中該 第二正電荷由氮離子（nitrogen i〇n)所產生。 6. —種半導體裝置，包括： 一P通道金屬絕緣場效電晶體（P-channel MISFET)包 括一第一閘極絕緣層，該第一閘極絕緣層包含一第一正電 荷；及 一N通道金屬絕緣場效電晶體（N —channel MISFET)包 括一第二閘極絕緣層，該第二絕緣層充分地包含無電荷 (no charge) 〇
    2139-4493-PF.ptd 第27頁 530421
    一 β >如申請專利範圍第Θ項所述之半導體裝置，其中該 及该第二閘極絕緣層之材料為氧化矽（s i 1 i con oxide) 〇 *如申請專利範圍第6項所述之半導體裝置，其中該 正電荷由氮離子（nitr〇gen i〇n)所產生。 9· 一種半導體裝置，包括： 一P通道金屬絕緣場效電晶體（p-channel MISFET)包括一 第一閘極絕緣層，該第一絕緣層充分地包含無電荷（n〇 charge)；及 一N通道金屬絕緣場效電晶體（N-channel MISFET)包 括一第二閘極絕緣層，該第二絕緣層包含一負電荷。 10·如申請專利範圍第9項所述之半導體裝置，其中 該第一閘極絕緣層及該第二閘極絕緣層之材料為氧化矽 (silicon oxide) ° 11·如申請專利範圍第9項所述之半導體裝置，其中 該負電荷由氟離子（fluorine ion)產生。 12. 一種半導體裝置，包括： 一P通道金屬絕緣場效電晶體（p_channel MISFET)包 括一第一閘極絕緣層，該第一閘極絕緣層包含一第一正電 荷；及 一N通道金屬絕緣場效電晶體（N_channel MISFET)包 括一第二閘極絕緣層，該第二絕緣廣包含一負電荷。 13. 如申請專利範圍第1 2項所述之半導體裝置’其中 該第一閘極絕緣層及該第二閘極絕緣層之材料為氧化石夕
    2139-4493-PF.ptd 第28頁 530421 六、申請專利範圍 (silicon oxide) ° 14·如申請專利範圍第12項所述之半導體裝置，其中 該正電荷由氮離子（nitrogen ion)彦生。 15·如申請專利範圍第1 2項所述之半導體裝置，其中 该負電荷由氟離子（fluorine ion)產生。 16· —種半導體裝置的製法，包括下列步驟： 於一基底表面提供一N區域，用以作為一 P通道金屬絕 緣場效電晶體（P-channel MISFET); 於另一基底表面提供一P區域，用以作為一N通道金屬 絕緣場效電晶體（N-channel MISFET)， 於該N區域及該p區域形成一包含有正電荷之氮氧化石夕 層（si 1 icon oxi nitride fi lm)，其中該氮氧化矽層包括 一位於該N區域之第一部及位於該p區域之第二部； 對該氮氧化矽層進行回火步驟以調整在該氮氧化石夕層 之電荷密度，以便位於該第一部之第一電荷密度會大於^ 第二部之第二電荷密度；及 在該回火步驟之後，於該氮氧化矽層形成一閘極。 17·如申請專利範圍第1 6項所述之半導體裝置的製 法，其中該回火步驟約在攝氏丨〇 〇 〇度至丨丨〇 〇度之間的溫度 下實行一分鐘。 18.如申請專利範圍第1 6項所述之半導體裝置的製 法，其中該第一電荷密度為該第二電荷密度的3至4倍。 19· 一種半導體裝置的製法，包括下列步驟： 於一基底表面提供一N區域，用以作為一 p通道金屬絕
    2139-4493-PF.ptd 第29頁 530421 六、申請專利範圍 緣場效電晶體（P —channel MISFET); 於另一基底表面提供一P區域，用以作為一 N通道金屬 絕緣場效電晶體（N - c h a η n e 1 Μ I S F E T ) ·， 於該Ν區域形成一第一閘極絕緣層； 於該Ρ區域形成一第二閘極絕緣層；及 將正電荷引進該第一閘極絕緣層，同時充分地將無正 電荷（no positive charge)引入該第二閘極絕緣層。 2 0·如申請專利範圍第1 9項所述之半導體裝置的製 法，其中更包括下列步驟： 於該第一閘極絕緣層形成一閘極，其中該引入 (introducing)包括下列步驟·· 植入氣離子（nitrogen ion)至該閘極；及 藉由回火步驟擴散該氮離子至該第一閘極絕緣層。 21· —種半導體裝置的製法，包括下列步驟： 於一基底表面提供一N區域，用以作為一 P通道金屬絕 緣場效電晶體（p~channel MISFET); 於另一基底表面提供一P區域，用以作為一 N通道金屬 絕緣場效電晶體（N-channel MISFET); 於該N區域形成一第一閘極絕緣層； 於該P區域形成一第二閘極絕緣層； 於該第一閘極絕緣層形成一第一閘極； 於5玄第一閘極絕緣層形成一^第二閘極；及 將負電荷引入該第二閘極絕緣層，同時充分地引入無 負電荷（no negative charge)至該第一閘極絕緣層。
    2139-4493-PF.ptd 第30頁 530421 六、申請專利範圍 22·如申請專利範圍第21項所述之半導體裝置的黎』 法，其中更包括下列步驟： < 於該第二閘極絕緣層形成一閘極，其中該引入 (i ntroduc i ng)包括: 植入氟離子（f 1 u o r i n e i ο η)至該閘極； 藉由回火步驟擴散該氣離子至該第二閘極絕緣層。 23· 一種半導體裝置的製法，包括下列步驟： 於一基底表面提供一N區域，用以作為一 p通道金屬絕 緣場效電晶體（p-channel MISFET); 於另一基底表面提供一P區域，用以作為一 N通道金屬 絕緣場效電晶體（N —channel MISFET); 於該N區域形成一第一閘極絕緣層； 於該P區域形成一第二閘極絕緣層； 於該第一閘極絕緣層形成一第一閘極； 於该第二閘極絕緣層形成一第二閘極； 引入正電荷至該第一閘極絕緣層；及 引入負電荷至該第二閘極絕緣層。 法 24·如申請專利範圍第23項所述之半導體裝置、、 其中該引入該負電荷包括下列步驟： 植入虱離子至該第一閘極；及 總欲層。 法 藉由回火步驟擴散該氮離子至該第/閘=狀置的製 25.如申請專利範圍第24項所述之半導體裝置 其中該引入該負電荷包括下列步驟·· 植入氣離子至該第二閘極；及
    第31頁 530421 六、申請專利範圍 擴散該氟離子至該第二閘極絕緣層。 ΙΙΙΙϋ 第32頁 2139-4493-PF.ptd
TW090128752A 2000-11-30 2001-11-20 Semiconductor apparatus including CMOS circuits and method for fabricating the same TW530421B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000364245A JP4772183B2 (ja) 2000-11-30 2000-11-30 半導体装置

Publications (1)

Publication Number Publication Date
TW530421B true TW530421B (en) 2003-05-01

Family

ID=18835225

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090128752A TW530421B (en) 2000-11-30 2001-11-20 Semiconductor apparatus including CMOS circuits and method for fabricating the same

Country Status (3)

Country Link
US (1) US6603179B2 (zh)
JP (1) JP4772183B2 (zh)
TW (1) TW530421B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994419A (zh) * 2017-11-27 2019-07-09 瑞萨电子株式会社 制造半导体设备的方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927137B2 (en) * 2003-12-01 2005-08-09 Texas Instruments Incorporated Forming a retrograde well in a transistor to enhance performance of the transistor
KR100603931B1 (ko) * 2005-01-25 2006-07-24 삼성전자주식회사 반도체 소자 제조방법
JP4813499B2 (ja) 2005-11-01 2011-11-09 富士通株式会社 論理セルの構成処理方法、及び、プログラム
US7972915B2 (en) * 2005-11-29 2011-07-05 The Hong Kong University Of Science And Technology Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs
US8044432B2 (en) * 2005-11-29 2011-10-25 The Hong Kong University Of Science And Technology Low density drain HEMTs
US7932539B2 (en) * 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
KR100660909B1 (ko) * 2006-01-06 2006-12-26 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8502323B2 (en) * 2007-08-03 2013-08-06 The Hong Kong University Of Science And Technology Reliable normally-off III-nitride active device structures, and related methods and systems
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
DE102008048961A1 (de) 2008-09-25 2010-04-01 Contitech Luftfedersysteme Gmbh Identifikationseinrichtung für eine Luftfeder
US20100084687A1 (en) * 2008-10-03 2010-04-08 The Hong Kong University Of Science And Technology Aluminum gallium nitride/gallium nitride high electron mobility transistors
DE102010062239A1 (de) * 2010-12-01 2012-03-01 Robert Bosch Gmbh Elektrisches Bauelement
JP6540571B2 (ja) * 2016-03-24 2019-07-10 豊田合成株式会社 半導体装置の製造方法及び半導体装置
US11018022B2 (en) * 2018-07-13 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure having oxide layer
CN114520227A (zh) * 2020-11-18 2022-05-20 联华电子股份有限公司 半导体元件及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5530888A (en) * 1978-08-17 1980-03-04 Plessey Handel Investment Ag Method of forming semiconductor field effect structure
JPH01296670A (ja) * 1988-05-25 1989-11-30 Toshiba Corp 半導体装置
JP2968548B2 (ja) * 1990-02-23 1999-10-25 株式会社東芝 半導体装置及びその製造方法
JPH04157766A (ja) * 1990-10-20 1992-05-29 Sony Corp シリコンゲートｐチャンネルＭＯＳ半導体装置の製造方法
JPH05267333A (ja) 1992-03-23 1993-10-15 Nec Corp Ｍｏｓ型電界効果トランジスタの製造方法
JP3830541B2 (ja) * 1993-09-02 2006-10-04 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP3386863B2 (ja) * 1993-09-29 2003-03-17 三菱電機株式会社 薄膜トランジスタ及びその製造方法
JPH08250742A (ja) * 1995-03-14 1996-09-27 Toshiba Corp 半導体装置
KR100252545B1 (ko) * 1996-12-20 2000-04-15 김영환 트랜지스터 및 그 제조방법
JPH11163345A (ja) * 1997-09-29 1999-06-18 Matsushita Electron Corp 半導体装置の製造方法
US6184110B1 (en) * 1998-04-30 2001-02-06 Sharp Laboratories Of America, Inc. Method of forming nitrogen implanted ultrathin gate oxide for dual gate CMOS devices
JP4030198B2 (ja) * 1998-08-11 2008-01-09 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP2000124455A (ja) 1998-10-21 2000-04-28 Nec Corp Ｍｏｓトランジスタの製造方法
JP4540142B2 (ja) * 1999-01-19 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2001237324A (ja) * 2000-02-22 2001-08-31 Nec Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994419A (zh) * 2017-11-27 2019-07-09 瑞萨电子株式会社 制造半导体设备的方法

Also Published As

Publication number Publication date
US20020063295A1 (en) 2002-05-30
JP4772183B2 (ja) 2011-09-14
JP2002170889A (ja) 2002-06-14
US6603179B2 (en) 2003-08-05

Similar Documents

Publication Publication Date Title
TW530421B (en) Semiconductor apparatus including CMOS circuits and method for fabricating the same
JP3095564B2 (ja) 半導体装置及び半導体装置の製造方法
US4891326A (en) Semiconductor device and a process for manufacturing the same
JP2000260987A (ja) 半導体装置とその製造方法
JPH0992728A (ja) 相補型ｍｏｓ電界効果トランジスタおよびその製造方法
JP2000312002A (ja) 半導体装置とその製造方法
US6051459A (en) Method of making N-channel and P-channel IGFETs using selective doping and activation for the N-channel gate
JP2005136351A (ja) 半導体装置及びその製造方法
JP2001156290A (ja) 半導体装置
JP3497059B2 (ja) 半導体装置の製造方法
US5885874A (en) Method of making enhancement-mode and depletion-mode IGFETS using selective doping of a gate material
US6451676B2 (en) Method for setting the threshold voltage of a MOS transistor
JP3200231B2 (ja) 半導体装置の製造方法
WO2006001249A1 (ja) 半導体装置及びその製造方法
US6544853B1 (en) Reduction of negative bias temperature instability using fluorine implantation
US7049199B2 (en) Method of ion implantation for achieving desired dopant concentration
JP3957117B2 (ja) 半導体装置
US7566604B2 (en) Method of fabricating a dual-gate structure that prevents cut-through and lowered mobility
JPH05226593A (ja) 半導体装置の製造方法
JP2003249567A (ja) 半導体装置
JPH1022503A (ja) Ｍｉｓ半導体装置及びその製造方法
JPH07273212A (ja) 半導体装置及びその製造方法
JP2953915B2 (ja) 半導体集積回路装置及びその製造方法
JPH06283713A (ja) 半導体装置及びその製造方法
JP3272596B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees