TW530377B - Structure of laminated substrate with high integration and method of production thereof - Google Patents

Structure of laminated substrate with high integration and method of production thereof Download PDF

Info

Publication number
TW530377B
TW530377B TW091111329A TW91111329A TW530377B TW 530377 B TW530377 B TW 530377B TW 091111329 A TW091111329 A TW 091111329A TW 91111329 A TW91111329 A TW 91111329A TW 530377 B TW530377 B TW 530377B
Authority
TW
Taiwan
Prior art keywords
layer
laminated substrate
patterned
forming
scope
Prior art date
Application number
TW091111329A
Other languages
English (en)
Inventor
Kuen-Yau He
Jen-Yue Gung
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Priority to TW091111329A priority Critical patent/TW530377B/zh
Priority to US10/064,424 priority patent/US6977348B2/en
Application granted granted Critical
Publication of TW530377B publication Critical patent/TW530377B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09545Plated through-holes or blind vias without lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/063Lamination of preperforated insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/281Applying non-metallic protective coatings by means of a preformed insulating foil
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet
    • Y10T428/24331Composite web or sheet including nonapertured component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24851Intermediate layer is discontinuous or differential
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

530377 五、發明說明(I ) (清先閲璜背面之迮意事項再填寫本頁) 本發明是有關於一種積層基材(laminated substrate)結 構及其製造方法,且特別是有關於一種封裝基材或是印刷 電路板結構及其製造方法。 由於電子科技的進步及需求,各種電子相關產品無 不向小型化、高密度化的方向硏發。以封裝的領域而言, 球格陣列封裝(Ball Grid Array,BGA )、晶片尺寸封裝(Chip Scale Package,CSP )等技術的硏發,皆取向市場對小型化 與高密度化產品的需求。而在印刷電路板方面,爲了縮小 整個印刷電路板的線路面積,也應用了多層結構的技術。 然而,無論是用於球格陣列封裝、晶片尺寸封裝中的封裝 的基材或是印刷電路板(PCB)的製作,都無法避免使用導 體材質之導通孔作爲各層線路之間的連接。因此,積層基 材上的細線路以及小尺寸之導通孔將可使得封裝之密度以 及印刷電路板的積集度更爲提昇。 習知的積層基材的製造方法主要可分爲層壓製程 (Lamination Process)以及增層製程(Build Up Process)兩 經濟部智慧財產局員工消費合作社印製 類。層壓製程係先提供多個絕緣層,接著於絕緣層的表面 上製作線路層,並於各絕緣層上進行鑽孔、電鍍、塞孔製 程以製作出具有電鍍導通孔(Plating Through Hole,PTH), 以使得絕緣二表面上的線路層可藉由導通孔製程所形成之 電鍍導通孔達到電氣連接。在各絕緣層製作導通孔完成之 後,另接著在壓合後的表面銅層上製作導電線路,爾後藉 著重覆將既定數量之絕緣層與表面銅層對位並壓合成積層 基材並製作導電線路等繁雜製程完成基板或電路板。 3 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 530377 五、發明說明(二) 以習知的層壓製程製造積層基材時,必須在絕緣層 上進行導通孔製作、電鍍導通孔以及絕緣材質的塞孔動 作,其製程較爲繁瑣且耗時。此外,在絕緣層之通孔尺寸 接近100微米的情況下,其製程難度與單位成本將大幅的 增加,而在通孔尺寸小於100微米的情況下,業界尙無法 推出量產產品。因此,電鍍導通孔在小於1〇〇微米的情況 下將面臨量產技術瓶頸的問題。 除了層壓製程之外,增層製程亦廣爲業界所使用。 顧名思義,增層製程主要是將介電層、介電層中的層間導 通孔以及介電層表面上之線路層由下往上依序製作,以構 成積層基材。其中,積層基材中的介電層主要以壓合、塗 布等方式形成,在介電層形成之後,藉由影像形成/蝕刻 製程或雷射/電漿蝕刻等方式於介電層中形成開口 (opening),並將導體材質塡入開口中或以電鍍等方法形成 層間導通孔,而在層間導通孔製作完成之後,再於介電層 表面上進行困難的化學表面處理及線路層的製作。重複上 述繁雜、困難的介電層、層間導通孔及化學表面處理與線 路層的製作步驟即可製造出積層基材。 以增層製程製作之積層基材中,各介電層與線路層 必須由下往上依序製作,使得整個製程過於冗長,且每一 層介電層及線路層的製作良窳都會直接影響整個積層基材 的良率,故製程良率控制不易。以增層法製造積層基材時, 除了會有製程過於冗長及製程良率低的問題之外,亦有製 程成本局及設備投資成本大或有時因製程控制不易產生可 4 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 530377 Λ7 B7 9407twf.doc/008 五、發明說明(多) 靠度降低等問題。 第1圖繪示爲習知積層基材結構中線路層與導通孔 接觸位置具有導通孔環墊(via land)之示意圖。請參照第1 圖,線路100a以及導通孔環墊l〇2a係藉由一介電餍(未 繪示)與線路l〇〇b以及導通孔環墊102b間隔。其中’導 通孔環墊l〇2a、l〇2b的尺寸(dimension)同常會設計的比 線路l〇0a、100b之線寬(linewidth)大,以確保兩層線路層 (circuit layer)之間能夠藉由介電層中的導通孔104電性連 接。然而,導通孔環墊102a與導通孔環墊102b通常會使 得線路層的佈局(layout)空間降低,導致積層基材中之線路 積集度無法有效提昇。 因此,本發明的目的在提出一種積層基材結構,其 線路層與導通孔接觸位置採用無導通孔環墊設計(landless design),以增進積層基材中之線路積集度。 本發明的目的在提出一種積層基材結構,其具有良 好的電氣表現(electrical performance)及散熱表現(thermal performance) 〇 本發明的目的在提出一種積層基材製造方法,其具 有高製程良率、高產能、製造方法簡易、高積集度及製造 成本低之特點。 爲達本發明之上述目的,提出一種積層基材結構, 係由多個介電層以及多個線路層交互堆疊構成。其中,介 電層中具有多個導通孔,而線路層係藉由介電層中的導通 孔而彼此電性連接,本實施例之積層基材結構的特徵在於 5 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------— --------訂---------線 (請先間讀背面之注意事項再填寫本頁> 經濟部智慧財產局員工消費合作社印製 530377 五、發明說明($) 介電層之間的線路層圖案爲無導通孔環墊設計。無導通孔 環墊設計之線路層圖案可以有效地增進積層基材中之線路 積集度。 {請先閲讀背面之注項再填寫本頁> 本發明之積層基材結構中,更包括至少一銲墊開口 層配置於最外側之二介電餍上。其中,銲墊開口層具有多 個開口對應於二最外側介電層中的導通孔,而視需求施以 銲墊開口層例如爲一介電層或是一防銲罩層(solder mask) 或不需施加此層。 爲達本發明之上述目的,提出一種積層基材製造方 法,係先進行具有圖案化線路之介電層以及具有導通孔之 介電層的製作,當具有圖案化線路之介電層以及具有導通 孔之介電層製作完成之後,再將其對位並壓合以完成積層 基材的製作。其中,具有圖案化線路之介電層以及具有導 通孔之介電層之間例如是以真空熱壓合的方式進行壓合。 此外,在具有圖案化線路之介電層與具有導通孔之介電層 對位並壓合之後’例如可進行一固化步驟(curing),以將 具有圖案化線路之介電層以及具有導通孔之介電層中的介 電材質固化。 經濟部智慧財產局員工消費合作社印製 爲達本發明之上述目的,提出一種積層基材製造方 法,係先進行具有圖案化線路之介電層、具有導通孔之介 電層以及選擇性施加銲墊開口層的製作,當具有圖案化線 路之介電層、具有導通孔之介電層以及銲墊開口層製作完 成之後,再將其對位並壓合以完成積層基材的製作。其中, 具有圖案化線路之介電層以及具有導通孔之介電層之間例 6 本紙張尺度適用中國國家標^ (CNS)A4規格(210 X 297公釐) ^ " 530377 五、發明說明(c) (請先閱讀背面之注意事項再填寫本頁) 如是以真空熱壓合的方式進行壓合。此外,在具有圖案化 線路之介電層與具有導通孔之介電層對位並壓合之後,例 如可進彳了 一固化步驟(curing),以將具有圖案化線路之介 電層以及具有導通孔之介電層中的介電材質固化並於適當 的導通線路位置上完成電氣導通。 本發明係先提供一第一支撐體,接著於第一支撐體 上形成一圖案化線路,最後於第一支撐體上形成一第一介 電層以覆蓋住圖案化線路,如此即可於第一支撐體上形成 具有圖案化線路之介電層。 本發明係先提供一第二支撐體,接著於第二支撐體 上形成多個導通孔柱,最後於第二支撐體上形成一第二介 電層,其中導通孔柱係突出於第二介電層之表面,如此即 可於第二支撐體上完成具有導通孔柱之介電層。 本發明之圖案化線路例如係以金屬触刻(metal etching)、圖案化電鍍(pattern plating)、半力Q 成法(semiadditive) , 或是全加成法 (full-additive) 等方式形成。 此外, 第一介電層以及第二介電層例如係以塗佈,噴塗或粘合的方 式形成。 經濟部智慧財產局員工消費合作社印製 本發明銲墊開口層中的開口的例如係以機械鑽孔、 雷射鑽孔、沖孔(punch)的方式形成。 爲讓本發明之上述目的、特徵、和優點能更明顯易 懂,下文特舉一較佳實施例,並配合所附圖式,作詳細說 明如下: 圖式之簡單說明: 7 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 530377 五、發明說明(t) 第1圖繪不爲習知積層基材結構中線路層與導通孔 接觸位置具有導通孔環墊之示意圖; 第2A圖至第2D圖繪示爲依照本發明第一實施例積 層基材中具有圖案化線路之介電層的製作流程剖面示意 圖; 第3A圖至第3D圖繪示爲依照本發明第一實施例積 層基材中具有導通孔之介電層的製作流程剖面示意圖; 第4A圖及第4B圖繪示爲依照本發明第一實施例積 層基材中銲墊開口層(pad opening layer)之製作流程剖面示 意圖; 第5A圖及第5B圖繪示爲依照本發明第一實施例積 層基材進行壓合之流程剖面示意圖; 第6A圖至第6D圖繪示爲依照本發明第二實施例積 層基材中具有圖案化線路之介電層之製作流程剖面示意 圖;以及 第7圖繪示爲依照本發明第一實施例及第二實施例 基材結構中線路層與導通孔柱接觸位置具有無導通孔環墊 設計(landless design)之示意圖。 圖式之標示說明: 100a、100b、700a、700b :線路 102a、102b :導通孔環墊 104、702 :導通孔 200 :具有圖案化線路之介電層 202、302、602 :支撐體 8 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------1 --------^---------^ ^_wl (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 530377 五、發明說明(q ) 204、304、604、608 :導體層 204a、608a :圖案化線路 206、306、606 :圖案化光阻 208、308、610 :介電層 300 :具有導通孔柱之介電層 304a :導通孔柱 400 :介電層 400a :銲墊開口層 402、607 :開口 第一實施例 第2A圖至第2D圖繪示爲依照本發明第一實施例積 層基材中具有圖案化線路之介電層的製作流程剖面示意 圖。本實施例積層基材中圖案化線路例如係以金屬蝕刻、 圖案化電鍍、半加成法,或是全加成法形成。本實施例以 金屬蝕刻方式進行說明。首先請參照第2A圖,提供一支 撐體(supp〇rter)202,接著再於支撐體202上形成一導體層 2〇4。其中,導體層204之材質例如爲銅(Copper),而導體 層204例如係以濺鍍(sputtering)、壓合附著或是沈積 (deposition)的方式形成於支撐體202上。 接著請同時參照第2B圖與第2C圖,接著於導體層 204上形成一圖案化光阻206,圖案化光阻206係用以定 義其下導體層2〇4之圖案。其中,圖案化光阻2〇6例如是 經過光阻塗佈、曝光、顯影等步驟而形成於導體層204上。 在圖案化光阻206形成之後,以圖案化光阻206爲遮(mask) 9 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) <請先閱讀背面之注意事項再填寫本頁) t 訂---------線. 經濟部智慧財產局員工消費合作社印製 530377 五、發明說明(2) 蝕刻其下之導體層204,將未受圖案化光阻206覆蓋之導 體層204移除,以形成圖案化線路204a。之後,再將圖案 化光阻206剝除。 接著請參照第2D圖,在形成圖案化線路204a之後, 接著形成一介電層208於支撐體202上,並覆蓋住圖案化 線路2〇4a。其中,圖案化線路204a以及介電層208即構 成一具有嵌入式的圖案化線路之介電層200。 第3A圖至第3D圖繪示爲依照本發明第一實施例積 層基材中具有導通孔柱之介電層的製作流程剖面示意圖。 首先請參照第3A圖,提供一支撐體302,接著再於支撐 體302上形成一導體層304。其中,導體層304之材質例 如爲銅,而導體層304例如係以濺鍍、壓合附著或是沈積 的方式形成於支撐體302上。 接著請同時參照第3B圖與第3C圖,接著於導體層 304上形成一圖案化光阻306,圖案化光阻306例如係用 以定義其下導體層304之圖案。其中,圖案化光阻306例 如是經過光阻塗佈、曝光、顯影等步驟而形成於導體層304 上。在圖案化光阻306形成之後,以圖案化光阻306爲遮 罩蝕刻其下之導體層304,將未受圖案化光阻306覆蓋之 導體層304移除,以形成導通孔柱304a。之後,再將圖案 化光阻306剝除。 接著請參照第3D圖,在形成導通孔柱304a之後, 接著形成一介電層308於支撐體302上,並覆蓋住導通孔 柱304a。其中,導通孔柱3〇4a以及介電層308即構成一 10 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公g ) ------------1 --------^---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 530377 五、發明說明(7) 具有導通孔柱之介電層30〇。由第3D圖中可淸楚得知, 導通孔柱304a的尺寸可是製程需求而改變。 第4A圖及第4B圖繪示爲依照本發明第一實施例積 層基材中銲墊開口層之製作流程剖面示意圖。請同時參照 第4A圖與第4B圖,首先係提供一介電層400,接著於介 電層400中形成開口 402,以形成銲墊開口層4〇〇a。其中, 銲墊開口層400a中的開口 402例如係以機械鑽孔、雷射 鑽孔或是沖孔的方式形成。 第5A圖及第5B圖繪示爲依照本發明第一實施例積 層基材進行壓合之流程剖面示意圖。首先請同時參照第5A 圖與第5B圖,將多個已製作完成之具有圖案化線路之介 電層200、具有導通孔柱之介電層300以及銲墊開口層400a 進行對位,如第5A圖所繪示。對位之後,將上述具有圖 案化線路之介電層200、具有導通孔柱之介電層300以及 銲墊開口層400a壓合,即完成積層基材的製作。其中, 具有圖案化線路之介電層200、具有導通孔柱之介電層300 以及銲墊開口層400a之間例如係藉由真空熱壓合的方式 進行壓合。 同樣請參照第5A圖與第5B圖,在積層基材的製作 過程中,銲墊開口層400a爲選擇性(optional)的構件。換 言之,本實施例亦可僅將多個具有圖案化線路之介電層2〇〇 以及多個具有導通孔柱之介電層300進行對位並壓合。如 此一來,積層基材的製作過程將可省去銲墊開口層4〇〇a ’ 使得整體製程更爲簡化。 本紙張又度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------—-----訂·--------線 (請先閱讀背面之注意事項再填寫本頁) 530377 五、發明說明(R) 第二竇施例 (請先閱讀背面之注意事項再填寫本頁) 本實施例在具有導通孔柱之介電層以及銲墊開口層 的製作上與第一實施例相同,但本實施例與第一實施例的 差異之處在於具有圖案化線路之介電層的製作方@。 第6A圖至第6D圖繪示爲依照本發明第二實施例積 層基材中具有圖案化線路之介電層之製作流程剖.面示意 圖。首先請參照第6A圖,提供一支擦體602,接著再於 支撐體6〇2上形成一導體層6〇4。其中,導體層6〇4之材 質例如爲銅,而導體層604例如係以濺鍍、壓合附著或是 沈積的方式形成於支撐體602上。 接著請同時參照第6B圖與第6C圖,接著於導體層 604上形成一圖案化光阻606,圖案化光阻606具有多個 開口 607。其中,圖案化光阻606例如是經過光阻塗佈、 曝光、顯影等步驟而形成於導體層604上。在圖案化光阻 606形成之後,將導體層608塡入圖案化光阻606之開口 6〇7中,由於開口 607爲一既定之圖案,故塡入開口 607 中的導體層608會與上述之既定圖案一致。之後,再將圖 案化光阻606剝除,以將其下的導體層604暴露。 經濟部智慧財產局員工消費合作社印製 接著請參照第6C圖與第6D圖,在圖案化光阻606 剝除之後,接著例如進行一無選擇性微蝕刻的步驟,以將 導體層604移除。在導體層604移除的過程中,導體層608 亦會有部份厚度被蝕刻掉而形成圖案化線路608a。在圖案 化線路608a形成之後,接著形成一介電層610於支撐體602 上,並覆蓋住圖案化線路608a。其中,圖案化線路608a 12 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 530377 五、發明說明(丨I) 以及介電層610即構成一具有圖案化線路之介電層600。 (請先閱讀背面之注意事項再填寫本頁) 上述第6A圖至第6D圖之製程,可於積層基材中進 行細線路的製作,而此細線路製程(第6A圖至第6D圖) 將可有效提昇積層基材中的線路密度,同時也對積層基材 中線路層的佈局彈性有所助益。 第7圖繪示爲依照本發明第一實施例及第二實施例 基材結構中線路層與導通孔柱接觸位置具有無導通孔環墊 設計(landless design)之示意圖。請參照第7圖,線路700a 係藉由一介電層(未繪示)與線路700b相間隔,且線路700a 與線路7〇〇b之間係藉由導通孔柱702而電性連接。 接著同時參照第1圖與第7圖,本實施例中,線路700a 與線路700b係直接與導通孔柱702電性連接,並不需要 習知的導通孔環墊102a、102b設計(繪示於第1圖)。因 此,本實施例中線路層的佈局空間並不會受到導通孔環墊 102a、102b的限制而降低。 綜上所述,本發明之積層基材結構及其製造方法至 少具有下列優點_· 經濟部智慧財產局員工消費合作社印製 1·本發明之積層基材結構中,線路層與導通孔接觸位 置採用無導通孔環墊設計,可大幅增進積層基材中之線路 積集度。 2·本發明之積層基材結構中,導通孔柱採用實心設計 (solid via),故具有良好的電氣表現及散熱表現。 3·本發明之積層基材製造方法中,僅需藉由圖案化製 程(pattern process)及同步層壓的方式即可製作出積層基 13 本紙張尺度適用中國國家標準(CNS)A4規格(21G X 297公g ) 一~ 530377 9407twf·d〇c/008 A7 B7 五、發明說明(丨 材,故有製造時間可有效地縮短製造時間,進而提升產能。 4·本發明之積層基材製造方法中,僅需藉由圖案化製 程(pattern process)及同步層壓的方式即可製作出積層基 材,故可以省去習知在其他設備的投資。 5·本發明之積層基材製造方法中,在各層(具有圖案 化線路之介電層、具有導通孔柱之介電層以及銲墊開口 層)進行層壓之前,可分別對各層進行確認,故積層基材 的良率較容易控制並有效降低生產成本。 雖然本發明已以一較佳實施例揭露如上,然其並非 用以限定本發明,任何熟習此技藝者,在不脫離本發明之 精神和範圍內,當可作各種之更動與潤飾,因此本發明之 保護範圍當視後附之申請專利範圍所界定者爲準。 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐)

Claims (1)

  1. 530377 9407twf.doc/008 A8 B8 C8 D8 六 經濟部智慧財產局員工消費合作社印製 申請專利範圍 1.一種積層基材結構,係由複數個介電層以及複數個 線路層交互堆疊構成,每一該些介電層中具有複數個導通 孔柱,而該些線路層係藉由該些導通孔柱而彼此電性連 接,該積層基材結構之特徵在於:該些線路層之圖案爲無 導通孔環墊設計。 2·如申請專利範圍第1項所述之積層基材結構,更包 括至少一銲墊開口層,配置於該些介電層中最外側之二介 電層上。 3.如申請專利範圍第1項所述之積層基材結構,其中 該銲墊開口層係爲一介電層,且該介電層中具有複數個開 □。 4·如申請專利範圍第1項所述之積層基材結構,其中 該銲墊開口層係爲一銲罩層,且該銲罩層中具有複數個開 □。 5. —種積層基材結構,包括: 複數個介電層,每一該些介電層中具有複數個導通 孔柱;以及 複數個線路層,配置於該些介電層之間,該些線路 層係藉由該些導通孔柱而彼此電性連接,其中該些介電層 中最外側之二介電層內的該些導通孔柱係直接作爲複數個 靜墊。 6. 如申請專利範圍第5項所述之積層基材結構,其中 該些線路層之圖案爲無導通孔環墊設計。 7. 如申請專利範圍第5項所述之積層基材結構,更包 (請先閱讀背面之注意事項再填寫本頁) ,0 訂: -·線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 530377 9407twf.doc/008 A8 B8 C8 D8 、 經濟部智慧財產局員工消費合作社印製 申請專利範圍 括至少一銲墊開口層,配置於該些介電層中最外側之二介 電層上。 8·如申請專利範圍第7項所述之積層基材結構,其中 該銲墊開口層係爲一介電層,且具有複數個開口。 9·如申請專利範圍第7項所述之積層基材結構,其中 該銲墊開口層係爲一銲罩層,且具有複數個開口。 10. —種積層基材製造方法,包括: 提供一第一支撐體; 於該第一支撐體上形成一圖案化線路; 於該第一支撐體上形成一第一介電層,該第一介電 層覆蓋住該圖案化線路,以於該第一支撐體上形成一具有 圖案化線路之介電層; 提供一第二支撐體; 於該第二支撐體上形成複數個導通孔柱; 於該第二支撐體上形成一第二介電層,該些導通孔 柱係突出於該第二介電層,以於該第二支撐體上形成一具 有導通孔柱之介電層;以及 將複數個具有圖案化線路之介電層與複數個具有導 通孔柱之介電層對位並壓合,以使得些導通孔柱刺穿該第 一介電層而與該圖案化線路電性連接。 11. 如申請專利範圍第10項所述之積層基材製造方 法,其中該些具有圖案化線路之介電層與該些具有導通孔 柱之介電層對位並壓合之後,更包括進行一固化步驟,以 將該第一介電層與該第二介電層固化並同時完成導電位置 16 (請先閱讀背面之注意事項再填寫本頁) ,0 •線. 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 530377 A8 B8 C8 9407twf.doc/008 D8 六、申請專利範圍 之電氣導通連接。 12 ·如申請專利範圍第1 〇項所述之積層基材製造方 法,其中該圖案化線路的形成方法包括: 形成一導體層於該第一支撐體上; 形成一圖案化光阻於該導體層上;以及 以該圖案化光阻爲遮罩,移除未被該圖案化光阻覆 蓋之該導體層,以形成該圖案化線路。 13. 如申請專利範圍第10項所述之積層基材製造方 法,其中該圖案化線路的形成方法包括: 形成一第一導體層於該第一支撐體上; 形成一圖案化光阻於該導體層上,該圖案化光阻具 有複數個開口; 形成一第二導體層於該些第二開口中; 移除該圖案化光阻;以及 移除未被該第二導體層覆蓋之該第一導體層,以形 成該圖案化線路。 14. 如申請專利範圍第10項所述之積層基材製造方 法,其中該第一介電層係以塗佈方式形成。 15. 如申請專利範圍第10項所述之積層基材製造方 法,其中該些導通孔柱的形成方法包括: 形成一導體層於該第二支撐體上; 形成一圖案化光阻於該導體層上;以及 以該圖案化光阻爲遮罩,移除未被該圖案化光阻覆 蓋之該導體層,以形成該些導通孔。 (請先閱讀背面之注意事項再填寫本頁) - -丨線- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 530377 94〇7twf.doc/008 A8 B8 C8 D8 一、 經濟部智慧財產局員工消費合作社印製 申請專利範圍 16.如申請專利範圍第10項所述之積層基材製造方 法,其中該第二介電層係以塗佈方式形成。 17·如申請專利範圍第10項所述之積層基材製造方 法,其中該些具有圖案化線路之介電層與該些具有導通孔 柱之介電層的壓合係爲真空熱壓合。 18. —種積層基材製造方法,包括: 提供一第一支撐體; 於該第一支撐體上形成一圖案化線路; 於該第一支擦體上形成一第一介電層,該第一介電 層覆蓋住該圖案化線路,以於該第一支撐體上形成一具有 圖案化線路之介電層; 提供一第二支撐體; 於該第二支撐體上形成複數個導通孔柱; 於該第二支撐體上形成一第二介電層,該些導通孔 柱係突出於該第二介電層,以於該第二支撐體上形成一具 有導通孔柱之介電層; 提供至少一銲墊開口層,該銲墊開口層具有複數個 開口;以及 將複數個具有圖案化線路之介電層、複數個具有導 通孔柱之介電層以及該銲墊開口層對位並壓合,以使得些 導通孔柱刺穿該第一介電層而與該圖案化線路電性連接。 19. 如申請專利範圍第18項所述之積層基材製造方 法,其中該些具有圖案化線路之介電層、該些具有導通孔 柱之介電層以及該銲墊開口層對位並壓合之後,更包括進 (請先閱讀背面之注意事項再填寫本頁) --線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 530377 94〇7twf.doc/〇〇8 A8 B8 C8 D8 六 經濟部智慧財產局員工消費合作社印製 申請專利範圍 行一固化步驟,以將該第一介電層與該第二介電層固化並 同時完成導電位置之電氣導通連接。。 20·如申請專利範圍第18項所述之積層基材製造方 法,其中該圖案化線路的形成方法包括: 形成一導體層於該第一支撐體上; 形成一圖案化光阻於該導體層上;以及 以該圖案化光阻爲遮罩,移除未被該圖案化光阻覆 蓋之該導體層,以形成該圖案化線路。 21. 如申請專利範圍第18項所述之積層基材製造方 法,其中該圖案化線路的形成方法包括: 形成一第一導體層於該第一支撐體上; 形成一圖案化光阻於該導體層上,該圖案化光阻具 有複數個開口; 形成一第二導體層於該些第二開口中; 移除該圖案化光阻;以及 移除未被該第二導體層覆蓋之該第一導體層,以形 成該圖案化線路。 22. 如申請專利範圍第18項所述之積層基材製造方 法,其中該第一介電層係以塗佈方式形成。 23. 如申請專利範圍第18項所述之積層基材製造方 法,其中該些導通孔柱的形成方法包括: 形成一導體層於該第二支撐體上; 形成一圖案化光阻於該導體層上;以及 以該圖案化光阻爲遮罩,移除未被該圖案化光阻覆 19 (請先閱讀背面之注意事項再填寫本頁) --線- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 530377 A8 R8 C8 9 4 0 7 twf . doc/ 0 0 8 Γ)8 六、申請專利範圍 蓋之該導體層,以形成該些導通孔柱。 24. 如申請專利範圍第18項所述之積層基材製造方 法,其中該第二介電層係以塗佈方式形成。 25. 如申請專利範圍第18項所述之積層基材製造方 法,其中該些具有圖案化線路之介電層、該些具有導通孔 柱之介電層以及該銲墊開口層的壓合係爲真空熱壓合。 26. 如申請專利範圍第18項所述之積層基材製造方 法,其中該些開口的形成方法包括機械鑽孔、雷射鑽孔、 沖孔。 (請先閱讀背面之注意事項再填寫本頁) •嫌 •線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW091111329A 2002-05-28 2002-05-28 Structure of laminated substrate with high integration and method of production thereof TW530377B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW091111329A TW530377B (en) 2002-05-28 2002-05-28 Structure of laminated substrate with high integration and method of production thereof
US10/064,424 US6977348B2 (en) 2002-05-28 2002-07-12 High density laminated substrate structure and manufacture method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091111329A TW530377B (en) 2002-05-28 2002-05-28 Structure of laminated substrate with high integration and method of production thereof

Publications (1)

Publication Number Publication Date
TW530377B true TW530377B (en) 2003-05-01

Family

ID=28788698

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091111329A TW530377B (en) 2002-05-28 2002-05-28 Structure of laminated substrate with high integration and method of production thereof

Country Status (2)

Country Link
US (1) US6977348B2 (zh)
TW (1) TW530377B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113115525A (zh) * 2021-04-09 2021-07-13 广州广合科技股份有限公司 一种提高开孔对准度的方法和多层pcb板

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004014114A1 (ja) * 2002-07-31 2004-02-12 Sony Corporation 素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板
JP2006108211A (ja) * 2004-10-01 2006-04-20 North:Kk 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
TWI253714B (en) * 2004-12-21 2006-04-21 Phoenix Prec Technology Corp Method for fabricating a multi-layer circuit board with fine pitch
US7759582B2 (en) * 2005-07-07 2010-07-20 Ibiden Co., Ltd. Multilayer printed wiring board
US7834273B2 (en) 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
WO2007091582A1 (ja) * 2006-02-09 2007-08-16 Hitachi Chemical Company, Ltd. 多層配線板の製造法
US20080060838A1 (en) * 2006-09-13 2008-03-13 Phoenix Precision Technology Corporation Flip chip substrate structure and the method for manufacturing the same
JP2008135645A (ja) * 2006-11-29 2008-06-12 Toshiba Corp 多層プリント配線板および多層プリント配線板の層間接合方法
TWI337059B (en) * 2007-06-22 2011-02-01 Princo Corp Multi-layer substrate and manufacture method thereof
US8169790B2 (en) * 2007-08-07 2012-05-01 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
US8310840B2 (en) * 2007-08-07 2012-11-13 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
WO2009041159A1 (ja) * 2007-09-28 2009-04-02 Sanyo Electric Co., Ltd. 素子搭載用基板及びその製造方法、回路装置及びその製造方法、携帯機器
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
JP2010103435A (ja) * 2008-10-27 2010-05-06 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US20100289132A1 (en) * 2009-05-13 2010-11-18 Shih-Fu Huang Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
TW201041105A (en) * 2009-05-13 2010-11-16 Advanced Semiconductor Eng Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
US8367473B2 (en) * 2009-05-13 2013-02-05 Advanced Semiconductor Engineering, Inc. Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
US8288869B2 (en) * 2009-05-13 2012-10-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with substrate having single metal layer and manufacturing methods thereof
TWI425603B (zh) * 2009-09-08 2014-02-01 Advanced Semiconductor Eng 晶片封裝體
US20110084372A1 (en) * 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8786062B2 (en) 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
US8302298B2 (en) * 2009-11-06 2012-11-06 Via Technologies, Inc. Process for fabricating circuit substrate
TWI412308B (zh) * 2009-11-06 2013-10-11 Via Tech Inc 線路基板及其製程
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
KR101287742B1 (ko) * 2011-11-23 2013-07-18 삼성전기주식회사 인쇄 회로 기판 및 그 제조 방법
JP2013211518A (ja) * 2012-02-28 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法
TWI501549B (zh) * 2013-12-11 2015-09-21 Kuan Jung Chung Method for forming cavity of surface acoustic wave element
US10091873B1 (en) 2017-06-22 2018-10-02 Innovium, Inc. Printed circuit board and integrated circuit package
US11502061B2 (en) 2019-04-15 2022-11-15 Samsung Electronics Co., Ltd. Semiconductor package
TWI736421B (zh) * 2020-09-17 2021-08-11 欣興電子股份有限公司 電路板及其製造方法
CN113286413A (zh) * 2021-04-01 2021-08-20 珠海精路电子有限公司 散热电路板及其制造工艺

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121299A (en) * 1989-12-29 1992-06-09 International Business Machines Corporation Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
JPH0636472B2 (ja) * 1990-05-28 1994-05-11 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層配線基板の製造方法
US5146674A (en) * 1991-07-01 1992-09-15 International Business Machines Corporation Manufacturing process of a high density substrate design
JPH0567869A (ja) * 1991-09-05 1993-03-19 Matsushita Electric Ind Co Ltd 電装部品接合方法並びにモジユール及び多層基板
US5374469A (en) * 1991-09-19 1994-12-20 Nitto Denko Corporation Flexible printed substrate
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
US5287619A (en) * 1992-03-09 1994-02-22 Rogers Corporation Method of manufacture multichip module substrate
JPH06268381A (ja) * 1993-03-11 1994-09-22 Hitachi Ltd 多層配線構造体及びその製造方法
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
JP3112059B2 (ja) * 1995-07-05 2000-11-27 株式会社日立製作所 薄膜多層配線基板及びその製法
JPH0951173A (ja) 1995-08-07 1997-02-18 Mitsubishi Gas Chem Co Inc 銅張積層板の製造方法
SG86345A1 (en) * 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
JP2000101245A (ja) * 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
US6163957A (en) * 1998-11-13 2000-12-26 Fujitsu Limited Multilayer laminated substrates with high density interconnects and methods of making the same
IL128200A (en) * 1999-01-24 2003-11-23 Amitec Advanced Multilayer Int Chip carrier substrate
JP3601679B2 (ja) * 1999-07-27 2004-12-15 株式会社村田製作所 複合積層体の製造方法
US6583364B1 (en) * 1999-08-26 2003-06-24 Sony Chemicals Corp. Ultrasonic manufacturing apparatuses, multilayer flexible wiring boards and processes for manufacturing multilayer flexible wiring boards
JP3183653B2 (ja) * 1999-08-26 2001-07-09 ソニーケミカル株式会社 フレキシブル基板
JP3865989B2 (ja) * 2000-01-13 2007-01-10 新光電気工業株式会社 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
JP2003163458A (ja) * 2001-11-29 2003-06-06 Fujitsu Ltd 多層配線基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113115525A (zh) * 2021-04-09 2021-07-13 广州广合科技股份有限公司 一种提高开孔对准度的方法和多层pcb板

Also Published As

Publication number Publication date
US20030223207A1 (en) 2003-12-04
US6977348B2 (en) 2005-12-20

Similar Documents

Publication Publication Date Title
TW530377B (en) Structure of laminated substrate with high integration and method of production thereof
TWI645519B (zh) 元件內埋式封裝載板及其製作方法
JP5101542B2 (ja) チップ内蔵印刷回路基板及びその製造方法
KR100867148B1 (ko) 인쇄회로기판 및 그 제조방법
CN101128091B (zh) 元件嵌入式多层印刷线路板及其制造方法
KR101067199B1 (ko) 인쇄회로기판 및 그 제조방법
US20110127076A1 (en) Electronic component-embedded printed circuit board and method of manufacturing the same
US20120017435A1 (en) Method of manufacturing PCB having electronic components embedded therein
JP2001015920A (ja) 多層プリント配線板及びその製造方法
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
JP5367306B2 (ja) セラミック部品の製造方法
KR100832649B1 (ko) 저항 내장형 인쇄회로기판 및 그 제조방법
JP2007115809A (ja) 配線基板
KR20110010427A (ko) 홀수 층 구조의 인쇄회로기판 및 그 제조방법
US20220256717A1 (en) Circuit board structure and manufacturing method thereof
KR101140882B1 (ko) 범프를 구비한 인쇄회로기판 및 그 제조방법
KR20090038758A (ko) 패키지 기판 및 그 제조방법
JP2019067864A (ja) プリント配線板の製造方法
KR100689018B1 (ko) 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법
KR100867954B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2005026470A (ja) 部品内蔵モジュールおよびその製造方法
JP2010067834A (ja) 電子部品内蔵型の2層配線基板の製造方法及び電子部品内蔵型の2層配線基板
JP4470452B2 (ja) 配線基板の製造方法
JP2009129933A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JPH06334067A (ja) 多層プリント配線板とその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees