TW516052B - Multilayer electronic device - Google Patents
Multilayer electronic device Download PDFInfo
- Publication number
- TW516052B TW516052B TW090124649A TW90124649A TW516052B TW 516052 B TW516052 B TW 516052B TW 090124649 A TW090124649 A TW 090124649A TW 90124649 A TW90124649 A TW 90124649A TW 516052 B TW516052 B TW 516052B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrodes
- electrode
- hole
- internal
- element body
- Prior art date
Links
- 238000003475 lamination Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 3
- 229910052702 rhenium Inorganic materials 0.000 claims 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 description 48
- 239000000919 ceramic Substances 0.000 description 27
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Description
516052 發明說明d) 發明之背景 κ發明所屬之領域 能作為雷^尺關於可以降低等效串聯電感(esl),而且可 端子型厚ίί陣列使用之層積型電子元件’特別是有關多 «價電容器。 2·習知的技術 由於(ίιΓ耸電子零件之一種並被廣泛的使用著。近年來 漸被採用的頻化,具有較小ESL之層積陶瓷片電容器也 公報及美國ΐ特開平9_1 7693號公報、特開平11-144996號 ESL之習知的專,利公報USP588〇925號等中揭示了具有較小 的多端子型電容器。 其原載之習知的多端子型層積電容器, 然會產生寄=來;:π容量的,因此在其構造上必 來由於CPU動上感」、,存在著等效串聯電感。然而近年 動作的南速化所伴隨動作彳g f + 是原本在使用上不致發生問題\動Λ率之而頻化,即使 也產生了寄生電感過大的場合…型層積電容器上’ 發明之概述 本發明之目的是有鑑於此 層積電容器等可以降低等效串聯雷提供—種多端子型 為了達成上述之目的在本發21層積型電子元件。 中,包括: 關之層積型電子元件 電介質素體,由電介質層 第1内部電極,以平面狀配置所形成; 則述電介質素體内;
五、發明說明(2) 第2内部電極,利用前 前述第1内部電極相對來”邑緣用的電介質層隔開並與 内; 面狀配置於前述電介質素體 第1通孔電極,以貫通,、、 同時貫通前述第2内部電極二^ 内部電極且與其連接’ 延伸於這些内部電極内; /、,、連接之方式,交差並 第2通孔電極,以貫 同時貫通前述扪内部電極伸内部電極 延伸於這些内部電極内; /、,、建接之方式,交差並 第1端子電極,配置於前 接至前述第1通孔電極上;以及;丨質素體之外面,且連 第2端子電極,配置於前述 接至前述第2通孔電極上。 素體之外面,且連 經由本發明相關之層積型電 類的第】及第2通孔電極是交互的成為正負:通電::夺二種 1及第2内部電極則具有電容器中電極之機;:=類的第 互逆向流入此二種類的第1及第2通孔電極:一 *經由相 生的磁束,合扁展接⑴ 電極中兩頻電流而產 果使得層積型電子零件自體所具有的寄 j、、結 及第2通孔電極,冑内部電極與端子電極垃 及第2通孔電極與第1乃笙9被早雷枚 連接’第1 接,rft +胳彳T # 之間能確實的施以連 接而也降低了等效串聯電阻(ESR)。 在前述電介質素體内部是以分別形成複數前述第】内
IH 第7頁 2030-4398-Pf ; ahddub.ptd 516052 五、發明說明(3) 4電極及複數前述第2内部電極為佳。 將這些第1内部電極及第2内部電極交互的配置在前述 電介質素體内部。 以此方式將所分別形成的複數第1内部電極及第2内部 電極交互的配置在電介質素體内部,在應用此層積型電子 零件作為電容器之場合,就可以獲得高電氣容量。 、在前述電介質素體内部是以形成複數第1通孔電極及 ^數第2通孔電極,並將前述第丨通孔電極及前述第2通孔 電極配置成彼此相鄰狀態為佳。 像著樣將連接著第μ部電極n通孔電極及連接著 ΐ 電極之第2通孔電極以彼此相鄰狀態並排配置於電 之古槠雪$^太Γ 了以進一步提南由於相互逆向流動 之冋頻電&所產生磁束間的彼此抵消效果。 ,數前述第1通孔電極是分別與配置於前述電 體,4的所有的第1内部電極連接,而複數 、雷 極是分別與配1置於前述電介質素體内部 内部電極連接為佳。 π有的刖述第2 在此場合時,各個通孔電極與 積就增大了。 Ν 4電極之連接面 或者是在本發明中,也可以讓配 内部的複數前述第丨内部電極中的至於别述電介質素體 複數第1通孔電極中的至少一個電極個=不與前述 述電介質素體内部的複數前述第=配置於前 電極不與前述複數第2通孔電 I極中的至少一個 Τ们至;一個電極連接。 第8頁 2030-4398-Pf » ahddub.ptd 516052
/口冑,可以將配置於前述電介質素體内部的複 數則述第1内部電極作成沿著前述電介質層的層積方向, 在兩端側具有與複數的前述第丨通孔電極較少的連接數, 而在中央部具有較多的連接數, 而配置於前述電介質素體内部的複數前述第2内部 2則是沿著前述電介質層的層積方向,在兩端側與複數的 月IJ述第2通孔電極連接數較少,在中央部具有較多的連接
以此方式,利用改變連接 連接數,能增加交互流動於厚 場間之相互抵消而可以期待具 作用效果。 至内部電極上之通孔電極數 度方向的電流數,故由於磁 有更進一步降低寄生電感之 前述電介質素體是以形成六面體形狀為佳, 在此六面體形狀之前述電介質素體中的至少2個對向 側面上,分別以平行於前述第丨及第2通孔電極而延伸設 著前述第1及第2端子電極的本體部分。 利用由則述第1及第2端子電極的本體部分施以直角彎 曲所作成端子座(Pad)部分,將前述第i及第2端子電極分 別連接至第1及第2通孔電極上。
在高頻電流流經端子電極之場合,隨著經由通孔電極 而連接至端子電極上之2種類内部電極的正負極性,電流 會由2個側面上之端子電極而以相互逆向的流入内部電極 中’由於此種效果而更加降低寄生電感。 分別連接至前述第1通孔電極上之前述第丨端子電極,
2030-4398-Pf ; ahddub.ptd 第9頁 516052 五、發明說明(5) 及分別連接至前述第2内部電極上之前述第2端子電極,是 以彼此相鄰並排配置於前述電介質素體的外面上為佳。 在此場合時,在彼此相鄰的端子電極上流動著具有不 同的極性之電流,由於相互逆向流動之高頻電流而更提高 磁束間之相互抵消效果。 圖式簡單說明 以下針對本發明相關之層積式電子元件,利用圖式加 以詳細說明。自此處 圖1為表示本發明之第1實施形態相關的多端子型層積 電容器之斜視圖, 圖2為沿著圖1上11 - 11線之剖面圖, 圖3為沿著圖1上I 11 - I I I線之剖面圖, 圖4為圖1中所示多端子型層積電容器之透視圖, 圖5A為圖1所示多端子型層積電容器中第1内部電極之 圖樣剖面圖, 圖5B為圖1所示多端子型層積電容器中第2内部電極之 圖樣剖面圖, 圖6為在圖1所示多端子型層積電容器之製造工程中所 使用的複數片生陶瓷板之斜視圖, 圖7為表示本發明之第2實施形態相關的多端子型層積 電容器之剖面圖, 圖8為圖7所示多端子型層積電容器中上側部分之分解 斜視圖, 圖9為圖7所示多端子型層積電容器中下側部分之分解
2030-4398-Pf ; ahddub.ptd 第10頁 516052 五、發明說明(6) 斜視圖, 圖1 0為作為本發明相關比較例用的多端子型層積電容 器之斜視圖, 圖11為圖10中所示多端子型層積電容器之内部分解斜 視圖。 符號說明 10〜多端子型層積電容器; 12〜電介質素體; 1 2A〜電介質層; 12B〜側面; 12C〜表面、裏面; 1 4〜第1内部電極; 1 6〜第2内部電極; 1 8〜第1通孔電極; 2 0〜第2通孔電極; 2 2〜第1端子電極; 24〜第2端子電極; 30A、30B、30C〜生陶磁板; 34〜開孔。 第1實施形態 如圖1〜圖4所示在本發明第1實施形態相關的層積型電 子元件之多端子型層積電容器10中包括電介質素體12。電 介質素體12是由作為電介質層用的複數層的生陶瓷板以層 積方式作出層積體後加以燒成所得的直方體形狀之燒結
2030-4398-Pf ; ahddub.ptd 第11頁 516052
在此電介質素體12之内部是由如圖5A所示由平面狀的 第1内部電極14,及圖5B所示由平面狀的第2内部電極16, 利用陶竟層1 2 A作為絕緣而以z軸方向交互的層積配置而成 。在圖不之例子中、如圖4所示在電介質素體1 2内部是分 別將4片之第i及第2内部電極14、1 6利用陶瓷層12A加以隔 離。因此’這些第1内部電極14及第2内部電極16是經由陶 究層12A之絕緣而相互對向的配置於電介質素體12内。 這些第1内部電極14及第2内部電極16所處之χ-γ平面 之中心’幾乎是配置成和電介質素體12所在之χ — Υ平面之 中二相同之位置。又,第i内部電極丨4及第2内部電極丨6之 縱橫方向尺寸,是設計成較其所對應的電介質素體1 2之又 及Y方向的邊長稍微小。因此形成了這些第}内部電極Η及 第2内部電極16之周緣端部不會露出於電介質素體12 外之構造。 第1通孔電極18及第2通孔電極20是位於第1内部電極 14及第2内部電極16中短邊方向γ之兩側位置上,並沿著長 度方向X交互的配置在此電介質素體12中。這些的通=孔電 極18及2 0是成柱狀延伸於2軸方向而交差並貫通於内部電 極14、16及電介質層12A中。各個通孔電極18及2〇之兩端 部是露出於電介質素體12的表面及裏面上,並在各個位置 處分別與第1端子電極22及第2端子電極24連接。同時這此 内部電極14、16及通孔電極18、2〇是由例如鎳 ; 成。而端子電極22及24之材質則只要是導電性物質即可並
516052 五、發明說明(8) 不特別加以限制。 在本實施形態中如圖1所示,各有4個第1及第2通孔電 極1 8、2 0是分別沿著長度方向X而交互的配置在電介質素 體1 2之短邊方向γ的兩側位置上。又,沿著電介質素體1 2 之短邊方向Y而相互對向的兩個通孔電極中之一個為第1通 孔電極1 8,而另一個通孔電極為第2通孔電極2〇,是呈彼 此錯開配置的方式。 ,如圖5A所示第1内部電極14是與所有的第1通孔電極18 形成電氣連接,並且與所有的第2通孔電極2〇都沒有電氣 上的連接’且在第2通孔電極20貫通電介質層12A之位置處 作出開孔34。開孔34之内徑是作成較第2通孔電極2〇之外 徑為大,以便讓第2通孔電極20與第1内部電極14間能確實 的形成絕緣。 ,如圖5β所示第2内部電極16是與所有的第2通孔電極20 形成電氣連接,並且與所有的第1通孔電極丨8都沒有電氣 上的連接,且在第1通孔電極貫通電介質層12A之位置處 作出開孔34。開孔34之内徑是作成較第1通孔電極18之外 仫為大’以便讓第1通孔電極1 8與第2内部電極1 6間能確實 的形成絕緣。 如圖5A及圖5B所示在第1内部電極ι6及第2内部電極}8 上之開孔34是分別形成於彼此相異的位置處。在本實施形 態中開孔34之形狀是分別將其作成位於内部電極長邊位置 處之局部切除後圓形。在本實施形態中第j通孔電極丨8及 第2通孔電極20之外徑是以30〜200 //m為佳,開孔34之内徑
516052
,較通孔電極之外徑大2 q〜2 〇 〇 # m程度為佳。 ,^些的通孔電極丨8及2〇是配置於電介質素體丨2之内部 盥★内部電極14及第2内部電極16的長邊位置之附近,在 /置Ϊ Γ部電極形成連接之位置處通孔電極的全周都是配 置於内部電極之範圍内部。 人如圖1所示第1端子電極22及第2端子電極24是位於電 )丨質素體12之外面,沿著素體12的短邊方向γ而相互對向 個側面12Β上,並沿著素體12的長度方向χ交互的配置 。各個端子電極22或24是包含位於側面12Β上之本體部分 ’及從本體部分以直角彎曲後形成於素體之表面及裏面刀 12C上的端子座部分。這些端子電極22及24之本體部分是 配置成與其相對應的通孔電極丨8及2〇呈約略平行,並分別 在端子座部分與各個通孔電極18及20的露出端部形成電氣 連接。也就是說,第1端子電極22是連接至第1通孔電極 18 ’第2端子電極24是連接至第2通孔電極20,第1端子電 極2 2及第2端子電極2 4是以彼此相鄰狀態交互的並排配置 在電介質素體1 2之對向側面1 2Β上。在本實施形態中、分 別有4個端子電極22、24各自配置於六面體形狀之多端子 型層積電容器10之6面中的2個側面12Β上。 接著針對本實施形態相關的多端子型層積電容器丨〇之 製造方法根據圖6加以說明。 在製造多端子型層積電容器10之時,首先要準備複數 片如圖6所示的具有電容器機能的介電材料之生陶兗板 (Ceramic green sheet)30A 、30B 、30C 。
2030-4398-Pf ; ahddub.ptd 第14頁 516052 五、發明說明(ίο) 如圖6所示在生陶瓷板3〇A的上面並沒有作出印刷或者 濺鍍(Sputter)之電極,而為了在生陶瓷板3〇B的上面形成 第1内部電極1 4,是利用對應於此第1内部電極丨4之圖樣而 將導電膠印刷或濺鍍於其上。又為了在生陶瓷板3 〇c的上 面形成第2内部電極1 6,同樣的是利用對應於此第2内部電 極1 6之圖樣而將導電膠印刷或錢鍍於其上。 在這些生陶瓷板30A、30B、30C上之相互間相同位置 處各設置著2列並排共計8個的通孔32。形成於生陶瓷板 30B的片面上之第1内部電極層丨4 ,是如圖1〜圖5所示利用 形成第2通孔電極20之圖樣,以不與通孔32接觸之狀態交 互的形成開孔34。又,形成於生陶瓷板3〇c的片面上之内 部電極層16 ’是如圖1〜圖5所示利用形成第1通孔電極18之 圖樣’以不與通孔32接觸之狀態交互的形成開孔34。 也就是說’如圖6所示配置於第1内部電極丨4前侧之通 孔3 2之中從左側算起第2個及第4個的通孔3 2處,以較這些 通孔32為大的外徑分別形成與這些通孔32為同軸狀的開孔 34。又’配置於第1内部電極14後側之通孔32之中最左位 置及左側算起第3個的通孔32處,以較這些通孔32為大的 外徑分別形成與這些通孔3 2為同軸狀的開孔3 4。又再如圖 6所不、在第2内部電極1 6上對應於第1内部電極丨4上未設 有開孔34之通孔32位置處,形成和上述相同的開孔34。 然後按照順序將矩形狀之生陶瓷板3〇β及生陶瓷板3〇c 重疊。例如各將4片這些陶磁板交互的予以層積,為了不 露出最上部的内部電極又在4片層積後之生陶瓷板的上
第15頁 516052
面,覆蓋上原質地的生陶瓷板3〇a。 然後將這些陶磁板整體施予燒成。其結 板就形成陶究層m,而產生電介質素體12 -生二竞 狀態的通孔32中注入以錄金屬為主成分的貝通 電膠與各個内部電極“及16上沒有形成開孔34的部m 。結果就在通孔32内分別形成了與第i内部電極丨4 接 第1通孔電極18,及與第2内部電極16連接的第2通孔電= 2 0 ° 最後將連接至第1通孔電極18上的第】端子電極22,及 連接至第2通孔電極20上的第2端子電極24配置在層積後之 生陶瓷板周圍,而獲得在電介質素體12的2個侧面12β上分 別配置著端子電極22、24之多端子型層積電容器1〇。還有 、在將14些端子電極22、24配置於電介質素體12的2個側 面12B上之時,可以利用電鍍處理之方式或是使用Ag、cu 等單體金屬予以連接。 接著針對本實施形態相關之多端子型層積電容器丨〇的 作用加以說明。 在以陶瓷等之電介質層利用層積所形成的電介質素體 1 2内’分別在平面狀的第1内部電極丨4及第2内部電極丨6間 利用陶瓷層1 2 A隔開而使其相互對向之方式,交互的配置 著例如各4片的電極。又,讓貫通第2内部電極1 6但不與其 連接而連接至第1内部電極14上的第1通孔電極18,及貫通 第1内部電極14但不與其連接而連接至第2内部電極16上的 第2通孔電極2〇,和這些内部電極14、16相互交差並延伸
2030-4398-Pf ; ahddub.ptd 第16頁 516052
於其中。 然後將經由第1通孔電極18而連接至第1内部電極14上 的第1端子電極22,及經由第2通孔電極20而連接至第2内 部電極1 6上的第2端子電極24,以彼此相鄰並排之方式配 置於電介質素體1 2外側的2個側面1 2B上。 也就是說’在形成電介質素體12之表面中一側的側面 12B上,分別配置著2個第1端子電極22及第2端子電極24, 而在另一側的側面1 2B上,同樣的也分別配置著2個第i端 子電極22及第2端子電極24。又,將分別與相互對向的二 種類之内部電極14及16中的任一電極連接著的二種類之通 孔電極18及20 ’連接至這些端子電極22、24的端子座部分 22A及24A上,並以柱狀沿著電介質素體12之厚度方向z而 延伸。然後在通電之時交互的改變這些二種類$通孔電極 18及20之正負極性,來施加電壓於内部電極14及丨6上。 經由以上之方式、在本實施形態相關的多端子型層積 電容器10中,由於在二種類之通孔電極18及2〇上流動^相 互逆向的高頻電流’故產生於多端子型層積電容器1〇内之 磁束會相互的抵消掉。其結果使得多端子型層積^容器丄〇 自體所具有的寄生電感減少,而降低了隨之產生的等^ 聯電感。 / 又,在本實施形態中,是經由具有大端部面積的柱狀 通孔電極18及20,連接著在内部電極14、16與端子電極22 、24之間,故可以讓通孔電極18、20與端子電極22、24之 間確實的連接而降低等效串聯電阻。還有、由於分別形成
516052 五、發明說明(13) 複數第1内部電極14及第2内部電極16並交互的配置在電介 質素體12中,故可能利用此多端子型層積電容器1〇而獲得 高電氣容量。 又,在本實施形態中,彼此相鄰之通孔電極是連接至 相互不同的内部電極上,連接至第1内部電極14上的第1通 孔電極18及連接至第2内部電極16上的第2通孔電極20,是 在相鄰的位置處分別貫通電介質素體12。因此經由相互逆 向流動的高頻電流而產生的磁束會彼此抵消,而進一步提 高本實施形態之效果。 還有在本實施形態中,電介質素體12是作成六面體形 狀,並將複數第1端子電極22及第2端子電極24分別以彼此 相鄰方式並排配置在電介質素體12之相互對向的2個側面 1 2 B上。然後,在與通孔電極1 8、2 0平行方向延伸之端子 電極2 2、24本體部分予以直角彎曲後利用此部分之端子電 極22、24,將這些端子電極22、24連接至通孔電極18、20 上。 因此’南頻電流流向端子電極2 2及2 4之時,由於在各 側面1 2 B之相鄰端子電極2 2、2 4具有相異的極性故各個端 子電極22、24是交互的呈現正負不同的極性。所以高頻電 流就經由2邊的側面1 2 Β上端子電極2 2、2 4而相互逆向的流 入内部電極1 4、1 6中,此時由於所產生磁束間之相互抵消 而可更進一步降低寄生電感。 第2實施形態 接著針對本發明第2實施形態相關的層積型電子元件
第18頁 2030-4398-Pf ; ahddub.ptd 516052 五、發明說明(14) 根據圖式來加以說明。在使用與第1實施形態所說明構件 中相同之構件時是採用相同之符號故將重覆的說明予以省 略。 在本實施形態相關的多端子型層積電容器1〇a中,與 第1實施形態中的電容器1 〇同樣的包括4個第1通孔電極! 8 及4個第2通孔電極2 0。但是在本實施形態中是如從圖7到 圖9所示由多數的例如16片之第1内部電極14及第2内部電 極16以交互層積所成。 又,配置於電介質素體12内部之複數第!内部電極14 中至少1處是不與複數第1通孔電極18中至少1處連接,形 成於第1内部電極14處之開孔34是沿著電介質層12A之層積 方向而具有不同的圖樣。還有複數第2内部電極Η中至少1' 處是不與複數第2通孔電極20中至少1處連接,形成於第2 内部電極16處之開孔34是沿著電介質層12A之層積方向而 具有不同的圖樣。 還有在本實施形態中,配置於電介質素體12内部之複 數第1内部電極14,是沿著電介質層12A之層積方向在苴兩 端侧部位與複數第丨通孔電極18具有較少的連接,而在中 1部位具有較多的連接數。同樣的、複數第2内部電極 16笛是沿著電介質層12A之層積方向在其兩端側部 ΪΓ連接孔數電極20具有較少的連接’而在中央部位具有較 畀體而言
,σ 、 取上層的第1内部電極14 上面鼻起第二層的第2内部電極16上分別設置著?個開孔
2030·4398-Pf ; ahddub.ptd
516052 五、發明說明(15) 3 4。因此在4個第1通孔電極1 8中僅有1個第j通孔電極1 8是 連接至此最上層的第1内部電極14上。又,在4個第2通孔 電極20中僅有1個第2通孔電極2〇是連接至配置於上面算起 第二層的第2内部電極16上。 产又,分別在從上面算起第三層的第i内部電極14及上 面算起第四層的第2内部電極16上設置著6個開孔34。因此 在4個第1通孔電極1 8中僅有2個第1通孔電極丨8是連接至此 上面舁起第二層的第1内部電極14上。又,在4個第2通孔 電極20中僅有2個第2通孔電極20是連接至配置於上面算起 第四層的第2内部電極16上。 · 還有、分別在從上面算起第五層的第1内部電極14及 上面算起第六層的第2内部電極16上設置著5個開孔34。因 此在4個第1通孔電極18中僅有3個第1通孔電極18是連接至 此上面算起第五層的第1内部電極14上。又,在4個第2通 孔電極20中僅有3個第2通孔電極2〇是連接至配置於上面算 起第六層的第2内部電極16上。 還有、分別在從上面算起第七層的第1内部電極14及 上面算起第八層的第2内部電極16上設置著4個開孔34。因 此全部的此4個第1通孔電極1 8都是連接至此上面算起第七 鲁 層的第1内部電極14上,又,全部的4個第2通孔電極20都 是連接至配置於上面算起第八層的第2内部電極16上。 另一方面,配置成從上面算起第九層以後的第1内部 電極14及第2内部電極16,是和第七層與第八層一樣的分 別與全部的4個第1通孔電極1 8或第2通孔電極2 0相連接。
2030-4398-Pf : ahddub.ptd 第20頁 516052 五、發明說明(16) 然後如圖9所示將形成於下半部分側之層積内部電極丨4及 1 6上的通孔3 4圖樣,作出與圖8所示形成於上半部分側之 層積内部電極14及16上的通孔34具有相反之圖樣。 以此方式在本實施形態相關的多端子型層積電容写 l〇a中,位於素體12之上下面12C附近的内部電極14及16, 是形成不與一部分的通孔電極18及20相連接之構造。此多 端子型層積電容器1 0a是與第1實施形態所述同樣的具有減 少寄生電感及降低等效串聯電感的作用。 又’本發明並不受限於上述之實施形態,可以具有各 種的變更型式。 例如雖然在第1實施形態中,内部電極是由各4片所形 成的共計8片電極,在第2實施形態中,内部電極是作成^ 8片所形成的共計1 6片電極構造,也可以將内部電極作成 與上述數量不同的片數。又,在各實施形態中,通孔電極 是由各4個所形成的共計8個電極,也可以將通孔電極之數 量作成與此不同的個數。 還有、在各實施形態中開孔34是作成局部欠缺的形 狀,也可以以作成整個的圓形或其它形式的開孔形狀來代 替具有局部欠缺的圓形開孔。又,在製造上述實施形態相 關的多端子型層積電容器10或l〇a之時,可以在層積生陶 磁板前也可以在層積生陶磁板後形成通孔。 、 還有本發明相關之層積型電子元件,並不限定於上述 之多端子型層積電容器’只要能適用也可以使用在其它的
516052 五、發明說明(17) 以下再將本發明根據具體的實施例及比較例來加以說 明’但本發明也不受限於這些實施例。 實施例1 一 實際的製造出如圖卜圖6所示之多端子型層積電容器 10。電容器10的形狀是作成3216形狀,電容器之靜電容量 為1 // F。又’所謂321 6形狀是指具有長約3 · 2min寬度約 1 · 6mm大小之電容器。 在此多端子型層積電容器10上進行等效串聯電感值及 等效串,電阻值的比較試驗結果,其等效串聯電感值為 5 0pH ’等效串聯電阻值為3m Ω。 比較例1 利用習知的技術實際製造出如圖1〇及圖u所示之多端 子型電容器110。此電容器110是由直方 112所構成,如圖U所示具有共計4對的成對内部;= 及11 6、’並利用陶磁原材料隔開而形成重疊的構造。 、分別在内部電極114、116上形成引出部114A、116A, 並延伸至此層積體112上所具有的4個側面中相互對向之2 個側面上又,在層積體1 1 2上所具有的4個側面中相互對 白之2個側面上,形成單側4個合計為8個之端子電極11 8、 120並分別連接至各個引出部U4A、ll6A上。 此電各器11 〇之形狀也是作成和實施例1相同的3 216形 狀’電容器之靜電容量為。 u # t 多端子型層積電容器11 0上進行等效串聯電感值 專串聯電阻值的比較試驗結果,纟等效串聯電感值為
第22頁 516052 五、發明說明(18) lllpH,等效串聯電阻值為6ιηΩ。 評價 相對於比較例1中電容器11 0之等效串聯電感值為 lllpH,實施例1中電容器10之等效串聯電感值5OPh是明顯 的減小了。又,相對於比較例1中電容器11 0之等效串聯電 阻值為6m Ω,實施例1中電容器10之等效串聯電阻值為3m Ω也明顯的減小了。
2030-4398-Pf ; ahddub.ptd 第23頁
Claims (1)
- 516052 六、申請專利範圍 -—- 1· 一種層積型電子元件,包括: 電介質素體,由電介質層以層積方式所形成; 第1内部電極,以平面狀配置於前述電介質素體内; ^ 第2内部電極,利用前述絕緣用的電介質層隔開並與 前述第1内部電極相對向以平面狀配置於前述電介質素^ 内; 、’、 第1通孔電極,以貫通前述第1内部電極且與其連接, 同時貫通前述第2内部電極但不與其連接之方式,交差並 延伸於這些内部電極内; '' 第2通孔電極,以貫通前述第2内部電極且與其連接, 同時貫通前述第1内部電極但不與其連接之方式、/交差並 延伸於這些内部電極内; 第1端子電極,配置於前述電介質素體之外面,且連 接至前述第1通孔電極上;以及 第2端子電極,配置於前述電介質素體之外面,且連 接至前述第2通孔電極上。 2·如申請專利範圍第1項所述之層積型電子元件,其 中複數前述第1内部電極及複數前述第2内部電極分別形成 於前述電介質素體的内部, 此等第1内部電極及第2内部電極是被交互的配 述電介質素體内。 3·如申請專利範圍第2項所述之層積型電子元件,其 中在前述電介質素體的内部形成著複數第丨通孔電極及複 數第2通孔電極,而且前述第丨通孔電極及前述第2通孔電2030-4398-Pf ; ahddub.ptd _ 第24頁 516052 六、申請專利範圍 極7^被配置成彼此相鄰之狀態。 、4·如申請專利範圍第3項所述之層積型電子元件,其 中j复數前述第1通孔電極是分別與配置於前述電介質素體 的所有的第1内部電極連接,而複數前述第2通孔電極 =分別與配置於前述電介質素體内部的所有的前述第2 邛電極連接。 5·如申請專利範圍第3項所述之層積型電子元件,其 、配置於前述電介質素體内部的複數前述第1内部電極中 的至少一個電極,與前述複數第丨通孔電極中的至少一個 電極不相連接, 而配置於前述電介質素體内部的複數前述第2内部電 中的至少一個電極,與前述複數第2通孔電極中的至少 一個電極不相連接。 6·如申請專利範圍第5項所述之層積型電子元件,盆 配置於前述電介質素體内部之複數前述第1内部電極Ϊ 數前前介質層之層積方向的兩端側部位,與複 連通接孔數電極具有較少的連接數’而在中央部位具 ,在複數前述第2内部電極 前述第2通孔電極積連方接向數的兩而端位,與複數 較多的連接數。 早又’的連接數,而在中央部位具有 7.如申請專利範圍第丨項 中前述電介質素體是形成六面體形之狀層積i電子-件,其 2030-4398-Pf ; ahddub.ptd 第25頁 516052在此六面體形狀之前述電介質素體中的至少2個相對 =側面上,分別平行於前述第1及第2通孔電極而延伸設置 著前述第1及第2端子電極的本體部分, 經由自前述第1及第2端子電極的本體部分中以直角彎 曲所作成端子座部分,將前述第1及第2端子電極分別連接 至第1及第2通孔電極上。 8·如申請專利範圍第3項所述之層積型電子元件,其 中分別連接至前述第1通孔電極上之前述第1端子電極,及 刀別連接至前述第2内部電極上之前述第2端子電極,是以 彼此相鄰狀態並排配置於前述電介質素體的外面上。2030-4398-Pf ; ahddub.ptd 第26頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000307097A JP4332634B2 (ja) | 2000-10-06 | 2000-10-06 | 積層型電子部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW516052B true TW516052B (en) | 2003-01-01 |
Family
ID=18787660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090124649A TW516052B (en) | 2000-10-06 | 2001-10-05 | Multilayer electronic device |
Country Status (5)
Country | Link |
---|---|
US (1) | US6452781B1 (zh) |
EP (1) | EP1195783B1 (zh) |
JP (1) | JP4332634B2 (zh) |
DE (1) | DE60135963D1 (zh) |
TW (1) | TW516052B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10617008B2 (en) | 2016-07-20 | 2020-04-07 | Samsung Electro-Mechanics Co., Ltd. | Capacitor and board having the same |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001185442A (ja) * | 1999-12-27 | 2001-07-06 | Murata Mfg Co Ltd | 積層コンデンサ、デカップリングコンデンサの接続構造および配線基板 |
US6760227B2 (en) * | 2000-11-02 | 2004-07-06 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component and manufacturing method thereof |
US6545346B2 (en) * | 2001-03-23 | 2003-04-08 | Intel Corporation | Integrated circuit package with a capacitor |
US7152291B2 (en) | 2002-04-15 | 2006-12-26 | Avx Corporation | Method for forming plated terminations |
DE60239391D1 (de) * | 2002-06-07 | 2011-04-21 | St Microelectronics Srl | rgungsringes mit großem parasitärem Widerstand |
CN100354995C (zh) * | 2002-09-27 | 2007-12-12 | 京瓷株式会社 | 电容器、布线基板、去耦电路及高频电路 |
CN100437850C (zh) * | 2002-10-30 | 2008-11-26 | 京瓷株式会社 | 电容器,布线基板,退耦电路以及高频电路 |
US6950300B2 (en) * | 2003-05-06 | 2005-09-27 | Marvell World Trade Ltd. | Ultra low inductance multi layer ceramic capacitor |
US6992387B2 (en) * | 2003-06-23 | 2006-01-31 | Intel Corporation | Capacitor-related systems for addressing package/motherboard resonance |
KR100714608B1 (ko) * | 2004-12-03 | 2007-05-07 | 삼성전기주식회사 | 적층형 칩 커패시터 |
KR100649579B1 (ko) * | 2004-12-07 | 2006-11-28 | 삼성전기주식회사 | 적층형 캐패시터 및 적층형 캐패시터 어레이 |
JP4167231B2 (ja) * | 2005-01-13 | 2008-10-15 | Tdk株式会社 | 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法 |
JP2006286731A (ja) * | 2005-03-31 | 2006-10-19 | Tdk Corp | 積層コンデンサ |
JP2006295077A (ja) * | 2005-04-14 | 2006-10-26 | Rohm Co Ltd | セラミック製チップ型電子部品とその製造方法 |
DE102005022142B4 (de) * | 2005-05-12 | 2011-12-15 | Epcos Ag | Verfahren zur Herstellung eines elektrischen Durchführungsbauelementes |
DE102005036102A1 (de) * | 2005-08-01 | 2007-02-08 | Epcos Ag | Elektrisches Bauelement |
US7652869B2 (en) | 2005-08-19 | 2010-01-26 | Tdk Corporation | Multilayer capacitor |
KR100846080B1 (ko) | 2005-08-19 | 2008-07-14 | 티디케이가부시기가이샤 | 적층 콘덴서 |
US7697262B2 (en) | 2005-10-31 | 2010-04-13 | Avx Corporation | Multilayer ceramic capacitor with internal current cancellation and bottom terminals |
US7414857B2 (en) * | 2005-10-31 | 2008-08-19 | Avx Corporation | Multilayer ceramic capacitor with internal current cancellation and bottom terminals |
US7292429B2 (en) * | 2006-01-18 | 2007-11-06 | Kemet Electronics Corporation | Low inductance capacitor |
DE102006007331A1 (de) * | 2006-02-16 | 2007-08-23 | Infineon Technologies Ag | Mehrlagen-Kapazitäts-Anordnung und Verfahren zum Herstellen derselben |
JP2007234800A (ja) * | 2006-02-28 | 2007-09-13 | Tdk Corp | 電子部品及びその製造方法 |
JP4433204B2 (ja) * | 2006-03-10 | 2010-03-17 | Tdk株式会社 | 積層セラミックコンデンサ |
JP4738218B2 (ja) * | 2006-03-20 | 2011-08-03 | 日本特殊陶業株式会社 | 積層型電子部品 |
JP4335237B2 (ja) * | 2006-07-21 | 2009-09-30 | Tdk株式会社 | 貫通型積層コンデンサ |
JP4896642B2 (ja) * | 2006-09-12 | 2012-03-14 | Tdk株式会社 | 積層コンデンサ及び電子機器 |
US7545623B2 (en) * | 2006-11-27 | 2009-06-09 | Kemet Electronics Corporation | Interposer decoupling array having reduced electrical shorts |
JP4434228B2 (ja) * | 2007-03-30 | 2010-03-17 | Tdk株式会社 | 積層コンデンサアレイ |
US8238116B2 (en) | 2007-04-13 | 2012-08-07 | Avx Corporation | Land grid feedthrough low ESL technology |
KR100925623B1 (ko) * | 2007-08-31 | 2009-11-06 | 삼성전기주식회사 | 적층형 칩 커패시터 및 이를 구비한 회로기판 장치 및회로기판 |
JP4548492B2 (ja) * | 2008-02-13 | 2010-09-22 | Tdk株式会社 | 積層コンデンサアレイ |
US8446705B2 (en) * | 2008-08-18 | 2013-05-21 | Avx Corporation | Ultra broadband capacitor |
US8242375B2 (en) * | 2008-09-18 | 2012-08-14 | United Technologies Corporation | Conductive emissions protection |
US8713857B2 (en) * | 2008-12-03 | 2014-05-06 | Michael Logue | Modular panel system |
KR20110072938A (ko) * | 2009-12-23 | 2011-06-29 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
JP5218545B2 (ja) * | 2010-12-24 | 2013-06-26 | Tdk株式会社 | 積層コンデンサ |
KR101376839B1 (ko) * | 2012-10-12 | 2014-03-20 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
US9299498B2 (en) * | 2012-11-15 | 2016-03-29 | Eulex Corp. | Miniature wire-bondable capacitor |
US9731456B2 (en) | 2013-03-14 | 2017-08-15 | Sabic Global Technologies B.V. | Method of manufacturing a functionally graded article |
KR101477405B1 (ko) * | 2013-07-05 | 2014-12-29 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
KR101477426B1 (ko) * | 2013-11-04 | 2014-12-29 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
KR102150558B1 (ko) * | 2015-05-29 | 2020-09-01 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 제조 방법 |
KR102494324B1 (ko) * | 2016-07-27 | 2023-02-01 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
KR102427927B1 (ko) * | 2017-11-10 | 2022-08-02 | 삼성전기주식회사 | 3단자 적층형 커패시터 |
KR102584968B1 (ko) * | 2018-05-31 | 2023-10-05 | 삼성전기주식회사 | 커패시터 부품 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6481306A (en) * | 1987-09-24 | 1989-03-27 | Nec Corp | Laminated ceramic capacitor and manufacture thereof |
US4864465A (en) * | 1988-05-10 | 1989-09-05 | The United States Of America | Viad chip capacitor and method for making same |
US5521332A (en) * | 1992-08-31 | 1996-05-28 | Kyocera Corporation | High dielectric layer-containing alumina-based wiring substrate and package for semiconductor device |
US5386339A (en) * | 1993-07-29 | 1995-01-31 | Hughes Aircraft Company | Monolithic microelectronic circuit package including low-temperature-cofired-ceramic (LTCC) tape dielectric structure and in-situ heat sink |
US5402003A (en) * | 1993-11-12 | 1995-03-28 | Trw Inc. | Low dielectric constant interconnect for multichip modules |
JPH07326536A (ja) * | 1994-05-31 | 1995-12-12 | Kyocera Corp | セラミックコンデンサ |
JPH0855758A (ja) * | 1994-08-10 | 1996-02-27 | Sumitomo Metal Ind Ltd | 積層コンデンサ |
JPH0897070A (ja) * | 1994-09-22 | 1996-04-12 | Kyocera Corp | セラミックコンデンサ |
US5798563A (en) * | 1997-01-28 | 1998-08-25 | International Business Machines Corporation | Polytetrafluoroethylene thin film chip carrier |
JPH10270282A (ja) * | 1997-03-21 | 1998-10-09 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ |
JP3687041B2 (ja) * | 1997-04-16 | 2005-08-24 | 大日本印刷株式会社 | 配線基板、配線基板の製造方法、および半導体パッケージ |
JPH10303068A (ja) * | 1997-04-25 | 1998-11-13 | Matsushita Electric Ind Co Ltd | 複合積層セラミック部品 |
US5880925A (en) | 1997-06-27 | 1999-03-09 | Avx Corporation | Surface mount multilayer capacitor |
JPH11135356A (ja) * | 1997-10-30 | 1999-05-21 | Kyocera Corp | 積層セラミックコンデンサ |
JP2991175B2 (ja) | 1997-11-10 | 1999-12-20 | 株式会社村田製作所 | 積層コンデンサ |
JPH11204372A (ja) * | 1997-11-14 | 1999-07-30 | Murata Mfg Co Ltd | 積層コンデンサ |
TW457498B (en) * | 1998-12-03 | 2001-10-01 | Murata Manufacturing Co | Semiconductor ceramic and semiconductor ceramic device |
JP4000701B2 (ja) * | 1999-01-14 | 2007-10-31 | 株式会社村田製作所 | 積層コンデンサ |
JP3489728B2 (ja) * | 1999-10-18 | 2004-01-26 | 株式会社村田製作所 | 積層コンデンサ、配線基板および高周波回路 |
US6292351B1 (en) | 1999-11-17 | 2001-09-18 | Tdk Corporation | Multilayer ceramic capacitor for three-dimensional mounting |
-
2000
- 2000-10-06 JP JP2000307097A patent/JP4332634B2/ja not_active Expired - Lifetime
-
2001
- 2001-10-04 US US09/969,643 patent/US6452781B1/en not_active Expired - Lifetime
- 2001-10-05 TW TW090124649A patent/TW516052B/zh not_active IP Right Cessation
- 2001-10-08 EP EP01123327A patent/EP1195783B1/en not_active Expired - Lifetime
- 2001-10-08 DE DE60135963T patent/DE60135963D1/de not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10617008B2 (en) | 2016-07-20 | 2020-04-07 | Samsung Electro-Mechanics Co., Ltd. | Capacitor and board having the same |
US11058003B2 (en) | 2016-07-20 | 2021-07-06 | Samsung Electro-Mechanics Co, , Ltd. | Capacitor and board having the same |
Also Published As
Publication number | Publication date |
---|---|
EP1195783A2 (en) | 2002-04-10 |
JP4332634B2 (ja) | 2009-09-16 |
EP1195783B1 (en) | 2008-10-01 |
EP1195783A3 (en) | 2006-06-07 |
DE60135963D1 (de) | 2008-11-13 |
JP2002118032A (ja) | 2002-04-19 |
US20020041006A1 (en) | 2002-04-11 |
US6452781B1 (en) | 2002-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW516052B (en) | Multilayer electronic device | |
US8238116B2 (en) | Land grid feedthrough low ESL technology | |
US11017948B2 (en) | Multilayer ceramic electronic component | |
KR101386947B1 (ko) | 적층 콘덴서 | |
US7675733B2 (en) | Multilayer capacitor | |
JP2020057754A (ja) | 積層セラミック電子部品 | |
JP6107080B2 (ja) | 積層コンデンサ | |
US7961453B2 (en) | Multilayer chip capacitor | |
TW422998B (en) | Inductor element and the manufacturing method of the same | |
US10366832B2 (en) | Capacitor and electronic device having a plurality of surface electrodes electrically connected to each other by an intermediate electrode | |
JP6540069B2 (ja) | 積層貫通コンデンサ | |
KR102499465B1 (ko) | 적층형 커패시터 | |
JP2009027172A5 (zh) | ||
KR100304792B1 (ko) | 다층코일및그제조방법 | |
CN107045938A (zh) | 电子部件 | |
US11355287B2 (en) | Multilayer capacitor and board including the same mounted thereon | |
JP2020102491A (ja) | 積層コイル部品 | |
JP6111681B2 (ja) | 積層コイル部品 | |
JP2021005703A (ja) | 積層セラミック電子部品 | |
JP2016152300A (ja) | コンデンサモジュール | |
US11315735B2 (en) | Multilayered capacitor and board including the same mounted thereon | |
JP5929524B2 (ja) | 積層コンデンサ | |
US11978580B2 (en) | Multilayer coil component | |
WO2023176538A1 (ja) | 積層セラミックコンデンサ | |
JP4761904B2 (ja) | 積層コンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |