TW511170B - Manufacturing method of semiconductor integrated circuit device - Google Patents

Manufacturing method of semiconductor integrated circuit device Download PDF

Info

Publication number
TW511170B
TW511170B TW090116489A TW90116489A TW511170B TW 511170 B TW511170 B TW 511170B TW 090116489 A TW090116489 A TW 090116489A TW 90116489 A TW90116489 A TW 90116489A TW 511170 B TW511170 B TW 511170B
Authority
TW
Taiwan
Prior art keywords
pattern
light
mask
exposure
transmitting
Prior art date
Application number
TW090116489A
Other languages
English (en)
Inventor
Akira Imai
Katsuya Hayano
Norio Hasegawa
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW511170B publication Critical patent/TW511170B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70283—Mask effects on the imaging process
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/203—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure comprising an imagewise exposure to electromagnetic radiation or corpuscular radiation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Semiconductor Memories (AREA)

Description

五、發明説明q 發明之技術領磁 本發明係有關半導體積體電路裝置的製造技術，尤其是 有關適用於半導體積體電路裝置製造步驟中之曝光技術的 有效技術。 發明背景 大型半導體積體電路等固體元件上極微細圖案的形成， 主要使用光刻法中的一種縮小投影曝光法。該方法係使用 成像光學系統在基板上縮小複製形成在光罩或薄膜（以下稱 光罩）上的光罩圖案。 欲提高縮小投影曝光法解像度，有賴成像光學系統的高 孔徑數（NA)化及曝光光線的短波長化。但因要求超過其之 固體元件最小加工尺寸的微細化，因此促成變形照明曝光 法、移相光罩曝光法等所謂之超解像曝光法的開發與應用。 移相光罩曝光法使用里賓森型移相光罩、半色調型移相 光罩及輔助圖案配置型移相光罩等。里賓森型移相光罩係 使穿透光罩上彼此相鄰孔徑部（透光區域）之間的曝光光線 間產生180度的相位差，具有在圖案配置間距微小的區域中 使解像度大幅k高的效果。例如，使用K r F準分子雷射光 作爲曝光光線的縮小投影曝光法，於使用一般光罩時，縱 使在不易獲得足夠解像度之最小加工間距以下値的區域上 ，藉由使用里賓森型移相光罩，仍可大幅改善解像特性。 此外，半色調型移相光罩係在光罩基板上形成半色調膜來 取代遮光膜。半色調膜具有使數％的曝光光線穿透，且使 穿透半色調膜的曝光光線與穿透半色調膜被除去之孔徑部 511170 A7 B7 五、發明説明（2 ) 的曝光光線之間產生180度之相位差的功能。 此外，輔助圖案配置型移相光罩，係在主孔徑部的周邊 配置以半導體晶圓上無法解像的大小，且使穿透主孔徑部 之曝光光線間產生180度相位差的輔助圖案，亦可使用在未 密集配置光罩圖案時。例如，在獨立之孔圖案複製用的光 罩圖案中，採用於複製在半導體晶圓上之主孔徑部之上下 、左右的平面位置配置以無法複製在半導體晶圓上的尺寸 ，且對穿透主孔徑部的曝光光線產生180度相位差之輔助圖 案的構造。藉此，可改善主孔徑部的光強度分布，使解像 特性提高。該方法如特開平5- 19446號公報所揭示，其中揭 示有，爲使密集圖案端部等的解像性提高，於密集圖案端 部及獨立圖案的周圍配置輔助圖案的技術。此外，如特開 平6 - 123963號公報中揭示有，於鄰接圖案間配置輔助圖案 時’爲求避免穿透鄰接之各輔助圖案的光線互相干擾，而 傾斜配置各輔助圖案，以及對主孔徑配置_個輔助圖案的 技術。此外，如特開平6-289591號公報中揭示有，爲使主 孔徑的配置彈性提高，對主孔徑對稱性錯開輔助圖案來配 置的技術。此外，如特開平8_297359號公報中揭示有，爲 便於光罩圖案的布局，以主孔徑及輔助圖案作爲丨個單位單 元，來布局光罩圖案的技術。此外，如特開平丨號 公報中揭示有，爲求校正複製圖案形狀及提高解像度，而 採取主孔徑與輔助圖案、密集主孔徑之移相器的「^」字 形配置、及在記憶體墊端配置輔助圖案的構造。 子 發明概述 -5-
Α7 Β7 五、發明説明ς 不過，本發明人發現上述光刻技術存在以下的問題： 亦即，上述里賓森型移相光罩技術固然可有效提高密集 之極微細圖案的解像性，但由於必須使移相器配置成穿透 彼此鄰接之各主孔徑部之光線的相位差爲180度，因而產生 因光罩圖案的配置而無法適切配置移相器的問題。 此外，輔助圖案配置型移相光罩技術，在主孔徑部之上 下左右或45度傾斜方向配置輔助移相器圖案時，由於穿透 鄰接輔助圖案的各光線相互干擾，因而產生無法適切配置 其輔助圖案的問題。 亦即’隨微細圖案的高密度化，很難配置移相器及輔助 圖案。以致’於圖案複製時，無法確保足夠的處理容差， 造成圖案形狀不良及尺寸精度惡化等的複製特性不良，阻 礙圖案的微細、高積體化的問題。 本發明t目的，在提供一種可以足夠之處理容差複製高 岔、度配置成之半導體積體電路圖案的技術。 此外，本發明之目的，在提供一種可使半導體積體電路 圖案之複製特性提高的技術。 此外本發明之目的，在提供一種可促進半導體積體電 路圖案之微細、高積體化的技術。 本發明心上述及其他目的與新特徵，從本説明書之内容 及附圖中即可瞭解。 本專利申請所揭示之主要發明的概要簡單説明如下。 2 ^本發㈣將密㈣案區分成可㈣移相器的數個 光罩圖案’藉由對其多重曝光，在半導體基板上複製指定 本纸張尺度 格(21Q x 297l^j
五、發明説明Q 的圖案。 半明具有：正型光阻膜堆積步驟，其係堆積在 半導祖基板i;第一曝光步*，其係在 =光罩圖案；第二曝光步骤，其係在上述正型= 述弟—光罩圖案重複曝光第二光罩圖正型光 阻膜構成之光阻圖案的形成步驟，其係於上述第一、第二 曝光步驟後，藉由對上述正型光阻膜實施顯像處理，在上 述半導基板上形成；及指定圖案的複製步驟，其係將上 述光阻圖案作爲光罩，藉由對上述半導體基板實施蚀刻處 理，在上述半導體基板上複製，上述第二光罩圖案且有· 數個主透光圖案，其係分斷上述線圖案；數個輔助透光圖 案，其係由在其周圍配置成距上述主透光圖案概略等距離 ，在上述正型光阻膜上無法複製的尺寸所形成，·及移相器 ，其係配置在上述主透光圖案與輔助透光圖案其中之一上 ，使穿透光產生相位差。 此外’本發明具有：正型綠膜堆積步驟，其係堆積在 半導體基板上，·第-曝光步驟，其係在上述正型光阻膜上 曝光第-光罩圖案；第二曝光步驟，其係在上述正型光阻 膜上與上述第一光罩圖案重複曝光第二光罩，正型光 阻膜構成之光阻圖案的形成步驟，其係於上述第一、第二 曝光步驟後’藉由對上述正型光阻膜實施顯像處理，在上 述半導體基板上形成；及孔圖案的複製步驟，其係將上述 光阻圖案作爲光罩，藉由對上述半導體基板實施姓刻處理 ，在上述半導體基板的絕緣膜上複製，丨述第一光罩圖案 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公嫠Γ 5J1170 A7 -——_____B7 五、發明説明ς ) 具有複製上述孔圖案之第一孔圖案的圖案，上述第二光罩 圖案具有：數個主透光圖案，其係複製上述孔圖案之第二 孔圖案；數個輔助透光圖案，其係由在其周圍配置成距上 述主透光圖案概略等距離，在上述正型光阻膜上無法複製 的尺寸所形成；及移相器，其係配置在上述主透光圖案與 輔助透光圖案其中之一上，使穿透光產生相位差。 麗Α之簡要説明 圖1爲本發明一種實施形態之半導體積體電路裝置製造步 驟中的重要部分平面圖。 圖2爲圖1之A - A線的剖面圖。 圖3爲圖1之B-B線的剖面圖。 圖4爲圖1之C - C線的剖面圖。 圖5爲繼續圖1之半導體積體電路裝置製造步驟中的重要 部分平面圖。 圖6爲圖5之A - A線的剖面圖。 圖7爲圖5之B - B線的剖面圖。 圖8爲繼續圖5之相當於圖1之A-A線部分之半導體積體電 路裝置製造步驟中的重要部分剖面圖。 圖9爲繼續圖5之相當於圖1之B-B線部分之半導體積體電 路裝置製造步驟中的重要部分剖面圖。 圖10爲繼續圖5之相當於圖1之C-C線部分之半導體積體 電路裝置製造步驟中的重要部分剖面圖。 圖11爲繼續圖8〜圖10之半導體積體電路裝置製造步驟中 的重要部分平面圖。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
圖12爲圖11之A-A線的剖面圖。 圖13爲圖1 1之B-B線的剖面圖。 圖14爲圖1 1之C-C線的剖面圖。 圖15爲繼續圖11之相當於圖a線部分之半導體積 體電路裝置製造步驟中的重要部分剖面圖。 缸貝 圖16爲繼續圖1 1之相當於圖i 線部分之半導體積 體電路裝置製造步驟中的重要部分剖面圖。 、 圖I7爲繼續圖15及圖16之半導體積體電路裝置製造步驟 中的重要部分平面圖。 圖18爲圖17之A-A線的剖面圖。 圖19爲圖17之B-B線的剖面圖。 圖20爲圖17之C-C線的剖面圖。 圖21爲繼續圖17之半導體積體電路裝置製造步驟中的重 要部分平面圖。 圖2 2爲圖2 1之A - A線的剖面圖。 圖2 3爲圖2 1之B - B線的剖面圖。 圖2 4爲圖2 1之C - C線的剖面圖。 圖25爲繼續圖21之半導體積體電路裝置製造步驟中的重 要部分平面圖。 圖26爲圖25之A-A線的剖面圖。 圖27爲圖25之B-B線的剖面圖。 圖2 8爲圖2 5之O C線的剖面圖〇 圖29爲繼續圖25之相當於圖1之A-A線部分之半導體積 體電路裝置製造步驟中的重要部分剖面圖。 -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 五、發明説明（7 圖30爲繼續圖25之相當於圖線部分之半導體積 體電路裝置製造步驟中的重要部分剖面圖。 圖31爲繼續圖25之相當於圖itc-c線部分之半導體積 體電路裝置製造步驟中的重要部分剖面圖。 ' 圖32爲繼續圖29〜圖31之相當於圖1之A-A線部分之半 導體積體電路裝置製造步驟中的重要部分剖面圖。 圖33爲與圖32同一步驟時之相當於圖1之（：_(：線部分之 半導體積體電路裝置製造步驟中的重要部分吾j面圖。 圖34爲繼續圖32及圖3 3之半導體積體電路裝置製造步驟 中的重要部分平面圖。 圖3 5爲圖3 4之A - A線的剖面圖 圖3 6爲圖3 4之C - C線的剖面圖。 圖37爲繼續圖34之相當於圖1之八_八線部分之半導體積 體電路裝置製造步驟中的重要部分剖面圖。 圖38爲本發明一種實施形態之半導體積體電路裝置製造 步驟中使用之曝光裝置的説明圖。 圖39爲模型顯示圖38之曝光裝置之曝光操作的説明圖。 圖40⑷爲用於形成^等所示之活性區域之光阻圖案的 重要邵分平面圖，（b)爲（a)iA-A線的剖面圖。 圖41 (a)爲用於複製圖4〇所示之光阻圖案之光罩第一光 罩圖案的重要部分平面圖，（b)爲⑷m線的剖面圖， (c)爲（b)之移相器部份的放大剖面圖。 圖42爲圖41之„圖案之電子線描㈣料的平面圖。 圖43顯示作爲晶圓處理上獲得^夠解像特㈣圍内大小 本纸張尺度適用中國國家標本(CNS) A4規格(2Γ0Χ297公嫠^ -10- 五、發明説明（s ) 之階梯狀圖案之光罩圖案布局範例的平面圖。 圖44爲在光阻膜上僅複製圖41之光罩圖案時之光阻圖案 的重要部分平面圖。 圖45(a)爲用於複製圖40所示之光阻圖案之光罩第二光 罩圖案的重要邵分平面圖，（b)爲（a)之A-A線的剖面圖。 圖4 6(a)爲本發明人檢討之光罩的重要部分平面圖，（b) 爲（a)之A - A線的剖面圖。 圖47(a)爲本發明人檢討之光罩的重要部分·平面圖，（b) 爲（a)之A - A線的剖面圖。 圖48爲圖45之光罩圖案的説明圖。 圖49爲重疊顯示圖41之光罩圖案與圖45之光罩圖案的説 明圖。 圖50爲本實施形態之半導體積體電路裝置製造步驟中使 用之整個光罩的平面圖。 圖5 1 (a)及（b)顯示一種移相光罩類似例之光罩的重要部 分剖面圖。 圖52(a)爲用於形成圖"等所示之接觸孔之光阻圖案的 重要部分平面圖，（b)爲（a)之a-a線的剖面圖。 圖53(a)爲用於形成圖"等所示之接觸孔之具有第一光 罩圖案之光罩的重要部分平面圖，（1))爲（^之八_人線的剖 面圖。 圖54爲模型顯示在正型光阻膜上僅曝光圖53之第一光罩 圖案時之光阻圖案的重要部分平面圖。 圖55爲模型顯示在正型光阻膜上僅曝光圖以之第二光罩 511170
圖案時之光阻圖案的重要部分平面圖。 圖56爲圖53之第一光罩圖案資料與圖以之第二光罩圖案 資料重疊狀態的説明圖。 圖5 7 ( a)爲形成圖5等所示之字線（閘極）時使用之光罩的 重要部仝平面圖，（b)爲（a)之線的剖面圖。 圖5 8(a)爲形成圖1 7等所示之資料線用通孔時使用之光 罩26的重要部分平面圖，（^爲（&)之八_八線的剖面圖。 圖59 (a)爲形成上述圖2 1等所示之資料線D]L時使用之光 罩26的重要部分平面圖，（1))爲（3)之心a線的剖面圖。 圖60(a)爲形成圖25等所示之資訊儲存電容元件用通孔 時使用之光罩的重要部分平面圖，（1))爲（&)之A_A線的剖 面圖。 圖61(a)爲形成圖34等所示之形成孔時使用之光罩的重 要部分平面圖，（b)爲（a)之A-A線的剖面圖。 較佳之具體實施例描诫 1 ·紫外光：在半導體領域内係指約4〇〇 nm至短波長約5〇 nm以下的電磁波，而比300 nm長之波長稱之爲近紫外區， 其以下之短波長區域稱之爲遠紫外區，將2〇〇 nm以下者特 稱之爲眞空紫外區。光源使用水銀弧光燈等i線（波長·· 365 nm)、KrF準分子雷射（波長：248謂）、ArF(波長·· 193賊) 及F2(波長：157nm)準分子雷射等。 2 ·掃瞄曝光：藉由使細缝狀的曝光帶對半導體晶圓與光 罩（或標線，本專利申請提及光罩時，係採用也包含標線的 廣義概念），向與細缝長邊方向垂直的方向（亦可使其斜向 -12- 本紙張尺度適用中國國家標準(CNS)八4規格(210X297公釐) 5J1170
A7 — B7五、發明説明（1C)) 移動）作相對性連續移動（掃_)’將光罩上之電路圖案複製 到半導體晶圓上之指定部分的曝光方法。 3 ·步進掃瞄曝光：係組合上述掃瞄曝光與步進曝光，將 晶圓上應該曝光之整個部分予以曝光的方法，相當於上述 掃瞄曝光的下層概念。 4·光罩（光學罩）：用於在基板上形成遮住光線的圖案及 使光線相位改變的圖案。所謂基板上，包含基板上面、接 近基板上面之内部區域或上方區域（亦可配置私接近上面之 其他基板上）。所謂一般光罩（雙面光罩（Binary Mask))，係 指以遮蔽光線圖案與穿透光線圖案，在基板上形成光罩圖 案的一般光罩。以下將光罩（Photo Mask)簡稱之爲光罩 (Mask) 〇 5·基板溝移位器：爲在石英等透明光罩基板本身表面形 成凹邵的移相器。所謂基板本身的表面，係指包含在基板 表面形成與基板材質類似之膜者。 6 ·基板上薄膜溝移相器：係指在基板上之遮光膜下，形 成適合發揮移相器作用之厚度的移相器膜，利用與底層基 板之蝕刻速度差等形成的溝型移相器。 7 ·溝移相器··爲包含上述基板溝移相器及基板上薄膜溝 移相器等的上層概念，一般係指在遮光膜下層之透明膜、 透明基板等上形成凹部的移相器。而將在遮蔽膜配置移相 器膜的方式，稱之爲移相器膜上置方式或上置移相器。 8 ·微細檐型溝移相器：係指在溝移相器周邊（寬度窄之剖 面方向），遮光膜自石英基板等凹部側壁上端向凹部内側之 -13- 裝 訂
線 本紙張尺度適用中國國家標準(CNS) A4規格(2 10X297公釐） 5,11170 A7 _ B7 五、發明説明(” )~ ~ --- 突出狀（又稱之爲檐狀），突出部分的長度P以單色曝光光線 的波長λ爲基準時，爲40%(將P/凡=4〇〇/〇稱之爲「檐長」 )以下者。‘ 9.移相器的深度：移相器部之基板挖掘深度與曝光波長 有關，使相位倒置180度的深度2，以z= 來表 示。其中，η爲基板對指定曝光波長之曝光光線的折射率， 凡爲曝光波長。 10·移相器（移相光罩圖案）：係指包含至少具有一個移相 器足光罩孔徑圖案之光罩上的電路圖案。例如，對應於步 進曝光之單一照射區域（以單步曝光之範圍）或以掃瞄曝光 之單掃瞒曝光區域之光罩上的電路圖案群，例如，半導體 晶圓上之單位晶片區域或相當於其整數倍之光罩基板上的 光罩圖案（電路圖案）等。 1 1 ·輔助透光圖案（輔助光罩圖案）·· 一般係指投影在半導 體晶圓上時，不形成對應於其孔徑圖案之獨立圖像之光罩 上的孔徑圖案。 1 2 ·里賓森型移相光罩：亦稱之爲空間頻率調變型移相光 罩’通常以遮光區域隔開遮光膜，設置相互鄰近之數個孔 控’由彼此倒置其相位之孔徑群構成的移相光罩。大體上 區分成線與間隙圖案及交互倒置孔圖案（亦稱之爲接觸孔用 里賓森圖案）等。 13·輔助圖案配置型移相光罩：大體上區分成獨立之線圖 木與孔圖案用，前者之代表爲實孔徑圖案與設置在其兩侧 足輔助移相器圖案（該相位倒置圖案亦等效），後者之代表 -14 -
511170
馬支架型孔徑圖案（由中央之實孔徑與設置在其周邊之數個 輔助孔徑構成）。但是，由於上述里賓森型移相器光罩之光 罩圖案的端部或周邊設有輔助孔徑及輔助移相器，因此， 實際的圖案多爲兩種方式的混合者。 1 4 ·移相光罩：本專利申請單提及移相光罩時，係指這些 的總稱。 1 5 ·所謂半導體晶圓（以下簡稱之爲晶圓）或半導體基板， 係使用在半導體積體電路製造上的單結晶碎基板、基 板（通常爲概略平面圓形）、藍石英基板、玻璃基板及其他 絕緣、反絕緣或半導體基板與上述的複合性基板。此外， 本專利申請提及半導體積體電路裝置時，不僅爲製作在矽 晶圓及藍石英基板等半導體或絕緣體基板上者，除特別明 示並非如此之外，亦包含製作在薄膜電晶體（了丨Η _
Film-Transistor)及超扭轉向列（STN; Super_Twisted_
Nematic)液晶等之玻璃等其他絕緣基板上者。 16·提及遮光區域、遮光圖案、遮光膜或遮光時，表示具 有使4 0 %以下之照射其區域的曝光光線穿透的光學特性。 通常使用數％至3 0 %以下者。另外，提及「透光區域」、 「透光圖案」、「透明區域」、「透明膜」或「透明」時 ’表示具有使6 0 %以上之照射其區域的曝光光線穿透的光 學特性。通常使用9 0 %以上者。 1 7 ·光阻圖案：係指藉由光刻方法將感光性有機膜予以圖 案化的膜圖案。另外，該圖案包含該部分完全無孔徑的單 純光阻膜。 •15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂
511170 A7 —- _B7 五 (13 ) " "— 18 · —般照明：即非變形照明，係指光強度分布比較均勾 的照明。 1 9 ·變形照明：爲降低中央部量度的照明，包含使用斜向 照明、輪帶照明、四重極照明、五重極照明等多重極照明 或與其等效之瞳濾光器的超解像技術。 2〇.解像度：圖案尺寸可以投影透鏡之孔徑數數値孔 徑（Numerical Aperture))與曝光波長λ規格化來表示。本實 施形態之曝光波長爲248 nm之KrF準分子雷射光主要使用投 影透鏡之NA爲0.68者。因此，使用不同波長與不同透^ να時，因解像度· λ/ΝΑ(ΚΗλ處理來決定的 常數），因此只須換算使用即可。但是，因焦點深度〇爲]〇 =Κ2 · λ/(ΝΑ)2(Κ2視處理來決定的常數），因此焦點深 度不同。 ^ ^ 21 ·複製圖案：爲藉由光罩複製到晶圓上的圖案，具體而 言，係指上述光阻圖案及將光阻圖案作爲光罩，實際^形 成之晶圓上的圖案。 、 y 22.孔圖案：爲晶圓上具有與曝光波長概等或其以下之平 面尺寸的接觸孔、通孔等微細圖案。通常在光罩上爲正方 形或接近其之長方形或八角形等形狀，不過晶圓上多爲接 近圓形者。 '' 2 3 ·線圖案：係指向特定方向延伸的帶狀圖案。 以下的實施形態中’有必要時’區分成數個部分或實施 形態來説明，不過除特別明示之外，相互間並非無關係， 彼此爲其中-個爲另-個之-部分或全部之類似例、詳細 -16 I紙張尺度適财 m S ^#^(CNS) A4^#(2i〇X297^)- 、發明説明ς 、補充説明等的關係。 此外’以下實施形態中，提及要素的數量等（包含個數、 數値、量、範圍等）時，除特別明示時及原理上顯然限定於 特疋數量等之外，並不限定於該特定數量，亦可爲特定數 以上或以下。 再者’以下實施形態中，其構成要素（亦包含要素步驟等 )’除特別明示時及認爲原理上顯然是必須之外，當然並非 爲必須者。 同樣的’以下實施形態中，提及構成要素等的形狀、位 置關係等時，除特別明示時及認爲原理上顯然並非如此等 之外’實際上包含近似或類似於其形狀者等。關於此，上 述數値及範圍亦同。 此外，用於説明本實施形態的全部圖式中，具有相同功 能者註記相同符號，並省略其重複説明。 此外’本實施形態所使用的圖式中，雖爲模型顯示光罩 或其資料的平面圖，爲求便於參照圖式，而在遮光圖案及 移相圖案上附加陰影線。 (第一種實施形態） 本實施形態説明將本發明應用在一種最小設計尺寸約爲 130 nm之IG(Giga)位元動態隨機存取記憶體（dram;
Dynamic Random Access Memory)級的大型積體電路元件製 造步驟上。 首先，説明該DRAM的一種製造方法。另外，以下説明 DRAM製造步骤中的主要構造，而用於形成該構造之曝光 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱) '^^_ 511170
技術（包含上述光罩的構造）則於後述。此外，此處使用之 平面圖中’將左右水平方向作爲X方向，將與其相對之垂 直的上下垂直方向作爲Y方向來説明。而在該X方向延伸之 假想軸稱之爲X軸，將在Y方向延伸之假想軸稱之爲γ軸。 此外，記憶體單元圖案係舉例顯示1個交叉點記憶體單元型 (或開放位元線型）的圖案布局。
裝
圖1顯示該DRAM製造步驟中之記憶體陣列的重要部分平 面圖。此外’圖2〜圖4分別顯示圖1之A - A線、B - B線及C -C線的剖面圖。構成晶圓1 w的半導體基板（以下簡稱之爲 基板）1如由p型單結晶矽構成。基板1主面的分離區域上形 成有如溝型分離部（Trench Is〇iati〇n) 2。該分離部2以在基 板1上挖掘之溝内埋入絕緣膜來形成。此外，基板1上以該 分離部2形成有數個活性區域L。如圖1所示，各活性區域L 之周圍被分離部2包圍，對圖1之左右上下（水平垂直： XY)方向傾斜的方向上形成細長延伸之平面島狀的圖案。 各活性區域L上，以共用各源極、没極之一個的狀態，形 成有兩個記憶體單元選擇用MIS · FET。 活性區域L之Y方向的配置節距（節距··對象圖案之中心 至中心的距離）Dy 1約爲420 nm(晶圓上換算）。此外，活性 區域L之X方向的配置節距Dxl約爲520 nm(晶圓上換算）。 活性區域L之Y方向每一列距X方向的尺寸Dx2約爲260 nm( 晶圓上換算）。此外，活性區域L之短方向（寬度方向：與長 度方向垂直的方向）之配置節距D 1約爲250 nm(晶圓上換算 )。再者，活性區域L之長度方向配置間隔（間隔：對象圖案 -18 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 511170 A7 B7 五、發明説明（16 ) 相對之端至端的距離）D2約爲160〜180 nm(晶圓上換算）。 上述溝型分離部2的形成方法如下：首先，在基板1的主 面上形成活性區域形成用的光阻圖案。該光阻圖案覆蓋上 述活性區域L的形成區域，其他區域被露出來形成圖案。 該光阻圖案將在以後詳細説明。繼續將該光阻圖案作爲蝕 刻光罩，藉由對基板1實施蚀刻處理，蝕刻除去自光阻圖案 漏出之基板1的部分。藉此，在基板1上形成如深度約爲 300〜400 nm的溝（複製圖案）。之後，在包含餘溝内部的基 板 1 上，以化學汽相沉積（CVD; Chemical Vapor Deposition) 法’堆積厚度約600 nm之由氧化矽膜構成的絕緣膜2 &。該 絕緣膜2 a以使用在來源氣體之電漿CVD法堆積如氧氣（或臭 氧）與四乙氧基梦燒（T EOS; Tetraethoxysilane)後，進行約 1000X：的乾氧化，使膜緻密化（Densify)而形成。之後，以 化學機械研磨（Chemical Mechanical Polishing; CMP)法研磨 (Polish Back)該絕緣膜2a。此時，將溝内部之絕緣膜2a的 表面平坦化成與活性區域L的表面概略同高。如此，形成 溝型分離部2。 之後，藉由在基板1上離子注入硼（B)，形成p型井3，繼 績，以氟酸（HF)系清潔液清洗p型井3的表面後，藉由熱氧 I 化基板1，在P型井3之活性區域L的表面形成氧化矽系之潔 淨的閘極絕緣膜4。閘極絕緣膜4的厚度，換算成二氧化矽 膜厚，約爲6 nm。另外，閘極絕緣膜4亦可採用介電常數高 於氧化矽系絕緣膜的氮化矽系絕緣膜及金屬氧化物系絕= 膜（氧化Μ膜、氧化鈦膜等）。這些絕緣膜以CVD法及濺射
丨―—_— I 本紙張尺度適用中國國家標準(CNS) A4規格~ --_____ 511170 A7 _____B7 五、發明説明（17 ) 法在基板1上形成膜。 後續步驟如圖5〜圖7所示。圖5顯示上述DRAM之製造步 骤中與圖1相同位置的重要部分平面圖，圖6及圖7分別顯 示圖5之A-A線及B-B線的剖面圖。該步驟中，於基板1的 主面上形成數條字線WL(閘極5)。亦即，在基板1的主面 上依序堆積如摻雜磷（P )等之η型多結晶矽膜（膜厚約7〇 nm) 、氮化鎢（WN)或氮化鈦（TiN)構成之阻擋金屬膜（膜厚約5 nm〜10 nm)、鎢（W)膜（膜厚約1〇〇 nm)及帽（cap)絕緣膜6( 膜厚約150 nm)後，將字線形成用的光阻圖案作爲光罩，藉 由乾式蝕刻這些膜，形成字線W L (閘極5 )。多結晶矽膜及 帽絕緣膜6以CVD法堆積，阻擋金屬膜及w膜以濺射法堆積 。帽絕緣膜6如由氮化矽膜構成。 如圖5所示，該字線WL以沿著圖5 Y方向延伸之平面帶狀 的圖案形成，並沿著圖5 X方向，以指定間隔相互平行配置 數條。該字線WL與上述活性區域L配置成彼此斜交。字線 WL中’與活性區域L平面重疊的部分構成記憶體單元選擇 用MIS · FET的閘極5。由於上述各活性區域L上配置有兩個 記憶體單元選擇用MIS · FET，因此，各活性區域l上，兩 條字線W L係平面性重疊。此外，該構造的dram中，上述 活性區域L之長度方向的配置間隔〇 2僅爲配置有一條字線 W L部分的尺寸。 後續步驟如圖8〜圖10所示，圖8〜圖10分別顯示相當於 該步驟之上述圖1之A-A線、B-B線及C-C線部分的剖面圖 。該步驟中，於p型井3内離子注入砷（As)或鱗（p)，在閘 -20- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 511170 A7 B7 五、發明説明（18 極5之兩側的p型井3内形成n型半導體區域7 (源極、汲極） 。迄至該步驟爲止’記憶體單元選擇用Mis · FETQs概略完 成。繼續，以CVD法等在基板1上堆積膜厚約5〇 nm的氮化 珍等構成的絕緣膜8。另外，絕緣膜8並非埋入鄰接字線 W L間，而是薄薄的覆蓋在字線w L的表面。 後續步驟如圖11〜圖14所示。圖n顯示該步驟之與圖i 相同位置的重要部分平面圖，圖12〜圖14分別顯示圖"之 A - A線、B - B線及C - C線的剖面圖。該步驟中、於基板工上 堆積絕緣膜9後，在該絕緣膜9上形成n型半導體區域—自底 面漏出之平面概略圓形的接觸孔（第一孔圖案）l〇a及接觸 孔（第二孔圖案）1〇b。亦即，首先，以CVD法等在基板丨上 堆積膜厚約600 nm之由氧化矽膜等構成的絕緣膜9後，以化 學機械研磨法等將該絕緣膜9予以平坦化。繼續，在絕緣膜 9上形成用於形成接觸孔的光阻圖案。該光_案爲接觸 形成區域被m他區域被覆i的圖t。有關該光阻 案將於後面詳細説明。之後，將該光阻圖案作爲蝕刻光 ，藉由實施乾式蚀刻處理，㈣除去自 絕緣膜9, 8部分。藉此，形成記憶體單元選擇用MIS FETQs(n型半導體區域7(源極、没極）自底面露出的接 孔l〇a，1〇b。進行該蝕刻處理時’由氧化矽等構成之絕 膜9的蚀刻’係在對氮切膜之選擇比大的條件下進行， :切等構成之絕緣膜8的蚀刻，係在對珍及氧切膜之 動的條件下進行。藉此，可對閘極5(字線WL) 動對準（Self Align)形成接觸孔1〇a，1〇b。 -21 -
裝 訂
511170 A7 B7 五、發明説明（19 接觸孔10a，l〇b中，配置於活性區域L中央的接觸孔i〇a ，爲用於電性連接η型半導體區域7與資料線的孔圖案（複製 圖案）。此外’配置於活性區域L兩端的接觸孔丨〇 b，爲用 於電性連接η型半導體區域7與資訊儲存用電容元件之下部 電極（儲存電極）的孔圖案（複製圖案）。 接觸孔10a，10b如密集配置成蜂巢狀。接觸孔1〇a，i〇b 之Y方向的配置節距Dy2約爲280 nm(晶圓上換算）。此外， 接觸孔10a，10b在X方向各列距γ方向的尺<Dy3約爲140 nm(晶圓上換算）。接觸孔丨〇a，1 〇b之X方向的配置節距 D X 3約爲2 60 nm(晶圓上換算）。 此外’接觸孔1 0 a，1 0 a之Y方向的配置節距d y 4約爲420 nm (晶圓上換算）。接觸孔丨〇 a，1 〇 a之X方向的配置節距 Dx4約爲520 nm(晶圓上換算）。 此外’接觸孔1 0 b，1 0 b之Y方向的配置節距D y 5約爲280 nm(晶圓上換算）。接觸孔1〇b，i〇btY方向的配置節距 Dy6約爲420 nm(晶圓上換算）。再者，接觸孔i〇b，i〇b之 X方向的配置節距D X 5約爲52〇 nm(晶圓上換算）。 後續步驟如圖15及圖16所示，圖15及圖16顯示相當於該 步驟之上述圖1之A-A線及B-B線部分的剖面圖。該步驟中 ，如圖1 5及圖16所示，在接觸孔i〇a，1 〇b内部形成插腳 11a，lib。形成插腳iia，ub時，藉由CVD法在絕緣膜9 上堆積摻雜磷（P)之n型多結晶矽膜，在接觸孔l〇a，l〇b的 内部埋入該n型多結晶矽膜後，以化學機械研磨法或回蝕法 除去接觸孔1 0 a，1 0 b外部的η型多結晶碎膜。 -22-
裝 訂
線 511170 A7 B7 五、發明説明to 後續步驟如圖17〜圖20所示。圖17顯示該步驟之與上述 圖1相同位置的重要部分平面圖，圖18〜圖2〇分別顯示圖 1 7之A-A線、B-B線及C-C線的剖面圖。該步驟中，於基 板1上堆積絕緣膜12後，在該絕緣膜12上形成插腳nai 一邵分自底面漏出之平面概略圓形的通孔1 3。亦即，首先 ’在基板1上（絕緣膜9及插腳iia，iib的上面上），以c VD 法等堆積膜厚約5 0 nm之由氧化矽等構成的絕緣膜丨2後， 在該絕緣膜1 2上形成用於形成資料線用通孔ό々光阻圖案。 該光阻圖案爲用於連接資料線與插腳11&之通孔形成區域 被露出’其他區域被覆蓋的圖案。繼續，如圖1 7 .、圖1 9及 圖20所示，將該光阻圖案作爲蝕刻光罩，藉由蝕刻除去自 此露出的絕緣膜1 2部分，形成通孔丨3。通孔丨3的平面配置 節距比上述接觸孔1 〇 a，1 0 b之平面配置節距爲寬。因此， 用於形成該通孔13之光阻圖案可以半色調型移相光罩，在 提高照明光之干擾性之相關性（σ = 〇 · 3的曝光條件（或移 相法之一般曝光條件）下形成。 後續步驟如圖21〜圖24所示。圖21顯示該步驟之與上述 圖1相同位置的重要部分平面圖，圖22〜圖24分別顯示圖 2 1之Α-Α線、Β-Β線及C-C線的剖面圖。該步驟中，在上 述通孔13内形成插腳14後，形成連接其之資料線dl。首 先，於形成插腳1 4時，如以濺射法在絕緣膜丨2上堆積由鈦 (Τι)膜與氮化鈦（TiN)膜之疊層膜構成的阻擋金屬膜，繼續 在阻擋金屬膜上，藉由以CVD法等堆積鎢（w )膜，在通孔 1 3内邵埋入這些膜後，以化學機械研磨法除去通孔丨3外部 •23-
裝 訂
線 本紙張尺度適财S S家鮮(CNS) M規格(謂㈣7公爱) 511170 A7 ___ B7_ 五、發明説明Gi ) 的這些膜。繼續，形成資料線DL時，如以濺射法在絕緣膜 12上堆積氮化鈦（TiN)膜（膜厚約10 nm)，繼續以CVD法等 在氮化鈦（TiN)膜上堆積鎢（W)膜（膜厚約50 nm)後，將光 阻圖案作爲光罩，乾式蚀刻這些膜。 後續步驟如圖25〜圖28所示。圖25顯示該步驟之與上述 圖1相同位置的重要部分平面圖，圖26〜圖28分別顯示圖 2 5之A - A線、B - B線及C · C線的剖面圖。該步驟中，於基 板1上堆積絕緣膜1 5及絕緣膜1 6後，在該絕錶膜1 5，1 6及 絕緣膜12上形成插腳lib之一部分自底面漏出之平面概略 圓形的通孔1 7。 亦即，首先，以CVD法等在基板1上（絕緣膜12之上面及 資料線D L表面上）堆積厚度約爲30〇 nm之如氧化矽等構成 的絕緣膜1 5，繼續以化學機械研磨法將其表面予以平坦化 。繼續，在該絕緣膜1 5上，以CVD法等堆積膜厚約5〇 nm 之如由氮化矽構成的絕緣膜1 6後，以CVD法等在其上堆積 如多結晶矽膜。之後，在該多結晶矽膜上形成用於形成資 訊儲存用電容元件用之通孔的光阻圖案後，將其作爲蝕刻 光罩，在多結晶矽膜中，藉由開設孔徑，在通孔形成區域 内形成硬掩膜18。該光阻圖案爲用於連接資訊儲存用電容 元件之下部電極與插腳llb之通孔形成區域被露出，其他 區域被覆蓋的圖案。此時之通孔的平面配置節距比上述接 觸孔1〇a，1〇b之平面配置節距爲寬，因此，該光阻圖案可 以使用里賓森型移相光罩，在移相法之一般曝光條件下形 成。形成硬掩膜18後，以CVD法等再於基板i上堆積多結 -24-
五、發明説明G2 ) 晶矽膜，藉由各向異性乾式蚀刻法等將其回蝕，在硬掩膜 18的孔内侧形成侧壁18a。之後，如圖25、圖“及圖冗所 示，將該硬掩膜18及側壁18a作爲蝕刻光罩，藉由蝕刻除 去自其露出的絕緣膜16, 15, 12部分，來形成通孔17。 通孔17的孔徑形成小於其下部之接觸孔i〇b的孔徑。此 外，通孔1 7的中心比其下部之接觸孔丨〇b中心更偏離資料 線DL。如此，藉由通孔17之孔徑小於其下部之接觸孔五讣 的孔技，且其中心更偏離資料線D L，縱使縮.小記憶體單元 尺寸時，亦可不使用自動對準接觸（Self AHgn c〇ntact; SAC)技術，防止通孔17(之埋入内部的插腳）與資料線]^[ 短路。此外，藉由通孔17之孔徑小於其下部接觸孔i〇b的 孔徑，縱使偏移兩者中心，亦可確保兩者足夠的接觸面積。 後續步骤如圖29〜圖31所示。圖29〜圖31顯示該步驟之 相當於上述圖1之A-A線、B-B線及C-C線部分的剖面圖。 該步驟中，以乾式蝕刻除去硬掩膜18及側壁1以後之通孔 17内邵形成插腳19，再於插腳19的表面形成阻擋金屬膜 20。形成插腳19及阻擋金屬膜2〇時，首先，藉由以cvd法 在絕緣膜16的上部堆積摻雜磷（p)之η型多結晶矽膜，在通 孔1 7的内部埋入η型多結晶矽膜後，以化學機械研磨法（或 回餘）除去通孔1 7外部的η型多結晶矽膜。此外，此時藉由 過分研磨（過分蝕刻）通孔1 7内部的η型多結晶矽膜，使插 腳1 9的表面比絕緣膜丨6的表面更向下方後退，在插腳丨9的 上部確保埋入阻擋金屬膜2 0的空間。其次，藉由以濺射法 在絕緣膜1 6的上部堆積TiN膜，在插腳1 9上部的通孔1 7内 511170 A7 ____Β7 五、發明説明（23 ) 埋入TiN膜後，以化學機械研磨法（或回蝕）除去通孔1 7外 部的TiN膜。此種阻擋金屬材料，除TiN之外，亦可使用矽 化釕（Ru)及鈦（Ti)-鋁（A1)-矽（Si)合金等。 後續步驟如圖32及圖33所示。圖32及圖33顯示該步驟之 相當於上述圖1之A - A線及C - C線部分的剖面圖。該步驟中 ，以CVD法在絕緣膜1 6及阻擔金屬膜2 0上堆積如氧化矽等 構成的絕緣膜2 1後’在其上自旋式塗敷防反射膜及光阻膜 ，將其形成在電容器孔形成用的光阻圖案22。 構成DRAM之記憶體單元之資訊儲存用電容元件的下部電 極，在以下步驟中，形成在該絕緣膜2 !上所形成之孔（凹部 )的内部。因此，由於絕緣膜2 i的膜厚成爲該下部電極的高 度，爲求擴大下部電極的表面積，增加電荷儲存量，需要 以厚的膜厚（約0.8" m)來堆積絕緣膜2 1。絕緣膜21可以電 漿CVD法堆積，該CVD法係將氧氣與四乙氧基矽烷（TE〇s) 作爲氣體源實施，之後，視需要以化學機械研磨法使其表 面平坦化。 此外，光阻圖案22由防反射膜及其上之光阻膜構成。因 該光阻膜係蝕刻厚膜厚的絕緣膜2丨，考慮到蝕刻過程中的 膜損耗，其膜厚設定在约480 rnn。下層的防反射膜藉由將 光阻膜曝光顯像予以圖案化後，將該光阻圖案作爲蝕刻光 罩，實施乾式蝕刻處理，予以圖案化。絕緣膜21的膜厚约 爲〇.8/^111時，雖可將光阻圖案22作爲蝕刻光罩進行蝕刻， 不過絕緣膜膜厚大於上述値時，則需要複製鎢等構成的硬 掩膜來作爲蝕刻光罩。 本纸張尺度顧t目A4規格(21G χ 297公愛） -26- 511170 A7 ___ _B7 五、發明説明（24~1 ~' "" 一~ - 後續步驟如圖34〜圖36所示。圖34顯示該步驟之與上述 圖1相同位置的重要部分平面圖，圖35及圖36分別顯示圖 3 4(八-八線及(^(：線的剖面圖。該步驟中，藉由將光阻圖 案22作爲光罩，藉由乾式蝕刻其下層的絕緣膜21，在其底 面形成通孔17内之阻擋金屬膜2〇表面露出的深孔（凹部）23 。孔23係由矩形的平面圖案所構成，在字元線WL之延長 方向具有長邊，且在資料線DL的延長方向具有短邊，長邊 方向的直徑約爲220 mn，短邊方向的直徑約爲13〇 nm。此 外，與鄰接長邊方向之孔尸的間隔及與鄰接短邊方向之孔 2 3的間隔分別爲13 0 nm。 圖37顯示於孔23内形成資訊儲存用電容元件24時的剖面 圖。資料儲存用電容元件24具有下部電極24a、形成在其 表面的電谷絕緣膜24b及板極24c。下部電極24a如由摻雜 多晶秒膜構成，並通過插腳1 9，1 〇b，與記憶體單元選擇 MISQs其中一個n型半導體區域7電性連接。電容絕緣膜 24b如由氮化矽膜、氮化矽膜與氧化矽膜之疊層膜或氧化 赵（Ta〇5)等構成。板極24c具有埋入電容器孔23的摻雜多 晶矽膜與堆積其上之鎢等金屬膜。板極24c中，藉由在電 容器孔23内部分埋入性良好之摻雜多晶矽膜，可有效埋入 縱橫比高的電容器孔2 3内。 電容絕緣膜24b除上述材料之外，也可以由包含BST膜、
BaTi03(鈥酸鋇）、pbTi03(欽酸鉛）、pzTXPbZrxTii.xOD、 PLT( PbLaxTi1-x〇 3)、PLZT等躬欽礦型金屬氧化物的高（強） 電介質來構成。此時下部電極24a宜使用釕等。此外，板 -27- 本紙張尺度適财目g家標準(CNS) M規格(21{3><297公釐)' ' --—-—.
裝 訂
511170 發明説明b 極24c宜由在電容絕緣膜24b上堆積氮化鈦及鎢膜來構成。 板極2 4 c之鶴膜具有降低板極2 4 c與上層配線之接觸電阻的 功能，氮化鈦膜則具有防止因氣體（氧氣及氫氣）自電容絕 緣膜2 4 b向鎢膜擴散造成電阻增加的功能。 至此步驟，資訊儲存用電容元件2 4完成，以記憶體單元 選擇用MIS · FETQs與串連其上之資訊儲存電容元件24所構 成的DRAM記憶體單元則概略完成。之後，在資訊儲存用 電容元件24的上部形成夾住層間絕緣膜的約禹層配線，在 最上層配線上部形成鈍化膜，不過省略這些圖式。 其次，説明本實施形態於上述dram製造步驟中採用的曝 光技術。 首先，圖38顯示本實施形態之多重曝光處理中採用的一 種曝光裝置。曝光裝置2 5如爲縮小比4 : 1之掃瞒型縮小投 影曝光裝置（以下亦稱掃描器）。曝光裝置2 5的曝光條件如 下：亦即，曝光光線如使用KrF準分子雷射光（曝光波長凡 =248 nm)，光學透鏡的孔徑數NA = 0.68，爲求獲得更高移 相效果，採用提高曝光光線干擾性之照明條件爲相關（σ =sigma)値=0 · 3的條件。但是，曝光光線並不限定於上述 者’亦可作各種改變，例如，亦可使用波長爲193 nm之ArF 準分子雷射極波長爲157 nm之F2雷射。 自曝光光源2 5 a射出的光線，經由複眼透鏡2 5 b、孔徑 25c、聚光透鏡25dl，25d2及反射鏡25e照亮光罩26。光學 條件中的相關性，藉由改變孔徑2 5 c之孔徑部的大小來調 整。並設置有薄膜27，以防止因光罩26上附著雜質造成圖 -28- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱) 511170 A7 _____B7 五、發明説明k ) 案複製不良等。描繪在光罩26上的光罩圖案經由投影透鏡 2 5f投影在試劑基板的晶圓iw(基板1)上。另外，光罩26 放置在被光罩位置控制手段2 5 g所控制的光罩載物台2 5 h上 ，其中心與投影透鏡2 5f之光軸確實對準。 晶圓1 W被眞空吸附在晶圓载物台2 5 i上。晶圓載物台2 5 i 放置在可向投影透鏡25f之光軸方向，亦即Z方向移動的Z 载物台2 5j上，再裝設在χγ載物台25k上。Z載物台2 5j及 X Y載物台2 5 k因應主控制系統2 5 m發出的控舢命令，分別 被驅動手段25nl，25n2驅動，因此可移動至所需的曝光位 置上。該位置作爲固定在Z載物台25j上之反射鏡25p的位 置，並以雷射測長機2 5 q正確監控。此外，晶圓1 w (基板 1)的表面位置被具有一般曝光裝置之焦點位置檢測手段測 量。藉由因應測量結果使Z載物台25j驅動，可使晶圓1W 的表面隨時與投影透鏡2 5f的成像面一致。 使光罩26上之電路圖案與形成在晶圓iw上之電路圖案重 複曝光時，使用對準檢測光學系統2 5 Γ檢測形成在晶圓i w 上的付號圖案位置’根據該檢測結果將晶圓予以定位來重 疊複製。主控制系統25m與網路裝置25s電性連接，可遠 距監視曝光裝置2 5的狀態。 圖39模型顯示上述曝光裝的曝光操作。由於光罩μ 與晶圓1 W爲鏡面對稱關係，因此，曝光處理時，光罩2 6 的掃瞄（Scan)方向與晶圓iw的掃瞄（Scan)*向相反。放置 在光罩載物台25h上之光罩26與放置在晶圓載物台25i上= 晶圓1W以指定之驅動比率正確同步被掃瞄驅動。由於掃瞄 •29-
511170
器之縮小比主要爲4 : i，目此，對晶圓^之驅動距離=1 ，光罩26之驅動距離=4。‘曝光光線Ep.由缝隙S]L而形成 之缝隙狀曝光區域，藉由光罩26的掃瞄操作，掃瞄光罩2 6 上，將光罩26上之光罩圖案曝光在晶圓lw的主面上來進 行複製（上述掃瞄曝光）。 不過，經由成像光學系統在基板上複製光罩圖案時，因 光學系統誤差的像差影響，而產生複製圖案形狀惡化及複 製位置移動（偏差）等的影響。成像光學系統芝像差分布存 在於曝光場内。詨像差量可以Zemike像差函數來表示，各 像差成分的大小對應於各項係數。像差中，如三次彗形像 差、五次像差之Trefoil像差，即會產生複製圖案的形狀惡 化及位置偏差。 採用上述掃瞄時，如在上述缝隙狀曝光區域的寬度（短） 方向上掃瞄來複製圖案時，透鏡像差基本上僅分布在缝隙 狀曝光區域的長度方向。因此，在光罩26上，沿著上述缝 隙狀曝光區域的寬度方向（亦即掃瞄方向）配置數個圖案， 對其多重曝光時，複製在基板上相同位置的圖案間，各圖 案受到影響之透鏡像差量相同。亦即，若複製圖案相同時 ，因像差造成複製圖案對上述掃瞄方向的位置偏差相同。 因此，可以減少或消除上述的形狀惡化及位置偏差等。 複製圖案的複製位置移動量，除像差量之外，也隨圖案 配置而改變。例如，複製位置的移動量隨配置節距而改變 ，而在掃描器上，對上述缝隙狀曝光區域的長度方向則成 一維移動量分布。因而，光罩圖案的位置校正只須進行線 -30-
裝 訂
線 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公愛) A7 發明説明（28 性校正即可，比步進機校正方便。 此外，採用掃瞄器時，與步進機的22 mm角比較，其最 大曝光場尺寸如大至25 X 33時，具有可使更大之半導體晶 片放置在1片光罩26上的優點。。藉此，可裝設在1片光罩 2 6上之雙重曝光用最大晶片尺寸大於逐次移動型縮小投影 曝光裝置（以下稱步進機）的22 mm X 11 mm，並可擴大至25 mm X 1 6·5 mm 〇 另外，圖3 8及圖3 9雖僅顯示説明曝光裝置j力能的必要部 分，不過其他之一般曝光裝置（掃描器及步進機）上必要的 邵分，在一般範圍内相同。此外，本發明的技術構想可適 用於使用步進機的曝光技術。採用步進機時，例如1次曝光 2 2 X 22 mm角的曝光晶片’在基板上複製光罩圖案。但是 ’由於該曝光晶片内分布存在著像差，因此使用步進機時 複製圖案的形狀因曝光晶片内的位置而改變，而被複製 在對複製圖案位置無像差時之理想位置的偏差位置上。例 如，考慮在同一個光罩上配置兩種光罩圖案，使兩者重疊 多重曝光時。因基板上對於被多重曝光之各圖案的像差量 不同’因而在基板上複製時之複製圖案的位置移動量也不 同。以致各圖案間之複製位置的移動量不同，可能因該位 置移動量的影響，造成兩種圖案間產生之相對性重疊偏差。 採用步進機時，因像差量在曝光晶片内成二維分布，以 致用於校正上述複製圖案位置移動之光罩上的複製圖案位 置权正複雜。此外，因在同一光罩基板上配置兩度照射（2 Shot)部分的光罩圖案，以致受到可曝光之晶片尺寸限制， -31 - 本紙張尺度適财®时標準(CNS) M規格(削χ挪公愛) 511170 A7 B7 五、發明說明b ~---- 可邊k 1片基板之曝光照射次數增加造成通量降低。此外， 使用兩片光罩時，基板上被多重複製之圖案受到影響之像 差量雖相等.，但是如上所述的，因係替換光罩，在同一基 板上多重曝光，可能造成通量降低。考慮以上事項，藉由 採用掃描器，比雙重曝光處理，可更簡便且高精度的實施。 其次’説明本實施形態中使用的光罩。 首先，説明用於形成於形成上述圖1等所示之活性區域L( 溝型分離部2)時使用之光阻圖案的曝光技術。· 圖40(a)顯示用於形成上述圖i等所示之活性區域l之光 阻圖案RL的重要部分平面圖，（1))爲（&)之八-八線的剖面圖 。圖40(a)雖爲平面圖，不過爲求便於圖式觀察，在光阻 圖案RL内劃陰影線。 該光阻圖案RL中，將上述活性區域l之長度方向的鄰接 間隔D2設定在極接近160〜180 nm(如上述之約可配置一條 字線W L的間隔）。亦即，所要求之圖案的配置節距極微小 。因而，使用一般光罩的曝光處理時，由於光強度的斜度 小，顯像後之光阻圖案的反向量變大，對圖案長度方向極 難獲得足夠光強度等因素，在保持上述微細配置節距的狀 態下，很難形成圖案。因此，需要採用里賓森型移相光罩 作爲複製該光阻圖案RL的光罩。 以下扭用一般里屬森型移相光罩技術執行時，係考慮使 用里賓森型移相光罩，將光阻圖案RL複製到負型光阻膜上 。如上所述，採用里賓森型移相光罩時，需要將穿透鄰接 透光區域的各光線的相位差設定爲180度，不過光阻圖案 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) -32- 511170 A7 __—__B7 五、發明説明Go ) RL布局時，用於複製其之透光區域被配置成三個以上圖案 分別以配置移相器的所需距離鄰近配置，在整個鄰近的透 光區域間，無法使穿透光相位差構成1 8 0度來配置移相器 。亦即，該鄰近之透光區域中，至少有一對的穿透光屬於 同相位。 因而，本實施形態於形成用於形成圖1所示之活性區域L 之圖案的光阻圖案R L時，係使用正型光阻膜，且採用多重 曝光法，將數個光阻圖案重疊在在晶圓1W(墓板i)上之正 型光阻膜的同一位置上進行曝光。活性區域L分離時，則 分離成斜向延伸之帶狀圖案與分段其指定部分的孔圖案。 圖41顯示用於形成上述活性區域形成用之光阻圖案之光 罩26的第一光罩圖案28A，其中（a)爲其重要部分平面圖， (b)爲（a)之A - A線的剖面圖，（c )爲（b )之移相器部份的放 大剖面圖。 構成圖41之光罩26的光罩基板26a，如由透明的合成石 英玻璃構成’其主面上形成有如圖40(a)所示的光罩圖案 28A。該光罩圖案28A爲曝光對χγ方向斜向延伸之線/間 隙圖案的圖案，具有對X Y方向斜向（如對X軸方向約傾斜 28° )成帶狀延伸的遮光圖案26b與透光圖案26c。所謂的 該遮光圖案26b與透光圖案26c，係指沿著其圖案寬度（短） 方向交互配置。其中，在夾住遮光圖案26b，彼此鄰接之 透光圖案26c，26c之一上配置有移相器s。藉此，使穿透 彼此鄰接之透光圖案26c，26c的各光線產生180度的相位 差。亦即，各光線彼此倒置1 8 0度。另外，尺寸Dx 10則約 •33- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 511170 A7 B7
爲520 nm(晶圓上換算）。此外，尺寸DylO則約爲280 nm(晶 圓上換算）。 構成光罩圖案28A之遮光圖案26b如由路、氧化路或其疊 層膜等的遮光膜所形成。此外，透光圖案26c係藉由上述 遮光膜被除去而形成。如圖41(b)，（c)所示，移相器s係採 用溝移相器構成。亦即，移相器S藉由在光罩基板26a挖掘 指定深度（上述Z公式）的溝來形成。上述例中，由於係使用 曝光波長爲2 48 nm的KrF，因此移相器S的溝籴度Z約爲245 此外，此處舉例顯示該溝移相器爲上述微細檐型溝移相 器。亦即，移相器S之溝周邊（寬度窄的剖面方向），光罩基 板26a向溝寬度方向突出，因而形成朝向移相器s之遮光圖 案26b的端部成檐狀突出的構造。該遮光圖案26b突出部分 之檐長P的最適切値，視圖案節距及光學條件等而定，在縮 小比4 ·· 1之掃描器用光罩上約爲0.15jum。藉由此種檐構造 ，可控制光的波導管效果，亦可控制穿透光之光強度受到 移相器S側壁的影響而衰減。因此，進行多重曝光處理時， 藉由使用該光罩26，可使複製在晶圓1W上之圖案的尺寸 精度提高。 不過，圖41所示之光罩圖案28A爲對X軸方向傾斜約28 度的線/間隙圖案。因此，以可變矩形光束之向量掃瞄方式 的電子線曝光裝置描繪該圖案時，係以許多矩形分割傾斜 圖案，描繪近似傾斜圖案。亦即，圖4 1所示之光罩圖案布 局以電子線描繪資料形成如圖42模型顯示之微小階梯狀的 -34- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 」丄丄丄/u 」丄丄丄/u A7 B7 五、發明説明) --------：--
因此會產生光罩圖案描繪時之電子線照射次數增 人：1時間增加的問題。因而，複製此種傾斜圖案之光 ，=术的布局，爲求減少光罩圖案描繪時的曝光照射次數 f局光罩圖案。.圖4 3爲構成以晶圓處理獲得足夠解像 範圍内大小之階梯狀圖案的一種光罩圖案布局。此時 知透光圖案26c分割成如65 nm( = Dx 1 1) X 135 nm (Dyll)的數個微細矩形圖案，並在γ方向分別隔開35㈣ (Dy 12)，同時沿著χ方向並列來配置該矩形‘圖案。此時矩 形圖衣尺寸在光罩上雖變成4倍之26〇打爪X 54〇 nm，不過 y、大】爲以私子線曝光裝置描綠時，可以1次照射描緣的大 】對Y方向隔開量〇y 12=35 nm爲節距Dy 10=280 nm之1 /8 裝 訂
的値，x方向之矩形大小65 nm爲節距Dxl2==26〇 ^^之1/4 的値。X方向的刻度大於γ方向，係因傾斜圖案的角度自χ 方向起約傾斜2 8度。另外，使用光柵掃瞄型電子線（Ε Β )描 繪裝置時，因描繪方式不同，因此圖案布局亦可爲傾斜方 向的圖案。此外，以Cellpudicstane方式的ΕΒ描输裝置時， 亦可使用將傾斜圖案的一邵分作爲一個單元圖形，將其接 合描繪的方法等。再者，矩形圖案以外的傾斜圖案（如三角 形圖案）亦可使用具有可複製之孔徑部的孔徑來描緣。 圖44模型顯示僅將圖41之光罩圖案28A曝光在正型的光 阻膜上。空白者爲被曝光光線照射的區域，劃陰影線者爲 未被曝光光線照射的區域。光阻膜R採用正型者，若進j 一 顯像處理時（實際上係在多重曝光後進行顯像處理），曝光 區域（空白區域）被除去。僅該光罩圖案28A形成有圖44之 -35- A7
斜向延伸的帶狀光阻圖案R(亦即線圖案形成用的光阻圖案） ，無法形成島狀的光阻圖案。因此，需要除去部分該帶狀 光阻圖案R的指定位置，準備用於形成島狀光阻圖案的第 二光罩圖案，將其重複曝光。 圖45顯7F用於形成該重複曝光上使用之上述活性區域形 成用光阻圖案之光罩26的第二光罩圖案28B部分，其中（a) 爲重要部分平面圖，（b)爲（a)之Α·Α線的剖面圖。 形成在圖45之光罩基板26a主面上的光罩圍案28Β，爲 未經圖4 1之光罩圖案28八曝光所保留之圖4 3的帶狀光阻圖 案R中’曝光相當於活性區域L之長度方向鄰接間隔的部分 ，以形成島狀光阻圖案的圖案。 該光罩圖案28B具有：主透光圖案26cl及配置其周圍的 輔助透光圖案26c2。主透光圖案26cl及輔助透光圖案26c2 形成平面正方形。主透光圖案26cl的平面尺寸約爲2〇〇 X 200 nm(晶圓上換算）。此外，輔助透光圖案26(：2之平面尺 寸比主透光圖案2 6 c 1之平面尺寸相對較小，形成不能複製 在光阻膜上的大小，約爲100 X 100 nm(晶圓上換算）。此時 ’主透光圖案26c 1上配置有移相器S。藉此，穿透主透光圖 案26cl與輔助透光圖案26c2之各光線產生180度的相位差。 移相器S與上述光罩圖案2 8 A同樣的爲上述微細檐型溝移相 器。移相器S的溝深度與上述光罩圖案28A之移相器S的溝 深度相同。 第二光罩圖案28B中，在X方向（第二方向）鄰接之主透光 圖案26cl，26cl間的節距Dxl3爲圖案之最小接近節距，該 -36 - 本紙張尺度適用中國國家標準(CMS) A4規格(210 X 297公釐) 511170 A7 __ B7 五、發明説明（s4 ) 距離約爲 2 X 0·33 X ( λ /ΝΑ)〜2 X 0.45 X ( λ /ΝΑ) nm，在晶圓上 約在120〜160 nm的範圍内。此時，在χ方向鄰接之主透光 圖案26cl的節距Dxl3約爲260 nm(晶圓上換算）。在Y方向（ 第一方向）鄰接之主透光圖案26cl，26cl的鄰接節距比上述 在X方向鄰接之主透光圖案26c 1，26cl的鄰接節距爲長。此 時，在Y方向鄰接之主透光圖案26cl之節距Dy 13約爲420 nm(晶圓上換算）。在γ方向鄰接之主透光圖案26cl與輔助 透光圖案26c2的節距Dyl4約爲280 nm(晶圓上換算）。 不過，通常在設計光罩圖案2 8 B時，係考慮僅配置主透 光圖案，並在彼此鄰接之主透光圖案的其中之一上配置移 相器。但是，採用該光罩圖案28B時，在X方向鄰接之主透 光圖案的節距爲最小接近距離，此外，Y方向也由於移相 器配置以所需距離被接近配置而狹窄，因此通常無法配置 移相器。而本實施形態則是在主透光圖案的周圍配置輔助 透光圖案，使穿透其之光線倒置1 8 0度，可使解像度提高 。此時，輔助透光圖案若任意配置會產生問題，因此需要 講求配置的方法。以下説明輔助透光圖案的配置。 如圖4 6所示，輔助圖案的配置方法，係分別對X方向及γ 方向配置在主透光圖案26cl間的中間位置。此時，由於χ 方向及Y方向上，主透光圖案26cl與輔助透光圖案26c2間的 距離稍有差異，以致X方向與Y方向的移相效果亦不同。因 而，投影在晶圓1 W(基板1)上的光學圖像形成橢圓形，位 於圖40之光阻圖案RL長度方向鄰接間部分上下的光阻圖案 RL部分，可能因穿透第二光罩圖案28B之主透光圖案26cl -37- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 511170 A7 B7 五、發明説明（35 ) 的光線影響而縮小。 此外，如圖4 7所示，另外一種布局方法，係分別對各主 透光圖案26c 1之上下左右位置概等的距離上配置有4個輔助 透光圖案26c2。此時的布局爲輔助透光圖案26c2以Y方向上 140 nm的節距配置在主透光圖案26cl的周邊。但是此時， 由於輔助透光圖案26c2的平面尺寸在晶圓上換算爲1〇〇 nm 邊長的矩形圖案，因此，輔助透光圖案26c2間的空間極小 ’在晶圓上換算僅爲40 nm。因而光罩的製造冰常困難。 因此，如圖4 5所示，本實施形態的光罩圖案2 8 B係使自 各透光圖案26cl中心至其周邊各輔助透光圖案26c2中心的 距離概等來配置輔助透光圖案26c2。亦即，輔助透光圖案 26c2係配置成，其中心與主透光圖案26cl之中心相同的六 角形的角上設置輔助透光圖案26c2的中心。因而，主透光 圖案26cl周邊的輔助透光圖案26c2是配置成對通過主透光 圖案26cl中心之XY兩軸左右上下對稱。 此外，以另外方式説明如下，亦即，輔助透光圖案26c2 雖係配置在通過主透光圖案26c 1中心的Y軸（第一方向轴）上 ’但疋未配置在通過主透光圖案26cl中心的X轴（第二方向 軸）上，而是配置成自X軸上下隔開γ方向的位置上，以X 軸作中心線對稱。 此外，再以另外方式説明如下，亦即，如圖4 8的雙點線 段所示，可以假定内含2個輔助透光圖案26c2的組件單元 UC。各組件單元UC内的2個輔助透光圖案26c2配置在通過 沿著Y方向所配置之2個主透光圖案26cl中心的Y軸上。此 -38- 川170 發明説明（s6 外’這2個輔助透光圖案26c2未配置在通過沿著X方向所配 置之2個主透光圖案26c 1中心的X軸上，而是配置成將該X 軸作爲中心線對稱。 此種光罩圖案28B的布局，可使對各主透光圖案26cl之晶 圓1W(基板1)上的投影光學圖像形成概略圓形。此外，在 圖1之活性區域L之長度方向鄰接間的上下位置上，可儘量 抑制光阻圖案的變形。
裝 上述第一光罩圖案28A資料與第二光罩圖案資料的重 疊狀態，如圖49所示。其中虛線表示第一光罩圖案28八， 貫線表示第二光罩圖案28B。第一光罩圖案28A的遮光圖案 26b上配置有第二光罩圖案28B之主透光圖案26cl及輔助 透光圖案26c2。 其次，説明多重曝光處理的相關技術。
首先’本實施形悲之上述活性區域複製用的整個光罩平 面圖，如圖50所示。此處舉例顯示在一片光罩26的主面（ 同一面）上配置有兩個複製區域3 〇A，3 0B。各複製區域 3 0A，30B形成平面長方形，各個長邊配置成隔開一定距 離彼此平行。各複製區域30A，30B相當於複製一個半導 體晶片的區域。該光罩構造適用於半導體晶片的平面尺寸 小，在一片光罩内可以配置兩個半導體晶片複製區域。 複製區域3 0 A之記憶體單元區域内配置有圖4 1所示的第 一光罩圖案38 A，複製區域30B之記憶體單元區域内配置 有圖45所示之第二光罩圖案38B。進行上述多重曝光處理 時，複製區域30A之第一光罩圖案28A與複製區域3〇β之 -39-
A7 B7 五、發明説明（37 ) 第一光罩圖案28B被正確定位，複製到晶圓1W(基板〇上 的正型光阻膜上。活性區域L(光阻圖案尺乙）的長度方向尺 寸可藉由主要凋整第二光罩圖案28B尺寸及將第二光罩 圖案28B曝光在晶圓1W上時的曝光量予以最適化。藉此， 可獲得所需之光阻圖案尺寸。 、另外，由於圮憶體單元區域以外的光罩圖案並非多重曝 $，而係以一般曝光來複製，因此，該光罩圖案配置在複 製區域3 Ο A内。此外，亦可以多重曝光來複叙記憶體單元 區域以外的光罩圖案。此外，上述複製區域3〇八，3〇B内 ，除實際上構成積體電路的圖案之外，還包含如用於重疊 的符號圖案、重疊檢查用符號圖案或檢查電特性時使用之 符號圖案等實際上不構成積體電路的圖案。此外，在複製 區域30A，30B的外圍遮光區域内，光罩基板26a的一部分 被露出’形成有光罩對準符號及測量用符號等其他透光圖 案26d。這些透光圖案26d被未複製在光阻膜上的區域，或 是曝光時，曝光光線未照射的遮光板所遮蔽。 其次，具體説明多重曝光處理。一種多重曝光方法爲， 首先’在複製區域30A之圖案未被曝光的遮光（Masking)狀 態下，將複製區域30B之圖案曝光在晶圓iw(基板1)主面 上的正型光阻膜上後，再度於複製區域3〇B之圖案未被曝 光的遮光（Masking)狀態下，使複製區域3〇A的圖案重疊在 已經被複製（潛像）在晶圓1W上之正型光阻膜上之複製區域 30B的圖案上。 此外，另一種多重曝光方法藉由，使複製區域3〇A與複 -40- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 511170 A7 ______m 五、發明説明（38 ) 製區域30B的平面尺寸相等，同時將複製區域3〇A，3〇b複 製在晶圓1W上之正型光阻膜後，在γ方向上僅以各複製區 域30Α，30Β之Υ方向尺寸（寬度）部分移動光罩26，在曝光 照射重疊一半的狀態下曝光。 則者方法對各複製區域3 〇 A，3 〇 Β可分別使用最適切曝光 量及光學條件曝光。而後者方法，則因複製區域3〇八， 3 0 Β係在相同曝光量與相同光學條件下曝光，雖然光罩圖 案需要予以最適化，但是其生產量優於前者的> 方法。 此外，上述例中，係説明在一片光罩26上配置第一、第 —光罩圖案28Α，28Β，不過並不限定於此，多重曝光方 法亦可使用兩片光罩。亦即，該方法爲將第一、第二光罩 圖案28 Α，28Β分別配置在各光罩上，於更換光罩的同時 進行夕重曝光。此時，由於係替換光罩曝光，因此照射範 圍（尺寸）與一般曝光同樣的可擴大至曝光裝置的最大曝光 區域（場）。此外，由於可對各圖案設定最適切的曝光條件 値，因此可有效設定曝光範圍及曝光條件。該方法特別適 用於半導體晶片的平面尺寸大，且在一片光罩上無法配置 兩個半導體晶片複製區域時。 另外，於此種多重曝光處理完成後，藉由進行一般顯像 處理及清洗乾燥處理等一連串處理，形成圖4〇所示的光阻 圖案RL。 上述例中，係説明移相器S爲溝移相器（微細檐型溝移相 器）時，不過並不限定於此，如圖51(a)所示，亦可使用上 述基板上薄膜溝移相器。此時，在光罩基板26珏的表面上 本紙張尺度適用中國國家標準(CNS) Μ規格(⑽〉〈挪公爱) B7 五、發明説明（39 ) 形成—有移相膜26e。移相膜26e以適於發揮移相器作用的厚 度（上itZ的公式）形成，例如，由與光罩基板相等或 相同私度（透光率及折射率的玻璃上旋轉(s〇g;㈣ 而ss)等構成。形成移相器s的溝，藉由將自遮光圖案26七 露出之指定透光圖案26c(主透光圖案26cl)之移相器膜Me 除去至光罩基板2 6a的表面被露出來形成。此時，於形成 和相器S用溝時，提南光罩基板2 6 a與移相器膜2 6 e的蝕刻 選擇比，使移相器膜26e的蝕刻速度快於光罩'基板26&的蝕 刻速度。亦即，將光罩基板26a作爲蝕刻阻擋層 Stopper)，形成移相器s用溝。藉此，可形成極高精度的溝 深度（亦即移相器膜26e的厚度）及溝底面的平坦度。因而 ，由於可大幅減低甚至消除穿透光的相位誤差，因此可使 複製在晶圓1W(基板1)上之光阻圖案的尺寸精度大幅提高。 此外，如圖51(b)所示，亦可將透明膜26f作爲移相器s ，來取代溝。此時，可以上述移相器s用溝的深度z公式來 表示透明膜26f的厚度。 其次’説明用於形成在形成上述圖等所示之接觸孔 10a，10b圖案時使用之光阻圖案的曝光技術。另外，最小 配置節距約爲260 nm，最小設計尺寸約爲17〇 nm。 圖52(a)顯示用於形成上述圖11等所示之接觸孔1〇&， 10b之光阻圖案RC的重要部分平面圖，（b)爲（a)之a-a線 的到面圖。圖52(a)爲平面圖，不過爲求便於觀察圖式， 在光阻圖案RC上劃陰影線。 如圖52(a)所示，光阻圖案RC的孔徑部3 la，3 lb(形成 •42- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 五、發明説明) 有接觸孔10a，10b的部分）在平面上成蜂巢狀密集配置。 配置節距Dx3約爲260 nm，配置節距Dy2约爲280 nm，每1 行相隔140 nm卜Dy2)配置圖案。複製此種密集配置的圖案 時茜要使用里屬森型移相光罩。但是，如圖52(a)所示 的圖案配置，播法配置移相器，使最接近圖案間的相位差 全部爲180度。因而需要將光罩圖案分割成兩片，以多重 曝光來複製圖案。 因此，本實施形態也在形成用於形成圖丨j •所示之接觸孔 l〇a，l〇b圖案的光阻圖案時，使用正型光阻膜，且採用在 晶圓1W(基板1)上之正型光阻膜的相同位置重複曝光數個 光罩圖案的多重曝光法。 接觸孔10a，10b分離時，分離成具有可使用里賓森型移 相光罩技術之尺寸及光罩圖案布局的第一圖案群、及由第 一圖案群以外圖案構成的第二圖案群。具體而言，係將第 一圖案群作爲資訊儲存用電容元件用之接觸孔1〇b的圖案 群，將第二圖案群作爲資料現用接觸孔1〇a的圖案群。 圖53顯示用於形成上述接觸孔形成用光阻圖案之光罩μ 的第一光罩圖案28C，其中（a)爲其重要部分平面圖，（b) 爲（a)之A-A線的剖面圖，（e)爲（b)之移相器部分的放大剖 面圖。 該第一光罩圖案28C爲曝光資訊儲存用電容元件用接觸 孔10b圖案的圖案，具有平面正方形的數個透光圖案26c3 。各透光圖案26c3的平面尺寸約爲2〇〇χ2〇() nm。透光圖案 26c3中，彼此鄰接之其中之一上配置有移相器s，穿透該彼 511170 A7 ____B7 五、發明説明L ) 此鄰接之透光圖案26c3的各光線相位倒置1 8 0度。沿著γ方 向並列配置，且穿透光相位彼此倒置1 8 0度的兩個透光圖 案26c3，26c3對，僅以在Y方向隔開配置節距Dy21，沿著X 方向配置。
另外，在X方向鄰接之透光圖案26c3的配置節距Dx20約 爲260 nm(晶圓上換算），在Y方向鄰接之透光圖案26c3的配 置節距Dy20約爲280 nm(晶圓上換算），在γ方向上鄰接之 透光圖案26c3中，與穿透光同相位者之配置命距Dy21約爲 420 nm(晶圓上換算）。此外，此時遮光圖案2 6 b、移相器S 的構造與上述相同，因此省略其説明。 圖54模型顯示僅將此種第一光罩圖案28C在正型光阻膜 上曝光。其中空白者爲曝光光線所照射的區域，劃陰影線 者爲曝光光線未照射的區域。光阻膜採用正型者，若進行 顯像處理時（實際上係在多重曝光後進行顯像處理），曝光 區域（空白區域）被除去。僅上述光罩圖案28C形成有僅開 設有資訊儲存電容元件用接觸孔1 〇b用孔徑部3 1 b的光阻圖 案R(亦即，第一孔圖案形成用的光阻圖案），無法開設資料 線用接觸孔10a用孔徑部31a。因此需要準備用於形成資料 線用接觸孔10a之第二光罩圖案，將其重複曝光。另外， 在X方向上鄰接之孔徑部3 1 b，3 1 b的配置節距Dx21，約爲 上述配置節距Dx20之兩倍的520 nm(晶圓上換算）。 本實施形態之用於形成該資料線用接觸孔1 〇 a的第二光罩 圖案，係使用與上述圖45所示之第二光罩圖案28B相同者。 使用一般光罩作爲該第二光罩圖案時，第二光罩圖案採 -44- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） A7
用僅配置有圖45所示之第二光罩圖案38b之主透光圖案 26c 1的光罩圖案布局。將使用該第二光罩圖案時之晶圓 1W(基板1)上的投影光學圖像與使用圖45所示之第二光罩 圖案2 8 B時之投影光學圖像比較，因後者可獲得移相效果 ，因此可獲得形狀及尺寸精度更佳的光學圖像。 圖55模型顯示僅將此種第二光罩圖案28B在正型光阻膜 上曝光。其中空白者爲曝光光線所照射的區域，劃陰影線 者爲曝光光線未照射的區域。光阻膜採用正墊者，若進行 顯像處理時（實際上係在多重曝光後進行顯像處理），曝光 區域（空白區域）被除去。僅上述第二光罩圖案28B形成有 僅開設有資料線用接觸孔1 0 a用孔徑部3 1 a的光阻圖案R( 亦即’第二孔圖案形成用的光阻圖案）。另外，在X方向上 鄰接之孔徑部3 1 a，3 1 a的配置節距Dx22，約爲上述配置節 距Dx3之兩倍的520 nm(晶圓上換算）。 因此，重複曝光上述圖53之第一光罩圖案28C與上述圖 45之第二光罩圖案後，藉由實施顯像、清洗、乾燥處理等 一連串處理，可形成圖52所示的光阻圖案RC。 上述第一光罩圖案28C資料與第二光罩圖案28B資料的 重疊狀態，如圖56所示。其中虛線表示第一光罩圖案28C ，實線表示第二光罩圖案28B。第一光罩圖案28 A之透光圖 案26c3與第二光罩圖案28B之輔助透光圖案26c2重複配置 。亦即，第二光罩圖案28B之輔助透光圖案26c2被配置在 第一光罩圖案28A之透光圖案26c3内。 因此，作成圖45之第二光罩圖案28B之圖案資料時，如 •45- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 511170 A7 ___B7 五、發明説明ς3 ) 下所述。首先，如接觸孔l〇a，l〇b的配置，作成配置透光 圖案的圖案資料。此時，接觸孔丨〇 a，1 〇 b以其他層（資料 層）布局。接觸孔l〇b對應於圖53之光罩圖案28c，接觸孔 10 a僅對應於圖47之光罩圖案26中的透光圖案26cl。亦即 ’以某層（資料層）布局光罩圖案28C，以其他層（資料層） 布局光罩圖案26c 1。因而’藉由演算處理該圖53之第一光 罩圖案28C的資料，構成上述輔助透光圖案26(：2的大小後 ’合成該資料與如上述接觸孔1〇a之配置來紅置透光圖案 的資料。藉此，作成上述第二光罩圖案28B的圖案資料。 此外’以上述組件單元U C (參照圖4 8 )的觀點來説明以多 重曝光處理曝光接觸孔l〇a，10b形成用之光阻圖案時的光 罩圖案資料分割處理如下。亦即，區分成位於組件單元u c 頂點之透光圖案資料與配置在组件單元u C内部的透光圖案 資料。將位於組件單元U C頂點的透光圖案資料作爲複製到 第二光罩圖案28B之晶圓上的透光圖案26cl資料，將含在 組件單元uc内之透光圖案資料作爲第一光罩圖案28(：的資 料。 在使用此種第一、第二光罩圖案28C，28B的多重曝光處 理，有關光罩整體構造（參照圖5〇)及多重曝光處理方法與 上述相同，因此省略其説明。 其次，説明上述DRAM製造步驟中，上述以外之曝光步驟 中使用的光罩。 圖57(a)顯示形成上述圖5等所示之字線wl(閘極5)時使 用之光罩26的重要部分平面圖，（b)爲其A-a線的剖面圖 -46-
511170 A7 ______B7 五、發明説明（44 ) 。此時係採用里賓森型移相光罩。該光罩圖案28D具有在 圖57(a)之Y方向延伸的帶狀遮光圖案26b及透光圖案26c4 。並在彼此鄰接之透光圖案26c4，26c4之其中之一上配置有 移相器S。透光圖案26c4的寬度尺寸Dx30約爲130 nm(晶圓 上換算），合併透光圖案26c4及遮光圖案26b兩者寬度的尺 寸Dx3 1約爲260 nm(晶圓上換算）。另外，曝光裝置及曝光 條件與圖3 8中説明者相同，光阻膜則使用負型的光阻膜。 其次，圖58(a)顯示形成上述圖17等所示芝資料線用通 孔1 3時使用之光罩26的重要部分平面圖，（b)爲其A-A線 的剖面圖。此時係採用半色調型移相光罩。該光罩圖案 28E具有平面正方形的數個透光圖案26c5。透光圖案26c5 的平面尺寸約爲220 X 220 nm(晶圓上換算）。另外，曝光裝 置與圖38中説明者相同，曝光光學條件使用να = 0.68， =0·30的條件。光阻膜則使用負型的光阻膜。 圖59(a)顯示形成上述圖21等所示之資料線dl時使用之 光罩26的重要部分平面圖，（b)爲其A-Α線的剖面圖。此 時係採用里賓森型移相光罩。該光罩圖案28F具有在圖 59(a)之X方向延伸的帶狀遮光圖案26b及透光圖案26c6。 並在彼此鄰接之透光圖案26 c6，2 6c6之其中之一上配置有移 相器S。透光圖案26c6的寬度尺寸Dy30約爲170 nm(晶圓上 換算），合併透光圖案26c6及遮光圖案2 6b兩者寬度的尺寸 Dy3 1約爲420 nm(晶圓上換算）。另外，曝光裝置及曝光條 件與圖3 8中説明者相同，光阻膜則使用負型的光阻膜。 其次’圖60(a)顯示形成上述圖25等所示之資料儲存電 -47- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 511170 A7 B7
五、發明説明Q 容元件用的通孔17時使用之光罩26的重要部分平面圖， (b)爲其A · Α線的剖面圖。此時係採用里賓森型移相光罩。 該光罩圖案28G具有平面正方形的數個透光圖案26c7。透光 圖案26c7的平面尺寸約爲2〇〇 X 200 nm(晶圓上換算）。另外 ，曝光裝置與圖38中説明者相同，曝光光學條件使用να =0·68，σ = 0.30的條件。光阻膜則使用正型的光阻膜。 其次，説明形成圖34等所示之孔23(形成儲存電容圖案） 時的曝光技術。此時進行上述多重曝光處理；^第一光罩圖 案與上述圖59所示者相同。但是，透光圖案26c6的寬度尺 寸約爲150 nm(晶圓上換算）。另外，圖61顯示第二光罩圖 案28H。圖61(a)爲其光罩的重要部分平面圖，（b)爲其A·» A線的剖面圖。該第二光罩圖案2 8 Η使用里賓森型移相光 罩技術。該光罩圖案28Η具有在圖61(a)之Υ方向延伸的帶 狀遮光圖案26b及透光圖案26c8。並在彼此鄰接之透光圖 案26c8，26c8之其中之一上配置有移相器s。透光圖案26c8 的寬度尺寸Dx40約爲130 nm(晶圓上換算），合併透光圖案 26c8及遮光圖案26b兩者寬度的尺寸Dx41約爲260 nm(晶圓 上換算）。另外，曝光裝置與圖38中説明者相同，曝光光學 條件使用NA = 0.68，σ = 0.30的條件光阻膜則使用負型的光 阻膜。 本實施形態之主要效果説明如下： (1)微細配置之一個半導體積體電路圖案被分割成數個光 罩圖案，將數個光罩圖案曝光時實施重複曝光，藉由將上 述一個半導體積體電路圖案複製到晶圓上，可以足夠處理 -48- 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐)
裝
k 511170 A7 B7 五、發明説明ς6 ) 的寬度複製高密度配置的半導體積體電路圖案。 (2) 藉由上述（1)，可使半導體積體電路裝置的性能提高。 (3) 藉由上述（1)，可使半導體積體電路裝置的製造成品 率提高。 (4) 藉由上述（3)，可使半導體積體電路裝置的製造成本 降低。 (5) 微細配置之一個半導體積體電路圖案被分割成數個光 罩圖案，將數個光罩圖案曝光時實施重複曝;光，藉由將上 述一個半導體積體電路圖案複製到晶圓上，可便於移相器 及輔助透光圖案的配置，因此可便於光罩圖案的設計及製 造。 以上，依據本實施形態具體説明本發明人的發明，不過 本發明並不限定於上述的實施形態，只要在不脱離其要旨 的範圍内，當然可以作各種改變。 例如，上述實施形態係説明將本發明應用在具有筒狀資 訊儲存電容元件的DRAM的製造方法上，不過並不限定於 此，其資訊儲存用電容元件的構造可以作各種改變。 此外，進行上述實施形態之多重曝光處理時，亦可使用 變形照明等。 以上説明主要以應用在構成其背景之使用領域之DRAM來 説明本發明人的發明，不過並不限定於此，例如亦可適用 於具有靜態隨機存取記憶體（SRAM; Static Random Access Memory)或快閃記憶體（電子可抹除可程式化唯讀記憶體 (EEPROM; Electric Erasable Programmable Read Only -49- 本紙張尺度適用中國國家標準(CNS) A4規格(210x 297公釐） 511170 A7 B7 五、發明説明（¢7 )
Memory)等記憶體電路的半導體積體電路裝置、具有微處 理器等邏輯電路的半導體積體電路裝置或將記憶體電路與 邏輯電路設置在同一半導體基板上之混合型半導體積體電 路裝置。 後續利益 本專利申請所揭示之主要發明所獲得的效果簡單説明如 下·· (1) 將密集的圖案分割成可配置移相器的數彳固光罩圖案， 藉由將其多重曝光，將指定圖案複製到半導體基板上，可 以足夠之處理寬度複製高密度配置的半導體積體電路圖案。 (2) 將密集的圖案分割成可配置移相器的數個光罩圖案， 藉由將其多重曝光，將指定圖案複製到半導體基板上，可 使微細、高積體化之半導體積體電路圖案的複製特性提高。 (3) 將密集的圖案分割成可配置移相器的數個光罩圖案， 藉由將其多重曝光，將指定圖案複製到半導體基板上，可 促進半導體積體電路圖案的微細、高積體化。 元件符號之説明 1 半導體基板 1 W半導體晶圓 2 分離部 2a 絕緣膜 3 p型井 4 閘極絕緣膜 5 閘極 -50- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂
511170 A7 B7 五、發明説明（48 ) 6 帽絕緣膜 7 η型半導體區域 8 絕緣膜 9 絕緣膜 10a接觸孔（第一孔圖案） 1 0 b接觸孔（第二孔圖案） 11a，lib插腳（孔内配線）
12 絕緣膜 13 通孔 14 插腳 15 絕緣膜 裝 16 絕緣膜 17 通孔 18 硬掩膜 訂
1 8 a側壁 19 插腳 20 阻擋金屬膜 2 1 絕緣膜 22 光阻圖案 23 孔 2 4 資訊儲存用電容元件 2 4 a下部電極 2 4 b電容絕緣膜 24c板極 -51 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 511170 A7 B7五、發明説明（49 ) 25 曝光裝置 25a曝光光源 2 5b複眼透鏡 25c孔徑 25dl，25d2 聚光透鏡 2 5 e反射鏡 25f投影透鏡 25g光罩位置控制手段 25h光罩載物台 2 5 i晶圓載物台 25j Z載物台 25k XY载物台 2 5 m主控制系統 25nl，25n2 驅動手段 2 5p反射鏡 25q雷射測長機 2 5 r對準檢測光學系統 25s網路裝置 26 光罩 2 6 a光罩基板 26b遮光圖案 2 6 c透光圖案 26cl主透光圖案 26c2輔助透光圖案
裝 訂
線 -52- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 511170 A7 B7 五、發明説明（so ) 26c3 透光圖案 26c4〜26c8 透光圖案 26d 透光圖案 26e 移相器膜 26f 透明膜 27 薄膜 28 A 第一光罩圖案 28B 第二光罩圖案 < 28C 第一光罩圖案 28D 光罩圖案 28E 光罩圖案 28G 光罩圖案 28H 光罩圖案 30A ，3 0B 複製區域 3 la, 3 1 b 孔徑部 R 光阻圖案 RL 光阻圖案 RC 光阻圖案 S 移相器 WL 字線 DL 資料線 SL 缝隙 EP 曝光光線 Z 深度 UC 組件單元 -53- 本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐)

Claims (1)

  1. 511170 ⑴年？月丨3日修正; 補充 第090 1 1 6489號專利中請案 中文申請專利範圍修正本(91年9月） 六、申請專利範園 1 · 2. -種半導體積體電路裝置的製造方法，其特徵為 下步驟： ' (a) 正型光阻膜堆積步驟，其係堆積在半導體基板上； (b) 第一光罩圖案曝光步驟，其係在上述正型光阻膜上 曝光； (c) 第二光罩圖案曝光步驟，其係在上述正型光阻膜上 與上述第一光罩圖案重複曝光第二光罩圖案； 、（d )正型光阻膜構成之光阻圖案的形成步驟，其係於上 述（b)，（c)步騾後，藉由對上述正型光阻膜實施顯像處 理’在上述半導體基板上形成；及 裝 (e)指定圖案的複製步驟，其係將上述光阻圖案作為光 罩，藉由對上述半導體基板實施蝕刻處理，在上述半導 體基板上複製， 且上述第一光罩圖案具有複製線圖案的圖案， 上述第二光罩圖案具有··數個主透光圖案，其係分斷 上述線圖案；數個輔助透光圖案，其係由在其周圍配置 成距上述主透光圖案概略等距離，在上述正型光阻膜上 無法複製的尺寸所形成；及移相器，其係配置在上述主 透光圖案與辅助透光圖案其中之一上，使穿透光產生相 位差。 如申請專利範圍第丨項之半導體積體電路裝置的製造方 法， 其中上述第一光罩圖案具有移相器，其係配置在形成 線狀之數個遮光圖案、配置成夾住其之一對透光圖案、 O:\72\72292-910918.D〇a ：)丄丄丄/u A8 B8 C8
    -2- 及上述一對透光圖案其中之一上，使穿透光產生相位差。 3 ·如申請專利範圍第1項之半導體積體電路裝置的製造方 法， /、中上述主透光圖案周圍之輔助透光圖案配置在其中 心與上述主透光圖案中心相同之六角形的角内。 4·如申請專利範園第丨項之半導體積體電路裝置的製造 法， 其中上述主透光圖案周圍之輔助透光圖案配置在通過 j述主透光圖案中心的第一方向軸上，不配置在與上述 第一方向垂直叉叉的第二方向軸上，而係將該第二方向 軸作為中心線對稱配置。 5 ·如申清專利範圍第1項之半導體積體電路裝置的製造方 法， 其中沿著通過上述主透光圖案中心之第一方向軸上鄰 接足王透光圖案的節距，比沿著通過上述主透光圖案中 心<軸，對上述第一方向垂直交叉之第二方向軸上鄰接 之主透光圖案的節距為長。 6 ·如申請專利範圍第5項之半導體積體電路裝置的製造方 法， 其中沿著上述第二方向軸上鄭接之主透光圖案的節距 為最接近節距，上述曝光處理時之曝光光線波長為λ， 曝光裝置之光學透鏡的孔徑數為^^八時，上述最接近節 距以上述半導體基板上的尺寸換算，在〇·66/( λ/ΝΑ)〜 〇·9/( λ/ΝΑ) nm的範圍内。 O:\72\72292-910918.D〇a 5 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公袭：) 裝 訂 線 511170
    7 ·如申請專利範圍第1項之半導體積體電路裝置的製造方 法， 其中使用將上述罘一光罩圖案及上述第二光罩圖案形 成在同一光罩基板上之光罩，進行上述曝光處理。 8 ·如申請專利範圍第7項之半導體積體電路裝置的製造方 法， 其中將使用上述第一光罩圖案之曝光處理與使用上述 第二光罩圖案之曝光處理作為掃瞄曝光處理。 9·如申請專利範圍第1項之半導體積體電路裝置的製造方 法， 其中使用上述第一光罩圖案之曝光處理的條件與使用 上述第二光罩圖案之曝光處理的條件相同。 10·如申請專利範圍第i項之半導體積體電路裝置的 法， 万 其中上述（b)步騾使用形成有上述第一光罩圖案之 光罩進行曝光處理， 上述（C)步驟使用與上述第一光罩不同之光罩，形 上述第二光罩圖案的第二光罩進行曝光處理。 11·如申請專利範圍第10項之半導體積體電路裝置的製造、 法， Q万 ”其中將使用上述第罩圖t之曝光處理與使用上 第二光罩圖案之曝光處理作為掃瞄曝光處理。 返 1 2 ·如申請專利範圍第i項之半導體積體電路裝置的製造、 O:\72\72292-910918.D〇a -3 -
    申請專利範圍 其中上述指定圖案為DRAM的活性區域圖案。 1 3 .如申清專利範圍第1 2項之半導體積體電路裝置的製造方 法， 其中上述活性區域之圖案長度方向的鄰接間隔為配置 有上述DRAM之1條字線部分的尺寸。 1 4 ·如申清專利範圍第1 2項之半導體積體電路裝置的製造方 法， 其中上述活性區域之圖案長度方向對上述dram之字 線的長度方向傾斜。 15·如申明專利範圍第14項之半導體積體電路裝置的製造方 法， 其中布局上述活性區域之圖案的描緣圖案時，係將該 活性區域的圖案分割布局成可以能量光束照射丨次來複 製的數個矩形。 16· —種半導體積體電路裝置的製造方法，其特徵為具有下 述步驟： (a) 正型光阻膜堆積步驟，其係堆積在半導體基板上； (b) 第一光罩圖案曝光步騾，其係在上述正型光阻膜上 曝光； (c) 第二光罩圖案曝光步驟，其係在上述正型光阻膜上 與上述第一光罩圖案重複曝光； (d) 正型光阻膜構成之光阻圖案的形成步驟，其係於上 述（b)，（c)步驟後’藉由對上述正型光阻膜實施顯像處 理，在上述半導體基板上形成；及 O:\72\72292-910918.DOQ 5 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) A8 B8
    -5- 置（,4指定圖案的複製步驟，其係將上述光阻圖案作為光 猎由對1述半導體基板實施韻刻貞玉里，在上述半導 月豆基板上複製， 且上述第一光罩圖案具有複製線圖案的圖案， 上述第二光罩圖案規則性配置數個組件單元， ^上迷數個組件單元分別具有移相器，其係配置在，於 第万向軸上配置中心的兩個主透光圖案、在對上述第 方向垂直父叉之第二方向軸上配置中心的兩個主透光 圖案、配置在上述第一方向軸上，未配置在上述第二方 向軸上，將上述第二方向輛作為中心線對稱配置的兩個 辅助透光圖案、及上述主透光圖案及輔助透光圖案其中 之一上，使穿透光產生相位差。 1 7 ·如申睛專利範圍第丨6項之半導體積體電路裝置的製造方 法， 其中上述第二光罩圖案具有移相器，其係配置在形成 線狀之數個遮光圖案、配置成夾住其之一對透光圖案、 及上述一對透光圖案其中之一上，使穿透光產生相位差 〇 18·如申請專利範圍第16項之半導體積體電路裝置的製造方 法， 其中沿著通過上述主透光圖案中心之第一方向軸上鄰 接之主透光圖案的節距，比沿著通過上述主透光圖案中 %之軸，對上述弟一方向垂直交叉之第二方向軸上鄰接 之主透光圖案的節距為長。 O:\72\72292-910918.DOQ 5 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 裝 訂 線 A8 B8 C8 D8 申請專利範園 專利範圍第18項之半導體積體電路裝置的製造方 法， &二I、口^上述第二方向軸上鄰接之主透光圖案的節距 膜：要近即距，上述曝光處理時之曝光光線波長為λ， 、、一裝置之光學透鏡的孔徑數為ΝΑ時，上述最接近節距 ^上述半導體基板上的尺寸換算，在〇·66/(λ/ΝΑ)〜〇·9/( λ /ΝΑ) nm的範圍内。 t申明專利$&園第16項之半導體積體電路裝置的製造方 其中使用將上述第—光罩圖案及上述第二光罩圖案形 、在同-光罩基板上之光罩，進<于上述曝光處理。 21. 《中請專利範圍第2G項之半導體積體電路裝置的製造方 其中將使用上述第一光罩圖案之曝光處理與使用上述 矛二光罩圖案之曝光處理作為掃瞄曝光處理。 22. =中請專·圍第16項之半導體積體電路裝置的製造方 其：使用上述第一光罩圖案之曝光處理的條件與使用 上逑第二光罩圖案之曝光處理的條件相同。 23. ^請專利範圍第16項之半導體積體電路装置的製造方 其中上述（b)步驟使用形成有上述第—光罩 光罩進行曝光處理， 上述（C)步驟使用與上述第一光罩不同之光罩，形成有 O:\72\72292-910918.DOa 5 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 裝 訂 線 -6-
    上述第二光罩圖案的第二光罩進行曝光處理。 24·如申請專利範圍第23項之半導體積體電路裝置的製造方 法， 其中將使用上述第一光罩圖案之曝光處理與使用上述 第二光罩圖案之曝光處理作為掃瞄曝光處理。 25·如申請專利範圍第16項之半導體積體電路裝置的製造方 法， 其中上述指定圖案為DRAM的活性區域圖案。 26.如申請專利範圍第25項之半導體積體電路裝置的製造方 法， 其中上述活性區域之圖案長度方向的鄰接間隔為配置 有上述DRAM之1條字線部分的尺寸。 2入如申請專利範圍第25項之半導體積體電路裝置的製造方 法， 其中上述活性區域之圖案長度方向對上述DRAM之字 線的長度方向傾斜。 28.如申請專利範圍第27項之半導體積體電路裝置的製造方 法， 其中布局上述活性區域之圖案的描繪圖案時，係將該 活性區域的圖案分割布局成可以能量光束照射丨次來複 製的數個矩形。 29· —種半導體積體電路裝置的製造方法，其特徵為具有下 述步騾·· (a)正型光阻膜堆積步驟，其係堆積在半導體基板上； O:\72\72292-910918.DOQ 5 _ 7
    A8 B8 C8 -------- -D8_ 六、申請專利範^ ~---- (b)第一光罩圖案曝光步驟，其係在上述正型光阻膜上 曝光； (〇第^二光罩圖案曝光步驟，其係在上述正型光阻膜上 與上述第一光罩圖案重複曝光； (d) 正型光阻膜構成之光阻圖案的形成步驟，其係於上 述（b)，（C)步驟後，藉由對上述正型光阻膜實施顯像處 理’在上述半導體基板上形成；及 (e) 孔圖案的複製步騾，其係將上述光阻圖案作為光罩 ，藉由對上述半導體基板實施蝕刻處理，在上述半導體 基板的絕緣膜上複製， ㈣ 且上述第一光罩圖案具有複製上述孔圖案之第一孔圖 案的圖案， 上述第二光罩圖案具有：數個主透光圖案，其係複製 上述孔圖案之第二孔圖案；數個輔助透光圖案，其係由 在其周圍配置成距上述主透光圖案概略等距離，在上述 正型光阻膜上無法複製的尺寸所形成；及移相器，其係 配置在上述主透光圖案與輔助透光圖案其中之一上，使 穿透光產生相位差。 30·如申請專利範圍第29項之半導體積體電路裝置的製造方 法， 其中上述第一光罩圖案具有移相器，其係配置在複製 上述第一孔圖案的數個透光圖案、配置在上述數個透光 圖案間的遮光圖案、及夾住上述遮光圖案，彼此鄰接之 上述透光圖案其中之一上，使穿透光產生相位差。 O:\72\72292-910918.DOQ -8 - A8 B8 C8 ——~ " " -- D8 六、申請專利範® — --一 如申明專利範圍第29項之半導體積體電路裝置的製造方 法， …其中上述第二光罩圖案中之主透光圖案周圍之輔助透 光圖案配置在其中心與上述主透光圖案中心相同之六角 形的角内。 2·如申凊專利範圍第2 9項之半導體積體電路裝置的製造方 法， 、其中上述第二光罩圖案中之主透光圖案周圍之輔助透 光圖案配置在通過上述主透光圖案中㈣第—方向抽上 ，不配置在與上述第一方向垂直交叉的第二方向軸上， 而係將该第二方向軸作為中心線對稱配置。 33·如申請專利範圍第29項之半導體積體電路裝置的製造方 法， 、其中沿著通過上述主透光圖案中心之第一方向軸上鄭 接《主透光圖案的節距，比沿著通過上述主透光圖案中 心之軸，對上述第一方向垂直交叉之第二方向軸上鄰接 之主透光圖案的節距為長。 3 4 ·如申印專利範園第3 3項之半導體積體電路裝置的製造方 法， 、二中/口著上述第二方向軸上鄰接之主透光圖案的節距 為最接近#距’上述曝光處理時之曝光光線波長為又， 曝光裝置之光學透鏡的孔徑數為難時，上述最接近節 距以上述半導體基板上的尺寸換算，在〇·66/(又〜 〇·9/( 几/NA) rim的範圍内。
    本紙張尺度_中國國家標準(CNS) ^規格(細χ挪公着·; 511170 六、申請專利範圍 35·如中請專利範圍第29項之半導體積體電路裝置的製造方 法， 其中使用將上述第-光罩圖案及上述第二光罩圖案形 成在同一光罩基板上之光罩，進行上述曝光處理。 36. ^申請專利範圍第35項之半導體積體電路裝置的製造方 时其中將使用上述第-光罩圖案之曝光處理與使用上述 第二光罩圖案之曝光處理作為掃瞄曝光處理。 3 7.如申請專利範圍第29項之半導體積體電路裝置的製造方 法， 其2使用上述第一光罩圖案之曝光處理的條件與使用 上述第二光罩圖案之曝光處理的條件相同。 38. 如申請專利範圍第29項之半導體積體電路裝置的製造 法， 其中上述（b)步騾使用形成有上述第一光罩圖案之第一 光罩進行曝光處理， 上述（c)步驟使用與上述第一光罩不同之光罩，形成有 上述第二光罩圖案的第二光罩進行曝光處理。 39. 如申請專利範圍第38項之半導體積體電路裝置的製造方 法， 其中將使用上述第一光罩圖案之曝光處理與使用上述 第二光罩圖案之曝光處理作為掃瞄曝光處理。 40. 如申請專利範圍第29項之半導體積體電路裝置的製造方 法， O:\72\72292-910918.D〇a 5 _ 1 〇 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297^17 511170 A8
    其中上述孔圖案中之第一孔圖案内形成有連接於 DRAM之資訊儲存電容元件的孔内配線，上述孔圖案中 之第一孔圖案内形成有連接於DRAM之資料線的孔内配 線。 41. 一種半導體積體電路裝置的製造方法，其特徵為具有下 述步驟： (a) 正型光阻膜堆積步騾，其係堆積在半導體基板上； (b) 第光罩圖案曝光步驟，其係在上述正型光阻膜上 曝光； (c) 第一光罩圖案曝光步騾，其係在上述正型光阻膜上 與上述第一光罩圖案重複曝光； (d) 正型光阻膜構成之光阻圖案的形成步騾，其係於上 述（b)，（ c )步驟後，藉由對上述正型光阻膜實施顯像處 理’在上述半導體基板上形成；及 (e) 孔圖案的複製步驟，其係將上述光阻圖案作為光罩 藉由對上述半導體基板實施餘刻處理，在上述半導體 基板的絕緣膜上複製， 且上述第一光罩圖案具有複製上述孔圖案之第一孔圖 案的圖案， 上述苐—光罩圖案具有規則性配置的數個組件單元， 上述數個組件單元分別具有移相器，其係配置在，複 製上述孔圖案之第二孔圖案的圖案，於第一方向軸上配 置中心的兩個主透光圖案、複製上述孔圖案之第二孔圖 案的圖案，在對上述第一方向垂直交叉之第二方向軸上 -11 - O:\72\72292-910918.D〇a 本紙張尺度適用中國國家標準(CNS) A4规格(210 X 297公釐) 511170 A8 B8 C8
    ISJG JL T ，未配置在上述第二方向軸上，將上述第二方向軸： 中心線對稱配置的兩個輔助透光圖案、及上 案及輔助透光W案其中之—上，使穿透光產生相位差。 42.如中請專利範圍第41項之半導體積體電路裝置的製造j 法， 裝 其中上述第一光罩圖案具有移相器，其係配置在複製 上述第一孔圖案的數個透光圖案、配置在上述數個透光 圖案間的遮光圖案、及夾住上述遮光圖案，彼此鄰接之 上述透光圖案其中之一上，使穿透光產生相位差。 訂 線 -12- O:\72\72292-910918.DOC\ 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
TW090116489A 2000-07-14 2001-07-05 Manufacturing method of semiconductor integrated circuit device TW511170B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000215093A JP4145003B2 (ja) 2000-07-14 2000-07-14 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
TW511170B true TW511170B (en) 2002-11-21

Family

ID=18710572

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090116489A TW511170B (en) 2000-07-14 2001-07-05 Manufacturing method of semiconductor integrated circuit device

Country Status (4)

Country Link
US (2) US6632744B2 (zh)
JP (1) JP4145003B2 (zh)
KR (1) KR100726906B1 (zh)
TW (1) TW511170B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4145003B2 (ja) * 2000-07-14 2008-09-03 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6670646B2 (en) * 2002-02-11 2003-12-30 Infineon Technologies Ag Mask and method for patterning a semiconductor wafer
US7107573B2 (en) 2002-04-23 2006-09-12 Canon Kabushiki Kaisha Method for setting mask pattern and illumination condition
KR100446306B1 (ko) * 2002-08-28 2004-09-01 삼성전자주식회사 고집적 회로 소자 제조용 마스크, 그 레이아웃 생성 방법,그 제조 방법 및 이를 이용한 고집적 회로 소자 제조 방법
US6821689B2 (en) * 2002-09-16 2004-11-23 Numerical Technologies Using second exposure to assist a PSM exposure in printing a tight space adjacent to large feature
KR100604814B1 (ko) * 2002-11-11 2006-07-28 삼성전자주식회사 위상 에지 위상 반전 마스크 및 그 제조방법
JP3951231B2 (ja) 2002-12-03 2007-08-01 オムロン株式会社 安全走行情報仲介システムおよびそれに用いる安全走行情報仲介装置と安全走行情報の確認方法
TWI335615B (en) * 2002-12-27 2011-01-01 Hynix Semiconductor Inc Method for fabricating semiconductor device using arf photolithography capable of protecting tapered profile of hard mask
JP4886169B2 (ja) * 2003-02-21 2012-02-29 キヤノン株式会社 マスク及びその設計方法、露光方法、並びに、デバイス製造方法
EP1597631B1 (en) * 2003-02-27 2009-07-22 The University of Hong Kong Multiple exposure method for circuit performance improvement and maskset
JP2004363241A (ja) * 2003-06-03 2004-12-24 Advanced Lcd Technologies Development Center Co Ltd 結晶化半導体層の形成方法及び形成装置ならびに半導体装置の製造方法
KR100577610B1 (ko) * 2003-07-15 2006-05-10 삼성전자주식회사 반도체 장치, 반도체 장치의 제조 방법 및 에스램 장치,에스램 장치 제조 방법.
KR100532458B1 (ko) * 2003-08-16 2005-12-01 삼성전자주식회사 마스크 및 포토리소그래피 친화성을 가지며 전기적 특성이향상된 반도체 메모리 소자
JP2005129688A (ja) * 2003-10-23 2005-05-19 Hitachi Ltd 半導体装置の製造方法
KR100576832B1 (ko) 2004-11-05 2006-05-10 삼성전자주식회사 비대칭 패턴들을 위한 포토 공정의 수행방법들 및 그를이용한 반도체 장치의 형성방법들
DE102005002529B4 (de) * 2005-01-14 2008-12-04 Qimonda Ag Verfahren zum Erzeugen eines Abbildungsfehler vermeidenden Maskenlayouts für eine Maske
DE102005003183B4 (de) * 2005-01-19 2011-06-16 Qimonda Ag Verfahren zur Herstellung von Halbleiterstrukturen auf einem Wafer
KR100652406B1 (ko) 2005-04-01 2006-12-01 삼성전자주식회사 마스크 레이아웃 및 이를 이용한 콘택패드의 형성방법
JP4921723B2 (ja) * 2005-04-18 2012-04-25 株式会社東芝 半導体装置の製造方法
KR100753049B1 (ko) * 2005-11-28 2007-08-30 주식회사 하이닉스반도체 반도체소자의 스토리지노드콘택플러그 형성 방법
US20070244249A1 (en) * 2006-04-06 2007-10-18 General Electric Company Two-part translucent silicone rubber-forming composition
JP4352068B2 (ja) * 2006-09-08 2009-10-28 株式会社東芝 露光方法及び半導体装置の製造方法
US7704875B1 (en) * 2007-02-05 2010-04-27 Marvell International Ltd. High-density contact holes
US7947412B2 (en) 2007-03-29 2011-05-24 Micron Technology, Inc. Reduced lens heating methods, apparatus, and systems
JP2008277318A (ja) * 2007-04-25 2008-11-13 Elpida Memory Inc パターン形成方法
US8293546B2 (en) * 2008-06-17 2012-10-23 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with sub-geometry removal and method of manufacture thereof
KR20100055731A (ko) * 2008-11-18 2010-05-27 삼성전자주식회사 레티클 및 반도체 소자의 형성 방법
KR101068327B1 (ko) * 2008-12-19 2011-09-28 주식회사 하이닉스반도체 노광마스크 및 이를 이용한 반도체소자의 형성방법
KR101095680B1 (ko) * 2008-12-26 2011-12-19 주식회사 하이닉스반도체 후면 위상 격자 마스크 및 그 제조 방법
KR101129026B1 (ko) * 2009-06-29 2012-03-23 주식회사 하이닉스반도체 라인 형태의 패턴형성을 위한 포토마스크 및 이를 이용한 패턴형성방법
US8575020B2 (en) * 2011-03-02 2013-11-05 Texas Instruments Incorporated Pattern-split decomposition strategy for double-patterned lithography process
US8461038B2 (en) * 2011-03-02 2013-06-11 Texas Instruments Incorporated Two-track cross-connects in double-patterned metal layers using a forbidden zone
US8372743B2 (en) * 2011-03-02 2013-02-12 Texas Instruments Incorporated Hybrid pitch-split pattern-split lithography process
JP2012234057A (ja) * 2011-05-02 2012-11-29 Elpida Memory Inc フォトマスクおよび半導体装置
JP5821490B2 (ja) * 2011-10-04 2015-11-24 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5656905B2 (ja) * 2012-04-06 2015-01-21 キヤノン株式会社 決定方法、プログラム及び情報処理装置
US9431250B2 (en) 2014-03-06 2016-08-30 International Business Machines Corporation Deep well implant using blocking mask
KR102280471B1 (ko) 2015-07-20 2021-07-22 삼성전자주식회사 액티브 패턴들 형성 방법, 액티브 패턴 어레이, 및 반도체 장치 제조 방법
KR102400320B1 (ko) * 2016-03-03 2022-05-20 삼성전자주식회사 포토마스크 레이아웃, 미세 패턴 형성 방법 및 반도체 장치의 제조 방법
CN112366203B (zh) * 2020-10-23 2023-01-03 福建省晋华集成电路有限公司 图案布局以及其形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3179520B2 (ja) 1991-07-11 2001-06-25 株式会社日立製作所 半導体装置の製造方法
JPH06123963A (ja) 1992-08-31 1994-05-06 Sony Corp 露光マスク及び露光方法
JP2590680B2 (ja) 1993-04-06 1997-03-12 日本電気株式会社 補助パターン型位相シフトマスク
JPH08297359A (ja) 1995-02-27 1996-11-12 Hitachi Ltd 位相シフトマスクの製造方法および半導体集積回路装置の製造方法
JPH08289591A (ja) 1995-04-14 1996-11-01 Toray Eng Co Ltd 駆動制御ユニット
JPH0922512A (ja) * 1995-07-05 1997-01-21 Sony Corp 複合型薄膜磁気ヘッド及びその製造方法
US5750441A (en) * 1996-05-20 1998-05-12 Micron Technology, Inc. Mask having a tapered profile used during the formation of a semiconductor device
US6063656A (en) * 1997-04-18 2000-05-16 Micron Technology, Inc. Cell capacitors, memory cells, memory arrays, and method of fabrication
JPH1113509A (ja) * 1997-06-24 1999-01-19 Kubota Corp 傾斜型エンジン
TW365654B (en) * 1997-07-01 1999-08-01 Matsushita Electronics Corp Electronic device phase shift mask and method using the same
JPH1184625A (ja) 1997-07-07 1999-03-26 Matsushita Electron Corp 半導体装置製造用マスクおよび半導体装置の製造方法
JP4145003B2 (ja) * 2000-07-14 2008-09-03 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
KR20020007201A (ko) 2002-01-26
JP2002031884A (ja) 2002-01-31
US20020006734A1 (en) 2002-01-17
KR100726906B1 (ko) 2007-06-11
US7001712B2 (en) 2006-02-21
US20040110095A1 (en) 2004-06-10
US6632744B2 (en) 2003-10-14
JP4145003B2 (ja) 2008-09-03

Similar Documents

Publication Publication Date Title
TW511170B (en) Manufacturing method of semiconductor integrated circuit device
TW558756B (en) Method for manufacturing semiconductor integrated circuit device and semiconductor integrated circuit device
TWI232511B (en) Fabrication method of semiconductor integrated circuit device
TW480608B (en) Method for manufacturing semiconductor integrated circuit device
US7648885B2 (en) Method for forming misalignment inspection mark and method for manufacturing semiconductor device
US6072242A (en) Contact structure of semiconductor memory device for reducing contact related defect and contact resistance and method for forming the same
US5837426A (en) Photolithographic process for mask programming of read-only memory devices
JP2000019710A (ja) 半導体集積回路装置の製造方法
JP2001203139A (ja) 半導体装置の製造方法
CN101452858A (zh) 薄膜晶体管的制造方法和使用了网目调型掩模的曝光方法
JP2001250756A (ja) 半導体集積回路装置の製造方法
JP2001201844A (ja) 半導体集積回路装置の製造方法およびフォトマスクの製造方法
US20240027890A1 (en) Reflective mask and method of designing anti-reflection pattern of the same
JPH07135259A (ja) 半導体装置とその製造方法
JP2001267208A (ja) 半導体装置の製造方法
JPH04278951A (ja) 半導体装置製造用マスク及び半導体装置の製造方法
JP2006313879A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、集積回路、および液晶表示装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees