TW505962B - Process for cutting out a block of material and formation of a thin film - Google Patents

Process for cutting out a block of material and formation of a thin film Download PDF

Info

Publication number
TW505962B
TW505962B TW090116949A TW90116949A TW505962B TW 505962 B TW505962 B TW 505962B TW 090116949 A TW090116949 A TW 090116949A TW 90116949 A TW90116949 A TW 90116949A TW 505962 B TW505962 B TW 505962B
Authority
TW
Taiwan
Prior art keywords
block
separation
scope
stage
initiator
Prior art date
Application number
TW090116949A
Other languages
English (en)
Inventor
Bernard Aspar
Chrystelle Lagache
Original Assignee
Commissariat Energie Atomique
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat Energie Atomique filed Critical Commissariat Energie Atomique
Application granted granted Critical
Publication of TW505962B publication Critical patent/TW505962B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/0038—Processes for creating layers of materials not provided for in groups B81C1/00357 - B81C1/00373
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
    • B81C2201/0192—Transfer of a layer from a carrier wafer to a device wafer by cleaving the carrier wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1153—Temperature change for delamination [e.g., heating during delaminating, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1153—Temperature change for delamination [e.g., heating during delaminating, etc.]
    • Y10T156/1158—Electromagnetic radiation applied to work for delamination [e.g., microwave, uv, ir, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y10T156/1179—Gripping and pulling work apart during delaminating with poking during delaminating [e.g., jabbing, etc.]
    • Y10T156/1184—Piercing layer during delaminating [e.g., cutting, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1911—Heating or cooling delaminating means [e.g., melting means, freezing means, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1961—Severing delaminating means [e.g., chisel, etc.]
    • Y10T156/1967—Cutting delaminating means

Description

505962 五、發明說明（〗） 技魔ill貝域 本發明一般係有關於一種用於切割材料塊的方法。 特定言之，此方法係可執行用在薄膜形成技術上。 薄膜（自支撐的或與支撐基板為一整體）在微電子學、 光電子學以及微機械的領域上係被廣泛地使用。因此本發 明係可應用在該等領域，特別是用於生產組件或是積體電 路。
IjgJ支藝的説明 如上所述’薄膜的用途日益廣泛地用在其之操作或 製造方法需要特別之物理及電氣特性的組件上。 薄膜之厚度通常介於數奈米與數微米之間。例如， 為了成本或是與其他所使用之材料的相容性的緣故，薄膜 係可排除所使用的材料需在厚基板形式下使用。 材料之相容性係造成了薄膜直接形成在其最終所使 用之支撐基板的障礙。已發展出數種的方法，用以將所有 溥膜中之第一薄膜形成在來源基板上，接著將該薄膜轉移 至目標基板。 該等方法以及有關於薄膜之製造與傳送的其他技術 係於專利文件【1】、【2】、【3】、【4】、【5】、【6】及【7】 中加以說明，其之完整的參考資料係可見於本說明書之末 尾。 特定言之，專利文件【1】係說明於材料平板中藉由 離子注入術形成一脆化區的可能性，為了將表面薄膜於此 脆化區位置自平板中脫離。
五、發明說明（2) 係可引致薄膜自來源基板中分離，或是至少借助利 用一些機械或熱應力。特定言之，薄膜之切割係需要熱及 /或機械形式之能量預算，其主要係與注入的核素之劑量 結合用以形成脆化區。 用於切割及轉移薄膜所運用的技術（如以上引用之專 利文件中所說明）會產生一些困難性。例如，所使用具有 兩熱膨脹係數的特定材料在過高的溫度下無法配合熱處 理。對於特定的基板而言，無論是保護薄膜抑或是節約的 理由’亦係有需要對注入之核素的劑量加以限制。 再者’施加機械力用於將來源基板自薄膜中分開， 諸如於上述參考文件【7】中所說明，同時係可減少用於 破裂的熱預算，特別是在具有不同之膨脹係數材料接觸的 狀況下。然而，在來源基板及/或目標支撐基板上所作之 機械方面的努力並非總是合適的’特別是在所使用之材料 係為易碎的，或是在分裂區藉由離子注入術的狀況下並不 足以脆化時。 最後’以上所說明之薄膜分離與轉移的技術包含了 一些限制與折衷辦法。特定言之，該等限制係由所使用構 成來源基板、薄膜及目標支撐基板的材料類型所造成。 發明之概要說明 本發明之目標在於提出一種切割的方法，特定言之， 係可構成並轉移薄膜而無上述之諸多限制。 本發明之進一步的目標在於提出一種切割的方法， 係能夠以減少的能量預算（特定言之係為一減少的熱預算） 五、發明說明（3) 來執行。 本發明之另一目標在於提出一種節約的方法（其中最 後注入不純物係所欲用以形成脆化區）係可以減少的劑量 完成。 為達該等目標，本發明之方法更精確的目標在於切 割材料塊，其係包括以下的階段： (a )在材料塊中形成埋藏區，藉由至少一離子引入 的階段加以脆化，埋藏區定出材料塊之至少一表面部分， (b)藉由使用分離之第一方法於至少一分離引發劑 之脆化區的位置形成，該等方法係可由以下加以選擇：嵌 入一工具、注射一種流體、熱處理及/或注入離子（係與前 階段中所引入之離子的本質不同）及 (c )在材料塊之表面部分的脆化區位置自其餘之部 分（所謂的質量部分）分離，藉由使用第二方法自分離引發 劑分離，該方法係與第一分離方法不同，係可由以下加以 選擇·熱處理及/或施加機械力作用在表面部分與脆化區 之間。 分離引發劑係可置於材料塊之所有的部分或是周圍 的部分上，及/或置於材料塊之局部的内部區域上，其係 可擴散進入脆化區中。 本發明所依據的事實是藉由在實際分離之前形成一 分離引發劑，係能夠顯著地減少用於提供材料塊（無論是 熱起源及/或是機械起源）實行切割處理所需之全部的能 量0 505962 五、發明說明（4) 對於分離有利的機械應力係可自材料塊的外部施 加，或是存在於材料塊中之内部應力。 儘管較佳地依所顯示之順序依次地完成所示之階 =但是至少對於特定之應用而言係可伴隨地完成階段a 與b。再者，階段1)與(；亦可伴隨地完成。 根據特別的意欲製造薄膜的實施方法，係可形成一 脆化區緊密地平行於材料塊之一緊密的平面而延伸:用以 在區塊中定出-表面薄膜形式的一表面的部分。 ，藉由緊密的平面，應瞭解的是-平面之中間平面係 為平的但可包含表面微細敵度，敏度值範圍係由幾十分之 -奈米至數百奈米。發明者顯示注入涵蓋表面帶有微細皺 度，例如係以10奈米之均方根（RMS)值，而不致干擾脆化 機構以及接續的破裂。此事實係為令人關注的是由於此敏 度係為在薄膜之自由面轉移之後的皺度大小。因此在該等 狀況中，係可將相同之基板再循環數次而不需依靠將表面 抛光。 有利的是脆化埋藏區係可藉由注入術而構成。 ，例如，包含氣體核素之注入術係能夠在材料塊中形 成微細空腔之薄膜。此薄膜定出待切割的表面部分並使材 料塊局部地脆化。 藉由一瞭解之元素的氣體核素諸如，例如於其之原 子形式（例如，H)、分子形式（例如，d、離子形式中（例 如，H+、H/)、同位素的形式（例如，重氫）、或是其之同 位素與離子的形式的氫或是稀有氣體。 505962
五、發明說明（5) 再者，藉由注入（一種使用任何技術的方法）用於將上 述核素引入材料塊中，諸如撞擊及擴散等。該等技術係可 分開地實施，或是結合數種技術一起實施。 關於注入技術的說明，係可參考上述所引用的專利 文件。但是’歸功於分離引發劑之形成，根據本發明，所 注入用以形成脆化區之核素的劑量係可減少。所減少的劑 量係可降低薄膜或是切割部分表面狀態的干擾度，因而可 控制皺度。 根據本發明之一特定的具體實施例，局部地以投以 過量劑量方式完成注入用以形成分離引發劑，第一分離方 法因而與過量劑量相配合。 高劑量注入係僅發生在材料塊的一小部分中，此種 可能性係令人關注的。此外，如上所示係可利用更低之劑 量用以形成脆化區。 分離引發劑係可形成於相同的平面上，如同脆化區 之一延長的部分。與脆化區之平面相比較引發劑係在另一 平面完成起始作用，引發劑之延長部分與脆化區重新接 合0 保持數種用於形成分離引發劑的 %!月b Ί王 根據第一可能性，分離引發劑係可藉由核素之離子 注入術而職，係與保留供形成脆化區所用之核素不同。 根據另-可能性，藉由將一工具嵌入材料塊中而形 成分離引發劑。第-分離方法因而與嵌人之卫具相配合。 根據另一可能性’藉由在材料塊上局部注射一流體
五、發明說明（6) 而形成分離引發劑 合0 第一分離方法因而與注射之流體相配 根據進―步的可能性，藉由在材料塊之局部的熱處 而开/成分離引發劑。第一分離方法因而與局部的熱 相配合。 應用本發明之方法形成薄膜，視其之厚度而定在分 、w又c之則（甚或是在階之前）係可有利地以加強材製 成為-整體。加強材係可根據任何的沈積技術，沈積在材 :θ表面與待切割之薄膜接觸。同時係可藉由分子附著 或疋错由黏結劑（黏著劑）膠合的方式與薄膜整體地製成。 另—#面’ #薄膜或是待切割部分係足夠厚或是材 料具足夠堅硬不致撕裂時，並不必需具備加強材。於本文 之剩餘部分，具厚度或在分離時具由足夠之剛性不致撕裂 之部份或一薄層，係被稱為一，，自支撐的，，部分或是薄 層。 本發明之其他的特性與優點係可藉由以下之說明參 考附加之圖式將變得更加清楚。該等說明僅係用於說明而 非限定之目的。 邏式之簡要說明 第1Α至1D圖係為一基板的概略橫戴面視圖，並圖示 根據本發明相符合之方法用於切割一薄膜（以一加強材支 撐）的階段。 第2Α至2C圖係為一基板的概略橫截面視圖，並圖示 根據本發明相符合之方法用於切割一自支撐的薄膜的階 505962 五、發明說明（7) 段0 第3A至3D圖係為一基板的概略橫截面視圖’並說明 根據本發明相符合之方法用於切割一薄膜（以一加強材支 撐）的階段，以及構成相對於藉由第1A至1D圖所說明之方 法的變體。 fcg之具體實施例的詳細說明 在下列說明中，於不同的圖式中相同、類似或是等 同的元件係標示以相同的參考數字，以便在具體實施例之 間易於參考。 再者，應指出的是不同的圖式以及圖式中之不同的 元件，為了增加圖式的可讀性並非以均一的比例表示。 第1A圖係顯示基板10係可由諸如前述說明提及之均 質或非均質的材料塊所組成。例如，此材料塊係可為鑄塊 或是半導體板，或是壓電或磁電材料。其係可預先（或不 需）加以處理。例如，在材料塊為半導體板（處理或是未處 理過）的狀況下係為一矽基板。 例如，在100 keV的能量下以7.1〇i6HVcm2大小的劑量 注入氫離子，係可於基板中形成脆化區12。該區沿著平行 於基板表面的平面穿經已注入之不純物而延伸。於圖式所 顯示之實例中，不純物係經由基板18之一平面（在以下的 本文中係被稱為表面）而注入。於基板1〇中，跪化區定出 一表面的薄膜14以及一質量部分16。 第1B圖係顯示薄膜14之表面安裝在第二基板2〇(被稱 為目標基板並可構成用於薄膜之加強材）上。例如，其係 10 五、發明說明（8) 可為炫石夕石（通常稱為石英）。 薄膜層14與基板2〇結合係可藉由分子附著的方式直 接地元成’或疋如第1χ各圖中所示藉著將至少一中間材料 層22放置於薄膜及/或基板之上。於後者的狀況下，所選 用之中間層22係可促進分子的附著（例如，二氧化矽）抑或 疋產生黏著膠合（例如，黏著劑層）。 在介於二待裝配之基板的二平面之間直接分子附著 的狀況下，基板接受，例如，化學清潔處理意欲使待裝配 之平面為親水性的。在使待裝配之基板的平面接觸之後， 基板係可接受第一熱處理意欲強化附著力。該處理係在3〇〇 C之溫度大小的熱預算下持續2小時來完成。 第1C圖中係顯示在基板1〇中形成一分離引發劑3〇。 分離引發劑30係自基板10之外部表面32(於此圖中係為一 橫向表面）向上延伸至脆化區12。藉由不同的方法引致分 離引發劑，在本圖中係以數字34的箭號形式作象徵性的表 不。該等方法係可包含注射水或另一種流體，或是在脆化 區之位置嵌入一種工具（諸如一刀片）。 根據另一種可能性，分離引發劑係可藉由離子注入 術以超過劑量的方式加以引致，將範圍限制在基板之邊 緣。圖中係以參考數字36顯示該一範圍。 明顯地，在基板的其他範圍中（諸如中央區域）係可造 成超過劑量。 於此狀況下，在相同的注入階段注入係可形成分離 引發劑同時形成脆化區。參考以上之數字的實例，範圍36
五、發明說明（9) 505962 係為過度注入，例如劑量係為9.1〇16H+/cm2。 根據進一步的可能性，分離引發劑係可藉由將基板局 部地過熱處理加以引致（例如，借助雷射或是局部的熱源）。 在此應注意的是名詞，，分離引發劑”係意謂著(在本說 明之架構之内）已經開始分離的一範圍，或是一範圍（特別 是脆的）其中分離係在實際分離之較後的階段開始。 虛線箭號34a係顯示形成複數個分離引發劑的可能性。 第1D圖係顯示薄膜14與基板之質量部分16分離的最 後階段。分離係可藉施以機械力（係以壓力的形式）、剪切 或剝皮之牽引力、及/或熱處理而加以輔助。如一實例， 於上述之狀況中，係可在350°C的溫度下執行熱處理數分 鐘以達成完整的分離。用於達成配件分離的熱預算需考量 到先刖已完成的熱處理諸如，例如，增加基板間之附著的 熱處理。於每一狀況下，由於使用分離引發劑而減少該等 熱預算。 最後，獲得以目標基板20所構成並於其之表面帶有 薄獏14的一種構造。 第一基板的質量部分16係可再使用於另一薄膜之後 的切割。其亦有可能作為目標基板用於支撐另一材料之另 一薄膜。 就第1A至1D圖中所說明的方法而言，例如，亦可獲 得其他的構造，包含在一矽基板上的非半導體材料（諸如 LiNb〇3、LiTa〇3或是SrTi〇3卜同時能夠轉移在矽或是在 其他III-V半導體上的半導體原料III-V層。同時可執行該 12 jvjyoz 五、發明說明（10) 方法用以獲得位在絕緣體上之邦01)型式的基板。 以下係為方法參數的一實例其係可保留用以製造位 在絕緣體上之石夕（SOI)型式的支樓體/Ρ13。 於第一階段的同時係可以在一表面氧化之矽的標準 平板中’在100 kev的能量下以7 1〇uH+/cm2大小的劑量注 入乳離子而完成。該離子注人術使其可定出以一脆化區所 限疋的薄膜。脆化區之周圍的局部過度劑量係為 9· 10 H+/cnr。在引發劑位在平板邊緣的狀況下過度劑量 係可沿著距平板邊緣丨至2公分的長度形成發明中所意涵的 分離引發劑。將平板安裝在另一矽平板上氧化層係附著其 上之後’進行熱分離處理。可見到的是在35〇〇c的溫度下 進行4小時的處理，係可達成自引發劑擴散至整個脆化區 之分離。 在缺少分離引發劑的狀況下，亦應可引致分離。但 是於此狀況下，在350°C的溫度下進行11小時的熱處理係 為所需的。利用本發明顯示顯著地減少施加在基板上的熱 預算。 第2 A圖係與第1A圖相同，係顯示本發明施行之第二 可能性的第一階段。因此可參考上述關於此圖式的說明。 第2B圖係圖示一分離引發劑3〇的形成。可見到的是 所使用的引發劑30係接近跪化區12的位置，並且薄膜14的 表面18係不受約束地脫離。 第2C圖係顯示分離的最後階段，其係可被引致不需 將薄獏14配以加強材。該等方法係特別適於形成自支撐的 13 505962 五、發明說明（11) 薄膜。 第3 A至3D圖係顯示施用方法的另一可能性。第3八及 3B圖係與第1A及1B圖相同，因而無需再次說明。 第3C圖（圖示分離引發劑的形成）係顯示分離的方法34 可施用在脆化區12位置外之別的位置。在第3C圖的實例 中，將一工具（諸如一刀片）嵌入在介於第一基板1〇與目標 基板2 0之間之界面位置之構造的橫向側3 2。例如，當有中 間層22存在時該工具係嵌入在中間層22的位置。由於薄膜 之厚度係相對地纖細，例如低於或數微米的大小，亦即在 第一基板20中低厚度的區域係脆化的，分離引發劑經由薄 層散佈與脆化區12再結合。 第3D圖係圖示最後的分離，在脆化區之後係自引發 劑30散佈涵蓋於薄膜之整個表面。 如上所述，分離引發劑之存在係可減少最後階段的 熱預算，及/或減少脆化區之注入劑量。藉由運用此二參 數，因而可控制質量部分16的皺度以及，尤其是薄膜14。 專利文侔的引用 【1】 FR-A-2681472 / US-A-5374564 【2】 FR-A-2773261 【3】 FR-A-2748851 【4】 FR-A-9909007 【5】 US-A-5994207 【6】 EP-A-0925888 FR-A-2748851 14 505962 五、發明說明（12) 元件標號對照 10...第一基板 22...材料層/中間層 12...脆化區 30…分離引發劑 14…表面的薄膜 32…外部表面/橫向側 16…質量部分 34...方法 18...基板 34a...箭號 20··.第二基板/目標基板 36…範圍 15

Claims (1)

  1. 505962 A8 B8 C8 D8 1. 經濟部智慧財產局員二消費合作社巧
    六、申請專利廣：· ... .>·.·! \ 、. / L.‘. \ 一種聋用於切割材并 x 、·、-叫"、I 〜I曰 丁入· (a) 在碎γ斗塊中形成埋藏區,藉由至少一離子 引入的階段加以脆化，埋藏區定出材料塊之至少一表 面部分（14)， (b) 藉由使用分離之第一方法於至少一分離引發劑 (3〇, 36)之脆化區的位置形成，該等方法係可由以下 加以選擇：嵌入一工具、注射一種流體 '熱處理及/或 /主入離子核素之離子（係與前階段中所引入之離子的本 質不同）及 (C)在材料塊之表面部分（14)的脆化區位置自其餘 之部分（16)(所謂的質量部分）分離，藉由使用第二方法 自分離引發劑（30，36)分離，該方法係與第一分離方 法不同，係可由以下加以選擇：熱處理及/或施加機械 力作用在表面部分與脆化區之間。 …如申明專利範圍第丨項之方法，其中該分離引發劑係可 形成涵蓋材料塊之所有的部分或是周圍的部分，及/或 形成在材料塊之局部的内部區域上。 3.如申請專利範圍第旧之方法，其中該一脆化區緊密地 平行於材料塊之一緊密的平面而延伸，用以在區塊中 疋出一表面薄膜形式的一表面的部分。 (如申請專利範圍第！項之方法，其中該階段係為相 伴隨的。 5·如申請專利範圍第！項之方法，其中該階段_係為相 伴隨的。 ΓΙΓ — ^---Μ--------^---------線 (請先閱讀背面之注意事項再填寫本頁)
    3 g (CNS)A4 (210 x 29?ii 16 A8 B8 C8 D8
    申請專利範圍 6·如申請專利範圍第丨項之 Θ 共甲局部地以投以過| 篁方式完成注人用以形成分離引發劑（36)。 7·如申請專利範圍第旧之方法，其中階段_間可 料塊的外部施域賴力，及/或是存在於材料塊中之 内部應力。 8.如申請專利範圍第3項之方法，其中在步驟^前將表 面薄膜與加強材接觸。 9·如申請專利範圍第8項之方法，其中形成在該加強材上 之至少一材料層係沈積在表面薄膜上。 10·如u利‘犯圍第8項之方法，纟中該表面薄膜係可藉 由膠合或疋分子接觸附著的方式與加強材構成為整 "·如申請專利範圍第1項之方法，其中在階段c之後，材 料塊的質量部分（16)係可再使用，用於切割一新的薄 膜。 12.如申請專利範圍第1項之方法其中在階段c之後，材 料塊的質量部分（16)係可再使用作為用於另一材料塊 的表面部分的加強材。 !l!fle I I ! !曹 I t II 窗 11 — 11 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧时產局§、工消f合作让印說 297公釐） 夂纸張泛复適用由國國家標進（CNS)A4規格（210 17
TW090116949A 2000-07-12 2001-07-11 Process for cutting out a block of material and formation of a thin film TW505962B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0009129A FR2811807B1 (fr) 2000-07-12 2000-07-12 Procede de decoupage d'un bloc de materiau et de formation d'un film mince

Publications (1)

Publication Number Publication Date
TW505962B true TW505962B (en) 2002-10-11

Family

ID=8852419

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090116949A TW505962B (en) 2000-07-12 2001-07-11 Process for cutting out a block of material and formation of a thin film

Country Status (11)

Country Link
US (2) US7029548B2 (zh)
EP (1) EP1299905B1 (zh)
JP (2) JP5111713B2 (zh)
KR (1) KR100854799B1 (zh)
AT (1) ATE392711T1 (zh)
AU (1) AU2001276432A1 (zh)
DE (1) DE60133649T2 (zh)
FR (1) FR2811807B1 (zh)
MY (1) MY137543A (zh)
TW (1) TW505962B (zh)
WO (1) WO2002005344A1 (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
KR100467837B1 (ko) * 2002-05-17 2005-01-24 주식회사 실트론 에스오아이 웨이퍼 제조방법
FR2842647B1 (fr) * 2002-07-17 2004-09-17 Soitec Silicon On Insulator Procede de transfert de couche
FR2845518B1 (fr) * 2002-10-07 2005-10-14 Commissariat Energie Atomique Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur
JP2004140267A (ja) 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
FR2847076B1 (fr) * 2002-11-07 2005-02-18 Soitec Silicon On Insulator Procede de detachement d'une couche mince a temperature moderee apres co-implantation
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2850390B1 (fr) 2003-01-24 2006-07-14 Soitec Silicon On Insulator Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite
EP1586115B1 (en) * 2003-01-24 2008-05-28 S.O.I.Tec Silicon on Insulator Technologies A layer transfer method
US7122095B2 (en) 2003-03-14 2006-10-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for forming an assembly for transfer of a useful layer
WO2004101747A2 (en) * 2003-05-07 2004-11-25 The General Hospital Corporation Identification and use of gpr54 and its ligands for reproductive disorders and contraception
FR2856844B1 (fr) * 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
KR20060033809A (ko) * 2003-08-04 2006-04-19 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 반도체 층 분리방법
FR2858715B1 (fr) * 2003-08-04 2005-12-30 Soitec Silicon On Insulator Procede de detachement de couche de semiconducteur
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
JP4879737B2 (ja) * 2004-01-29 2012-02-22 ソワテク 半導体層の分離方法
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) * 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
JP4781082B2 (ja) * 2005-10-24 2011-09-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2007173354A (ja) * 2005-12-20 2007-07-05 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法
US8293619B2 (en) * 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
FR2925221B1 (fr) * 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
TWI451534B (zh) * 2008-10-30 2014-09-01 Corning Inc 使用定向剝離作用製造絕緣體上半導體結構之方法及裝置
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
KR101145074B1 (ko) * 2010-07-02 2012-05-11 이상윤 반도체 기판의 제조 방법 및 이를 이용한 반도체 장치의 제조 방법
US8196546B1 (en) * 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US9257339B2 (en) * 2012-05-04 2016-02-09 Silicon Genesis Corporation Techniques for forming optoelectronic devices
WO2014020387A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices
JP5821828B2 (ja) 2012-11-21 2015-11-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
CN106601663B (zh) * 2015-10-20 2019-05-31 上海新昇半导体科技有限公司 Soi衬底及其制备方法
DE102016118268A1 (de) * 2016-09-27 2018-03-29 Infineon Technologies Ag Verfahren zum Bearbeiten eines einkristallinen Substrats und mikromechanische Struktur
FR3083004B1 (fr) * 2018-06-22 2021-01-15 Commissariat Energie Atomique Dispositif transducteur piezoelectrique et procede de realisation d'un tel dispositif

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028149A (en) * 1976-06-30 1977-06-07 Ibm Corporation Process for forming monocrystalline silicon carbide on silicon substrates
DE2849184A1 (de) * 1978-11-13 1980-05-22 Bbc Brown Boveri & Cie Verfahren zur herstellung eines scheibenfoermigen silizium-halbleiterbauelementes mit negativer anschraegung
CN1018844B (zh) * 1990-06-02 1992-10-28 中国科学院兰州化学物理研究所 防锈干膜润滑剂
US5300788A (en) * 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
US5400458A (en) * 1993-03-31 1995-03-28 Minnesota Mining And Manufacturing Company Brush segment for industrial brushes
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3352340B2 (ja) * 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
FR2744285B1 (fr) * 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR2747506B1 (fr) * 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2748850B1 (fr) * 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
JP3257624B2 (ja) * 1996-11-15 2002-02-18 キヤノン株式会社 半導体部材の製造方法
KR100232886B1 (ko) * 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
FR2756847B1 (fr) * 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique
JP3667079B2 (ja) * 1997-03-26 2005-07-06 キヤノン株式会社 薄膜の形成方法
EP0995227A4 (en) * 1997-05-12 2000-07-05 Silicon Genesis Corp CONTROLLED CLEAVAGE PROCESS
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1145862A (ja) * 1997-07-24 1999-02-16 Denso Corp 半導体基板の製造方法
US6103599A (en) * 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
FR2767416B1 (fr) * 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
US5920764A (en) * 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
SG70141A1 (en) 1997-12-26 2000-01-25 Canon Kk Sample separating apparatus and method and substrate manufacturing method
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
TW437078B (en) * 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JP3031904B2 (ja) * 1998-02-18 2000-04-10 キヤノン株式会社 複合部材とその分離方法、及びそれを利用した半導体基体の製造方法
JP3932369B2 (ja) * 1998-04-09 2007-06-20 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
US5909627A (en) * 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2000068172A (ja) * 1998-08-26 2000-03-03 Canon Inc 試料の分離装置及び分離方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
FR2784795B1 (fr) * 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
WO2000063965A1 (en) 1999-04-21 2000-10-26 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
FR2796491B1 (fr) 1999-07-12 2001-08-31 Commissariat Energie Atomique Procede de decollement de deux elements et dispositif pour sa mise en oeuvre
US6263941B1 (en) * 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
KR100742790B1 (ko) * 2000-04-14 2007-07-25 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 특히 반도체 재료(들)로 제조된 기판 또는 잉곳에서 적어도 하나의 박층을 절단하는 방법 및 장치
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
US6600173B2 (en) * 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
FR2818010B1 (fr) * 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
FR2823373B1 (fr) * 2001-04-10 2005-02-04 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
US6759282B2 (en) * 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
US6593212B1 (en) * 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
FR2834820B1 (fr) * 2002-01-16 2005-03-18 Procede de clivage de couches d'une tranche de materiau
US6607969B1 (en) * 2002-03-18 2003-08-19 The United States Of America As Represented By The Secretary Of The Navy Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques
US6767749B2 (en) * 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting

Also Published As

Publication number Publication date
KR20030015384A (ko) 2003-02-20
MY137543A (en) 2009-02-27
DE60133649D1 (de) 2008-05-29
EP1299905A1 (fr) 2003-04-09
JP5111713B2 (ja) 2013-01-09
KR100854799B1 (ko) 2008-08-27
DE60133649T2 (de) 2009-05-20
ATE392711T1 (de) 2008-05-15
JP2004503111A (ja) 2004-01-29
WO2002005344A1 (fr) 2002-01-17
EP1299905B1 (fr) 2008-04-16
JP2012160754A (ja) 2012-08-23
US7029548B2 (en) 2006-04-18
US20030234075A1 (en) 2003-12-25
US20060191627A1 (en) 2006-08-31
AU2001276432A1 (en) 2002-01-21
FR2811807A1 (fr) 2002-01-18
FR2811807B1 (fr) 2003-07-04

Similar Documents

Publication Publication Date Title
TW505962B (en) Process for cutting out a block of material and formation of a thin film
US7498234B2 (en) Method of producing a thin layer of semiconductor material
TW432468B (en) A method of manufacturing a thin film of solid material
JP5258146B2 (ja) 同時注入により基板内に脆性領域を生成する方法
KR100742240B1 (ko) 과깨짐 형성 단계를 포함하는 박막의 전달 방법
US7960248B2 (en) Method for transfer of a thin layer
JP4425631B2 (ja) 超小型構成部品を含む薄膜層を製造するための方法
KR100745700B1 (ko) 가압을 이용한 박막 제조방법
US7498245B2 (en) Embrittled substrate and method for making same
US6858517B2 (en) Methods of producing a heterogeneous semiconductor structure
JP2001508943A (ja) イオン打込ステップを備えるとともに、イオンから保護された領域を具備した、特に半導体膜からなる、薄膜を得るための方法
KR101526245B1 (ko) 임시 접합을 채용하는 반도체 구조를 제조하기 위한 방법
US7264996B2 (en) Method for separating wafers bonded together to form a stacked structure
US20070020895A1 (en) Method for production of a very thin layer with thinning by means of induced self-support
JP2011517103A (ja) 強誘電体基板を使用した転写方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent