KR20020010723A - 가압을 이용한 박막 제조방법 - Google Patents

가압을 이용한 박막 제조방법 Download PDF

Info

Publication number
KR20020010723A
KR20020010723A KR1020017016396A KR20017016396A KR20020010723A KR 20020010723 A KR20020010723 A KR 20020010723A KR 1020017016396 A KR1020017016396 A KR 1020017016396A KR 20017016396 A KR20017016396 A KR 20017016396A KR 20020010723 A KR20020010723 A KR 20020010723A
Authority
KR
South Korea
Prior art keywords
pressure
substrate
thin film
flat surface
flat
Prior art date
Application number
KR1020017016396A
Other languages
English (en)
Other versions
KR100745700B1 (ko
Inventor
아스빠르베흐나르
브뤼엘미셀
모리소위베르
Original Assignee
추후보정
꼼미사리아 아 레네르지 아토미끄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후보정, 꼼미사리아 아 레네르지 아토미끄 filed Critical 추후보정
Publication of KR20020010723A publication Critical patent/KR20020010723A/ko
Application granted granted Critical
Publication of KR100745700B1 publication Critical patent/KR100745700B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Abstract

본 발명은 고체 물질로 이루어지고 편평한 면(2)을 갖는 기판(1)으로부터 박막(6)을 제조하는 방법에 관계된 것으로서, 이 방법은 원하는 박막 두께에 해당하는 상기 편평한 면(2)으로부터의 깊이에 미세공동층(4)을 형성하기 위하여, 상기 미세공동층에서 상기 기판을 약화시키는 조건 하에 기상의 혼합물을 상기 기판(1)에 이온주입하는 단계, 및 상기 박막(6)을 상기 기판(1)의 잔여 부분으로부터 일부 또는 전부 분할하는 단계를 포함하고, 상기 분할하는 단계는 상기 편평한 면(2)에 열적 에너지와 압력을 가하는 단계를 포함한다.

Description

가압을 이용한 박막 제조방법{Method for making a thin film using pressurisation}
미국특허 제 5,374,564호에 해당하는 FR-A-2 681,472 문서는 반도체 물질로 이루어진 박막의 제조방법을 개시한다. 이 문서는 희가스(rare gas) 및/또는 수소를 반도체 물질로 이루어진 기판에 주입하는 것에 의하여, 주입된 이온의 평균 침투 깊이와 대략 동일한 깊이에 미세공동(micro-cavities) 또는 미세기포(micro-bubbles)(또는 소판(platelets))를 포함하는 층을 형성할 수 있음을 공표한다. 이 기판의 이온주입된 면은 보강재(stiffener)로 작용하는 써포트(support)와 밀접하게 접합된다. 나아가, 반도체 기판을 두 부분, 즉 보강재에 결합된 반도체 박막과 반도체 기판의 잔여 부분으로 분할하도록, 미세공동 또는 미세기포간의 상호작용(또는 합체(coalescence))을 유발하기 위하여 충분한 고온에서의 열처리 또한 가해질 수 있다. 분할은 미세공동 또는 미세기포가 존재하는 위치, 다시 말해 미세공동층을 따라 일어난다. 열처리는 이온주입에 의해 발생한 미세공동 또는 미세기포간의 상호작용이 박막과 기판 잔여 부분의 분할을 초래할 정도이다. 이에 따라, 모재인 기판으로부터 이 박막의 써포트로 작용하는 보강재로 박막이 전달(transfer)된다.
이러한 방법은 반도체 물질 이외의 결정질이거나 비정질인 고체 물질(전도성 또는 유전 물질)로 이루어진 박막을 제조하는 데에도 응용될 수 있다. 이러한 막은 단층이거나 다층일 수 있다.
따라서, 가스 상태의 혼합물을 주입하는 것은, 이온이 정지한 깊이에 가깝게 약화된 층을 형성하는 심층(in-depth)의 미세공동이나 미세기포 또는 미세균열(micro-crack)을 형성할 수 있다. 이온주입된 영역은 성질과 주입조건에 따라 다소 깨지기 쉽다. 주입조건은 기판의 주입된 표면이 절대로 변형되지 않도록 선택된다. 이 표면에 부풀음(blister)의 형태로 어떠한 변형이라도 발생되면, 이러한 변형은 이온주입된 영역의 심각한 약화를 초래할 것이다.
FR-A-2 681,472 문서는 써포트 상에 박막을 전달하기 위해서, 모재인 기판으로부터 박막의 분할을 초래하기 전에 이온주입된 기판과 써포트(또는 보강재)를 어떻게 결합해야 하는지 설명한다. 이러한 분할은 열처리 및/또는 기계적 처리(FR-A-2 748,851 문서에 설명되어 있듯이)에 의하여 가능하다. 결합은 분자 결합(molecular bonding) 또는 접착제(glue)나 중간 혼합물(절연체층, 반도체층 등)의 수단을 이용하여 이온주입된 기판과 써포트를 밀접하게 접촉시키는 것에 의해 달성된다. 이러한 결합은 이온주입된 표면에 변형이 없어 부풀음이 발생되지 않았을 때에만 가능하다.
어떤 경우에 있어서는, 이온주입된 기판과 보강재로 작용하는 써포트를 결합하는 것이 불가능할 수 있는데, 특히 열팽창계수가 상이할 때 그러하다. 또, 결합력이 보강 효과를 얻기에 충분하지 못할 수도 있다. 따라서, 박막, 예를 들어 단결정막은 미국특허 제 5,714,395호에 해당하는 FR-A-2 738,671 문서에 공표된 방법과 같이, FR-A-2 681,472 문서에 개시된 방법에서 유도된 방법에 따라 어떤 써포트 상에 얻어질 수 있다. 이 방법에 따르면, 박막을 원래의 기판으로부터 분할하기 위하여, 주입된 기상의 혼합물은 충분한 깊이에 있어야 하고 또는 주입된 영역에서 분할을 얻기 위해 구조를 충분히 견고하게 만드는 물질층이 이온주입방법 후에 증착되어야 한다. 이렇게 하여 얻어진 박막은 스스로 지지(self supporting)된다.
앞에서 언급한 두 방법에서, 전달 후 박막의 표면 조도는 분할을 위해 사용된 이온주입 및/또는 분할 조건(열 및/또는 기계적 처리)에 따라 달라진다. 이러한 경우 공동을 포함하는 층을 더 약화시키는 것이 유용할 것이다. 이렇게 하면 보통의 경우보다 분할이 더 용이해질 수 있다. 다시 말해, 더 낮은 기계적 힘 및/또는 더 적은 열적 버짓(thermal budget)을 가하더라도 분할할 수 있게 된다. 이것은 열팽창계수가 상이한 물질로 이루어지기 때문에 가열온도에 한계가 있는 구조에서 특히 유용하다.
이온주입된 영역을 약화시키는 다양한 방법은 주입된 기상의 혼합물의 도즈를 증가시키는 방법 및/또는 FR-A-2 681,472 문서에 공표된 바와 같은 열처리에 해당되는 열처리를 수행하는 방법을 포함한다. 그러나, 상기한 바와 같이, 이온주입된 표면의 변형을 방지하기 위하여, 이온주입된 도즈 및/또는 열적 버짓은 결합 단계 전으로 제한되어야 한다.
따라서, 분할 단계 전에 이온주입된 영역을 더 약화시킬 수 있도록 수용할만한 방법이 없다. 이러한 방법이 있다면 분할을 위한 열적 버짓 및/또는 기계적 힘을 줄이는 데 도움이 될 것이다. 따라서, FR-A-2 681,472 문서가 공표한 방법에 의하여, 고온에서 버틸 수 없는 써포트로 박막이 전달될 수 있다. 또한, FR-A-2 738,671 문서에 개시된 방법에 따라 후막을 분할하는 것도 보다 용이해질 것이다. 이러한 후막은 막과 써포트간에 강한 결합력을 제공할 수 없는 써포트라 하더라도 어떠한 종류의 써포트로든 전달될 수 있다. 뿐만 아니라, 이온주입된 영역의 약화는 파쇄(fracture)는 장려하는 반면, 전달된 후의 막 표면의 조도는 감소시킬 것이다.
따라서, 발생되는 문제는 모재인 기판의 이온주입된 표면에 어떠한 부풀음도 유발하지 않으면서 이온주입된 영역을 더 약화시키는 것이다.
본 발명은 고체 물질의 박막 제조방법에 관한 것으로서, 더욱 상세하게는 실리콘과 같은 반도체 물질로 이루어진 박막의 제조에 관한 것이다.
이하, 첨부된 도면을 참조하면서 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명의 실시예는 여러 가지 다른 형태들로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 한정되는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다.
도 1 내지 도 3은 본 발명에 따라 박막을 제조하는 방법을 설명하기 위한 도면들이다.
도 4는 본 발명에 따라 박막을 제조하는 동안 이온주입된 면에 대해 가하는 압력을 시간에 따라 도시한 그래프이다.
본 발명은 이러한 문제에 대한 해결책을 제공한다. 적어도 미세공동의 합체동안, 이러한 합체를 촉진시키고 주입된 기상의 혼합물이 기판으로부터 이탈하는 것을 방지하도록 기판의 이온주입된 영역에 압력을 가하는 것이 제안된다. 이에 따라 약화가 증진된다.
따라서, 본 발명의 목적은 고체 물질로 이루어지고 편평한 면을 갖는 기판으로부터 박막을 제조하는 방법으로서, 원하는 박막 두께에 해당하는 상기 편평한 면으로부터의 깊이에 미세공동층을 형성하기 위하여, 미세공동층에서 상기 기판을 약화시키는 조건 하에 기상의 혼합물을 상기 기판에 이온주입하는 단계, 및 상기 박막을 상기 기판의 잔여 부분으로부터 일부 또는 전부 분할하는 단계를 포함하고, 상기 분할하는 단계는 상기 편평한 면에 열적 에너지와 압력을 가하는 단계를 포함한다.
엠. 케이. 웰돈(M. K. Weldon)씨 등의 발표논문, "Mechanistic Studies of Silicon Wafer Bonding and Layer Exfoliation" (Electrochemical Society Proceedings, vol. 97-36에 게재)에서는, 이온주입된 기판과 보강재의 접착된 구조에 압축응력(compression stress)을 가하는 것은 미세균열을 닫고 박리(exfoliation)를 방지하는 수단이라고 설명하고 있다. 반면에, 균일한 외부의 인장(tension)은 낮은 온도에서 박리를 초래할 수 있다. 이 논문에는 또한, 낮은 온도에서 균일한 압력을 가하는 것은 균일한 미세균열을 발달시켜, 압력을 제거한 후 열을 가하면 보다 균일한 박리를 얻을 수 있게 한다고 언급되어 있다. 이 논문에서, 가해진 압력은 균일한 미세균열을 얻기 위한 수단이다. 그러나, 미세균열의 크기가 커지는 것에 의하여 이온주입된 영역이 보다 약화된다는 정보는 제공하고 있지 못하다. 따라서, 이 논문에서는 압력을 제거한 다음, 압력이 가해지는 동안의 온도보다 더 높은 온도의 열을 가해야 박리가 얻어진다. 이 논문은, 본 발명의 경우와 달리, 가해진 압력이 이온주입된 영역을 약화시켜 박막을 얻기 위한 열적 버짓 및/또는 기계적 힘을 감소시키고자 이용되는 것이 아니다. 뿐만 아니라, 본 발명에 따르면, 분할은 가압 상태에서 달성될 수 있다. 게다가, 본 발명의 실시예에 따르면, 가해진 압력은 공정동안 미세공동에 존재하는 기상의 변화에 의존하여 조절될 수 있다.
본 상세한 설명을 위한 기상의 혼합물은 원소, 예를 들어 수소 또는 희가스, 그들의 원자 상태이거나(예를 들어 H) 또는 분자 상태(예를 들어 H2) 또는 이들의 이온 상태(H+, H2 +) 또는 동위원소(예를 들어 중수소) 또는 동위원소의 이온상태 중의 어느 하나를 의미한다.
나아가, 이온주입은 이온충격(ion bombardment) 또는 확산 등과 같이, 앞서 언급한 혼합물 또는 이들의 조합을 도입하는 것인 한 어떠한 형태든 가리킨다.
고체 물질의 종류에 관계없이, 열적 에너지는 미세공동 또는 미세균열의 합체를 유발하여 미세공동층에서 구조를 약화시킨다. 이러한 약화는 내부 응력 및/또는 미세공동 내의 압력의 효과 하에 물질의 분할을 가능하게 한다. 그리고 이러한 분할은 자연적이거나, 외부의 응력을 가하는 것에 의하여 보조될 수 있다.
압력을 가하는 것은 상기 편평한 면에 부풀음이 발생되는 것을 방지하는 한편, 미세공동의 합체를 유발하기 위한 수단이다. 이 압력은 이온주입된 영역의 응력 상태에 의존한다.
부분적 분할은 상기 박막과 상기 기판의 잔여 부분 사이에 부착된 지점이 잔류함을 의미한다.
상기 압력은 가스 압력 및/또는 예를 들어 피스톤에 의하여 가해지는 기계적 압력일 수 있다. 이것은 상기 편평한 면에 걸쳐 균일하게 또는 국부적으로 가해질 수 있다.
기상의 혼합물을 주입한 다음, 상기 편평한 면에 두께증가재(thickener)를결합하는 단계도 포함할 수 있다. 이 두께증가재는 예를 들어 상기 편평한 면에 분자 결합에 의하여 결합될 수 있는 웨이퍼로 구성될 수 있다. 또한 이 두께증가재는 하나 이상의 물질을 증착하는 것에 의하여 구성될 수 있다. 그러면, 압력은 이 두께증가재를 통하여 가해질 수 있다. 이 두께증가재는 보강재의 역할을 한다. 이러한 경우, 미세공동의 합체는 촉진하고 부풀음은 억제하는 압력은 두께증가재에 의한다. 두께증가재는 미세공동의 합체를 장려하는 응력을 구조에 유발할 수 있다.
상기 압력은 미세공동의 적어도 일부가 합체되는 동안 조절되어, 한계 압력이라 지칭되는 압력보다 약간 높게 유지된다. 한계 압력은 그 압력 이하이면 상기 편평한 면에 부풀음이 나타나고, 그 압력 이상이면 상기 편평한 면에 부풀음이 나타나지 않는 압력이다. 이것은 불필요하게 고압을 가하는 것을 방지한다.
한계 압력은 미세공동의 합체동안 변화한다. 따라서, 본 발명에 따라 사용되는 압력은 최대 한계 압력일 수 있고, 또는 공정동안 점진적으로 가해지고 미세공동의 합체의 함수로 변화하는 한계 압력일 수 있다. 합체는 특히 열적 버짓(시간, 온도)에 의존하므로, 한계 압력은 열적 버짓에 의존한다. 이리하여, 예를 들어, 300nm의 Si막과 5㎛의 SiO2막을 주어진 시간동안 450℃에서 어닐링하기 위해서는, 수 bar 오더에 해당하는 압력이 분할을 얻기 위해서 가해져야 한다. 이에 반해, 추가적인 압력이 없으면(다시 말해, 상압이면) 막의 분할을 위해서는 470℃ 이상에서의 어닐링이 필요하다.
합체는 상기 박막과 상기 기판의 잔여 부분을 단순히 반대로 잡아당기는 것에 의하여 상기 박막을 상기 기판의 잔여 부분으로부터 분할할 수 있도록 달성될 수 있다.
다른 실시예에 따르면, 상기 박막은 열처리 및/또는 기계적 힘에 의하여 상기 기판의 잔여 부분으로부터 분할된다.
모재인 기판으로 사용되는 기판은 상기 방법에 따라 박막을 제조하는 데에 이미 사용된 기판일 수 있다. 예를 들어, 상기 이미 사용된 기판은 새로운 편평한 면을 갖도록 연마된 것일 수 있다.
상기 기판은 상기 편평한 면 상에 하나 이상의 동종 및/또는 이종 막을 포함할 수 있다. 상기 기판은 적어도 상기 편평한 면 쪽에 하나의 반도체 물질로 구성된 것일 수 있다. 상기 기판은 상기 편평한 면 쪽에 하나 이상의 전자 소자 및/또는 하나 이상의 광전 소자의 전부 또는 일부를 포함할 수 있다.
가해진 압력 때문에, 스스로 지지되는 더 얇은 박막을 제조하는 것이 압력이 없는 상태에 비하여 더 가능해진다. 이 방법은 미세공동이 부풀음의 형태로 이완되는 것을 방지하고 이러한 미세공동이 분할을 유발하도록 상호작용하는 것을 가능하게 한다.
본 발명은 상기 박막에 추가적인 압력을 가하는 단계에 의하여 상기 박막을 분할하는 단계를 지연시킬 수 있다.
본 발명에 사용된 원리는 하나 이상의 열처리 동안 압력을 가하여 부풀음 현상은 방지하는 반면 이온주입된 영역은 약화시키는 것이다.
합체는 이온주입된 면에 부풀음 현상은 발생시키지 않으면서 약화 현상은 증진시킬 수 있도록, 압력 사이클과 열처리 사이클을 결합하여 달성될 수 있다. 상기 압력은 가스 압력일 수 있다. 약화 현상은 기판이 두 부분으로 완전히 분할될 때까지 지속될 수 있다. 이온주입 깊이에서 기판의 약화 현상은 합체가 일어나는 동안 지속되고, 단순한 열처리만으로 가능하던 한계를 넘어설 수 있다. 기판의 이온주입된 면에 가해지는 압력은 이온주입된 표면에 부풀음이 생기는 것을 방지하고 또한 가해진 압력이 없을 경우 일부 부풀음이 파열되는 것을 방지함으로써 이러한 결과를 가능하게 한다. 그 결과는 미세공동층을 따라 기판이 상당히 약화되는 것이다.
도 1 내지 도 3은 본 발명에 따른 방법이 적용되는 반도체 기판의 단면도들이다.
반도체 기판(1)은 편평한 면(2)을 갖는다. 편평한 면이란 평균적인 표면이 편평한 면을 의미한다. 이것은 표면 미세조도가 수십 nm에서 수백 nm에 달하는 표면을 갖는 웨이퍼를 포함한다. 본 발명의 발명자들은 미세조도가 RMS(root mean square)값으로 10nm에 달하는 표면에 이온주입하면 약화 기구를 혼란시키지 않으면서 후속적인 파쇄에 이르는 것을 확인하였다. 이러한 관찰은 유용한데, 이러한 조도는 전달 이후의 박막 조도 수준이기 때문이다. 따라서, 이러한 조건 하에서, 같은 기판을 몇 번이고 연마없이도 다음 박막 형성을 위해서 사용하는 것이 가능하다. 어떤 경우에 있어서는, 이러한 면은 화학적 기계적 연마를 하는 등 면을 준비하는 동안 제거되는 토폴로지(topology)를 가질 수 있다.
도 1은 기상의 혼합물이 주입되는 단계를 나타낸다. 편평한 면(2)은 예를 들어 FR-A-2 681,472 문서에 개시된 바와 같이 수소 이온에 의해 충격될 수 있다. 이러한 이온 충격은 화살표(3)로 나타내었다. 이것은 미세공동층(4)을 형성한다.
본 발명에 따른 방법은, 필요로 하는 박막의 두께를 증가시키는 단계를 더 포함할 수 있다. 예를 들어, 이온주입단계 이후, 분자 결합 또는 다른 종류의 결합 방법에 의하여 기판의 이온주입된 면에 웨이퍼를 추가하는 것이 가능하다. 이러한 과정은 기판과 웨이퍼를 가압된 챔버 안에 장착하는 장비를 이용하여 수행될 수 있다. 두께를 증가시키는 웨이퍼가 결합된 상태에서 기판의 편평한 면에 압력이 가해진다.
이러한 두께 증가 처리는 FR-A-2 739,671 문서에 개시된 방법에서 유도된 방법에 따라 유리하게 수행될 수도 있다. 예를 들어, 상기 기판을 더 견고하게 하기위하여 상기 표면에 한 세트의 물질을 증착할 수 있다. 이렇게 증착되는 물질은 에피택셜 또는 헤테로에피택셜 성장에 의할 수 있고, 또한 비정질이거나 정질일 수 있다. 예를 들어 실리콘이 이미 이온주입된 기판의 편평한 면에 증착될 수 있다. 추가된 물질은 그것이 결합되었든 증착되었든 두께증가재로 분류할 수 있다.
주어진 실험 조건(물질, 이온, 도즈, 에너지, 이온주입 및 어닐링 온도) 하에서, (두께 증가처리가 된 것이든 아니든)박막의 각 두께마다 기판의 편평한 면에 가해지는 압력에는 한계 압력, Plimit, 이 있다. 이 한계 압력 이하이면 상기 편평한 면에 부풀음이 나타나고, 한계 압력 이상이면 상기 편평한 면에 부풀음이 나타나지 않는 다. 예를 들어, 2 ㎛ 두께 실리콘의 Plimit은 20 bar에 해당되고, 5 ㎛ 두께 실리콘의 Plimit은 상압에 해당된다. 따라서, 본 발명에 따라 합체를 진행하는 동안, 압력은 Plimit에 근접하여 머물도록 조절되는 것이 가능하다. 이것은 불필요하게 고압을 가하는 것을 방지한다.
Plimit은 이온주입동안 첨가된 기상의 혼합물의 잔류량에도 의존한다. 이러한 가스의 양은 시간에 따라 변할 수 있는데, 그것은 가스 확산, 특히 온도에 의한 확산, 그리고 이러한 가스를 포함하는 미세공동의 크기가 커지는 것에 기인한다. 한계 압력은 부풀음을 방지하는 수단이어야지, 이온주입 깊이에 근접한 미세공동의 성장을 방해해서는 안된다. 미세공동의 크기가 커짐에 따라 같은 양의 가스가 더 큰 부피를 차지하게 되어 결과적으로 Plimit은 감소된다. 따라서, 압력이 가해지고한계 압력은 상압에서 시작하고 끝나는 각 사이클을 따르도록 하여, 합체가 수행되는 단계를 결정할 수 있다. 실제적으로 가해지는 압력은 한계 압력 이상이다. 따라서, 약화된 층은 사이클의 종료 단계, 즉 상압에서 회복된다.
어떤 조건 하에서는, 기판은 합체하는 동안 완전히 분할될 수 있다. 이러한 경우, 사이클이 종료된다.
도 2는 열적 에너지(T)와 압력(P)을 가함에 따라 미세공동이 합체하는 단계를 나타낸다. 예를 들어, 가해지는 압력은 압력(P)의 시간(t)에 따른 변화를 나타낸 도 4의 다이아그램의 사이클을 따른다. 가해지는 압력은 상압(Patm)-한계 압력(Plimit)-상압(Patm)의 사이클을 따른다. 미세공동은 합체하여 미세균열(5)을 형성한다.
도 3은 박막(6)이 기판(1)의 잔여 부분에서 분할되는 단계를 설명한다. 전 단계에서 두 가지 경우가 발생할 수 있다. 박막이 기판으로부터 완전히 분할되지 않거나, 완전히 분할되는 것이다.
본 방법은 박막이 모재인 기판으로부터 완전히 분할되지 않는 정도로 진행될 수 있다. 이러한 경우, 박막은 FR-A-2 681,472 문서에 개시된 바와 같이, 기판의 주입된 면에 고정된 보강하는 써포트에 의하여 회복될 수 있다. 본 발명에 따르면, 이온주입된 면이 많이 약화되기 때문에 이 과정은 수월하게 진행될 수 있다. 이것은 필요한 열적 버짓 및/또는 분할하기 위한 에너지가 낮다는 것을 의미한다. 열적 버짓(시간 및/또는 온도)이 감소되면 상이한 열팽창계수를 갖는 물질을 결합하는것이 가능해진다. 분할하기 위한 에너지가 감소되면 결합력이 낮은 보강재를 사용할 수 있게 된다. 이에 따라, FR-A-2 725,074 문서에 개시된 바와 같이 박막과 보강재를 분할하는 방법이 수월해진다.
예를 들어, 보강재는 실리콘 기판 또는 폴리머로 만들어진 가요성 막 또는 세라믹일 수 있다. 웨이퍼는 접착제나 예를 들어 SiO2와 같은 계면막에 의한 분자 결합에 의하여 보강재에 결합될 수 있다.
본 방법은 박막이 모재인 기판으로부터 완전히 분할될 정도까지 진행될 수도 있다. 보강하는 써포트를 결합하는 것이 불필요해질 수 있다. FR-A-2 738,671 문서에 개시된 바와 같이 스스로 지지하는 막이 얻어질 수 있다. 그러나, 본 발명에 따른 박막은 훨씬 작은 두께로 얻을 수 있다. 예를 들어, 단결정 실리콘의 경우, FR-A-2 738,671 문서에 따라 이온을 주입하는 데에 필요한 에너지는 500keV이다. 본 발명에 따르면, 20 bar의 압력을 가함으로써(보강재를 사용할 필요없이) 최소 이온주입 에너지를 약 150keV까지 감소시킬 수 있다. 이에 따라 표준 이온주입장치가 이용될 수 있다.
예로서, 본 발명에 따라 실리콘막이 얻어지는 방법을 설명한다. 실리콘 기판의 편평한 면이 500℃의 열처리동안 표면에 부풀음을 야기할 수 있는 정도의 도즈량으로 양성자에 의해 충돌된다. 이러한 도즈는 150keV의 이온주입 에너지에 1017cm-2오더일 수 있다. 첫 번째로 미세공동의 성장을 촉진시키기 위하여 종래의 열처리(예를 들어 250℃에서 2시간)를 수행한다. 이 때의 합체는 감지할 수 있는부풀음과 같은 변형을 가져오기에 충분하지 않은 정도이므로 가압할 필요가 없다. 즉, 한계 압력은 상압 이하인 것이다. 두 번째로, 기판의 이온주입된 면을 가압(20 bar)하면서 15분 동안 300℃에서 400℃까지 승온시킨 다음, 400℃에서 1시간 가량 유지한다. 이에 따라 기판이 두 부분으로 완전히 분할된다. 감온시키고 압력을 상압이 되게 한다. 이에 따라 박막이 회복된다.
보강하는 써포트가 사용될 경우, 압력 하에서 이온주입된 면이 약화되고 가스 양과 온도에 따라 유발된 압력을 감소시키기 위하여 감온된다. 감온시킴에 따라 미세공동 내 가스의 압력이 감소되는 것을 고려할 필요가 있다.
본 발명에 따른 방법은 많은 장점을 갖는다. 종래보다 조도가 감소된 파쇄를 얻는 것이 가능해진다. 이것은 예를 들어 SOI(Silicon On Insulator) 기판을 제조할 때 연마로 제거되어야 할 두께를 감소시킨다. 연마는 제거된 두께에 의존하는 두께의 분산을 가져오므로, 본 발명에 따르면 보다 고른 두께를 갖는 SOI 기판을 제조할 수 있다. 나아가, 파쇄 이후에 교란된 영역이 좁기 때문에 박막에 잔류하는 결함의 수가 적어진다.
두께를 증가시키는 과정에 의하여 예를 들어 10㎛ 이상의 두께를 갖는 두꺼운 막을 제조할 수 있다. 이러한 박막은 전력 소자 제조를 위한 두꺼운 SOI 구조, 또는 태양 전지의 "박막"을 위한 기판을 생산하는 데에 사용될 수 있다.
본 발명에 따르면, 모재인 기판으로 사용되는 기판은 본 발명의 방법에 따라 박막을 제조하는 데에 이미 사용된 기판에서 박막 제조로 인해 노출된 면을 연마하여 여러 번 사용될 수 있다.
본 발명은 반도체 물질 또는 다른 단결정 또는 다른 물질에 적용될 수 있다.

Claims (20)

  1. 고체 물질로 이루어지고 편평한 면(2)을 갖는 기판(1)으로부터 박막(6)을 제조하는 방법으로서,
    원하는 박막 두께에 해당하는 상기 편평한 면(2)으로부터의 깊이에 미세공동층(4)을 형성하기 위하여, 상기 미세공동층에서 상기 기판을 약화시키는 조건 하에 기상의 혼합물을 상기 기판(1)에 이온주입하는 단계; 및
    상기 박막(6)을 상기 기판(1)의 잔여 부분으로부터 일부 또는 전부 분할하는 단계를 포함하고,
    상기 분할하는 단계는 상기 편평한 면에 열적 에너지와 압력을 가하는 단계를 포함하는 박막 제조방법.
  2. 제 1 항에 있어서, 상기 압력은 가스 압력인 것을 특징으로 하는 박막 제조방법.
  3. 제 1 항에 있어서, 상기 압력은 기계적 압력인 것을 특징으로 하는 박막 제조방법.
  4. 제 3 항에 있어서, 상기 기계적 압력은 피스톤을 이용하여 발생된 것을 특징으로 하는 박막 제조방법.
  5. 제 1 항에 있어서, 상기 압력은 상기 편평한 면(2)에 국부적으로 가해지는 것을 특징으로 하는 박막 제조방법.
  6. 제 1 항에 있어서, 상기 압력은 상기 편평한 면(2)에 균일하게 가해지는 것을 특징으로 하는 박막 제조방법.
  7. 제 1 항에 있어서, 상기 기상의 혼합물을 주입하는 단계 이후에, 상기 편평한 면(2) 상에 두께증가재(thickener)를 결합하는 단계를 더 포함하는 것을 특징으로 하는 박막 제조방법.
  8. 제 7 항에 있어서, 상기 두께증가재는 웨이퍼로 구성된 것을 특징으로 하는 박막 제조방법.
  9. 제 8 항에 있어서, 상기 웨이퍼는 상기 편평한 면(2)과 분자 결합(molecular bonding)에 의하여 결합되는 것을 특징으로 하는 박막 제조방법.
  10. 제 7 항에 있어서, 상기 두께증가재는 하나 이상의 물질을 증착하는 것에 의하여 형성되는 것을 특징으로 하는 박막 제조방법.
  11. 제 7 항 내지 제 10 항 중 어느 하나의 항에 있어서, 상기 압력은 상기 두께증가재를 통하여 가해지는 것을 특징으로 하는 박막 제조방법.
  12. 제 1 항에 있어서, 상기 압력은 상기 미세공동의 적어도 일부가 합체되는 동안 조절되어, 그 압력 이하이면 상기 편평한 면(2)에 부풀음(blister)이 나타나고, 그 압력 이상이면 상기 편평한 면(2)에 부풀음이 나타나지 않는, 한계 압력이라 지칭되는 압력보다 약간 높게 유지되는 것을 특징으로 하는 박막 제조방법.
  13. 제 1 항에 있어서, 상기 박막(6)과 상기 기판(1)의 잔여 부분을 단순히 반대로 잡아당기는 것에 의하여 상기 박막(6)을 상기 기판(1)의 잔여 부분으로부터 분할할 수 있도록, 합체가 일어나는 것을 특징으로 하는 박막 제조방법.
  14. 제 1 항에 있어서, 상기 박막(6)은 열처리 및/또는 기계적 힘에 의하여 상기 기판(1)의 잔여 부분으로부터 분할되는 것을 특징으로 하는 박막 제조방법.
  15. 제 1 항에 있어서, 모재인 기판으로 사용되는 기판은 상기 방법에 따라 박막을 제조하는 데에 이미 사용된 기판인 것을 특징으로 하는 박막 제조방법.
  16. 제 15 항에 있어서, 상기 이미 사용된 기판은 새로운 편평한 면을 갖도록 연마된 것을 특징으로 하는 박막 제조방법.
  17. 제 1 항에 있어서, 상기 기판은 상기 편평한 면 상에 하나 이상의 동종 및/또는 이종 막을 지지하는 것을 특징으로 하는 박막 제조방법.
  18. 제 1 항에 있어서, 상기 기판(1)은 적어도 상기 편평한 면(2) 쪽에 하나의 반도체 물질로 구성된 것을 특징으로 하는 박막 제조방법.
  19. 제 1 항에 있어서, 상기 기판(1)은 상기 편평한 면(2) 쪽에 하나 이상의 전자 소자 및/또는 하나 이상의 광전 소자의 전부 또는 일부를 포함하는 것을 특징으로 하는 박막 제조방법.
  20. 제 1 항에 있어서, 상기 박막을 분할하는 단계는 상기 박막에 추가적인 압력을 가하는 단계에 의하여 지연되는 것을 특징으로 하는 박막 제조방법.
KR1020017016396A 1999-06-30 2000-06-29 가압을 이용한 박막 제조방법 KR100745700B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR99/08379 1999-06-30
FR9908379A FR2795865B1 (fr) 1999-06-30 1999-06-30 Procede de realisation d'un film mince utilisant une mise sous pression

Publications (2)

Publication Number Publication Date
KR20020010723A true KR20020010723A (ko) 2002-02-04
KR100745700B1 KR100745700B1 (ko) 2007-08-02

Family

ID=9547499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017016396A KR100745700B1 (ko) 1999-06-30 2000-06-29 가압을 이용한 박막 제조방법

Country Status (7)

Country Link
US (1) US6809044B1 (ko)
EP (1) EP1194951B1 (ko)
JP (1) JP2003512719A (ko)
KR (1) KR100745700B1 (ko)
DE (1) DE60042929D1 (ko)
FR (1) FR2795865B1 (ko)
WO (1) WO2001003171A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101329484B1 (ko) * 2006-03-29 2013-11-13 소이텍 침전물을 용융시킴으로써 박막을 분리하는 방법

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4209972C2 (de) * 1992-03-27 1994-05-19 Mhz Sonnenschutztech Gmbh Markise
US6956268B2 (en) 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
US7045878B2 (en) 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
US6875671B2 (en) 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
JP4277481B2 (ja) * 2002-05-08 2009-06-10 日本電気株式会社 半導体基板の製造方法、半導体装置の製造方法
US8475693B2 (en) 2003-09-30 2013-07-02 Soitec Methods of making substrate structures having a weakened intermediate layer
FR2860249B1 (fr) * 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
JP5364368B2 (ja) * 2005-04-21 2013-12-11 エイオーネックス・テクノロジーズ・インコーポレイテッド 基板の製造方法
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
US8124499B2 (en) * 2006-11-06 2012-02-28 Silicon Genesis Corporation Method and structure for thick layer transfer using a linear accelerator
US20080128641A1 (en) * 2006-11-08 2008-06-05 Silicon Genesis Corporation Apparatus and method for introducing particles using a radio frequency quadrupole linear accelerator for semiconductor materials
US20080188011A1 (en) * 2007-01-26 2008-08-07 Silicon Genesis Corporation Apparatus and method of temperature conrol during cleaving processes of thick film materials
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
EP2155769B1 (en) * 2007-05-04 2012-06-27 Katholieke Universiteit Leuven KU Leuven Research & Development Tissue degeneration protection
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
EP2281301A2 (en) 2008-05-30 2011-02-09 Alta Devices, Inc. Epitaxial lift off stacks and methods
CN102084460A (zh) * 2008-05-30 2011-06-01 奥塔装置公司 用于化学气相沉积反应器的方法和设备
WO2010024987A1 (en) 2008-08-27 2010-03-04 S.O.I.Tec Silicon On Insulator Technologies Methods of fabricating semiconductor structures or devices using layers of semiconductor material having selected or controlled lattice parameters
US8367520B2 (en) * 2008-09-22 2013-02-05 Soitec Methods and structures for altering strain in III-nitride materials
FR2936904B1 (fr) 2008-10-03 2011-01-14 Soitec Silicon On Insulator Procedes et structures pour alterer la contrainte dans des materiaux nitrure iii.
KR20110063773A (ko) * 2008-09-24 2011-06-14 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 릴랙싱된 반도체 재료층들을 형성하는 방법들, 반도체 구조들, 디바이스들 및 그를 포함하는 엔지니어링된 기판들
KR20110069852A (ko) * 2008-10-10 2011-06-23 알타 디바이씨즈, 인크. 연속적인 공급 화학 기상 증착
KR20110079833A (ko) * 2008-10-10 2011-07-08 알타 디바이씨즈, 인크. 메사 식각 방법 및 에피택셜 리프트 오프를 위한 조성물
KR101408475B1 (ko) 2008-10-30 2014-06-19 소이텍 감소된 격자 변형을 갖는 반도체 재료층들, 반도체 구조들, 디바이스들 및 이를 포함하는 가공된 기판을 형성하는 방법들
US8637383B2 (en) 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
US8679942B2 (en) 2008-11-26 2014-03-25 Soitec Strain engineered composite semiconductor substrates and methods of forming same
CN102301450A (zh) * 2008-12-08 2011-12-28 奥塔装置公司 用于外延剥离的多个堆栈沉积
KR20110114577A (ko) 2008-12-17 2011-10-19 알타 디바이씨즈, 인크. 테이프-기반 에피택셜 리프트 오프 장치 및 방법
US8278167B2 (en) 2008-12-18 2012-10-02 Micron Technology, Inc. Method and structure for integrating capacitor-less memory cell with logic
US20100187568A1 (en) * 2009-01-28 2010-07-29 S.O.I.Tec Silicon On Insulator Technologies, S.A. Epitaxial methods and structures for forming semiconductor materials
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US8198172B2 (en) * 2009-02-25 2012-06-12 Micron Technology, Inc. Methods of forming integrated circuits using donor and acceptor substrates
KR20110125655A (ko) 2009-02-27 2011-11-21 알타 디바이씨즈, 인크. 증착 및 액피텍셜 리프트 오프 공정을 통한 타일형 기판
US8178396B2 (en) * 2009-03-11 2012-05-15 Micron Technology, Inc. Methods for forming three-dimensional memory devices, and related structures
SG176072A1 (en) 2009-07-20 2011-12-29 Soitec Silicon On Insulator Methods of fabricating semiconductor structures and devices using quantum dot structures and related structures
US8148237B2 (en) * 2009-08-07 2012-04-03 Varian Semiconductor Equipment Associates, Inc. Pressurized treatment of substrates to enhance cleaving process
US9834860B2 (en) * 2009-10-14 2017-12-05 Alta Devices, Inc. Method of high growth rate deposition for group III/V materials
US11393683B2 (en) 2009-10-14 2022-07-19 Utica Leaseco, Llc Methods for high growth rate deposition for forming different cells on a wafer
US8461566B2 (en) 2009-11-02 2013-06-11 Micron Technology, Inc. Methods, structures and devices for increasing memory density
EP2502266B1 (en) 2009-11-18 2020-03-04 Soitec Methods of fabricating semiconductor structures and devices using glass bonding layers, and semiconductor structures and devices formed by such methods
US8288795B2 (en) 2010-03-02 2012-10-16 Micron Technology, Inc. Thyristor based memory cells, devices and systems including the same and methods for forming the same
US9646869B2 (en) * 2010-03-02 2017-05-09 Micron Technology, Inc. Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices
US8513722B2 (en) 2010-03-02 2013-08-20 Micron Technology, Inc. Floating body cell structures, devices including same, and methods for forming same
US9608119B2 (en) 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US8507966B2 (en) 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
CN102822970B (zh) 2010-03-31 2015-06-17 Soitec公司 键合半导体结构及其形成方法
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
US8461017B2 (en) 2010-07-19 2013-06-11 Soitec Methods of forming bonded semiconductor structures using a temporary carrier having a weakened ion implant region for subsequent separation along the weakened region
TW201214627A (en) 2010-09-10 2012-04-01 Soitec Silicon On Insulator Methods of forming through wafer interconnects in semiconductor structures using sacrificial material and semiconductor structures formes by such methods
WO2012085219A1 (en) 2010-12-23 2012-06-28 Soitec Strain relaxation using metal materials and related structures
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US9082948B2 (en) 2011-02-03 2015-07-14 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US9142412B2 (en) 2011-02-03 2015-09-22 Soitec Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods
US8598621B2 (en) 2011-02-11 2013-12-03 Micron Technology, Inc. Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor
US8952418B2 (en) 2011-03-01 2015-02-10 Micron Technology, Inc. Gated bipolar junction transistors
US8519431B2 (en) 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
TWI509713B (zh) * 2011-03-31 2015-11-21 Soitec Silicon On Insulator 形成結合的半導體結構之方法及用該方法所形成之半導體結構
US8970045B2 (en) 2011-03-31 2015-03-03 Soitec Methods for fabrication of semiconductor structures including interposers with conductive vias, and related structures and devices
US8338294B2 (en) 2011-03-31 2012-12-25 Soitec Methods of forming bonded semiconductor structures including two or more processed semiconductor structures carried by a common substrate, and semiconductor structures formed by such methods
US20120248621A1 (en) * 2011-03-31 2012-10-04 S.O.I.Tec Silicon On Insulator Technologies Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
FR2973938A1 (fr) * 2011-04-08 2012-10-12 Soitec Silicon On Insulator Procédés de formation de structures semi-conductrices collées, et structures semi-conductrices formées par ces procédés
FR2978600B1 (fr) 2011-07-25 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de fabrication de couche de materiau semi-conducteur
US8772848B2 (en) 2011-07-26 2014-07-08 Micron Technology, Inc. Circuit structures, memory circuitry, and methods
US8728863B2 (en) 2011-08-09 2014-05-20 Soitec Methods of forming bonded semiconductor structures including interconnect layers having one or more of electrical, optical, and fluidic interconnects therein, and bonded semiconductor structures formed using such methods
TWI500123B (zh) 2011-08-09 2015-09-11 Soitec Silicon On Insulator 包含內有一個或多個電性、光學及流體互連之互連層之黏附半導體構造之形成方法及應用此等方法形成之黏附半導體構造
US8842945B2 (en) 2011-08-09 2014-09-23 Soitec Methods of forming three dimensionally integrated semiconductor systems including photoactive devices and semiconductor-on-insulator substrates
US8617925B2 (en) 2011-08-09 2013-12-31 Soitec Methods of forming bonded semiconductor structures in 3D integration processes using recoverable substrates, and bonded semiconductor structures formed by such methods
US8673733B2 (en) * 2011-09-27 2014-03-18 Soitec Methods of transferring layers of material in 3D integration processes and related structures and devices
US8841742B2 (en) 2011-09-27 2014-09-23 Soitec Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods
TWI573198B (zh) 2011-09-27 2017-03-01 索泰克公司 在三度空間集積製程中轉移材料層之方法及其相關結構與元件
CN103890908B (zh) * 2011-10-18 2016-08-24 富士电机株式会社 固相键合晶片的支承基板的剥离方法及半导体装置的制造方法
WO2013093590A1 (en) 2011-12-23 2013-06-27 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US8916954B2 (en) 2012-02-05 2014-12-23 Gtat Corporation Multi-layer metal support
US8841161B2 (en) 2012-02-05 2014-09-23 GTAT.Corporation Method for forming flexible solar cells
US9136134B2 (en) 2012-02-22 2015-09-15 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
WO2013124719A1 (en) 2012-02-22 2013-08-29 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
US8916483B2 (en) 2012-03-09 2014-12-23 Soitec Methods of forming semiconductor structures including III-V semiconductor material using substrates comprising molybdenum
WO2013132332A1 (en) 2012-03-09 2013-09-12 Soitec Methods for forming semiconductor structures including iii-v semiconductor material using substrates comprising molybdenum, and structures formed by such methods
US9245836B2 (en) 2012-06-28 2016-01-26 Soitec Interposers including fluidic microchannels and related structures and methods
US8785294B2 (en) 2012-07-26 2014-07-22 Gtat Corporation Silicon carbide lamina
US9511996B2 (en) 2012-07-31 2016-12-06 Soitec Methods of forming semiconductor structures including MEMS devices and integrated circuits on common sides of substrates, and related structures and devices
WO2014020389A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including a conductive interconnection, and related structures
CN104508815B (zh) 2012-07-31 2018-02-13 索泰克公司 使用激光剥离过程制造半导体结构的方法和相关的半导体结构
WO2014020387A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices
WO2014030040A1 (en) 2012-08-24 2014-02-27 Soitec Methods of forming semiconductor structures and devices including graphene, and related structures and devices
TWI588955B (zh) 2012-09-24 2017-06-21 索泰克公司 使用多重底材形成iii-v族半導體結構之方法及應用此等方法所製作之半導體元件
TWI602315B (zh) 2013-03-08 2017-10-11 索泰克公司 具有經組構成效能更佳之低帶隙主動層之感光元件及相關方法
TWI593135B (zh) 2013-03-15 2017-07-21 索泰克公司 具有含氮化銦鎵之主動區域之半導體結構，形成此等半導體結構之方法，以及應用此等半導體結構形成之發光元件
US9343626B2 (en) 2013-03-15 2016-05-17 Soitec Semiconductor structures having active regions comprising InGaN, methods of forming such semiconductor structures, and light emitting devices formed from such semiconductor structures
FR3003397B1 (fr) 2013-03-15 2016-07-22 Soitec Silicon On Insulator Structures semi-conductrices dotées de régions actives comprenant de l'INGAN
CN104078407B (zh) * 2013-03-29 2018-12-04 济南晶正电子科技有限公司 薄膜和制造薄膜的方法
WO2014206737A1 (en) 2013-06-27 2014-12-31 Soitec Methods of fabricating semiconductor structures including cavities filled with a sacrifical material
US9165945B1 (en) 2014-09-18 2015-10-20 Soitec Method for fabricating semiconductor structures including transistor channels having different strain states, and related semiconductor structures
US9219150B1 (en) 2014-09-18 2015-12-22 Soitec Method for fabricating semiconductor structures including fin structures with different strain states, and related semiconductor structures
US9209301B1 (en) 2014-09-18 2015-12-08 Soitec Method for fabricating semiconductor layers including transistor channels having different strain states, and related semiconductor layers
FR3068510B1 (fr) 2017-07-03 2019-08-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'une interface destinee a assembler temporairement un support microelectronique et une poignee de manipulation, et interface d'assemblage temporaire

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4846931A (en) * 1988-03-29 1989-07-11 Bell Communications Research, Inc. Method for lifting-off epitaxial films
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3112106B2 (ja) * 1991-10-11 2000-11-27 キヤノン株式会社 半導体基材の作製方法
JP2001525991A (ja) * 1997-05-12 2001-12-11 シリコン・ジェネシス・コーポレーション 制御された劈開プロセス
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
US6387829B1 (en) * 1999-06-18 2002-05-14 Silicon Wafer Technologies, Inc. Separation process for silicon-on-insulator wafer fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101329484B1 (ko) * 2006-03-29 2013-11-13 소이텍 침전물을 용융시킴으로써 박막을 분리하는 방법

Also Published As

Publication number Publication date
FR2795865B1 (fr) 2001-08-17
US6809044B1 (en) 2004-10-26
DE60042929D1 (de) 2009-10-22
EP1194951A1 (fr) 2002-04-10
FR2795865A1 (fr) 2001-01-05
WO2001003171A1 (fr) 2001-01-11
JP2003512719A (ja) 2003-04-02
EP1194951B1 (fr) 2009-09-09
KR100745700B1 (ko) 2007-08-02

Similar Documents

Publication Publication Date Title
KR100745700B1 (ko) 가압을 이용한 박막 제조방법
US6335258B1 (en) Method for making a thin film on a support and resulting structure including an additional thinning stage before heat treatment causes micro-cavities to separate substrate element
US7498234B2 (en) Method of producing a thin layer of semiconductor material
JP5258564B2 (ja) 支持体上に薄膜を転写する方法
US7498245B2 (en) Embrittled substrate and method for making same
KR100753741B1 (ko) 전자 회로용의 자립 반도체 박층을 얻는 방법
JP5111713B2 (ja) 材料ブロックを切り取るための方法ならびに薄膜の形成方法
KR100742240B1 (ko) 과깨짐 형성 단계를 포함하는 박막의 전달 방법
KR101441702B1 (ko) 고순도 이온 샤워를 이용한 ｓｏｉ 구조의 제조
KR100545338B1 (ko) 봉입 형성단계를 포함하는 박막을 전사(轉寫)하는 방법
JP4688408B2 (ja) 材料の二層を剥離する方法
JP5258146B2 (ja) 同時注入により基板内に脆性領域を生成する方法
KR100718783B1 (ko) 멤브레인 제조 방법 및 이를 이용한 멤브레인 구조물
KR101568890B1 (ko) 컴포지트 구조물 위에 에피택시얼하게 성장된 층을 제조하는 방법
US7253080B1 (en) Silicon-on-insulator semiconductor wafer
US7977209B2 (en) Method for manufacturing SOI substrate
US20080064182A1 (en) Process for high temperature layer transfer
JP2002536843A (ja) 内部応力制御のなされた多層構造体、およびその製造方法
JP2010219566A (ja) 所望の基板への単結晶材料からなる薄層の移動方法
JP2009111381A (ja) 微細な埋め込み絶縁層を有するｓｏｉ基板
JP2005505935A (ja) 超小型構成部品を含む薄膜層を製造するための方法
KR20020020895A (ko) 접합웨이퍼의 제조방법 및 그 방법으로 제조된 접합웨이퍼
US20070020895A1 (en) Method for production of a very thin layer with thinning by means of induced self-support

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130627

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150625

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170627

Year of fee payment: 11