KR20110125655A - 증착 및 액피텍셜 리프트 오프 공정을 통한 타일형 기판 - Google Patents

증착 및 액피텍셜 리프트 오프 공정을 통한 타일형 기판 Download PDF

Info

Publication number
KR20110125655A
KR20110125655A KR1020117022442A KR20117022442A KR20110125655A KR 20110125655 A KR20110125655 A KR 20110125655A KR 1020117022442 A KR1020117022442 A KR 1020117022442A KR 20117022442 A KR20117022442 A KR 20117022442A KR 20110125655 A KR20110125655 A KR 20110125655A
Authority
KR
South Korea
Prior art keywords
gallium arsenide
support substrate
growth substrates
epitaxial
substrate
Prior art date
Application number
KR1020117022442A
Other languages
English (en)
Inventor
강 헤
앤드레스 지. 헤게더스
Original Assignee
알타 디바이씨즈, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알타 디바이씨즈, 인크. filed Critical 알타 디바이씨즈, 인크.
Publication of KR20110125655A publication Critical patent/KR20110125655A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42—Gallium arsenide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0735—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising only AIIIBV compound semiconductors, e.g. GaAs/AlGaAs or InP/GaInAs solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Sustainable Energy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)
  • Photovoltaic Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 실시예들은 일반적으로 액피텍셜 리프트 오프(ELO) 막들 및 상기와 같은 막들을 생산하는 방법에 관한 것이다. 실시예들은 수많은 액피텍셜 성장 기판들 또는 표면들과 함께 타일형을 이룬 공통의 지지 기판 상에서 복수의 ELO 막들 또는 스택들을 동시에, 그리고 개별적으로 성장시키기 위한 방법을 제공한다. 그 후에, ELO 막들은 ELO 공정 동안 식각 단계에 의해 액피텍셜 성장 기판들로부터 제거된다. 지지 기판 상에 배치된 액피텍셜 성장 기판들을 포함한 타일형 성장 기판은 추가적인 ELO 막들을 성장시키기 위해 재사용될 수 있다. 일 실시예에서, 타일형 성장 기판은 제공되고, 상기 타일형 성장 기판은 약 5 x 10-6 ℃-1 내지 약 9 x 10-6 ℃-1의 범위 내의 열 팽창 계수를 가진 지지 기판 상에 개별적으로 배치된 2 개 이상의 갈륨 비소 성장 기판들을 포함한다.

Description

증착 및 액피텍셜 리프트 오프 공정을 통한 타일형 기판{TILED SUBSTRATES FOR DEPOSITION AND EPITAXIAL LIFT OFF PROCESSES}
본 발명의 실시예들은 일반적으로, 광전지, 반도체, 및 전자 물질들 및 장치들의 제조에 대한 방법에 관한 것으로, 특히 액피텍셜 리프트 오프(epitaxial lift off, ELO) 공정들 및 이러한 공정들에 의해 형성된 박막들 및 장치들에 관한 것이다.
광전지 또는 태양열 장치들, 반도체 장치들, 또는 다른 전자 장치들은 기판의 표면을 처리하기 위해 다양한 제조 공정들을 이용함으로써 일반적으로 제조된다. 이러한 제조 공정들은 증착, 어닐링(annealing), 식각, 도핑, 산화, 질화 및 많은 다른 공정들을 포함할 수 있다. 일반적으로, 제조 장치들은 일반적으로, 전자 장치의 최종 구성물에 부분적이거나 전체 베이스 기판을 통합시킨다. 예를 들면, 광전지 장치는 최종 광전지 장치의 본질적인 부분(intimate part)으로 통합되는 갈륨 비소 웨이퍼 상에서 종종 형성된다. 액피텍셜 리프트 오프(ELO)는 베이스 기반을 최종적으로 생산된 장치들에 통합시키지 않는, 박막 장치들 및 물질들을 제조하는 흔하지 않은 기법(less common technique)이다.
ELO 공정은, 성장 기판, 예를 들면 갈륨 비소 웨이퍼 상에 배치된 희생 층 상에서, 액피텍셜 층, 막, 또는 물질을 성장시킨다. 이 후에, 희생 층은 습식 산욕(wet acid bath)으로 선택적으로 식각되어 제거되면서, 액피텍셜 물질은 성장 기판으로부터 분리된다. 격리된 액피텍셜 물질은 얇은 층 또는 막이고, 보통은 ELO 막 또는 액피텍셜 막으로 언급된다. 각각의 ELO 막은 일반적으로, 특정 장치, 예를 들면, 광전지 또는 태양열 장치들, 반도체 장치들, 또는 다른 전자 장치들에 대해 변화하는 성분을 가진 다수의 층들을 포함한다.
성장 기판들은 보통, 갈륨 비소 또는 다른 Ⅲ/Ⅳ 족의 원소들의 결정질 웨이퍼들이다. 성장 기판들은 매우 부서지기 쉽고, 비용이 비싸다. 성장 기판들은 너무 비싸서, 성장 기판들이 최종 ELO 막 또는 장치로 통합되는 경우에 상업적으로 비용을 금지하는 것을 하고 있다. 그러므로, ELO 막이 제거되면, 성장 기판들은 추가적인 ELO 막들을 제조하기 위해 청소되고, 처리되고 재사용된다. 성장 기판들의 재사용은 일부 비용을 줄이지만, 각각의 제조된 ELO 막에 대한 성장 기판을 재단장하는(refurbishing) 공정은 여전하게 가격이 상당히 비싸다. 성장 기판들은, ELO 공정이 상업적으로 실행가능한 ELO 막을 산출하지 못하더라도 재단장되어야 한다. 또한, 성장 기판들이 매우 부서지기 쉽기 때문에, 기판을 칩핑(chipping), 크랙킹(cracking), 브레이킹하는(breaking) 가능성은 ELO 또는 재단장 공정들 동안 성장 기판에 노출된 각각의 추가적인 단계와 함께 증가한다. 나아가, 각각의 성장 기판들은 한정된 평균 수명을 가지는데, 심지어 기판이 제조 공정들 동안 손상되지 않는다 하더라도 그러하다.
성장 기판들의 지출이 ELO 공정의 상업 이용성의 결여에 기여하는 하나의 요인일 수 있지만, 다른 요인들도 이러한 기법의 사용을 방해할 수 있다. 전반적인 ELO 공정은 얇은 ELO 막 장치들을 상업적으로 생산하는 비용 금지 기법을 항상 가지고 왔다. 처리량은 상당하게 낮은데, 이는 현재 ELO 공정들이 많은 제조 단계들을 통하여 단일 성장 기판을 이동시키면서 단일 ELO 막을 생산하기 때문이다. 현재 ELO 공정들은 시간을 소모하고 가격이 비싸고, 상업적으로 품질이 양호한 ELO 막들을 거의 생산하지 못한다.
그러므로, ELO 공정들에 의해 액피텍셜 막 스택들(stacks)을 성장시키는 방법이 필요하고, 처리량을 높게 하고, 보다 효과적으로 하고, 시간을 덜 소모하며, 현재 공지된 ELO 공정들보다 가격이 낮게 하는 방법도 필요하다.
본 발명의 실시예들은 일반적으로 액피텍셜 리프트 오프(ELO) 막들 및 상기와 같은 막들을 생산하는 방법에 관한 것이다. 실시예들은 다수의 액피텍셜 성장 기판들(예를 들면, 액피텍셜 또는 결정질(crystalline) 기판들, 웨이퍼들, 또는 표면들)로 타일을 이룬 공통의 지지 기판 상에서 복수의 ELO 막들 또는 스택들을 동시에, 그리고 개별적으로 성장시키기 위한 방법을 제공한다. 그 후에, ELO 막들은 ELO 공정 동안 식각 단계에 의해 액피텍셜 성장 기판들로부터 제거된다. 전반적인 처리량은, 다수의 ELO 막들이 제조되면서 벌크 공정(bulk process)과 유사한 다수의 제조 공정들에 각각의 타일형 성장 기판을 노출시킬 수 있기 때문에, 상당히 높다. 그러나, 지지 기판 상에 배치된 복수의 액피텍셜 성장 기판들을 각각 포함한 다수의 타일형 성장 기판들은 제조 공정에 연속적으로 또는 동시에 노출될 수 있다. 지지 기판 상에 배치된 액피텍셜 성장 기판들을 포함한 타일형 성장 기판은 추가적인 ELO 막들을 성장시키기 위해 재사용될 수 있다.
각각의 ELO 막들은, 각각의 액피텍셜 성장 기판 상에 또는 그 기판에 걸쳐 배치된 희생 층 상에서 화학 기상 증착법(CVD)에 의해 성장된 다수의 액피텍셜 층들을 포함한다. 지지 막, 핸들, 또는 테이프는 지지 기판으로서 ELO 막의 대향 측면 상에서 또는 상기 대향 측면에 걸쳐 배치될 수 있다. 지지 막은 압축을 유지시킴으로써 ELO 막들을 안정화시키고, ELO 공정의 식각 및 제거 단계들 동안, 그리고 이 후에 ELO 막들을 유지시키는데 사용된다.
액피텍셜 성장 기판들은 보통 Ⅲ/Ⅳ 족 합성물, 예를 들면, 갈륨 비소의 결정질 물질이다. 액피텍셜 성장 기판들 및 지지 기판은 일반적으로, 유사하거나 실질적으로 유사한 열 팽창 계수(CTE)를 가지기 위해 일치됨으로써, 액피텍셜 성장 기판들, 및 상기 액피텍셜 성장 기판들 상에 배치된 ELO 막들 내에서 응력을 감소시키거나 막는다. 갈륨 비소, 예를 들면, 갈륨 비소 성장 기판은 보통, 약 5.73 x 10-6 ℃-1 내지 약 6.86 x 10-6 ℃의 범위 내의 CTE를 가진다. 그러므로, 일 실시예에서, 타일형 성장 기판, 예를 들면, 갈륨 비소 타일형 성장 기판은 제공되며, 상기 갈륨 비소 타일형 성장 기판은 지지 기판, 상기 지지 기판 상에 배치되고 서로 인접하며 서로 분리된 2 개 이상의 갈륨 비소 성장 기판들을 포함한다. 지지 기판의 CTE는 약 9 x 10-6 ℃-1 이하일 수 있고, 예를 들면, 약 5 x 10-6 ℃-1 내지 약 9 x 10-6 ℃-1, 바람직하게, 약 5.2 x 10-6 ℃-1 내지 약 8.5 x 10-6 ℃-1, 그리고 더 바람직하게, 약 5.26 x 10-6 ℃-1 내지 약 8.46 x 10-6 ℃-1의 범위 내에 속할 수 있다.
또 다른 실시예에서, 상기 타일형 성장 기판은 제공되고, 상기 타일형 성장 기판은 2 개 이상의 갈륨 비소 기판들을 포함하고, 상기 2 개 이상의 갈륨 비소 기판들은 지지 기판 상에 개별적으로 배치되고, 상기 지지 기판은 약 650℃ 이하의 온도에서, 갈륨 비소 성장 기판들 내의 약 0.1% 이하의 최대 변형률(maximum strain)을 제공하는 CTE를 가진다.
액피텍셜 성장 기판들과 지지 기판 사이에서 동일하고, 유사하거나 실질적으로 유사한 열 팽창 계수(CTEs)를 이루기 위해서, 지지 기판이 물질의 CTE와 일치하거나 실질적으로 일치하도록 부분적으로 선택되는 물질의 유형들은 액피텍셜 성장 기판들 내에 포함된다. 그러므로, 본원에서 기술된 많은 예들에서, 액피텍셜 성장 기판들은 액피텍셜 성장 갈륨 비소, 갈륨 비소 합금들, 또는 이들의 파생물을 포함한 웨이퍼들, 층들, 박막들, 또는 표면들이고, 지지 기판은 적어도 하나의 금속 또는 금속 물질, 세라믹 물질, 또는 이들의 조합물을 포함하거나, 이러한 물질로 구성된다.
일부 실시예들에서, 지지 기판은 니오븀(niobium), 니오븀 합금들, 티타늄 카바이드(titanium carbide), 마그네슘 실리케이트(magnesium silicate), 스테어타이트(steatite), 텅스텐 카바이드, 텅스텐 카바이드 서멧(cermet), 이리듐(iridium), 알루미나(alumina), 알루미나 세라믹들, 지르코늄(zirconium), 지르코늄 합금들, 지르코니아(zirconia), 지르코늄 카바이드, 오스뮴(osmium), 탄탈럼(tantalum), 하프늄, 몰리브데넘(molybdenum), 몰리브데넘 합금들, 크로뮴(chromium), 이들의 산화물, 이들의 실리케이트들, 이들의 합금, 이들의 파생물, 또는 이들의 조합물을 포함할 수 있다. 일부 실시예들에서, 지지 기판은 다공성(porosity)이 없거나, 또는 실질적으로 다공성이 없다. 다른 예들에서, 지지 기판은 플루오르화수소(hydrogen fluoride) 및 플루오린화수소산(hydrofluoric acid)에 저항력을 가질 수 있다.
일부 실시예들에서, 타일형 성장 기판은, 갈륨 비소 기판들 사이에서 연장되고 상기 갈륨 비소 기판들을 서로 분리시키는 갭들을 가질 수 있다. 또 다른 실시예에서, 타일형 성장 기판은 지지 기판 상에 배치된 접착 층, 및 상기 접착 층에 배치되고 서로 인접해 있고, 서로 분리된 2 개 이상의 갈륨 비소 기판들을 가질 수 있다. 또 다른 실시예에서, 타일형 성장 기판은 지지 기판과 갈륨 비소 기판들 사이에 배치된 접착 층과 갈륨 비소 기판들 사이에서 갭들을 가질 수 있다. 지지 기판은 적어도 2 개의 액피텍셜 성장 기판들, 예를 들면, 갈륨 비소 기판들을 포함하지만, 그러나 보통은 3, 4, 5, 6, 9, 12, 16, 20, 24, 50, 100 개, 또는 그 이상의 액피텍셜 성장 기판들 또는 갈륨 비소 기판들을 포함한다.
다른 실시예들에서, 접착 층은 압감 접착제(pressure sensitive adhesive, PSA), 광학 접착제, 또는 자외선-경화성 접착제를 포함한다. 일부 예에서, 접착 층은 메르캅토 에스터 복합물(mercapto ester compound)를 포함할 수 있고, 부틸 옥틸 프탈레이트(butyl octyl phthalate), 테트라하이드로퍼퍼일 메타크리레이트(tetrahydrofurfuryl methacrylate), 아크릴레이트 모노머(acrylate monomer), 이들의 파생물, 또는 이들의 조합물을 더 포함할 수 있다. 다른 예들에서, 접착 층은 소듐 실리케이트(sodium silicate)를 포함한다.
또 다른 실시예에서, ELO 공정 동안 다수의 액피텍셜 박막들을 형성하는 방법이 제공되고, 상기 방법은 지지 기판 상에 배치된 복수의 갈륨 비소 성장 표면들 상에, 복수의 알루미늄 비소화물 희생 층들을 동시에 증착시키는 단계를 포함하고, 단일 알루미늄 비소화물 희생 층은 각각의 갈륨 비소 성장 표면 상에 증착되고, 상기 갈륨 비소 성장 표면들 각각은 상기 지지 기판 상에 개별적으로 배치되고, 서로 인접해 있고, 갭은 갈륨 비소 성장 표면들 사이에서 연장되고, 상기 갈륨 비소 성장 표면들을 서로 분리시킨다. 상기 방법은 복수의 알루미늄 비소화물 희생 층들 상에, 복수의 버퍼 층들을 동시에 증착시키는 단계(단일 버퍼 층은 각각의 알루미늄 비소화물 희생 층 상에 증착됨), 복수의 버퍼 층들 상에, 복수의 갈륨 비소 활성 층들을 동시에 증착시키는 단계(단일 갈륨 비소 활성 층은 각각의 버퍼 층 상에 증착됨), 및 상기 알루미늄 비소화물 희생 층들을 식각하면서, 상기 갈륨 비소 활성 층들을 갈륨 비소 성장 표면들로부터 분리시키는 단계를 더 포함한다.
또 다른 실시예에서, 타일형 성장 기판을 형성하는 방법이 제공되고, 상기 방법은 ELO 공정들 동안 복수의 액피텍셜 성장 기판들을 형성하는 단계 및 상기 복수의 액피텍셜 성장 기판들을 지지 기판 상에 고정시키는 단계를 포함한다. 상기 방법은 지지 기판 상에 배치된 각각의 액피텍셜 성장 기판 상에, 희생 층을 증착시키는 단계, 각각의 희생 층들 상에 액피텍셜 물질들을 증착시키는 단계, 및 상기 희생 층들을 식각하면서, 추가적인 ELO 공정 동안 액피텍셜 성장 기판들로부터 액피텍셜 물질들을 제거하는 단계를 더 포함한다. 다른 예들에서, 상기 방법은 다양한 ELO 막들 및 물질들을 형성하기 위해, 타일형 성장 기판, 즉, 지지 기판 상에 배치된 액피텍셜 성장 기판을 추가적인 증착 및 ELO 공정들에 노출시키는 단계를 제공한다.
일부 실시예들에서, 타일형 성장 기판을 형성하는 방법이 제공되고, 상기 방법은 호스트 기판(host sbstrate) 상에 제 1 희생 층을 형성하는 단계, 상기 제 1 희생 층 상에 제 1 액피텍셜 층을 형성하는 단계, 상기 제 1 희생 층을 식각하면서 호스트 기판으로부터 제 1 액피텍셜 층을 제거하는 단계, 및 제 1 ELO 공정 동안 제 1 액피텍셜 성장 기판을 형성하는 단계, 호스트 기판 상에 제 2 희생 층을 형성하는 단계, 제 2 희생 층 상에 제 2 액피텍셜 층을 형성하는 단계, 제 2 희생 층을 식각하면서 호스트 기판으로부터 제 2 액피텍셜 층을 제거하는 단계 및 제 2 ELO 공정 동안 제 2 액피텍셜 성장 기판을 형성하는 단계, 및 지지 기판 상에 제 1 및 제 2 액피텍셜 성장 기판들을 고정시키는 단계를 포함한다.
다양한 예들에서, 본원에서 기술된 ELO 공정들 동안 형성된 액피텍셜 물질은 갈륨 비소, 알루미늄 갈륨 비소, 인듐 갈륨 인화물(indium gallium phosphide), 이들의 합금, 이들의 파생물, 또는 이들의 조합물을 포함할 수 있다. 액피텍셜 물질은 다수의 층들을 포함할 수 있다. 일 예에서, 액피텍셜 물질은 갈륨 비소를 포함한 층, 및 알루미늄 갈륨 비소를 포함한 또 다른 층을 가진다. 일 특정 예에서, 액피텍셜 물질은 다수의 층들의 전지 구조물을 가질 수 있다. 상기 전지 구조물의 층들은 갈륨 비소, n-도핑 갈륨 비소, p-도핑 갈륨 비소, 알루미늄 갈륨 비소, n-도핑 알루미늄 갈륨 비소, p-도핑 알루미늄 갈륨 비소, 인듐 갈륨 인화물, 이들의 합금, 이들의 파생물, 및 이들의 조합물을 포함할 수 있다.
일부 실시예들에서, 액피텍셜 물질은 갈륨 비소 버퍼 층, 알루미늄 갈륨 비소 패시베이션 층(passivation layer), 및 갈륨 비소 활성 층을 포함한다. 일부 실시예들에서, 액피텍셜 물질은 제 2 알루미늄 갈륨 비소 패시베이션 층을 더 가진다. 갈륨 비소 버퍼 층은 약 100 nm 내지 약 500 nm의 범위 내의 두께를 가질 수 있고, 상기 알루미늄 갈륨 비소 패시베이션 층들 각각은 약 10 nm 내지 약 50 nm의 범위 내의 두께를 가지고, 그리고 상기 갈륨 비소 활성 층은 약 500 nm 내지 약 2,000 nm의 범위 내의 두께를 가질 수 있다. 다른 예들에서, 갈륨 비소 버퍼 층은 약 300 nm의 두께를 가질 수 있고, 각각의 알루미늄 갈륨 비소 패시베이션 층들은 약 30 nm의 두께를 가질 수 있고, 갈륨 비소 활성 층은 약 1,000 nm의 두께를 가질 수 있다.
희생 층은 알루미늄 비소화물, 이들의 합금, 이들의 파생물, 또는 이들의 조합물을 포함할 수 있다. 희생 층은 알루미늄 비소화물 층을 포함할 수 있고, 상기 알루미늄 비소화물 층은 약 20 nm 이하, 예를 들면, 약 1 nm 내지 약 10 nm, 바람직하게, 약 4 nm 내지 약 6 nm의 범위 내의 두께를 가질 수 있다. 일부 실시예들에서, 희생 층들 또는 물질은 ELO 식각 단계 동안 습식 식각 용액(wet etch solution)에 노출될 수 있다. 습식 식각 용액은 플루오린화수소산을 포함할 수 있고, 계면 활성제(surfactant) 및/또는 버퍼(buffer)를 더 포함할 수 있다.
본 발명의 상기에서 언급된 특징을 상세하게 이해하기 위해서, 본 발명의 보다 특별한 설명, 간단한 상기의 개요는 실시예들을 참조하여 획득될 수 있고, 실시예들의 일부는 첨부된 도면에서 도시된다. 그러나, 특히, 첨부된 도면은 단지 본 발명의 통상적인 실시예들을 제시할 뿐, 본 발명을 제한하는 것으로서 간주되어서는 안되고, 본 발명은 다른 균등한 효과적인 실시예들을 수용할 수 있다.
도 1a-1d는 본원에 기술된 실시예들에 따른 타일형 성장 기판을 도시한 도면;
도 2a-2b는 본원에 기술된 실시예들에 따른 또 다른 타일형 성장 기판을 도시한 도면; 및
도 3a-3b는 본원에 기술된 실시예들에 따른 타일형 성장 기판 상에 배치된 ELO 박막 스택들을 도시한 도면이다.
본 발명의 실시예들은 일반적으로 액피텍셜 리프트 오프(ELO) 막들 및 상기와 같은 막들을 생산하는 방법에 관한 것이다. 실시예들은 수많은 액피텍셜 성장 기판들(예를 들면, 액피텍셜 또는 결정질 기판들, 웨이퍼들, 또는 표면들)과 함께 타일형을 이룬 공통의 지지 기판 상에서 복수의 ELO 막들 또는 스택들을 동시에, 그리고 개별적으로 성장시키기 위한 방법을 제공한다. 그 후에, ELO 막들은 ELO 공정 동안 식각 단계에 의해 액피텍셜 성장 기판들로부터 제거된다. 전반적인 처리량은, 다수의 ELO 막들이 제조되면서 벌크 공정과 유사한 다수의 제조 공정들에 각각의 타일형 성장 기판을 노출시킬 수 있기 때문에, 상당히 높다. 그러나, 지지 기판 상에 배치된 복수의 액피텍셜 성장 기판들을 각각 포함한 다수의 타일형 성장 기판들은 제조 공정에 연속적으로 또는 동시에 노출될 수 있다. 지지 기판 상에 배치된 액피텍셜 성장 기판들을 포함한 타일형 성장 기판은 추가적인 ELO 막들을 성장시키기 위해 재사용될 수 있다.
도 1a-1d는 본원의 일 실시예에 기술된 바와 같이, 지지 기판(110) 상에 배치된 복수의 액피텍셜 성장 기판들(120)을 포함한 타일형 성장 기판(100)을 나타낸다. 일 실시예에서, 액피텍셜 성장 기판들(120)은 지지 기판(110) 상의 액피텍셜 표면들이다. 액피텍셜 표면들은 기판, 웨이퍼, 박막, 층, 또는 결정질이고, 지지 기판(110)에서 형성되고, 증착되고, 성장되는 다른 물질일 수 있다. 도 1a-1d는 20 개의 액피텍셜 성장 기판들(120)을 포함한 타일형 성장 기판(100)을 도시하고, 5 개의 액피텍셜 성장 기판들(120)의 열은 지지 기판(110)의 측면(116)을 따라 연장되고, 4 개의 액피텍셜 성장 기판들(120)의 열은 지지 기판(110)의 측면(118)을 따라 연장된다.
도 2a-2b는 본원의 또 다른 실시예에 기술된 바와 같이, 지지 기판(210) 상에 배치된 복수의 액피텍셜 성장 기판들(220)을 포함한 타일형 성장 기판(200)을 도시한다. 또 다른 실시예에서, 도 2a-2b에 도시된 바와 같이, 타일형 성장 기판(200)은 16 개의 액피텍셜 성장 기판들(220)을 포함할 수 있고, 4 개의 액피텍셜 성장 기판들(220)의 행들은 지지 기판(210)의 측면(216)을 따라 연장되고, 4 개의 액피텍셜 성장 기판들(220)은 지지 기판(210)의 측면(218)을 따라 연장된다. 다른 실시예들에서, 타일형 성장 기판들(100 및 200)은 액피텍셜 성장 기판들(120 또는 220)의 서로 다른 양들 및 위치 구조를 포함할 수 있다. 타일형 성장 기판들(100 및 200) 각각은 2 개 이상의 액피텍셜 성장 기판들(120 또는 220)을 가지고, 예를 들면, 3, 4, 5, 6, 9, 12, 16, 20, 24, 50, 100 개, 또는 그 이상의 액피텍셜 성장 기판들(120 또는 220)을 가진다. 일부 실시예들에서, 타일형 성장 기판들(100 및 200) 각각은 2 내지 100 개, 또는 그 이상의 액피텍셜 성장 기판들(120 또는 220)의 범위 내의 정수를 가질 수 있다.
지지 기판(110)은 하부 표면(102) 및 상부 표면(104)을 가지고, 지지 기판(210)은 하부 표면(202) 및 상부 표면(204)을 가진다. 일 실시예에서, 접착 층(108)은 지지 기판(110)의 상부 표면(104) 상에 배치되고, 액피텍셜 성장 기판들(120)은 접착 층(108) 상에 배치되고 접착 층(208)은 지지 기판(210)의 상부 표면(204) 상에 배치되고, 액피텍셜 성장 기판들(220)은 접착 층(208) 상에 배치된다.
도 1a-1b에 도시된 접착 층들(108) 및 도 2a에 도시된 접착 층들(208)은 상부 표면들(104 또는 204)을 가로질러 연장된 불연속 층들일 수 있어서, 접착 층(108)은 액피텍셜 성장 기판들(120)과 상부 표면(104) 사이에서 배치되고, 액피텍셜 성장 기판들(120) 아래의 영역 외부로 연장되지 않거나, 또는 접착 층(208)은 액피텍셜 성장 기판들(220)과 상부 표면(204) 사이에서 배치되고, 액피텍셜 성장 기판들(220) 아래의 영역 외부로 연장되지 않는다. 대안적으로, 도 1c-1d에 도시된 접착 층(108) 및 도 2b에 도시된 접착 층(208)은 상부 표면들(104 또는 204)을 가로질러 연장된 연속적인 층들로 도시된다.
일 실시예에서, 타일형 성장 기판(100)은 형성되는 반면, 접착 층(108)은 지지 기판(110)의 상부 표면(104) 상에 불연속적으로 배치되고, 액피텍셜 성장 기판들(120)은 접착 층(108) 상에 배치됨으로써, 각각의 액피텍셜 성장 기판(120)은 각각의 접착 층(108)을 완전하게 덮는다. 그러므로, 각각의 접착 층(108)은 각각의 액피텍셜 성장 기판(120)이 접착 층 상에 배치될 시에 상기 액피텍셜 성장 기판과 동일하거나 이보다 작은 표면적을 가진다. 대안으로, 타일형 성장 기판(100)을 형성하는 또 다른 실시예에서, 개별적인 접착 층(108)은 각각의 액피텍셜 성장 기판(120) 상에 배치되고, 이로써, 각각의 액피텍셜 성장 기판(120)의 밑면을 부분적으로 또는 완전하게 덮고, 그 후에, 액피텍셜 성장 기판들(120)은 지지 기판(110)에 위치되고 부착된다. 타일형 성장 기판(100)에 대해 기술된 바와 같이 구조들은 또한 타일형 성장 기판(200)의 구조들과 동일할 수 있고, 예를 들면, 접착 층(208)은 지지 기판(210)의 상부 표면(204) 상에 배치되거나, 접착 층(208)은 복수의 액피텍셜 성장 기판들(220)이 지지 기판(210) 상에 위치되고 부착되기 전에, 각각의 액피텍셜 성장 기판(220) 상에 배치된다.
대안적인 실시예에서, 접착 층들(108 또는 208)은 존재하지 않고, 액피텍셜 성장 기판들(120)은 지지 기판(110)의 상부 표면(104) 상에 직접 배치되거나, 액피텍셜 성장 기판들(220)은 지지 기판(210)의 상부 표면(204) 상에 직접 배치된다. 액피텍셜 성장 기판들(120) 또는 이와 유사한 성장 표면들은 화학 기상 증착법(CVD) 공정, 원자 층 증착법(ALD) 공정, 원자 층 액피텍시 증착법(atomic layer epitaxy deposition, ALE) 공정, 물리 증기 증착법(PVD) 또는 스퍼터링 공정(sputtering process), 무전해 도금 공정(electroless deposition process)에 의해 지지 기판(110)의 상부 표면(104) 상에 직접 증착되고, 성장되거나 형성될 수 있다. CVD, ALD, 및 ALE 공정들은 열, 플라즈마, 펄스 및 금속-유기 증착 기법들을 포함한다.
접착 층은 단일 층 또는 특정 다수의 층들일 수 있다. 접착 층은 접착제 또는 글루(glue)를 포함할 수 있고, 폴리머, 코폴리머(copolymer), 올리고머(oligomer), 이들의 파생물, 또는 이들의 조합물일 수 있다. 일부 실시예들에서, 단일 접착 층 또는 복수의 접착 층들은 지지 기판 상에 배치될 수 있고, 그 후에, 액피텍셜 성장 기판들은 접착 층 또는 각각의 접착 층들에 고정된다. 대안적으로, 접착 층은 각각의 액피텍셜 성장 기판들 상에 배치될 수 있고, 그 후에, 액피텍셜 성장 기판들은 지지 기판에 고정된다.
일 실시예에서, 접착 층은 코폴리머를 포함한다. 일 예에서, 코폴리머는 에틸렌/아세트산비닐(vinylacetate)(EVA) 코폴리머 또는 이의 파생물일 수 있다. 접착 층으로서 사용될 수 있는 EVA 코폴리머는 캘리포니아, 산타로사에 위치한 Dynatex International로부터 상업용으로 구입가능한 웨이퍼 GRIP 접착 막이다. 다른 예들에서, 접착 층은 핫-멜트 접착제(hot-melt adhesive), 유기 물질 또는 유기 코팅, 무기 물질, 또는 이들의 조합물을 포함할 수 있다. 일부 실시예들에서, 접착 층은 약 5 ㎛ 내지 약 100 ㎛의 범위 내의 두께를 가질 수 있다.
또 다른 실시예에서, 접착 층은 엘라스토머, 예를 들면, 고무, 폼(foam) 또는 이들의 파생물을 포함할 수 있다. 대안적으로, 접착 층은 네오프렌(neoprene), 라텍스(latex), 또는 이들의 파생물과 같은 물질을 포함할 수 있다. 접착 층은 모노머를 포함할 수 있다. 예를 들면, 접착 층은 에틸렌 프로필렌 다이엔 모노머(ethylene propylene diene monomer) 또는 이의 파생물을 포함할 수 있다.
다른 실시예들에서, 접착 층은 압감 접착제(PSA), 아크릴 PSA, 또는 다른 접착제 라미네이트를 포함할 수 있거나 이들에 의해 부착될 수 있다. 일 예에서, PSA는 100HT(고온) 아크릴 PSA 또는 100HTL(고온 라이너(high temperature liner)) 아크릴 PSA일 수 있다. 일부 실시예들에서, 접착 층은 폴리비닐, 폴리카보네이트, 폴리에스터, 이들의 파생물 또는 이들의 조합물을 포함한 라미네이트인 PSA일 수 있다. 일부 실시예들에서, 접착 층은 약 50 ㎛ 내지 약 250 ㎛의 범위 내의 두께를 가진 PSA 라미네이트를 포함할 수 있다. 접착 층에 사용될 수 있는 많은 PSA 라미네이트들은 미네소타, 세인트 폴(St. Paul)에 위치한 3M Inc.로부터 아크릴 PSA 접착제 라미네이트들(100 시리즈) 등에서, 상업용으로 구입가능하다.
또 다른 실시예에서, 접착 층은, 액피텍셜 성장 기판들이 지지 기판에 접착되거나 고정될 시에, 광학 접착제 또는 UV-경화성 접착제(curable adhesive)를 포함할 수 있다. 예들은 광학 또는 UV-경화성 접착제가 부틸 옥틸 프탈레이트, 테트라하이드로퍼퍼일 메타크리레이트, 아크릴레이트 모노머, 이들의 파생물, 또는 이들의 조합물을 포함하는 것을 제공한다. 경화성 접착제는 액피텍셜 성장 기판들에, 지지 기판에 또는 이들 모두에 적용될 수 있다. 일부 실시예들에서, UV-광원은 접착제를 경화시키고 접착 층을 형성하기 위해 액피텍셜 성장 기판들을 통하여 조사될 수 있다. 일반적으로, 접착제는 약 1 분 내지 약 10 분, 바람직하게, 약 3 분 내지 약 7 분의 범위, 예를 들면 약 5 분 내의 시한(time period) 동안 UV 방사선에 노출될 수 있다. 접착제는 약 25℃ 내지 약 75℃의 범위, 예를 들면, 약 50℃의 온도에서 경화될 수 있다. 접착 층은 예를 들면, 노르랜드(Norland) UV-경화성 광학 접착제로부터 상업용으로 구입가능한 광학 접착제 및/또는 UV-경화성 접착제로부터 형성될 수 있거나, 이들을 포함할 수 있다.
일부 실시예들에서, 접착 층들(108, 208, 및 308)은 광학 접착제 또는 자외선-경화성 접착제를 포함할 수 있다. 접착 층들(108, 208, 및 308)은 메르캅토 에스터 복합물을 포함할 수 있고, 부틸 옥틸 프탈레이트, 테트라하이드로퍼퍼일 메타크리레이트, 아크릴레이트 모노머, 이들의 파생물, 또는 이들의 조합물을 더 포함할 수 있다. 다른 예들에서, 접착 층들(108 및 208)은 실리콘 또는 소듐 실리케이트를 포함할 수 있다.
영역들, 부위들, 공간들 또는 공간부들, 예를 들면 갭들(112)은 타일형 성장 기판(100) 상에서 각각 액피텍셜 성장 기판(120)을 서로 분리시키기 위해 액피텍셜 성장 기판들(120) 사이에서 연장된다. 갭들(112)은 지지 기판(110)의 상부 표면(104), 접착 층(108)의 상부 표면, 또는 다른 물질들의 표면, 예를 들면, 차단 층(stop layer), 보호 층 또는 다른 층을 드러낼 수 있다. 액피텍셜 성장 기판들(220)에 대해서도 유사하게, 영역들, 부위들, 공간들 또는 공간부들, 예를 들면 갭들(212)은 각각 액피텍셜 성장 기판(220)을 서로 분리시키기 위해 액피텍셜 성장 기판들(220) 사이에서 연장된다. 갭들(212)은 지지 기판(210)의 상부 표면(204), 접착 층(208)의 상부 표면, 또는 다른 물질들의 표면, 예를 들면, 차단 층, 보호 층 또는 다른 층을 드러낼 수 있다. 대부분의 예들은 지지 기판(110)의 상부 표면(104)이 갭들(112) 내에 노출되거나 지지 기판(210)의 상부 표면(204)이 갭들(212) 내에 노출되는 것을 제공한다.
대안적인 실시예에서, 도시되지는 않았지만, 타일형 성장 기판(100 또는 200)은 지지 기판(110 또는 220) 상에 배치된 복수의 액피텍셜 성장 기판들(120 또는 220)을 포함할 수 있고, 액피텍셜 성장 기판들(120 또는 220)은 서로 분리되지 않는다. 일부 실시예들에서, 타일형 성장 기판(100 또는 200)은 갈륨 비소 또는 이들의 파생물을 포함한 복수의 액피텍셜 성장 기판들(120 또는 220)을 포함하는 갈륨 비소 기판 어셈블리이다.
타일형 성장 기판(100, 200, 또는 300)은 지지 기판들(110, 210, 또는 310) 상에 배치된 2 개 이상의 갈륨 비소 성장 기판들(예를 들면, 액피텍셜 성장 기판들(120, 220, 또는 320))을 가진 갈륨 비소 기판 어셈블리이다. 본원에서 기술된 많은 실시예들에서, 액피텍셜 성장 기판들(120, 220, 또는 320)은 갈륨 비소 성장 기판들이다.
갈륨 비소, 예를 들면, 갈륨 비소 성장 기판이 보통 약 5.73 x 10-6 ℃-1 내지 약 6.86 x 10-6 ℃-1의 범위 내의 열 팽창 계수(CTE)를 가지기 때문에, 지지 기판은 이와 유사하거나 실질적으로 이와 유사한 CTE를 가진 물질로 형성되거나 이 물질을 포함된다. 본원에서 기술된 일부 실시예들에서, 지지 기판, 예를 들면, 지지 기판들(110, 210, 및/또는 310)은 약 9 x 10-6 ℃-1 이하, 예를 들면, 약 5 x 10-6 ℃-1 내지 약 9 x 10-6 ℃-1의 범위 내, 바람직하게는, 약 5.2 x 10-6℃-1 내지 약 8.5 x 10-6 ℃-1, 더 바람직하게, 약 5.26 x 10-6 ℃-1 내지 약 8.46 x 10-6 ℃-1의 범위 내의 CTE를 가진 물질로 형성되거나 이 물질을 포함할 수 있다.
많은 실시예들에서, 지지 기판은 액피텍셜 성장 기판들, 예를 들면, 갈륨 비소 성장 기판들 내의 약 0.1% 이하의 최대 변형률을 약 20℃ 내지 약 650℃의 범위 내의 온도에서 형성한다. 일부 실시예들에서, 지지 기판들(예를 들면, 지지 기판들 110, 210, 및/또는 310)은 약 650℃, 약 630℃, 또는 그 미만의 온도에서 액피텍셜 성장 기판들(120, 220, 또는 320) 내의 약 0.1% 이하의 최대 변형률을 제공하는 CTE를 가질 수 있다. 일부 실시예들에서, 갭들(112)은 액피텍셜 성장 기판들(120) 사이에서 연장되고, 상기 액피텍셜 성장 기판들을 서로 분리시키고, 마찬가지로, 갭들(212)은 액피텍셜 성장 기판들(220) 사이에서 연장되고, 상기 액피텍셜 성장 기판들을 서로 분리시키고, 갭들(312)은 액피텍셜 성장 기판들(320) 사이에서 연장되고, 상기 액피텍셜 성장 기판들을 서로 분리시킨다.
액피텍셜 성장 기판들과 지지 기판 사이에서 동일하고, 유사하거나, 실질적으로 유사한 열팽창 계수(CTEs)를 이루기 위해서, 지지 기판이 물질의 CTE와 일치하거나 실질적으로 일치하도록 부분적으로 선택되는 물질의 유형들은 액피텍셜 성장 기판들 내에 포함된다. 그러므로, 본원에서 기술된 많은 예들에서, 액피텍셜 성장 기판들은 액피텍셜 성장 갈륨 비소, 결정질 갈륨 비소, 갈륨 비소 합금들, 또는 이들의 파생물을 포함한 웨이퍼들, 층들, 박막들, 또는 표면들이다.
지지 기판들은 타일형 성장 기판들에서 이용되고, 금속 물질, 세라믹 물질, 플라스틱 물질 또는 이들의 조합물을 포함할 수 있거나 이러한 물질로 형성될 수 있다. 지지 기판들은 일반적으로, 적어도 하나의 금속 또는 금속 물질, 세라믹 물질, 또는 이들의 조합물을 포함하거나 이러한 물질로 구성된다. 일부 실시예들에서, 지지 기판들은 통기성이 없거나 실질적으로 없을 수 있다. 다른 예들에서, 지지 기판들은 플루오르화수소 및 플루오린화수소산에 저항력을 가질 수 있다.
일부 실시예들에서, 지지 기판들은 니오븀, 니오븀 합금들, 티타늄 카바이드, 마그네슘 실리케이트, 스테어타이트, 텅스텐 카바이드, 텅스텐 카바이드 서멧, 이리듐, 알루미나, 알루미나 세라믹들, 지르코늄, 지르코늄 합금들, 지르코니아, 지르코늄 카바이드, 오스뮴, 탄탈럼, 하프늄, 몰리브데넘, 몰리브데넘 합금들, 이들의 산화물, 이들의 실리케이트들, 이들의 합금, 이들의 파생물, 또는 이들의 조합물을 포함할 수 있다.
일부 실시예들에서, 지지 기판은 적어도 하나의 금속 물질을 포함하거나 이 물질로 형성될 수 있다. 지지 기판은 금속 물질의 단일 층 또는 동일한 금속 물질 또는 서로 다른 금속 물질의 다수의 층들을 포함할 수 있다. 일부 실시예들에서, 지지 기판의 금속 물질은 적어도 하나의 금속, 예를 들면, 티타늄, 지르코늄, 하프늄, 니오븀, 탄탈럼, 크로뮴, 몰리브데넘, 텅스텐, 망간, 레늄, 철, 루테늄, 코발트, 로듐, 니켈, 팔라듐, 백금, 구리, 은, 금, 아연, 알루미늄, 이들의 합금, 또는 이들의 조합물을 포함한다. 금속 물질은 또한, 합금의 다양한 농도로 실리콘, 탄소, 및/또는 붕소를 포함할 수 있고/있거나 극미량(trace amounts)으로 다른 원소들을 포함할 수 있다.
일부 실시예들에서, 지지 기판은 몰리브데넘 또는 몰리브데넘 합금을 포함한 적어도 하나의 금속 물질을 포함하거나, 이 물질로 형성될 수 있다. 몰리브데넘을 포함한 금속 물질은 어닐링된 몰리브데넘, 응력이완 환경(stress relieved condition) 몰리브데넘, 재결정된 몰리브데넘, 어닐링된 니오븀, 냉간가공된(coldworked) 니오븀, 정제된(wrought) 니오븀, 어닐링된 레늄, 이형(deformed) 레늄, 어닐링된 탄탈럼, 냉간가공된 탄탈럼, 몰리브데넘 디실리사이드(disilicide)(MoSi2), 몰리브데넘 티타늄 카본 합금(MoTiC 합금), 몰리브데넘-티타늄 합금(95.5Mo-O.5Ti), 몰리브데넘티타늄-카본 합금(Mo-O.5Ti-O.02C, 몰리브데넘 합금 362), 몰리브데넘-티타늄지르코늄 합금(MoTiZr 합금), 몰리브데넘 TZC (Mo-1Ti-O.3Zr), 아크 캐스트(arc cast) 몰리브데넘 TZM(Mo-O.5Ti-O.1Zr; Mo-합금 363)(응력이완 및 재결정화), P/M 몰리브데넘 TZM(Mo-O.5Ti-O.1Zr; Mo-합금 364)(응력이완 및 재결정화), 몰리브데넘 레늄 합금(Mo-44.5Re-어닐링됨); 몰리브데넘 레늄 합금(Mo-47.5Re-어닐링되고 이형됨), Mo-Cu 합성물들(아메텍(Ametek) 몰리브데넘-구리 합성물들 AMC 7525, 8020, 또는 8515), 이들의 파생물, 이들의 합금, 또는 이들의 조합물을 포함할 수 있다. 일부 실시예들에서, 지지 기판은 약 75 중량 % 몰리브데넘 및 약 25 중량 % 구리, 또는 약 80 중량 % 몰리브데넘 및 약 20 중량 % 구리, 또는 약 85 중량 % 몰리브데넘 및 약 15 중량 % 구리를 포함한 몰리브데넘-구리를 포함하거나 이로 형성될 수 있다.
일부 실시예들에서, 지지 기판은 텅스텐 또는 텅스텐 합금을 포함한 적어도 하나의 금속 물질을 포함할 수 있거나 이 물질로 형성될 수 있다. 텅스텐 포함 금속 물질은 고밀도 가공가능한 텅스텐(CMW® 1000 AMS-T-21014 AMS-7725 ASTM B777), 텅스텐 합금들(CMW® 3000 합금-AMS-T21014 AMS-7725 및 CMW® 3950 - 합금 AMS-T-21014 ASTM B777), 및 W-Cu 합성물들(아메텍 텅스텐-구리 합성물들 AWC 8515, 8812, 또는 9010), 이들의 파생물, 이들의 합금, 또는 이들의 조합물을 포함할 수 있다. 일부 실시예들에서, 지지 기판은 약 85 중량 % 텅스텐 및 약 15 중량 % 구리, 또는 약 88 중량 % 텅스텐 및 약 12 중량 % 구리, 또는 약 90 중량 % 텅스텐 및 약 10 중량 % 구리를 포함한 텅스텐-구리 합성물들을 포함하거나 이 합성물들로 형성될 수 있다.
다른 실시예들에서, 지지 기판은 니오븀 또는 니오븀 합금을 포함한 적어도 하나의 금속 물질을 포함하거나 이 금속 물질로 형성될 수 있다. 니오븀 포함 금속 물질은 니오븀 합금 C-103(89Nb-10Hf-1Ti)(냉간로울(coldrolled), 응력이완 및 재결정), 니오븀 합금 C-129Y(80Nb-10W-10Hf-0.1Y), 니오븀 합금 Cb-752(Nb-10W-2.5Zr), 이들의 파생물, 이들의 합금, 또는 이들의 조합물을 포함할 수 있다.
다른 실시예들에서, 지지 기판은 적어도 하나의 금속 물질 포함 티타늄 또는 티타늄 합금 및/또는 지르코늄 또는 지르코늄 합금을 포함할 수 있거나 이러한 합금으로부터 형성될 수 있다. 금속 물질 포함 티타늄 또는 지르코늄은 티타늄 합금 Ti-6Al-2Sn-4Zr-2Mo-0.1Si(듀플렉스(duplex) 어닐링됨), 티타늄 Ti-6Al-2Sn-4Zr-2Mo(Ti-6-2-4-2)(듀플렉스 어닐링되고 시트화됨(sheet)), 지르코늄(그레이드(grade) 702 - 상업적으로 순수한(commercially pure)), 지르코늄(반응기 그레이드), 이들의 파생물, 이들의 합금, 또는 이들의 조합물을 포함할 수 있다.
다른 실시예들에서, 지지 기판은 적어도 하나의 제어 팽창(CE) 합금, 예를 들면, 알루미늄-실리콘 합금을 포함할 수 있거나 이러한 합금으로 형성될 수 있다. 일 예에서, 알루미늄-실리콘 합금은 약 30 중량 % 알루미늄 및 약 70 중량 % 실리콘을 포함하고, 예를 들면, Osprey Metals사로부터 구입가능한 CE7 Al-Si 제어 팽창 합금을 포함한다.
다른 실시예들에서, 지지 기판은 적어도 하나의 금속 물질 포함 철 또는 철 합금을 포함하거나 이 합금으로부터 형성될 수 있다. 철-포함 금속 물질은 철-니켈 합금, 철-니켈-망간 합금(Fe-36Ni-0.35Mn-0.20Si-0.02C) Carpenter lnvar 36® 합금(냉간 인발 봉들(cold drawn bars), 냉간 롤형 스트립들(cold rolled strips), 및 어닐링된 봉들 & 스트립들), 철-니켈-코발트 합금, Carpenter Kovar® 합금(유리 및 세라믹 실링(sealing) 합금), 철-니켈-코발트-티타늄 합금, 철-니켈-코발트-티타늄니오븀 합금, 철-니켈-코발트-티타늄-탄탈럼 합금, 철-니켈-코발트-티타늄-니오븀-탄탈럼 합금 Carpenter pyromet® CTX-3 Superalloy(열 처리 및 982℃ 이상으로 사이클을 가지고 브레이징하는(brazing) 열 처리), 철-니켈-코발트-니오븀-티타늄알루미늄 합금, INCOLOY® 합금 903, 철-니켈-코발트-니오븀-티타늄 합금, INCOLOY® 합금 907, 철-니켈-코발트-니오븀-티타늄 합금, INCOLOY® 합금 909, Fe-Ni 합금들, Fe-Ni-Mn 합금들(Allegheny Ludlum AL 42™ 전기 합금), UNS K94100, 이들의 파생물, 이들의 합금, 또는 이들의 조합물을 포함할 수 있다.
일 예에서, 지지 기판은 약 58.4 중량 %의 Fe, 약 40.8 중량 %의 Ni, 및 약 0.5 중량 %의 Mn을 포함하고, 미국, Allegheny Ludlum Corporation로부터 구입가능한 AL 42™ 전기 합금인 철니켈-망간 합금을 포함하거나, 이러한 합금으로 형성될 수 있다.
또 다른 예에서, 지지 기판은 약 63.4 중량 %의 Fe, 약 36 중량 %의 Ni, 약 0.35 중량 %의 Mn, 약 0.20 중량 %의 Si, 및 약 0.02 중량 %의 C을 포함하고, 냉간 인발 봉들, 냉간 롤형 스트립들, 및 어닐링된 봉들 및 스트립들로서 이용가능한 Carpenter lnvar 36® 합금인 철-니켈-망간 합금을 포함하거나 이러한 합금으로 형성될 수 있다.
또 다른 예에서, 지지 기판은 약 53.4 중량 %의 Fe, 약 29 중량 %의 Ni, 약 17 중량 %의 Co, 약 0.30 중량 %의 Mn, 약 0.20 중량 %의 Si, 및 약 0.02 중량 %의 C를 포함하고 Carpenter Kovar® Fe-Ni-Co 합금인 철-니켈-코발트 합금을 포함하거나 이러한 합금으로 형성될 수 있다.
또 다른 예에서, 지지 기판은 니오븀, 탄탈럼, 또는 니오븀 및 탄탈럼 모두를 포함할 수 있는 철-니켈-코발트-티타늄 합금을 포함하거나 이러한 합금으로 형성될 수 있다. 철-니켈-코발트-티타늄 합금은 약 37 중량 %-39 중량 %의 Ni, 약 13 중량 %-15 중량 %의 Co, 약 1.25 중량 %-1.75 중량 %의 Ti, 및 약 4.50 중량 %-5.50 중량 %의 Nb 및 Ta 혼합물, 및 약 36.3 중량 %-41.8 중량 % 또는 밸런스(balance)의 Fe를 포함하고, Carpenter pyromet® CTX-3 superalloy이다.
또 다른 예에서, 지지 기판은 약 36 중량 %-40 중량 %의 Ni, 약 13 중량 %-17 중량 %의 Co, 약 0.30 중량 %-1.15 중량 %의 Al, 약 1.00 중량 %-1.85 중량 %의 Ti, 약 2.40 중량 %-3.50 중량 %의 Nb, 및 약 36.5 중량 %-47.3 중량 % 또는 밸런스의 Fe를 포함하고, INCOLOY® 합금 903인 철-니켈-코발트-니오븀-티타늄-알루미늄 합금을 포함하거나 이러한 합금으로 형성된다.
또 다른 예에서, 지지 기판은 약 35 중량 %-40 중량 %의 Ni, 약 12 중량 %-16 중량 %의 Co, 약 4.30 중량 %-5.20 중량 %의 Nb, 약 1.3 중량 %-1.8 중량 %의 Ti, 약 0.02 중량 %-0.20 중량 %의 Al, 약 0.07 중량 %-0.35 중량 %의 Si, 및 약 36.5%-47.3 중량 % 또는 밸런스의 Fe을 포함하고, INCOLOY® 합금 907인 철-니켈-코발트-니오븀-티타늄 합금을 포함하거나 이러한 합금으로 형성된다.
또 다른 예에서, 지지 기판은 약 35 중량 %-40 중량 %의 Ni, 약 12 중량 %-16 중량 %의 Co, 약 4.30 중량 %-5.20 중량 %의 Nb, 약 1.3 중량 %-1.8 중량 %의 Ti, 약 0.001 중량 %-0.15 중량 %의 Al, 약 0.25 중량 %-0.50 중량 %의 Si, 약 0.001 중량 %-0.06 중량 %의 C, 및 약 36.3 중량 %-47.1 중량 % 또는 밸런스의 Fe를 포함하고, INCOLOY® 합금 909인 철-니켈-코발트-니오븀-티타늄 합금을 포함하거나 이러한 합금으로 형성된다.
일부 실시예들에서, 지지 기판은 적어도 하나의 세라믹 물질을 포함하거나 이러한 세라믹 물질로 형성될 수 있다. 지지 기판은 세라믹 물질의 단일 층, 또는 동일한 세라믹 물질 또는 서로 다른 세라믹 물질들의 다수의 층들을 포함할 수 있다. 지지 기판의 세라믹 물질은 적어도 하나의 물질, 예를 들면, 알루미늄 산화물, 알루미나, 실리콘 산화물, 실리카, 지르코늄 산화물, 지르코니아, 하프늄 산화물, 하프니아(hafnia), 마그네슘 산화물, 마그네슘 실리콘 산화물(스테어타이트), 마그네슘 스칸듐 설파이드(magnesium scandium sulfide), 세륨 붕화물(cerium boride), 칼슘 붕화물, 철 알루미늄 산화물, 페로 알루미늄 산화물(ferro aluminum oxide), 그라파이트(graphite), 이들의 산화물, 이들의 붕화물, 이들의 파생물, 또는 이들의 조합물을 포함한다.
일부 특정 예들에서, 지지 기판은 다음 것으로부터 선택된 적어도 하나의 세라믹 물질을 포함하거나 이러한 물질로 형성될 수 있고, 상기 다음의 것은 이러하다: 96% 알루미나, 두꺼운 막(소성됨(as fired)), 92% 알루미나(불투명), 85% 알루미나(유리체(vitreous body)), 95% 알루미나(유리체), 99.5% 알루미나(유리체), 알루미나(96% Al203), 99.5% 알루미나(박막 기판), 99.6% 알루미나(박막 기판), 베릴리아(beryllia)(99.5% BeO), 칼슘 붕화물, 세륨 붕화물(CeB6), 알바이트(albite)(Feldspar NaAlSi308), 칼사이트(calcite)(CaC03), 스테어타이트(마그네슘 실리콘 산화물), 마그네슘 스칸듐 설파이드(MgSc2S4), 아연 갈륨 설파이드(ZnGa2S4), CoorsTek 알루미나 AD-85(nom. 85% Al203), CoorsTek 알루미나 AD-90(nom. 90% Al203), CoorsTek 알루미나 AD-94(nom. 94% Al203), CoorsTek 알루미나 AD-96(nom. 96% Al203), CoorsTek 알루미나 FG-995(nom. 98.5% Al203), CoorsTek 알루미나 AD-995(nom. 99.5% Al203), CoorsTek 알루미나 AD-998(nom. 99.8% Al203), 첨단 세라믹들 ALC 1081(C-786) 알루미나, 첨단 세라믹들 ALC 1082(C-786) 알루미나, 첨단 세라믹들 ACL 1085(C-795) 알루미나, CeramTec 665 스테어타이트(MgO-Si02), CeramTec 771 94% 알루미나(Al203), CeramTec Grade 614 White 96% 알루미나(Al203), CeramTec Grade 698 Pink 96% 알루미나(Al203), CeramTec 975 99.5% 알루미나 (Al203), CeramTec 433 99.9% 알루미나(Al203), CeramTec 950 강화알루미나(toughened alumina)(Al203-Zr02), CeramTec 848 지르코니아(Zr02), Corning 7056 알칼리 보러실러케이트 분쇄/분말 유리(alkali borosilicate crushed/powdered glass), Du-Co 세라믹들 DC-9-L-3 스테어타이트, Du-Co 세라믹들 DC-10-L-3 스테어타이트, Du-Co 세라믹들 DC-16-L-3 스테어타이트, Du-Co 세라믹들 CS-144-L-5 스테어타이트, Du-Co 세라믹들 DC-265-L-6 알루미나(96% Al203), 페로 알루미늄 산화물 P87, P890, P3640, 또는 P3142, ICE Al203 94, 96, 99.5, 또는 99.8, ICE Hot Pressed SiC, ICE Mullite(3Al203-Si02), ICE 스테어타이트 L-4 또는 L-5, CoorsTek Mullite(S2), 3M Nextel™ 440, 550, 610, 650, 또는 720 산업계 세라믹 섬유, 모건(Morgan) 첨단 세라믹들 Deranox™ 970 또는 975 알루미나, 모건 첨단 세라믹들 Sintox™ FF 알루미나, 색슨버그(Saxonburg) 세라믹들 L-3 또는 L-5 스테어타이트, 알루미나(색슨버그 세라믹들 S-697/S-700-02 알루미나), 알루미나(색슨버그 세라믹들 S-700-22 알루미나), 알루미나(색슨버그 세라믹들 S-660 알루미나), 알루미나 (색슨버그 세라믹들 S-699 알루미나(분쇄가능함), CoorsTek 지르코니아-강화알루미나(ZTA), 그라파이트(Poco Graphite Fabmate® Pore-Free Specialty Graphite 및 Poco Graphite Durabraze® purified/machined specialty graphite), Wieland ALLUX®/ZIROX® 세라믹 버니어링(veneering), 이들의 산화물, 이들의 붕화물, 이들의 파생물, 또는 이들의 조합물.
본원에 기술된 다른 실시예들에서, 타일형 성장 기판을 형성하는 방법은 제공되며, 상기 방법은 ELO 공정 동안 복수의 액피텍셜 성장 기판들, 막들, 또는 물질들을 형성하는 단계, 및 그 후에 복수의 액피텍셜 성장 기판들을 지지 기판 상에 고정시키는 단계를 포함한다. 이후에, 상기 방법은 지지 기판 상에 배치된 액피텍셜 성장 기판 각각 상에 희생 층을 증착시키고 상기 희생 층들 각각 상에 액피텍셜 물질들을 증착시킴으로써, 추가적인 ELO 막들 또는 다른 액피텍셜 물질들을 형성하기 위해 타일형 성장 기판을 사용하는 단계를 제공한다. 액피텍셜 물질들은 단일 층을 포함할 수 있지만, 그러나 보통은 복수의 층들, 예를 들면 광전지 또는 태양열 장치 또는 이들의 부분을 포함할 수 있다. 방법은, 희생 층들을 식각하면서 추가적인 ELO 공정 동안 액피텍셜 성장 기판들로부터 액피텍셜 물질들을 제거하는 단계를 더 제공한다.
일 예에서, 타일형 성장 기판을 형성하는 방법은 제공되며, 상기 방법은 호스트 기판 상에 제 1 희생 층을 형성하는 단계, 제 1 희생 층 상에 제 1 액피텍셜 층을 형성하는 단계, 제 1 희생 층을 식각하면서 호스트 기판으로부터 제 1 액피텍셜 층을 제거하는 단계 및 제 1 ELO 공정 동안 제 1 액피텍셜 성장 기판을 형성하는 단계, 호스트 기판 상에 제 2 희생 층을 형성하는 단계, 제 2 희생 층 상에 제 2 액피텍셜 층을 형성하는 단계, 제 2 희생 층을 식각하면서 호스트 기판으로부터 제 2 액피텍셜 층을 제거하는 단계 및 제 2 ELO 공정 동안 제 2 액피텍셜 성장 기판을 형성하는 단계, 및 지지 기판 상에 제 1 및 제 2 액피텍셜 성장 기판들을 고정시키는 단계를 포함한다.
또 다른 예에서, 타일형 성장 기판을 형성하는 방법은 제공되며, 상기 방법은 호스트 기판 상에 배치된 제 1 희생 층 상에 제 1 액피텍셜 층을 형성하는 단계, 제 1 희생 층을 식각하면서, 호스트 기판으로부터 제 1 액피텍셜 층을 제거하여 제 1 ELO 공정 동안 제 1 액피텍셜 성장 기판을 형성하는 단계를 포함한다. 방법은 다수의 증착 및 ELO 공정들 동안 복수의 액피텍셜 성장 기판들을 형성하는 단계를 더 제공한다. 이후에, 방법은 타일형 성장 기판을 형성하기 위해 지지 기판 상에 복수의 액피텍셜 성장 기판들을 고정시키는 단계를 제공한다. 또 다른 실시예에서, 상기 방법은 다양한 ELO 막들 및 물질들을 형성하기 위해, 타일형 성장 기판, 즉 지지 기판 상에 배치된 액피텍셜 성장 기판을 추가적인 증착 및 ELO 공정들에 노출시키는 단계를 제공한다.
도 3a는 본원의 일 실시예에서 도시된 바와 같이, 지지 기판(310) 상에 추가로 배치된 접착 층(308) 상에 배치된 복수의 액피텍셜 성장 기판들(320)을 포함한 타일형 성장 기판(300)을 도시한다. 다른 실시예들에서, 지지 기판(310)은, 복수의 접착 층들(308)이 지지 기판(310)을 연장시키도록, 개별적인 접착 층(308) 상에 독립적으로 각각 배치된 복수의 액피텍셜 성장 기판들(320)을 포함한다. 다른 실시예들에서, 복수의 액피텍셜 성장 기판들(320)은 접착 층 없이 지지 기판(310) 상에 직접 배치된다.
타일형 성장 기판(300)은 액피텍셜 성장 기판들(320)의 단일 행 또는 다수의 행들을 포함할 수 있다. 5 개의 액피텍셜 성장 기판들(320)을 포함하는 행은 도 3a에 도시된다. 일 예에서, 타일형 성장 기판(300)은 4 개의 행들을 포함하고, 그러므로, 20 개의 액피텍셜 성장 기판들(320)을 가진다. 도시된 바와 같이, 타일형 성장 기판(300)은 그 위에 배치된 복수의 액피텍셜 스택들(420)을 포함함으로써, 본원의 실시예들에 기술된 바와 같이, 액피텍셜 스택(420)은 각각의 액피텍셜 성장 기판(320) 상에서 형성되거나 증착된다. 공간, 영역, 또는 부위, 예를 들면, 갭(312)은 독립적인 액피텍셜 성장 기판(320) 상에 배치된 각각의 액피텍셜 스택(420)을 포함한 ELO 막 스택들(316) 각각 사이에서 연장된다.
도 3b는 본원에서 기술된 실시예들에 따라서, 액피텍셜 성장 기판(320) 상에 배치된 액피텍셜 스택(420)을 포함한 단일 ELO 막 스택(316)을 도시한다. 접착 층(308) 및 지지 기판(310)은 ELO 막 스택(316)를 상세하게 나타내기 위해 도시되지 않았다. 일 실시예에서, 액피텍셜 스택(420)은 희생 층(404) 상에 배치된 액피텍셜 물질(418)을 포함하고, 상기 희생 층은 액피텍셜 성장 기판(320) 상에 배치된다. 액피텍셜 물질(418)은 적어도 갈륨 비소의 갈륨 비소 활성 층(410)을 포함할 수 있지만, 그러나 버퍼 및 패시베이션 층들을 포함한 복수의 다른 층들을 포함할 수 있다. 도 3a-3b에 도시된 바와 같이, 그리고 본원의 실시예들에서 기술된 바와 같이, 액피텍셜 물질(418)은 희생 층(404) 상에 배치되고, 액피텍셜 물질(418)은 희생 층(404) 상에 배치된 버퍼 층(406)을 포함하고, 패시베이션 층(408)은 버퍼 층(406) 상에 배치되고, 갈륨 비소 활성 층(410)은 패시베이션 층(408) 상에 배치되고, 패시베이션 층(412)은 갈륨 비소 활성 층(410) 상에 배치된다.
도 3a는 타일형 성장 기판(300) 상에 배치된 5 개의 액피텍셜 스택들(420)의 단일 행을 도시하지만, 액피텍셜 스택들(420)은 다양한 구조로 타일형 성장 기판(300) 상에 배치될 수 있다. 액피텍셜 스택들(420)의 단일 행 또는 다수의 행들은 타일형 성장 기판(300) 상에 배치될 수 있다. 5 개 액피텍셜 스택들(420)의 각각의 행은 2 개 이상의 액피텍셜 스택들(420)을 가질 수 있다. 일부 실시예들에서, 타일형 성장 기판(300)은 액피텍셜 성장 기판(320) 상에 각각 포함된, 2 개, 3 개, 4 개, 5 개, 6 개, 10 개, 12 개, 20 개, 24 개, 30 개, 50 개, 100 개, 또는 그 이상의 액피텍셜 스택들(420)을 포함할 수 있다. 다양한 실시예들에서, ELO 공정은 식각 공정 동안 희생 층들(404)을 제거하면서, 액피텍셜 성장 기판들(320) 또는 액피텍셜 물질(418)의 다른 층으로부터 ELO 막 또는 액피텍셜 물질(418)을 필링하는 단계(peeling), 및 액피텍셜 물질(418)이 액피텍셜 성장 기판(320)으로부터 제거될 때까지 이들 사이에서 에치 틈(etch crevice)을 형성하는 단계를 포함한다.
일 실시예에서, 도 3a-3b에 도시된 바와 같이, 타일형 성장 기판(300) 상의 박막 스택들은 제공되고, 상기 박막 스택들은 복수의 액피텍셜 스택들(420)을 포함하고, 상기 복수의 액피텍셜 스택들 각각은 액피텍셜 성장 기판들(320)(예를 들면, GaAs를 포함) 상에 배치되고, 각각의 액피텍셜 스택(420)은 희생 물질(sacrificial material)(404)의 층 상에 증착된 액피텍셜 물질(418)의 층을 포함한다.
각각의 액피텍셜 스택(420) 내의 액피텍셜 물질(418) 및/또는 희생 물질(404)의 층들은 동일한 성분 또는 서로 다른 성분들을 가질 수 있다. 일부 실시예들에서, 액피텍셜 물질(418)의 각각의 층은 독립적으로 갈륨 비소, 알루미늄 갈륨 비소, 인듐 갈륨 인화물, 이들의 합금, 이들의 파생물, 또는 이들의 조합물을 포함할 수 있다. 또한, 액피텍셜 물질(418)의 각각의 층은 다수의 층들을 가질 수 있다. 일 예에서, 액피텍셜 물질(418)의 각각의 층은 갈륨 비소를 포함한 층, 및 알루미늄 갈륨 비소를 포함한 또 다른 층을 독립적으로 가진다. 다른 예들에서, 액피텍셜 물질(418)의 각각의 층은 버퍼 층(406), 패시베이션 층(408), 및 갈륨 비소 활성 층(410)을 독립적으로 포함할 수 있다. 일부 실시예들에서, 액피텍셜 물질(418)의 각각의 층은 제 2 패시베이션 층(412)을 더 포함한다. 일 예에서, 액피텍셜 물질(418)의 각각의 층은 갈륨 비소를 포함한 버퍼 층(406), 알루미늄 갈륨 비소를 포함한 패시베이션 층들(408 및 412), 및 갈륨 비소 활성 층(410)을 독립적으로 가질 수 있다.
일부 실시예들에서, 갈륨 비소 버퍼 층은 약 100 nm 내지 약 400 nm의 범위 내의 두께를 가질 수 있고, 각각의 패시베이션 층들(408 및 412)은 약 10 nm 내지 약 50 nm의 범위 내의 두께를 가질 수 있고, 갈륨 비소 활성 층(410)은 약 400 nm 내지 약 2,000 nm의 범위 내의 두께를 가질 수 있다. 다른 예들에서, 갈륨 비소 버퍼 층(406)은 약 300 nm의 두께를 가질 수 있고, 각각의 패시베이션 층들(408 및 412)은 약 30 nm의 두께를 가질 수 있고, 갈륨 비소 활성 층(410)은 약 1,000 nm의 두께를 가질 수 있다. 각각의 패시베이션 층들(408 및 412)은 알루미늄 갈륨 비소 합금 또는 이의 파생물을 독립적으로 포함할 수 있다.
다른 예들에서, 갈륨 비소 활성 층(410) 또는 액피텍셜 물질(418)의 각각의 층은 다수의 층들을 포함한 광전지의 전지 구조물을 가질 수 있다. 일 예에서, 광전지의 전지 구조물은 갈륨 비소, n-도핑 갈륨 비소, p-도핑 갈륨 비소, 알루미늄 갈륨 비소, n-도핑 알루미늄 갈륨 비소, p-도핑 알루미늄 갈륨 비소, 인듐 갈륨 인화물, 이들의 합금, 이들의 파생물, 또는 이들의 조합물을 포함할 수 있다.
또 다른 실시예에서, 희생 물질(404)의 각각의 층은 알루미늄 비소화물, 이들의 합금, 이들의 파생물, 또는 이들의 조합물과 같은 물질을 독립적으로 포함할 수 있다. 일부 실시예들에서, 희생 물질(404)의 각각의 층은 약 20 nm 이하의 두께, 예를 들면, 약 1 nm 내지 약 10 nm의 범위 내의 두께, 바람직하게는 약 4 nm 내지 약 6 nm의 두께를 가진 알루미늄 비소화물 층을 독립적으로 포함할 수 있다.
액피텍셜 성장 기판들(320)은 다양한 물질들, 예를 들면 Ⅲ/Ⅳ 족의 물질을 포함하거나 이러한 물질로 형성될 수 있고, 다른 원소들로 도핑될 수 있다. 일 실시예에서, 액피텍셜 성장 기판들(320)은 갈륨 비소, 갈륨 비소 합금들 또는 이들의 파생물을 포함한다. 일부 예에서, 액피텍셜 성장 기판들(320)은 n-도핑 갈륨 비소 또는 p-도핑 갈륨 비소를 포함할 수 있다. 갈륨 비소, 예를 들면, 갈륨 비소 성장 기판은 약 5.73x10-6℃-1 내지 약 6.86 x 10-6℃-1의 범위 내의 CTE를 가질 수 있다.
또 다른 실시예에서, 타일형 성장 기판(300) 상에 다양한 액피텍셜 물질들을 형성하는 방법은 제공되고, 상기 방법은 복수의 액피텍셜 스택들(420)을 액피텍셜 성장 기판들(320) 상에 증착하는 단계를 포함하고, 각각의 ELO 스택(316)은 액피텍셜 물질(418)의 층을 포함한 액피텍셜 스택(420)을 포함하고, 각각의 액피텍셜 스택(420)은 희생 물질(404)의 층 상에 증착된다.
또 다른 실시예에서, 타일형 성장 기판(300) 상에 다양한 액피텍셜 물질들을 형성하는 방법은 제공되고, 상기 방법은 복수의 액피텍셜 스택들(420)을 액피텍셜 성장 기판들(320) 상에 증착하는 단계(각각의 액피텍셜 스택(420)은 희생 물질(404)의 층 상에 증착된 액피텍셜 물질(418)의 층을 포함함), 및 희생 물질(404)의 층을 식각하면서, 적어도 하나의 ELO 공정 동안 타일형 성장 기판(300)으로부터 액피텍셜 물질(418)의 층을 제거하는 단계를 포함한다.
일부 실시예들에서, 타일형 성장 기판(300)은 2, 3, 4, 5, 6, 10, 12, 20, 24, 50, 100 개, 또는 그 이상의 액피텍셜 스택들을 가질 수 있다. 액피텍셜 물질(418)의 각각의 층은 동일한 성분 또는 서로 다른 성분들을 가질 수 있다. 이와 유사하게, 희생 물질(404)의 각각의 층은 동일 성분 또는 서로 다른 성분들을 가질 수 있다. 액피텍셜 물질(418)의 각각의 층은 다수의 층들을 포함할 수 있고, 갈륨 비소, 알루미늄 갈륨 비소, 또는 이들의 파생물을 독립적으로 포함할 수 있다. 예들이 제공되는 바와 같이, 액피텍셜 물질(418)의 각각의 층은 갈륨 비소를 포함한 층, 및 알루미늄 갈륨 비소를 포함한 또 다른 층을 독립적으로 가질 수 있다. 일 실시예에서, 액피텍셜 물질(418)의 각각의 층은 버퍼 층(406), 패시베이션 층(408), 갈륨 비소 활성 층(410), 및 패시베이션 층(412)을 독립적으로 포함할 수 있다. 일부 실시예들에서, 버퍼 층(406)은 갈륨 비소를 포함하고, 패시베이션 층들(408 및 412) 각각은 알루미늄 갈륨 비소를 독립적으로 포함할 수 있고, 활성 층(410)은 갈륨 비소를 포함할 수 있다.
일부 실시예들에서, 희생 층들(404) 또는 물질은 ELO 식각 단계 동안 습식 식각 용액에 노출될 수 있다. 습식 식각 용액은 플루오린화수소산을 포함할 수 있고, 계면 활성제 및/또는 버퍼를 더 포함할 수 있다. 일부 예에서, 희생 층들(404) 또는 물질은 약 0.3 mm/hr 이상의 속도로, 바람직하게, 약 1 mm/hr 이상의 속도, 및 더 바람직하게, 약 5 mm/hr 이상의 속도로 습식 식각 공정을 하는 동안 식각될 수 있다.
일부 대안적인 실시예들에서, 희생 층들(404) 또는 물질은 ELO 식각 단계 동안 전기 화학 식각에 노출될 수 있다. 전기 화학 식각은 바이어스된 공정(biased process) 또는 갈바닉 공정(galvanic process)을 포함할 수 있다. 또 다른 예에서, 희생 층들(404) 또는 물질은 ELO 식각 단계 동안 기상 식각(vapor phase etch)에 노출될 수 있다. 기상 식각은 플루오르화수소 증기에 희생 층들(404) 또는 물질을 노출시키는 단계를 포함한다. 본원에서 기술된 바와 같이, ELO 공정은 식각 공정 또는 식각 단계, 예를 들면, 광화학 식각 공정, 열 강화 식각 공정(thermally enhanced etch process), 플라즈마 강화 식각 공정, 응력 강화 식각 공정, 이들의 파생물, 또는 이들의 조합물을 포함할 수 있다.
또 다른 실시예에서, 액피텍셜 리프트 오프 공정 동안 다수의 액피텍셜 박막들을 형성하는 방법은 제공되고, 상기 방법은 지지 기판 상에 배치된 복수의 갈륨 비소 성장 표면들 상에서 동시에 복수의 알루미늄 비소화물 희생 층들을 증착시키는 단계를 포함하고, 단일 알루미늄 비소화물 희생 층은 각각의 갈륨 비소 성장 표면 상에 증착되고, 갈륨 비소 성장 표면들의 각각은 지지 기판 상에서 개별적으로 배치되고, 서로 인접해 있고, 갭은 갈륨 비소 성장 표면들 사이를 연장하고, 갈륨 비소 성장 표면들을 서로 분리시킨다.
방법은 복수의 버퍼 층들을 복수의 알루미늄 비소화물 희생 층들 상에 동시에 증착시키는 단계를 더 포함한다. 단일 버퍼 층은 각각의 알루미늄 비소화물 희생 층 상에서 CVD에 의해 증착될 수 있다. 이후에, 복수의 갈륨 비소 활성 층들은 동시에 성장되거나, 또는 복수의 버퍼 층들 상에 증착되고, 단일 갈륨 비소 활성 층은 각각의 버퍼 층 상에 증착된다.
지지 막, 핸들, 또는 테이프는 지지 기판으로서 갈륨 비소 활성 층들 또는 ELO 막의 대향 측면 상에서 또는 상기 대향 측면에 걸쳐 배치될 수 있다. 지지 막은 압축을 유지시킴으로써 갈륨 비소 활성 층들을 안정화시키고, ELO 공정의 식각 및 제거 단계들 동안, 그리고 이 후에 갈륨 비소 활성 층들을 유지시키는데 사용된다. ELO 공정은 알루미늄 비소화물 희생 층들을 식각하면서 갈륨 비소 성장 표면들로부터 갈륨 비소 활성 층들을 분리시키는 단계를 포함한다. 식각 공정 동안, 지지 막은 레버리지(leverage)를 제공하고 액피텍셜 성장 기판들 행 사이(row by row)로부터 또는 동시에 모든 행들로부터 ELO 막들을 분리시키는데 사용될 수 있다.
앞서서 본 발명의 실시예들에 관해 설명되었지만, 본 발명의 다른 실시예들 및 추가적인 실시예들은 본 발명의 기본적인 권리 범위로부터 벗어나지 않고 고안될 수 있고, 본 발명의 권리 범위는 이하의 청구항에 의해 판별된다.

Claims (48)

  1. 약 5 x 10-6 ℃-1 내지 약 9 x 10-6 ℃-1의 범위 내의 열 팽창 계수를 포함한 지지 기판;
    상기 지지 기판 상에 배치된 접착 층; 및
    상기 접착 층 상에 개별적으로 배치되고 서로 인접한 적어도 2 개의 갈륨 비소 성장 기판들
    을 포함하고,
    갭은 상기 갈륨 비소 성장 기판들 사이에서 연장되고, 상기 갈륨 비소 성장 기판들을 서로 분리시키는 것을 특징으로 하는 갈륨 비소 기판 어셈블리.
  2. 제 1 항에 있어서,
    상기 열 팽창 계수는 약 5.2 x 10-6 ℃-1 내지 약 8.5 x 10-6 ℃-1의 범위 내에 속한 것을 특징으로 하는 갈륨 비소 기판 어셈블리.
  3. 제 1 항에 있어서,
    상기 적어도 2 개의 갈륨 비소 성장 기판들은 4 개 이상의 갈륨 비소 성장 기판들을 포함하는 것을 특징으로 하는 갈륨 비소 기판 어셈블리.
  4. 제 3 항에 있어서,
    상기 적어도 2 개의 갈륨 비소 성장 기판들은 12 개 이상의 갈륨 비소 성장 기판들을 포함하는 것을 특징으로 하는 갈륨 비소 기판 어셈블리.
  5. 제 1 항에 있어서,
    상기 지지 기판은, 니오븀, 니오븀 합금들, 티타늄 카바이드, 마그네슘 실리케이트, 스테어타이트, 텅스텐 카바이드, 텅스텐 카바이드 서멧, 이리듐, 알루미나, 알루미나 세라믹들, 지르코늄, 지르코늄 합금들, 지르코니아, 지르코늄 카바이드, 오스뮴, 탄탈럼, 하프늄, 몰리브데넘, 몰리브데넘 합금들, 이들의 산화물, 이들의 실리케이트들, 이들의 합금, 이들의 파생물, 및 이들의 조합물로 구성된 군으로부터 선택된 물질을 포함하는 것을 특징으로 하는 갈륨 비소 기판 어셈블리.
  6. 제 1 항에 있어서,
    상기 지지 기판은 다공성이 없거나, 또는 실질적으로 다공성이 없는 것을 특징으로 하는 갈륨 비소 기판 어셈블리.
  7. 제 1 항에 있어서,
    상기 지지 기판은 플루오르화수소 또는 플루오린화수소산에 저항력을 가지거나 실질적으로 저항력을 가지는 것을 특징으로 하는 갈륨 비소 기판 어셈블리.
  8. 제 1 항에 있어서,
    상기 접착 층은 광학 접착제 또는 UV-경화성 접착제를 포함하는 것을 특징으로 하는 갈륨 비소 기판 어셈블리.
  9. 제 8 항에 있어서,
    상기 접착 층은 메르캅토 에스터 복합물을 포함하는 것을 특징으로 하는 갈륨 비소 기판 어셈블리.
  10. 제 9 항에 있어서,
    상기 접착 층은 부틸 옥틸 프탈레이트, 테트라하이드로퍼퍼일 메타크리레이트, 아크릴레이트 모노머, 이들의 파생물, 및 이들의 조합물로 구성된 군으로부터 선택된 물질을 더 포함하는 것을 특징으로 하는 갈륨 비소 기판 어셈블리.
  11. 제 1 항에 있어서,
    상기 접착 층은 실리콘 또는 소듐 실리케이트를 포함하는 것을 특징으로 하는 갈륨 비소 기판 어셈블리.
  12. 지지 기판 상에 배치된 접착 층; 및
    상기 접착 층 상에 개별적으로 배치되고 서로 인접한 적어도 2 개의 갈륨 비소 성장 기판들
    을 포함하고,
    상기 지지 기판은 약 650℃ 이하의 온도에서, 갈륨 비소 성장 기판들 내의 약 0.1% 이하의 최대 변형률을 제공하는 열 팽창 계수를 포함하고,
    갭은 상기 갈륨 비소 성장 기판들 사이에서 연장되고, 상기 갈륨 비소 성장 기판들을 서로 분리시키는 것을 특징으로 하는 갈륨 비소 기판 어셈블리.
  13. 제 12 항에 있어서,
    상기 열 팽창 계수는 약 9 x 10-6 ℃-1 이하인 것을 특징으로 하는 갈륨 비소 기판 어셈블리.
  14. 제 13 항에 있어서,
    상기 열 팽창 계수는 약 5 x 10-6 ℃-1 내지 약 8 x 10-6 ℃-1의 범위 내에 속한 것을 특징으로 하는 갈륨 비소 기판 어셈블리.
  15. 제 12 항에 있어서,
    상기 열 팽창 계수는 약 5.2 x 10-6 ℃-1 내지 약 8.5 x 10-6 ℃-1의 범위 내에 속한 것을 특징으로 하는 갈륨 비소 기판 어셈블리.
  16. 제 12 항에 있어서,
    상기 적어도 2 개의 갈륨 비소 성장 기판들은 4 개 이상의 갈륨 비소 성장 기판들을 포함하는 것을 특징으로 하는 갈륨 비소 기판 어셈블리.
  17. 제 16 항에 있어서,
    상기 적어도 2 개의 갈륨 비소 성장 기판들은 12 개 이상의 갈륨 비소 성장 기판들을 포함하는 것을 특징으로 하는 갈륨 비소 기판 어셈블리.
  18. 제 12 항에 있어서,
    상기 지지 기판은, 니오븀, 니오븀 합금들, 티타늄 카바이드, 마그네슘 실리케이트, 스테어타이트, 텅스텐 카바이드, 텅스텐 카바이드 서멧, 이리듐, 알루미나, 알루미나 세라믹들, 지르코늄, 지르코늄 합금들, 지르코니아, 지르코늄 카바이드, 오스뮴, 탄탈럼, 하프늄, 몰리브데넘, 몰리브데넘 합금들, 이들의 산화물, 이들의 실리케이트들, 이들의 합금, 이들의 파생물, 및 이들의 조합물로 구성된 군으로부터 선택된 물질을 포함하는 것을 특징으로 하는 갈륨 비소 기판 어셈블리.
  19. 제 12 항에 있어서,
    상기 지지 기판은 다공성이 없거나, 또는 실질적으로 다공성이 없는 것을 특징으로 하는 갈륨 비소 기판 어셈블리.
  20. 제 12 항에 있어서,
    상기 지지 기판은 플루오르화수소 또는 플루오린화수소산에 저항력을 가지거나 실질적으로 저항력을 가지는 것을 특징으로 하는 갈륨 비소 기판 어셈블리.
  21. 제 12 항에 있어서,
    상기 접착 층은 광학 접착제 또는 UV-경화성 접착제를 포함하는 것을 특징으로 하는 갈륨 비소 기판 어셈블리.
  22. 제 21 항에 있어서,
    상기 접착 층은 메르캅토 에스터 복합물을 포함하는 것을 특징으로 하는 갈륨 비소 기판 어셈블리.
  23. 제 22 항에 있어서,
    상기 접착 층은 부틸 옥틸 프탈레이트, 테트라하이드로퍼퍼일 메타크리레이트, 아크릴레이트 모노머, 이들의 파생물, 및 이들의 조합물로 구성된 군으로부터 선택된 물질을 더 포함하는 것을 특징으로 하는 갈륨 비소 기판 어셈블리.
  24. 제 12 항에 있어서,
    상기 접착 층은 실리콘 또는 소듐 실리케이트를 포함하는 것을 특징으로 하는 갈륨 비소 기판 어셈블리.
  25. 타일형 성장 기판을 형성하는 방법에 있어서,
    호스트 기판 상에 배치된 희생 층 상에서, 갈륨 비소를 포함한 액피텍셜 물질을 형성하는 단계;
    상기 희생 층을 식각하면서, 상기 호스트 기판으로부터 상기 액피텍셜 물질을 제거하여 액피텍셜 리프트 오프 공정 동안 갈륨 비소 성장 기판을 형성하는 단계;
    적어도 2 개의 갈륨 비소 성장 기판들을 지지 기판 상에 고정시키는 단계; 및
    상기 지지 기판 상에 배치된 갈륨 비소 성장 기판들을 추가적인 증착 및 액피텍셜 리프트 오프 공정들에 노출시키는 단계를 포함하는 것을 특징으로 하는 타일형 성장 기판을 형성하는 방법.
  26. 제 25 항에 있어서,
    상기 지지 기판은 약 5 x 10-6 ℃-1 내지 약 9 x 10-6 ℃-1의 범위 내의 열 팽창 계수를 포함하는 것을 특징으로 하는 타일형 성장 기판을 형성하는 방법.
  27. 제 26 항에 있어서,
    상기 열 팽창 계수는 약 5.2 x 10-6 ℃-1 내지 약 8.5 x 10-6 ℃-1의 범위 내에 속한 것을 특징으로 하는 타일형 성장 기판을 형성하는 방법.
  28. 제 25 항에 있어서,
    상기 지지 기판은 니오븀, 니오븀 합금들, 티타늄 카바이드, 마그네슘 실리케이트, 스테어타이트, 텅스텐 카바이드, 텅스텐 카바이드 서멧, 이리듐, 알루미나, 알루미나 세라믹들, 지르코늄, 지르코늄 합금들, 지르코니아, 지르코늄 카바이드, 오스뮴, 탄탈럼, 하프늄, 몰리브데넘, 몰리브데넘 합금들, 이들의 산화물, 이들의 실리케이트들, 이들의 합금, 이들의 파생물, 및 이들의 조합물로 구성된 군으로부터 선택된 물질을 포함하는 것을 특징으로 하는 타일형 성장 기판을 형성하는 방법.
  29. 제 25 항에 있어서,
    상기 지지 기판은 다공성이 없거나, 또는 실질적으로 다공성이 없는 것을 특징으로 하는 타일형 성장 기판을 형성하는 방법.
  30. 제 25 항에 있어서,
    상기 지지 기판은 플루오르화수소 또는 플루오린화수소산에 저항력을 가지거나 실질적으로 저항력을 가지는 것을 특징으로 하는 타일형 성장 기판을 형성하는 방법.
  31. 제 25 항에 있어서,
    상기 지지 기판 상에 접착 층을 형성하는 단계 및 상기 갈륨 비소 성장 기판들을 상기 접착 층 상에 배치하는 단계를 더 포함하는 것을 특징으로 하는 타일형 성장 기판을 형성하는 방법.
  32. 제 31 항에 있어서,
    상기 접착 층은 광학 접착제 또는 UV-경화성 접착제를 포함하는 것을 특징으로 하는 타일형 성장 기판을 형성하는 방법.
  33. 제 32 항에 있어서,
    상기 접착 층은 메르캅토 에스터 복합물을 포함하는 것을 특징으로 하는 타일형 성장 기판을 형성하는 방법.
  34. 제 33 항에 있어서,
    상기 접착 층은 부틸 옥틸 프탈레이트, 테트라하이드로퍼퍼일 메타크리레이트, 아크릴레이트 모노머, 이들의 파생물, 및 이들의 조합물로 구성된 군으로부터 선택된 물질을 더 포함하는 것을 특징으로 하는 타일형 성장 기판을 형성하는 방법.
  35. 제 31 항에 있어서,
    상기 접착 층은 실리콘 또는 소듐 실리케이트를 포함하는 것을 특징으로 하는 타일형 성장 기판을 형성하는 방법.
  36. 제 25 항에 있어서,
    상기 갈륨 비소 성장 기판들은 갈륨 비소 합금들 또는 이들의 파생물을 포함하는 것을 특징으로 하는 타일형 성장 기판을 형성하는 방법.
  37. 제 25 항에 있어서,
    상기 지지 기판은 4 개 이상의 갈륨 비소 성장 기판들을 포함하는 것을 특징으로 하는 타일형 성장 기판을 형성하는 방법.
  38. 제 37 항에 있어서,
    상기 지지 기판은 12 개 이상의 갈륨 비소 성장 기판들을 포함하는 것을 특징으로 하는 타일형 성장 기판을 형성하는 방법.
  39. 제 25 항에 있어서,
    상기 액피텍셜 물질은 갈륨 비소, 알루미늄 갈륨 비소, 인듐 갈륨 인화물, 이들의 합금, 이들의 파생물, 및 이들의 조합물로 구성된 군으로부터 선택된 물질을 포함하는 것을 특징으로 하는 타일형 성장 기판을 형성하는 방법.
  40. 제 39 항에 있어서,
    상기 액피텍셜 물질은 갈륨 비소를 포함한 층 및 알루미늄 갈륨 비소를 포함한 또 다른 층을 포함하는 것을 특징으로 하는 타일형 성장 기판을 형성하는 방법.
  41. 제 39 항에 있어서,
    상기 액피텍셜 물질은 갈륨 비소 버퍼 층, 적어도 하나의 알루미늄 갈륨 비소 패시베이션 층, 및 갈륨 비소 활성 층을 포함하는 것을 특징으로 하는 타일형 성장 기판을 형성하는 방법.
  42. 제 41 항에 있어서,
    상기 갈륨 비소 버퍼 층은 약 100 nm 내지 약 500 nm의 범위 내의 두께를 가지고, 상기 알루미늄 갈륨 비소 패시베이션 층 각각은 약 10 nm 내지 약 50 nm의 범위 내의 두께를 가지고, 그리고 상기 갈륨 비소 활성 층은 약 500 nm 내지 약 2,000 nm의 범위 내의 두께를 가지는 것을 특징으로 하는 타일형 성장 기판을 형성하는 방법.
  43. 제 39 항에 있어서,
    상기 액피텍셜 물질은 다수의 층들을 포함한 광전지의 전지 구조물을 포함하고, 상기 광전지의 전지 구조물은 갈륨 비소, n-도핑 갈륨 비소, p-도핑 갈륨 비소, 알루미늄 갈륨 비소, n-도핑 알루미늄 갈륨 비소, p-도핑 알루미늄 갈륨 비소, 인듐 갈륨 인화물, 이들의 합금, 이들의 파생물, 및 이들의 조합물로 구성된 군으로부터 선택된 적어도 2 개의 물질들을 포함하는 것을 특징으로 하는 타일형 성장 기판을 형성하는 방법.
  44. 제 25 항에 있어서,
    상기 희생 층은 알루미늄 비소화물, 이들의 합금, 이들의 파생물, 및 이들의 조합물로 구성된 군으로부터 선택된 물질을 포함하는 것을 특징으로 하는 타일형 성장 기판을 형성하는 방법.
  45. 제 44 항에 있어서,
    상기 희생 층은 약 1 nm 내지 약 20 nm의 범위 내의 두께를 가진 알루미늄 비소화물 층을 포함하는 것을 특징으로 하는 타일형 성장 기판을 형성하는 방법.
  46. 타일형 성장 기판을 형성하는 방법에 있어서,
    액피텍셜 리프트 오프 공정들 동안 복수의 갈륨 비소 성장 기판들을 형성하는 단계;
    상기 복수의 갈륨 비소 성장 기판들을 지지 기판 상에 고정시키는 단계; 및
    상기 지지 기판 상에 배치된 복수의 갈륨 비소 성장 기판들에 대해 증착 공정들 및 추가적인 액피텍셜 리프트 오프 공정들을 실행하는 단계를 포함하는 것을 특징으로 하는 타일형 성장 기판을 형성하는 방법.
  47. 제 46 항에 있어서,
    상기 지지 기판은 약 5 x 10-6 ℃-1 내지 약 9 x 10-6 ℃-1의 범위 내의 열 팽창 계수를 포함하는 것을 특징으로 하는 타일형 성장 기판을 형성하는 방법.
  48. 액피텍셜 리프트 오프 공정들 동안 다수의 액피텍셜 박막들을 형성하는 방법에 있어서,
    지지 기판 상에 배치된 복수의 갈륨 비소 성장 표면들 상에, 복수의 알루미늄 비소화물 희생 층들을 동시에 증착시키는 단계(단일 알루미늄 비소화물 희생 층은 각각의 갈륨 비소 성장 표면 상에 증착되고, 상기 각각의 갈륨 비소 성장 표면은 상기 지지 기판 상에 개별적으로 배치되고, 서로 인접해 있고, 갭은 상기 갈륨 비소 성장 표면들 사이에서 연장되고, 상기 갈륨 비소 성장 표면들을 서로 분리시킴);
    상기 복수의 알루미늄 비소화물 희생 층들 상에, 복수의 버퍼 층들을 동시에 증착시키는 단계(단일 버퍼 층은 각각의 알루미늄 비소화물 희생 층 상에 증착됨);
    상기 복수의 버퍼 층들 상에, 복수의 갈륨 비소 활성 층들을 동시에 증착시시키는 단계(단일 갈륨 비소 활성 층은 각각의 버퍼 층 상에 증착됨); 및
    상기 알루미늄 비소화물 희생 층들을 식각하면서, 상기 갈륨 비소 활성 층들을 상기 갈륨 비소 성장 표면들로부터 분리시키는 단계를 포함하는 것을 특징으로 하는, 액피텍셜 리프트 오프 공정들 동안 다수의 액피텍셜 박막들을 형성하는 방법.
KR1020117022442A 2009-02-27 2010-03-01 증착 및 액피텍셜 리프트 오프 공정을 통한 타일형 기판 KR20110125655A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15640409P 2009-02-27 2009-02-27
US61/156,404 2009-02-27

Publications (1)

Publication Number Publication Date
KR20110125655A true KR20110125655A (ko) 2011-11-21

Family

ID=42666272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117022442A KR20110125655A (ko) 2009-02-27 2010-03-01 증착 및 액피텍셜 리프트 오프 공정을 통한 타일형 기판

Country Status (8)

Country Link
US (1) US8362592B2 (ko)
EP (1) EP2401768A4 (ko)
JP (2) JP5607081B2 (ko)
KR (1) KR20110125655A (ko)
CN (1) CN102414837B (ko)
CA (1) CA2756857C (ko)
TW (1) TW201040331A (ko)
WO (1) WO2010099544A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018124366A1 (ko) * 2016-12-30 2018-07-05 (재)한국나노기술원 갈라짐 패턴을 이용한 에피층 분리 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2359393B1 (en) * 2008-12-17 2019-05-29 Alta Devices, Inc. Tape-based epitaxial lift off apparatuses and methods
US8525228B2 (en) * 2010-07-02 2013-09-03 The Regents Of The University Of California Semiconductor on insulator (XOI) for high performance field effect transistors
US9178105B2 (en) * 2010-09-21 2015-11-03 Amberwave Inc. Flexible monocrystalline thin silicon cell
US8853057B2 (en) * 2010-09-28 2014-10-07 National Chung-Hsing University Method for fabricating semiconductor devices
US9175393B1 (en) 2011-08-31 2015-11-03 Alta Devices, Inc. Tiled showerhead for a semiconductor chemical vapor deposition reactor
US8361828B1 (en) 2011-08-31 2013-01-29 Alta Devices, Inc. Aligned frontside backside laser dicing of semiconductor films
US8728849B1 (en) 2011-08-31 2014-05-20 Alta Devices, Inc. Laser cutting through two dissimilar materials separated by a metal foil
US8728933B1 (en) 2011-08-31 2014-05-20 Alta Devices, Inc. Laser cutting and chemical edge clean for thin-film solar cells
US10066297B2 (en) 2011-08-31 2018-09-04 Alta Devices, Inc. Tiled showerhead for a semiconductor chemical vapor deposition reactor
US8399281B1 (en) 2011-08-31 2013-03-19 Alta Devices, Inc. Two beam backside laser dicing of semiconductor films
US9212422B2 (en) 2011-08-31 2015-12-15 Alta Devices, Inc. CVD reactor with gas flow virtual walls
US9548218B2 (en) 2012-02-07 2017-01-17 The Regents Of The University Of Michigan Thermal surface treatment for reuse of wafers after epitaxial lift off
JP5929434B2 (ja) * 2012-04-03 2016-06-08 住友電気工業株式会社 ＡｌＮ系膜の製造方法およびそれに用いられる複合基板
US9267205B1 (en) 2012-05-30 2016-02-23 Alta Devices, Inc. Fastener system for supporting a liner plate in a gas showerhead reactor
US9673077B2 (en) * 2012-07-03 2017-06-06 Watlow Electric Manufacturing Company Pedestal construction with low coefficient of thermal expansion top
WO2014020906A1 (ja) * 2012-07-30 2014-02-06 住友化学株式会社 複合基板の製造方法および半導体結晶層形成基板の製造方法
CN102956552B (zh) * 2012-08-21 2016-03-16 王伟明 薄膜光伏电池的制备方法
WO2014200827A1 (en) 2013-06-13 2014-12-18 Yan Ye Methods and apparatuses for delaminating process pieces
US9105286B2 (en) 2013-07-30 2015-08-11 HGST Netherlands B.V. Method using epitaxial transfer to integrate HAMR photonic integrated circuit (PIC) into recording head wafer
US9129863B2 (en) 2014-02-11 2015-09-08 International Business Machines Corporation Method to form dual channel group III-V and Si/Ge FINFET CMOS
US9123585B1 (en) 2014-02-11 2015-09-01 International Business Machines Corporation Method to form group III-V and Si/Ge FINFET on insulator
US9997391B2 (en) * 2015-10-19 2018-06-12 QROMIS, Inc. Lift off process for chip scale package solid state devices on engineered substrate
US10062636B2 (en) * 2016-06-27 2018-08-28 Newport Fab, Llc Integration of thermally conductive but electrically isolating layers with semiconductor devices
US9941168B1 (en) 2016-09-21 2018-04-10 Korea Institute Of Science And Technology Method for manufacturing semiconductor device by epitaxial lift-off using plane dependency of III-V compound
DE102016117912A1 (de) * 2016-09-22 2018-03-22 Nexwafe Gmbh Verfahren zum Anordnen mehrerer Saatsubstrate an einem Trägerelement und Trägerelement mit Saatsubstraten
US11393789B2 (en) * 2019-05-31 2022-07-19 Qualcomm Incorporated Stacked circuits of III-V devices over silicon with high quality integrated passives with hybrid bonding
KR20230017249A (ko) * 2020-05-29 2023-02-03 더 거번먼트 오브 더 유나이티드 스테이츠 오브 아메리카, 에즈 레프리젠티드 바이 더 세크러테리 오브 더 네이비 임의 기판으로의 대면적 iii족 질화물 반도체 물질 및 디바이스의 전사

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3993533A (en) 1975-04-09 1976-11-23 Carnegie-Mellon University Method for making semiconductors for solar cells
EP0193830A3 (en) 1980-04-10 1986-10-01 Massachusetts Institute Of Technology Solar cell device incorporating plural constituent solar cells
US4445965A (en) 1980-12-01 1984-05-01 Carnegie-Mellon University Method for making thin film cadmium telluride and related semiconductors for solar cells
US4596626A (en) * 1983-02-10 1986-06-24 The United States Of America As Represented By The United States National Aeronautics And Space Administration Method of making macrocrystalline or single crystal semiconductor material
JPS60116749A (ja) * 1983-11-30 1985-06-24 Sumitomo Electric Ind Ltd ガリウム・ヒ素ウエハのポリシング用基板
JPS637672A (ja) * 1986-06-27 1988-01-13 Mitsubishi Electric Corp 半導体装置
US4846931A (en) 1988-03-29 1989-07-11 Bell Communications Research, Inc. Method for lifting-off epitaxial films
US4883561A (en) 1988-03-29 1989-11-28 Bell Communications Research, Inc. Lift-off and subsequent bonding of epitaxial films
JPH0353569A (ja) * 1989-07-20 1991-03-07 Mitsubishi Electric Corp 半導体装置
US5073230A (en) 1990-04-17 1991-12-17 Arizona Board Of Regents Acting On Behalf Of Arizona State University Means and methods of lifting and relocating an epitaxial device layer
US5122852A (en) 1990-04-23 1992-06-16 Bell Communications Research, Inc. Grafted-crystal-film integrated optics and optoelectronic devices
US5201996A (en) 1990-04-30 1993-04-13 Bell Communications Research, Inc. Patterning method for epitaxial lift-off processing
US5206749A (en) 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5528397A (en) 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
US5256562A (en) 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5258325A (en) 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5300788A (en) * 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
US5221637A (en) 1991-05-31 1993-06-22 Interuniversitair Micro Elektronica Centrum Vzw Mesa release and deposition (MRD) method for stress relief in heteroepitaxially grown GaAs on Si
US5277749A (en) 1991-10-17 1994-01-11 International Business Machines Corporation Methods and apparatus for relieving stress and resisting stencil delamination when performing lift-off processes that utilize high stress metals and/or multiple evaporation steps
US5827751A (en) 1991-12-06 1998-10-27 Picogiga Societe Anonyme Method of making semiconductor components, in particular on GaAs of InP, with the substrate being recovered chemically
ATE180578T1 (de) * 1992-03-13 1999-06-15 Kopin Corp Am kopf getragene anzeigevorrichtung
US5465009A (en) 1992-04-08 1995-11-07 Georgia Tech Research Corporation Processes and apparatus for lift-off and bonding of materials and devices
US5401983A (en) 1992-04-08 1995-03-28 Georgia Tech Research Corporation Processes for lift-off of thin film materials or devices for fabricating three dimensional integrated circuits, optical detectors, and micromechanical devices
US5286335A (en) 1992-04-08 1994-02-15 Georgia Tech Research Corporation Processes for lift-off and deposition of thin film materials
FR2690279B1 (fr) 1992-04-15 1997-10-03 Picogiga Sa Composant photovoltauique multispectral.
FR2690278A1 (fr) 1992-04-15 1993-10-22 Picogiga Sa Composant photovoltaïque multispectral à empilement de cellules, et procédé de réalisation.
JP3218414B2 (ja) 1992-07-15 2001-10-15 キヤノン株式会社 微小ティップ及びその製造方法、並びに該微小ティップを用いたプローブユニット及び情報処理装置
US5276345A (en) 1992-10-30 1994-01-04 California Institute Of Technology Composite GaAs-on-quartz substrate for integration of millimeter-wave passive and active device circuitry
US5344517A (en) 1993-04-22 1994-09-06 Bandgap Technology Corporation Method for lift-off of epitaxial layers and applications thereof
JPH0786159A (ja) * 1993-09-14 1995-03-31 Furukawa Electric Co Ltd:The 化合物半導体の成長方法
US5528719A (en) 1993-10-26 1996-06-18 Sumitomo Metal Mining Company Limited Optical fiber guide structure and method of fabricating same
US5824186A (en) * 1993-12-17 1998-10-20 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US5904545A (en) * 1993-12-17 1999-05-18 The Regents Of The University Of California Apparatus for fabricating self-assembling microstructures
GB9401770D0 (en) 1994-01-31 1994-03-23 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film circuits
US5641381A (en) 1995-03-27 1997-06-24 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Preferentially etched epitaxial liftoff of InP material
DE19640594B4 (de) 1996-10-01 2016-08-04 Osram Gmbh Bauelement
US5985742A (en) 1997-05-12 1999-11-16 Silicon Genesis Corporation Controlled cleavage process and device for patterned films
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6291313B1 (en) 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
DE19803013B4 (de) 1998-01-27 2005-02-03 Robert Bosch Gmbh Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger
US6346459B1 (en) 1999-02-05 2002-02-12 Silicon Wafer Technologies, Inc. Process for lift off and transfer of semiconductor devices onto an alien substrate
US6504524B1 (en) 2000-03-08 2003-01-07 E Ink Corporation Addressing methods for displays having zero time-average field
US6387829B1 (en) 1999-06-18 2002-05-14 Silicon Wafer Technologies, Inc. Separation process for silicon-on-insulator wafer fabrication
FR2795865B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
EP1212787B1 (en) 1999-08-10 2014-10-08 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6221740B1 (en) 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
US6214733B1 (en) 1999-11-17 2001-04-10 Elo Technologies, Inc. Process for lift off and handling of thin film materials
US6352909B1 (en) 2000-01-06 2002-03-05 Silicon Wafer Technologies, Inc. Process for lift-off of a layer from a substrate
JP2001274528A (ja) 2000-01-21 2001-10-05 Fujitsu Ltd 薄膜デバイスの基板間転写方法
US6287891B1 (en) 2000-04-05 2001-09-11 Hrl Laboratories, Llc Method for transferring semiconductor device layers to different substrates
NL1016431C2 (nl) 2000-10-18 2002-04-22 Univ Nijmegen Werkwijze voor het scheiden van een film en een substraat.
US7045878B2 (en) 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US7198671B2 (en) 2001-07-11 2007-04-03 Matsushita Electric Industrial Co., Ltd. Layered substrates for epitaxial processing, and device
JP3785067B2 (ja) * 2001-08-22 2006-06-14 株式会社東芝 半導体素子の製造方法
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
US6960490B2 (en) * 2002-03-14 2005-11-01 Epitactix Pty Ltd. Method and resulting structure for manufacturing semiconductor substrates
JP2004047691A (ja) 2002-07-11 2004-02-12 Seiko Epson Corp 半導体装置の製造方法、電気光学装置、及び電子機器
US7202141B2 (en) 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
US7229901B2 (en) 2004-12-16 2007-06-12 Wisconsin Alumni Research Foundation Fabrication of strained heterojunction structures
EP1902497A1 (en) 2005-06-08 2008-03-26 Firecomms Limited Surface emitting optical devices
WO2007014320A2 (en) * 2005-07-27 2007-02-01 Silicon Genesis Corporation Method and structure for fabricating multiple tile regions onto a plate using a controlled cleaving process
US7638410B2 (en) 2005-10-03 2009-12-29 Los Alamos National Security, Llc Method of transferring strained semiconductor structure
US7153761B1 (en) 2005-10-03 2006-12-26 Los Alamos National Security, Llc Method of transferring a thin crystalline semiconductor layer
CN100487928C (zh) * 2005-11-01 2009-05-13 金芃 导电和绝缘准氮化镓基生长衬底及其制造方法
CN101295758B (zh) * 2007-04-29 2013-03-06 晶能光电（江西）有限公司 含有碳基衬底的铟镓铝氮发光器件以及其制造方法
US7842583B2 (en) * 2007-12-27 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
EP2281300A4 (en) 2008-05-30 2013-07-17 Alta Devices Inc METHOD AND DEVICE FOR A CHEMICAL STEAM SEPARATION REACTOR
US8314011B2 (en) 2008-05-30 2012-11-20 Alta Devices, Inc. Epitaxial lift off stack having a non-uniform handle and methods thereof
CN102246274A (zh) 2008-10-10 2011-11-16 奥塔装置公司 用于气相沉积的同轴喷头

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018124366A1 (ko) * 2016-12-30 2018-07-05 (재)한국나노기술원 갈라짐 패턴을 이용한 에피층 분리 방법
KR20180079600A (ko) * 2016-12-30 2018-07-11 (재)한국나노기술원 갈라짐 패턴을 이용한 에피층 분리 방법

Also Published As

Publication number Publication date
JP5963213B2 (ja) 2016-08-03
CA2756857C (en) 2015-08-11
US20100219509A1 (en) 2010-09-02
CN102414837A (zh) 2012-04-11
TW201040331A (en) 2010-11-16
WO2010099544A3 (en) 2011-01-13
JP2014222755A (ja) 2014-11-27
WO2010099544A2 (en) 2010-09-02
US8362592B2 (en) 2013-01-29
CN102414837B (zh) 2016-04-20
JP5607081B2 (ja) 2014-10-15
CA2756857A1 (en) 2010-09-02
EP2401768A4 (en) 2013-07-17
EP2401768A2 (en) 2012-01-04
JP2012519381A (ja) 2012-08-23

Similar Documents

Publication Publication Date Title
US8362592B2 (en) Tiled substrates for deposition and epitaxial lift off processes
US7538010B2 (en) Method of fabricating an epitaxially grown layer
US7163393B2 (en) Heat treatment jig for semiconductor silicon substrate
EP1660702B1 (en) A method of fabricating an epitaxially grown layer
US20110048516A1 (en) Multijunction Photovoltaic Cell Fabrication
US8435804B2 (en) Method and apparatus for forming a thin lamina
EP1664396A1 (en) A method of fabricating an epitaxially grown layer
EP3352197B1 (en) Method for producing a composite sic substrate
TWI552205B (zh) 用以形成薄層體之方法與裝置
US20120171809A1 (en) Method and Apparatus for Forming a Thin Lamina
CN112687526B (zh) 氮化物半导体材料的制备方法及其退火处理方法
WO2015198798A1 (ja) サセプタ及びその製造方法
US9224904B1 (en) Composite substrates of silicon and ceramic
US20120015163A1 (en) Support structures for various apparatuses including opto-electrical apparatuses
US5391229A (en) Apparatus for chemical vapor deposition of diamond including graphite substrate holders
US8916954B2 (en) Multi-layer metal support
US9466758B2 (en) Composite substrates of silicon and ceramic
US20130200497A1 (en) Multi-layer metal support
TW201346991A (zh) 多層金屬支撐體（二）

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application