KR20030015384A - 소정의 물질로 된 블록을 절단하는 방법 및 박막을형성하는 방법 - Google Patents

소정의 물질로 된 블록을 절단하는 방법 및 박막을형성하는 방법 Download PDF

Info

Publication number
KR20030015384A
KR20030015384A KR10-2003-7000449A KR20037000449A KR20030015384A KR 20030015384 A KR20030015384 A KR 20030015384A KR 20037000449 A KR20037000449 A KR 20037000449A KR 20030015384 A KR20030015384 A KR 20030015384A
Authority
KR
South Korea
Prior art keywords
block
separation
thin film
initiator
brittle
Prior art date
Application number
KR10-2003-7000449A
Other languages
English (en)
Other versions
KR100854799B1 (ko
Inventor
아스파베르나르
라가슈크리스텔
Original Assignee
꼼미사리아 아 레네르지 아토미끄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아토미끄 filed Critical 꼼미사리아 아 레네르지 아토미끄
Publication of KR20030015384A publication Critical patent/KR20030015384A/ko
Application granted granted Critical
Publication of KR100854799B1 publication Critical patent/KR100854799B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/0038—Processes for creating layers of materials not provided for in groups B81C1/00357 - B81C1/00373
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
    • B81C2201/0192—Transfer of a layer from a carrier wafer to a device wafer by cleaving the carrier wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1153—Temperature change for delamination [e.g., heating during delaminating, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1153—Temperature change for delamination [e.g., heating during delaminating, etc.]
    • Y10T156/1158—Electromagnetic radiation applied to work for delamination [e.g., microwave, uv, ir, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y10T156/1179—Gripping and pulling work apart during delaminating with poking during delaminating [e.g., jabbing, etc.]
    • Y10T156/1184—Piercing layer during delaminating [e.g., cutting, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1911—Heating or cooling delaminating means [e.g., melting means, freezing means, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1961—Severing delaminating means [e.g., chisel, etc.]
    • Y10T156/1967—Cutting delaminating means

Abstract

본 발명의 소정의 물질로 된 블록(10)을 절단하는 방법에 관한 것으로서, 다음의 단계를 포함한다: (a) 블록 내에 적어도 한 단계의 이온 주입에 의하여 취성화된 매몰 영역(12)을 형성하는 단계로서, 매몰 영역은 적어도 하나의 표면부를 한정하는 매몰 영역을 형성하는 단계; (b) 도구를 집어넣는 방법, 유체를 주입하는 방법, 열 처리 방법 및/또는 이전 단계에서 주입된 이온과 다른 종류의 이온을 주입하는 방법 중에서 선택된 제1 분리 수단을 사용함으로써 취성 영역이 위치하는 곳에 적어도 하나의 초기 클리비지(30, 36)를 형성하는 단계; 및 (c) 제1 분리 수단과는 다르며 열처리 방법 및/또는 표면부 및 취성 영역 사이에 기계적인 힘을 가하는 방법 중에서 선택된 제2 수단을 사용하여 취성 영역이 위치하는 곳에서 초기 클리비지에서부터, 주요부라고 칭해지는 잔류부로부터 블록의 표면부를 분리하는 단계. 본 발명은 마이크로-일렉트로닉스, 옵토-일렉트로닉스 및 마이크로-메카닉스의 일 구성요소를 제조하는데 유용하다.

Description

소정의 물질로 된 블록을 절단하는 방법 및 박막을 형성하는 방법{Method for cutting a block of material and for forming a thin film}
전술한 바와 같이, 동작이나 제조 방법에 있어서 특별한 물리적 특성 및 전기적 특성을 필요로 하는 소자들을 제조하는데 박막이 점점 더 널리 사용되고 있다.
박막은 통상적으로 그 두께가 수 나노미터에서 수 마이크로미터 사이이다. 또한, 그것은 예컨대, 비용 문제라든지 또는 사용되는 다른 물질과의 적합성 등의 이유로 인하여 두꺼운 형태의 기판을 사용하는 것이 용이하지 않은 물질을 사용할 수 있게 한다.
또한 다른 물질과의 적합성 문제는 그것이 최종적으로 사용될 지지용 기판상에 박막을 직접 형성하는데 장애가 될 수도 있다. 먼저 소오스 기판 상에 박막을 형성하고, 다음으로 소오스 기판으로부터 타깃 기판으로 그 박막을 전달하는 방법이 여러 가지 개발되어 왔다.
박막을 제조하고 이를 전달하는 방법과 관련된 다른 기술뿐만이 아니라 이들 공정은 문헌 (1), (2), (3), (4), (5), (6) 및 (7)에 기술되어 있는데, 그것의 상세한 출처는 상세한 설명의 뒤에 기재되어 있다.
특히, 문헌(1)에는 소정의 물질로 이루어진 플레이트에 이온을 주입하여 취성 영역(embrittled zone)을 형성함으로써 나중에 취성 영역이 위치하는 곳에서 플레이트의 나머지 부분으로부터 표면 박막을 분리시킬 수 있다는 것이 기재되어 있다.
수 차례의 기계적 또는 열적 스트레스에 의하여 소오스 기판으로부터 박막이 분리되는 것이 유발되거나 또는 적어도 조장되어 진다. 특히, 박막을 절단하는데는 열적 및/또는 기계적 형태의 에너지 버짓(budget)이 요구되는데, 이것은 취성 영역을 형성하기 위하여 주입된 종(species)의 도즈와 주로 연관된다.
앞에서 인용한 문헌에 기술되어 있는 것처럼, 박막을 절단 및 전달하는 방법을 실현하는데는 몇 가지 어려움이 존재할 수 있다. 예를 들면, 열 팽창 계수가 큰 물질을 사용하게 되면, 상당한 고온에서 열처리를 하기에 적합하지 않다. 어떠한 기판에 대해서는, 박막을 보호하거나 또는 경제적인 이유로 인하여 주입되는 종의 도즈를 제한할 필요가 또한 있다.
게다가, 상기한 문헌(7)에 기술된 바와 같이, 소오스 기판으로부터 박막을분리하는데 기계적인 힘을 가하면 절단을 위한 열적 버짓을 또한 감소시킬 수 있게 해주며, 특히 서로 접촉하고 있는 물질의 팽창 계수가 서로 다른 경우에 그러하다. 그러나, 소오스 기판 및/또는 타깃 서포트에 기계적인 힘을 가하는 것이 항상 가능한 것은 아닌데, 특히 사용되는 물질이 잘 깨지는 물질이거나 또는 클리비지 영역(cleavage zone)이 이온 주입에 의하여 충분하게 잘 깨어지도록 되지 않은 경우에 그러하다.
결국, 상기한 박막의 분리 및 전달 기술은 몇 가지 제한 및 절충적 요소를 가지고 있다. 특히, 이러한 제한들은 소오스 기판, 박막 및 타깃 서포터를 구성하는데 사용되는 물질의 유형에 의하여 부과되어진다.
일반적으로, 본 발명은 소정의 물질로 된 블록을 절단하는 방법에 관한 것이다. 이 방법은 특히, 박막을 형성하는데 사용될 수 있다.
독립적으로 지탱할 수 있거나(self-supporting) 또는 지지용 기판과 결합된 박막은 마이크로-일렉트로닉스, 옵토-일렉트로닉스 및 마이크로-메카닉스 분야에서 광범위하게 사용되고 있다. 따라서, 본 발명은 이들 분야에서 적용이 가능하며, 특히 이들 분야의 구성 소자나 집적 회로를 생산하는데 적용이 가능하다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따라서 보강재에 의하여 지지되는 박막을 절단하여 분리하는 방법을 보여주기 위한 도식적인 단면도이고,
도 2a 내지 도 2c는 본 발명의 다른 실시예에 따라서 독립적으로 지탱할 수 있는 박막을 절단하여 분리하는 방법을 보여주기 위한 도식적인 단면도이고,
도 3a 내지 도 3d는 본 발명의 또 다른 실시예에 따라서 보강재에 의하여 지지되는 박막을 절단하여 분리하는 방법을 보여주기 위한 도식적인 단면도로서, 도 1a 내지 도 1d에 개시된 방법에 관한 변형예이다.
본 발명의 목적은 특히 상기한 제한을 받지 않고 박막을 형성하고 전달하는 것을 가능하게 하는 절단 방법을 제공하는 것이다.
본 발명의 다른 목적은 종래에 비하여 감소한 에너지 버짓, 특히 감소된 열 적 버짓으로 수행될 수 있는 절단 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 취성 영역을 형성하기 위하여 최종적으로 불순물을 주입하는 공정을 감소된 도스로서 실행할 수 있는 경제적인 공정을 제공하는 것이다.
상기한 목적들을 달성하기 위하여, 본 발명은 보다 구체적으로는 소정의 물질로 이루어진 블록을 절단하는 방법을 제공하는 것이 목적인데, 다음의 단계를 포함한다.
(a) 상기 블록 내에 적어도 한 단계의 이온 주입에 의하여 취성화된 매몰 영역(buried zone)을 형성하는 단계로서, 상기 매몰 영역은 적어도 하나의 표면부를 한정하는 매몰 영역을 형성하는 단계,
(b) 도구를 집어넣는 방법, 유체를 주입하는 방법, 열 처리 방법 및/또는 이전 단계에서 주입된 이온과 다른 종류의 이온을 주입하는 방법 중에서 선택된 제1 분리 수단을 사용함으로써 상기 취성 영역이 위치하는 곳에 적어도 하나의 분리 이니시에이터(separation initiator)를 형성하는 단계, 및
(c) 상기 제1 분리 수단과는 다르며 열처리 방법 및/또는 상기 표면부 및 상기 취성 영역 사이에 기계적인 힘을 가하는 방법 중에서 선택된 제2 수단을 사용하여 상기 취성 영역이 위치하는 곳에서 상기 분리 이니시에이터에서부터, 주요부라고 칭해지는 잔류부로부터 상기 블록의 표면부를 분리하는 단계.
상기한 분리 이니시에이터는 상기 블록의 가장자리의 전부 또는 일부 및/또는 상기 블록의 국부적인 내부 영역 상에 위치할 수 있으며, 그리고 상기 취성 영역 내로 뻗어 나갈 수 있다.
본 발명은, 실제 분리 공정을 실시하기 전에 분리 이니시에이터를 형성함으로써 절단 공정을 실시하기 위하여 블록에 제공하는 전체 에너지(그것은 열적 형태 및/또는 기계적인 형태일 수 있다)를 상당히 감소시킬 수 있다는 사실에 근거하고 있다.
분리 공정을 실시하기 위하여 유익하게 사용할 수 있는 기계적인 힘은 상기 블록의 외부로부터 가해지는 힘이거나 또는 상기 블록 내에 존재하는 내부 스트레스일 수 있다.
비록 상기한 방법은 기술된 순서대로 연속적으로 실시되는 것이 바람직하지만, 적어도 특정한 응용 분야를 위해서는, (a) 및 (b) 단계가 병존하는(concomitant) 것도 가능하다. 게다가, (b) 및 (c) 단계도 병존할 수 있다.
박막을 제조하는데 사용되는 본 발명의 특정한 실시예에 의하면, 상기 블록 내에 표면 박막의 형태로 표면부를 한정하기 위하여, 상기한 블록의 거의 평탄한 면에 대하여 거의 평행하게 뻗어 있는 취성 영역을 형성하는 것이 가능하다.
여기서 거의 평탄한 면이란, 그것의 개략적인 평면은 평탄하나, 로고시티 값(rogocity value)이 수십 나노미터에서 수백 나노미터 사이인 표면 미세 주름(surface micro-rugosity)을 포함하고 있는 평면을 말한다. 발명자들은, 미세 주름을 가지고 있는 표면을 가로질러, 예컨대 10nm의 RMS(root mean square height)값으로 이온을 주입하면, 취성 메커니즘(embrittling mechanism) 및 이어지는 절단 과정에 장애가 되지 않는다는 것을 보여줄 수 있었다. 이러한 사실은 흥미로운 사실인데, 왜냐하면 이러한 주름은 전달 후의 박막의 자유 표면에 존재하는 주름과 거의 유사하기 때문이다. 그러므로 이와 같은 조건 하에서는, 표면 연마 공정을 실시하지 않고도 동일한 기판을 여러 번 다시 사용할 수 있다.
상기한 취성 매몰 영역(embrittled buried zone)은 이온 주입에 의하여 형성되는 것이 유리하다.
이것은 예를 들면, 소정의 물질로 된 블록 내에 미세 공동(microcavity)의박막 형성을 가능하게 하는 가스 종을 주입하는 것과 관련된다. 이러한 막은 절단되어 나갈 표면부를 한정하고 소정의 물질로 된 블록을 국부적으로 잘 깨지게 만든다.
여기서 가스 종이란, 예를 들어 수소 또는 비활성 가스와 같은 물질들이 예컨대 원자 형태(예를 들면, H), 분자 형태(예를 들면, H2), 이온 형태(예를 들어, H+, H2 +), 동위 원소 형태(예를 들어, 중수소), 또는 동위 원소의 이온 형태로 있는 물질을 말한다.
게다가, 여기서 이온 주입이란, 예를 들어 충격 또는 확산 등과 같은 방법으로 상기한 물질을 블록 내로 주입하는 기술을 총칭한다. 이러한 기술은 개별적으로 실행될 수 있으며 또한 여러 방법을 조합하여 실행될 수도 있다.
이온 주입 기술의 일 예로서, 상기한 문헌들을 참조할 수도 있다. 그럼에도 불구하고, 본 발명에 의하면 분리 이니시에이터를 형성하기 때문에, 취성 영역을 형성하기 위하여 주입되는 종의 도즈를 줄일 수 있다. 주입되는 종의 도즈가 줄어들게 되면, 박막 또는 절단되어 나가는 부분의 표면 상태에 손상이 생기는 것을 줄일 수 있으며, 따라서 상기한 주름을 제어할 수가 있다.
본 발명의 특정 실시예에 의하면, 상기한 분리 이니시에이터를 형성하도록 국부적인 과잉 투입에 의한 이온 주입 공정이 실시될 수 있으며, 이 경우 과잉 투입 방법은 제1 분리 수단에 상응하는 것이 된다.
이와 같은 실시예는 높은 도즈의 이온 주입이 소정의 물질로 된 블록의 작은일부에서만 일어날 경우에는 아주 흥미롭다. 게다가, 앞에서 지적한 바와 같이, 상기한 취성 영역을 형성하는데 훨씬 적은 양의 도즈를 사용할 수 있다.
상기한 분리 이니시에이터는 상기한 취성 영역이 연장됨에 의하여 취성 영역과 동일한 평면에 형성될 수 있다. 상기 이니시에이터가 시작되는 곳이 취성 영역이 시작되는 곳과는 다른 평면인 경우에는, 상기 이니시에이터가 전파되어 나가면서 상기 취성 영역과 다시 결합한다.
상기한 분리 이니시에이터를 형성하기 위한 방법으로 몇 가지 방법이 유효할 수 있다.
첫 번째 방법에 따르면, 상기한 취성 영역을 형성하기 위하여 사용될 예정인 것과는 다른 종으로 이온 주입을 함으로써 상기한 분리 이니시에이터가 형성될 수 있다.
다른 방법에 따르면, 상기한 블록 내에 도구를 집어넣음으로 분리 이니시에이터를 형성할 수 있다. 그러면 도구를 집어넣는 방법이 제1 분리 수단에 상응한다.
또 다른 방법에 따르면, 상기한 블록에 유체를 국부적으로 주입함으로써 분리 이니시에이터를 형성할 수 있다. 유체를 주입하는 방법이 제1 분리 수단에 상응한다.
또 다른 방법에 따르면, 상기한 블록을 국부적으로 열처리함으로써 분리 이니시에이터를 형성할 수 있다. 국부적인 열처리가 제1 분리 수단에 상응한다.
전술한 본 발명의 방법을 박막을 형성하는데 적용할 경우에는, 그것의 두께에 따라서 분리 단계인 (c) 단계 이전에 (경우에 따라서는 (b) 단계 이전에) 보강재(stiffener)와 결합하는 것이 바람직하다. 상기한 보강재는 잘려 나갈 박막과 접촉하고 있는 소정의 물질로 된 블록의 표면에 어떠한 증착 기술이든 사용하여 증착될 수 있다. 또한 이것은 분자성 접착에 의하거나 바인더(접착제)를 사용하여 접착시킴으로써 박막과 결합할 수 있다.
반면에, 박막 또는 잘려 나갈 부분이 충분히 두껍거나 찢어지지 않을 정도로 단단한 물질로 된 경우에는, 보강재가 필수 불가결한 요소는 아니다. 후술되는 명세서에서는, 분리를 할 경우에도 찢어지지 않을 정도의 두께를 가지고 있거나 단단한 물질로 된 부분이나 막은 "독립적으로 지탱할 수 있는(self-supporting)" 부분 또는 막으로 칭한다.
본 발명의 다른 특징 및 장점은 첨부된 도면에 도시된 그림을 참조하면서 후술되어 있는 실시예를 참조하면 명확해질 것이다. 이 실시예는 단지 예시적인 목적으로 제공되는 것이지 본 발명의 기술적인 사상을 제한하려는 목적으로 제공되는 것은 아니다.
후술되는 실시예에서는, 하나의 실시예로부터 다른 실시예를 참조하는 것을 용이하게 할 수 있도록 여러 도면에서 동일하거나, 유사하거나 또는 동등한 부분은 동일한 참조 번호를 사용하여 표시하였다.
게다가, 여러 가지 도면 및 도면의 여러 부분들은 도면의 이해를 용이하게 할 수 있도록 동일한 배율로 도시하지 않았다는 점에 유의하여 한다.
도 1a에는 그것이 동종의 물질이든 아니든, 전술한 바와 같은 소정의 물질로 된 블록을 구성하는 기판(10)이 도시되어 있다. 이 블록은 예컨대, 잉곳이거나 반도체 물질 또는 압전성 물질 또는 강자성 물질로 된 플레이트일 수 있다. 그것은 사전 처리가 된 것일 수도 있고 아닐 수도 있다. 이 블록이 반도체 물질로 된 플레이트인 경우에는, 그것이 소정의 처리가 된 것이든 아니든, 이것은 예컨대, 실리콘 기판일 수 있다.
예를 들어, 100keV의 에너지에서 7.1616H+/cm2정도의 도즈로 수소 이온을 주입하면, 기판에 취성 영역(12)을 형성시킬 수 있다. 이것은 불순물이 주입된 기판의 표면과 거의 평행한 면을 따라 뻗어 있다. 도면에 도시된 예에서는, 불순물은 기판의 일면(18)을 통하여 주입되는데, 이것은 앞으로는 표면(superficial face)이라고 칭한다. 상기한 기판(10)에서 취성 영역은 표면 박막(14)과 주요부(16)를 한정한다.
도 1b에는 타깃 기판이라고 불리는 제2 기판(20) 상에 상기 박막(14)의 표면을 탑재시키는 것이 도시되어 있는데, 여기서 타깃 기판은 상기 박막을 위한 보강재를 구성한다. 예컨대, 그것은 일반적으로 쿼츠라고 불리는 용융된 실리카로 형성된 기판일 수 있다.
상기 막(14)을 기판(20)과 합착시키는 것은 직접적인 분자성 접착을 이용하거나 또는 도 1의 도면들에 도시된 바와 같이 박막 및/또는 기판 상에 설치된 적어도 하나의 물질막(22)을 매개시킴으로써 실시될 수 있다. 이 후자의 경우에는, 상기한 매개 물질막(22)은 분자 접착을 촉진시키는 막(예컨대, 실리콘 산화막)이거나 또는 접착이 일어날 수 있도록 하는 접착제(예컨대, 접착제층)일 수 있다.
두 기판의 서로 결합되는 면들 사이에서 직접적인 분자 접착이 일어나는 경우에는, 예를 들면, 서로 결합되는 면들을 친수성으로 만들 목적으로 기판에 대하여 화학적인 세정 처리를 할 수도 있다. 서로 결합될 면들을 접촉시킨 다음에는, 접착력을 강화시키기 위한 목적으로 제1 열처리 공정을 실시하는 것도 가능하다. 이와 같은 제1 열처리는 예를 들면, 약 300℃ 정도의 온도에서 2시간 동안 실시할 수 있다.
도 1c에는 기판(10)에 분리 이니시에이터(30)를 형성하는 과정이 도시되어 있다. 분리 이니시에이터(30)는, 도시된 예에서는 도면의 측면인, 기판의 외부면(32)으로부터 취성 영역(12)까지 뻗어 있다. 분리 이니시에이터는 도면상에 참조 번호 '34'로 화살표 모양으로 상징적으로 표시되어 있는 것과는 다른 수단으로 유발될 수도 있다. 이러한 방법으로는 물이나 다른 유체를 주입하는 방법, 또는 블레이드와 같은 도구를 취성 영역이 위치하는 곳에 삽입시키는 방법 등이 있다.
다른 실시예에 의하면, 분리 이니시에이터는 기판의 가장 자리에 위치한 일 영역에 한정하여 이온을 과잉 투입함으로써 유발될 수도 있다. 이와 같은 영역은 도면에서 참조 번호 '36'으로 도시되어 있다.
과잉 투입되는 영역은 기판의 다른 영역 예컨대 중앙 영역에 만들어질 수도 있다.
이 경우에는, 취성 영역을 형성하기 위한 공정을 실시하는 단계와 동일한 이온 주입 단계가 진행되는 동안에 분리 이니시에이터가 형성되는 것도 가능하다. 상기한 수치를 참조하면, 참조 번호 '36'의 영역에서 예를 들어, 9.1016H+/cm2의 도즈로 이온이 과잉 투입될 수 있다.
또 다른 실시예에 의하면, 기판을 국부적으로 과열함으로써(예를 들면, 레이저나 국부적인 열 소오스를 사용함으로써) 분리 이니시에이터가 유발될 수도 있다.
본 명세서의 기술적 사상 범위 이내에서 "분리 이니시에이터"라는 용어는 분리가 이미 일어난 영역 또는 후속될 실제 분리 공정의 단계에서 분리가 시작되는 특별하게 잘 부수어지는 영역을 지칭할 때 사용된다는 점에 유의해야 한다.
점선으로 표시된 참조 번호 '34a'의 화살표는 다수의 분리 이니시에이터가 형성될 수도 있음을 나타낸다.
도 1d에는 기판의 박막(14)과 주요부(16)를 분리하는 최종 단계가 도시되어 있다. 압력의 형태로 기계적인 힘을 가하거나, 전단 응력 또는 박리에 의한 견인력을 가하거나 그리고/또는 열 처리를 가함으로써 이와 같은 분리 과정이 조장이 될 수 있다. 일 예로서, 상기한 조건에서, 350℃에서 약 2 내지 3 분간 열 처리를 함으로써 완전하게 분리되도록 할 수 있다. 구성 요소들을 분리시키기 위하여 사용되는 열적 버짓은 그 이전에 실시된 열 처리 공정 예를 들면, 기판 사이의 접착을 강화시키기 위하여 행해진 열 처리 공정을 고려해야 한다. 어떠한 경우이든, 이와 같은 열적 버짓은 분리 이니시에이터를 먼저 형성하기 때문에 감소된다.
최종적으로, 표면에 박막(14)을 가지고 있는 타깃 기판(20)으로 형성된 구조체를 얻을 수 있다.
제1 기판의 주요부(16)는 이후에 다른 박막을 잘라 내기 위하여 다시 사용할 수 있다. 그리고, 다른 물질로 된 다른 박막을 지탱하기 위한 타깃 기판으로도 또한 사용될 수도 있다.
도 1a 내지 도 1d에 개시되어 있는 공정을 이용하면, 예를 들면, 실리콘 기판 상에 비반도체 물질, 예컨대 LiNbO3, LiTaO3, 또는 SrTiO3와 같은 물질이 있는 다른 형태의 구조물을 만드는 것도 가능하다. 또한, III-V족 반도체 물질로 된 막을 실리콘 기판 상이나 또는 다른 III-V족 반도체에 전달하는 것도 가능하다. 이 공정은 또한 SOI(silicon on insulator)형 기판을 형성하는 경우에도 이용할 수 있다.
이어서, SOI 서포트/P13을 제조하는데 있어서 계속 사용될 수 있는 공정 파라미터의 일 예에 대하여 기술한다.
첫 번째 단계에서는, 표면 산화된 실리콘의 표준 플레이트에 100keV에서7.1616H+/cm2의 도즈로 수소 이온을 주입하는 공정을 실시한다. 이 이온 주입 공정은 취성 영역에 의하여 제한되는 박막을 한정하는 것을 가능하게 한다. 9.1616H+/cm2에서 국부적인 과잉 투입 공정이 취성 영역의 주변부에서 실시된다. 과이 투입 공정을 실시함으로써, 이니시에이터가 플레이트의 가장자리에 위치하는 경우에는 플레이트의 가장자리로부터 1 내지 2cm 정도의 길이를 갖는 본 발명에 있어서 중요한 의미를 가지는 분리 이니시에이터를 형성할 수가 있다. 산화막이 그 위에 접착되어 있는 다른 실리콘 기판 상에 이 플레이트를 탑재시킨 후에, 분리를 위한 열처리 공정을 실시한다. 350℃의 온도에서 약 4시간 동안 열처리를 하면, 상기 이니시에이터로부터 상기 취성 영역의 전체까지 뻗어나가는 분리가 일어나는 것을 알 수 있다.
분리 이니시에이터를 형성하는 단계가 없는 경우에도, 분리를 유발시키는 것도 물론 가능하다. 그럼에도 불구하고 이 경우에는, 350℃에서 약 11시간 동안 열처리를 실시할 필요가 있다. 이와 같은 사실을 통하여, 본 발명에 의하면 기판에 가해지는 열적 버짓을 상당히 많이 감소시킬 수 있다는 것을 알 수 있다.
도 2a에는 본 발명의 제2 실시예에 의한 블록을 절단하는 방법의 첫 번째 단계가 도시되어 있는데, 이 도면은 도 1a에 도시된 것과 동일하다. 따라서, 이 도면에 대해서는 전술한 설명을 참조할 수 있다.
도 2b에는 분리 이니시에이터(30)를 형성하는 과정이 도시되어 있다. 도 2b를 참조하면, 상기 이니시에이터(30)는 취성 영역(12)이 위치하는 곳과 거의 비슷한 곳에 형성되어 있으며, 박막(18)의 표면(18)에는 아무것도 부착되어 있는 것이 없이 자유롭다.
도 2c에는 박막(14)에 보강재를 부착시키지 아니하고 분리하는 공정을 유발시키는 분리 공정의 최종 단계가 도시되어 있다. 이와 같은 공정은 특히 독립적으로 지탱할 수 있는 박막을 형성하는데 유용하게 적용할 수 있다.
도 3a 내지 도 3d는 본 발명의 제3 실시예에 의한 블록을 절단하는 방법이 도시되어 있다. 도 3a 내지 도 3b는 도 1a 내지 도 1b와 동일하며, 그래서 여기서 다시 기술할 필요는 없다.
도 3c에는 분리 이니시에이터를 형성하는 과정이 도시되어 있는데, 본 실시예에서는 분리를 위하여 가해지는 수단(34)이 취성 영역(12)이 형성된 위치와 다른 곳에 가해질 수 있음을 나타낸다. 도 3c의 예에서, 블레이드와 같은 도구가 그 구조물의 측면 쪽에 삽입되는데, 그 위치는 제1 기판(10) 및 타깃 기판(20) 사이의 계면이 위치하는 곳이다. 예를 들면, 매개 물질층(22)이 존재하는 경우에는, 이 도구는 매개 물질층에 삽입된다. 박막의 두께가 상대적으로 아주 얇기 때문에, 예를 들어 제1 기판(20)의 취성 영역의 낮은 깊이 정도인 수 ㎛ 보다 작거나 같은 정도이기 때문에, 상기 분리 이니시에이터는 박막을 가로질러 뻗어 나가서 취성 영역(embrittled zone)(12)과 다시 결합한다.
도 3d에는 분리 이니시에이터(30)로부터 취성 영역을 따라서 박막의 전체 표면을 가로질러 뻗어 있는 분리 공정의 마지막 단계가 도시되어 있다.
상기한 바와 같이, 본 발명에서는 분리 이니시에이터를 형성하기 때문에 최종 단계의 열적 버짓을 감소시키는 것이 가능하며 그리고/또는 취성 영역에 주입되는 도즈를 감소시킬 수 있다. 이들 2가지 파라미터를 이용함으로써, 주요부(16) 그리고, 특히, 박막(14)의 주름을 제어하는 것이 가능하다.
스스로 지탱할 수 있거나 또는 지지용 기판과 결합된 박막은 마이크로-일렉트로닉스 분야, 옵토-일렉트로닉스 분야 및 마이크로 미케닉스 분야에서 광범위하게 사용되고 있다. 따라서, 본 발명은 이들 분야에서 적용이 가능할 뿐만이 아니라, 특히 이들 분야에서의 구성 소자나 집적 회로를 생산하는데 적용이 가능하다.
참조 문헌
(1) FR-A-2681472 / US-A-5374564
(2) FR-A-2773261
(3) FR-A-2748851
(4) FR-A-9909007
(5) US-A-5994207
(6) EP-A-0925888
(7) FR-A-2748851

Claims (12)

  1. 소정의 물질로 된 블록(10)을 절단하는 방법에 있어서,
    (a) 상기 블록 내에 적어도 한 단계의 이온 주입에 의하여 취성화된 매몰 영역(12)을 형성하는 단계로서, 상기 매몰 영역은 적어도 하나의 상기 블록의 표면부(14)를 한정하는 매몰 영역을 형성하는 단계,
    (b) 도구를 집어넣는 방법, 유체를 주입하는 방법, 열 처리 방법 및/또는 이전 단계에서 주입된 이온과 다른 종류의 이온을 주입하는 방법 중에서 선택된 제1 분리 수단을 사용함으로써 상기 취성 영역이 위치하는 곳에 적어도 하나의 분리 이니시에이터(30, 36)를 형성하는 단계, 및
    (c) 상기 제1 분리 수단과는 다르며 열처리 방법 및/또는 상기 표면부 및 상기 취성 영역 사이에 기계적인 힘을 가하는 방법 중에서 선택된 제2 수단을 사용하여 상기 취성 영역이 위치하는 곳에서 상기 분리 이니시에이터(30, 36)에서부터, 주요부라고 칭해지는 잔류부(16)로부터 상기 블록의 표면부(14)를 분리하는 단계를 포함하는 것을 특징으로 하는 소정의 물질로 된 블록을 절단하는 방법.
  2. 제1항에 있어서, 상기 분리 이니시에이터는 상기 블록의 가장자리의 전부 또는 일부에 및/또는 상기 블록의 국부적인 내부 영역에 형성하는 것을 특징으로 하는 소정의 물질로 된 블록을 절단하는 방법.
  3. 제1항에 있어서, 표면 박막의 형태로 표면부를 상기 블록 내에 한정하기 위하여 상기 취성 영역은 상기한 블록의 거의 평탄한 면에 거의 평행하게 연장되도록 형성되어 있는 것을 특징으로 하는 소정의 물질로 된 블록을 절단하는 방법.
  4. 제1항에 있어서, 상기 (a)단계 및 상기 (b)단계는 병존하는 것을 특징으로 하는 소정의 물질로 된 블록을 절단하는 방법.
  5. 제1항에 있어서, 상기 (b)단계 및 상기 (c)단계는 병존하는 것을 특징으로 하는 소정의 물질로 된 블록을 절단하는 방법.
  6. 제1항에 있어서, 상기 분리 이니시에이터(36)는 과잉 도즈로 국부적인 이온 주입을 실시함으로써 형성하는 것을 특징으로 하는 소정의 물질로 된 블록을 절단하는 방법.
  7. 제1항에 있어서, 상기 (c)단계에서 상기 블록의 외부로부터 가해지는 힘 및/또는 상기 블록 내에 존재하는 내부 스트레스 형태로 기계적인 힘이 가해지는 것을 특징으로 하는 소정의 물질로 된 블록을 절단하는 방법.
  8. 제3항에 있어서, 상기 (c)단계 이전에, 상기 표면 박막이 보강재에 접착되는 것을 특징으로 하는 소정의 물질로 된 블록을 절단하는 방법.
  9. 제8항에 있어서, 상기 보강재를 형성하는 적어도 하나의 물질층이 상기 표면 박막 상에 증착되어 있는 것을 특징으로 하는 소정의 물질로 된 블록을 절단하는 방법.
  10. 제8항에 있어서, 상기 표면 박막은 접착제 또는 분자성 접촉 접착에 의하여 보강재와 결합되어 있는 것을 특징으로 하는 소정의 물질로 된 블록을 절단하는 방법.
  11. 제1항에 있어서, 상기 (c) 단계 이후에, 상기 소정의 물질로 된 블록의 상기 주요부(16)는 새로운 표면부를 절단하는데 다시 사용하는 것을 특징으로 하는 소정의 물질로 된 블록을 절단하는 방법.
  12. 제1항에 있어서, 상기 (c) 단계 이후에, 상기 소정의 물질로 된 블록의 상기 주요부(16)는 다른 블록의 표면부를 위한 보강재로서 다시 사용하는 것을 특징으로 하는 소정의 물질로 된 블록을 절단하는 방법.
KR1020037000449A 2000-07-12 2001-07-11 소정의 물질로 된 블록을 절단하는 방법 및 박막을형성하는 방법 KR100854799B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR00/09129 2000-07-12
FR0009129A FR2811807B1 (fr) 2000-07-12 2000-07-12 Procede de decoupage d'un bloc de materiau et de formation d'un film mince
PCT/FR2001/002239 WO2002005344A1 (fr) 2000-07-12 2001-07-11 Procede de decoupage d'un bloc de materiau et de formation d'un film mince

Publications (2)

Publication Number Publication Date
KR20030015384A true KR20030015384A (ko) 2003-02-20
KR100854799B1 KR100854799B1 (ko) 2008-08-27

Family

ID=8852419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037000449A KR100854799B1 (ko) 2000-07-12 2001-07-11 소정의 물질로 된 블록을 절단하는 방법 및 박막을형성하는 방법

Country Status (11)

Country Link
US (2) US7029548B2 (ko)
EP (1) EP1299905B1 (ko)
JP (2) JP5111713B2 (ko)
KR (1) KR100854799B1 (ko)
AT (1) ATE392711T1 (ko)
AU (1) AU2001276432A1 (ko)
DE (1) DE60133649T2 (ko)
FR (1) FR2811807B1 (ko)
MY (1) MY137543A (ko)
TW (1) TW505962B (ko)
WO (1) WO2002005344A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101145074B1 (ko) * 2010-07-02 2012-05-11 이상윤 반도체 기판의 제조 방법 및 이를 이용한 반도체 장치의 제조 방법

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
KR100467837B1 (ko) * 2002-05-17 2005-01-24 주식회사 실트론 에스오아이 웨이퍼 제조방법
FR2842647B1 (fr) * 2002-07-17 2004-09-17 Soitec Silicon On Insulator Procede de transfert de couche
FR2845518B1 (fr) * 2002-10-07 2005-10-14 Commissariat Energie Atomique Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur
JP2004140267A (ja) 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
FR2847076B1 (fr) * 2002-11-07 2005-02-18 Soitec Silicon On Insulator Procede de detachement d'une couche mince a temperature moderee apres co-implantation
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2850390B1 (fr) 2003-01-24 2006-07-14 Soitec Silicon On Insulator Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite
EP1586115B1 (en) * 2003-01-24 2008-05-28 S.O.I.Tec Silicon on Insulator Technologies A layer transfer method
US7122095B2 (en) 2003-03-14 2006-10-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for forming an assembly for transfer of a useful layer
WO2004101747A2 (en) * 2003-05-07 2004-11-25 The General Hospital Corporation Identification and use of gpr54 and its ligands for reproductive disorders and contraception
FR2856844B1 (fr) * 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
KR20060033809A (ko) * 2003-08-04 2006-04-19 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 반도체 층 분리방법
FR2858715B1 (fr) * 2003-08-04 2005-12-30 Soitec Silicon On Insulator Procede de detachement de couche de semiconducteur
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
JP4879737B2 (ja) * 2004-01-29 2012-02-22 ソワテク 半導体層の分離方法
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) * 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
JP4781082B2 (ja) * 2005-10-24 2011-09-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2007173354A (ja) * 2005-12-20 2007-07-05 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法
US8293619B2 (en) * 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
FR2925221B1 (fr) * 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
TWI451534B (zh) * 2008-10-30 2014-09-01 Corning Inc 使用定向剝離作用製造絕緣體上半導體結構之方法及裝置
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US8196546B1 (en) * 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US9257339B2 (en) * 2012-05-04 2016-02-09 Silicon Genesis Corporation Techniques for forming optoelectronic devices
WO2014020387A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices
JP5821828B2 (ja) 2012-11-21 2015-11-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
CN106601663B (zh) * 2015-10-20 2019-05-31 上海新昇半导体科技有限公司 Soi衬底及其制备方法
DE102016118268A1 (de) * 2016-09-27 2018-03-29 Infineon Technologies Ag Verfahren zum Bearbeiten eines einkristallinen Substrats und mikromechanische Struktur
FR3083004B1 (fr) * 2018-06-22 2021-01-15 Commissariat Energie Atomique Dispositif transducteur piezoelectrique et procede de realisation d'un tel dispositif

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028149A (en) * 1976-06-30 1977-06-07 Ibm Corporation Process for forming monocrystalline silicon carbide on silicon substrates
DE2849184A1 (de) * 1978-11-13 1980-05-22 Bbc Brown Boveri & Cie Verfahren zur herstellung eines scheibenfoermigen silizium-halbleiterbauelementes mit negativer anschraegung
CN1018844B (zh) * 1990-06-02 1992-10-28 中国科学院兰州化学物理研究所 防锈干膜润滑剂
US5300788A (en) * 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
US5400458A (en) * 1993-03-31 1995-03-28 Minnesota Mining And Manufacturing Company Brush segment for industrial brushes
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3352340B2 (ja) * 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
FR2744285B1 (fr) * 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR2747506B1 (fr) * 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2748850B1 (fr) * 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
JP3257624B2 (ja) * 1996-11-15 2002-02-18 キヤノン株式会社 半導体部材の製造方法
KR100232886B1 (ko) * 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
FR2756847B1 (fr) * 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique
JP3667079B2 (ja) * 1997-03-26 2005-07-06 キヤノン株式会社 薄膜の形成方法
EP0995227A4 (en) * 1997-05-12 2000-07-05 Silicon Genesis Corp CONTROLLED CLEAVAGE PROCESS
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1145862A (ja) * 1997-07-24 1999-02-16 Denso Corp 半導体基板の製造方法
US6103599A (en) * 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
FR2767416B1 (fr) * 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
US5920764A (en) * 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
SG70141A1 (en) 1997-12-26 2000-01-25 Canon Kk Sample separating apparatus and method and substrate manufacturing method
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
TW437078B (en) * 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JP3031904B2 (ja) * 1998-02-18 2000-04-10 キヤノン株式会社 複合部材とその分離方法、及びそれを利用した半導体基体の製造方法
JP3932369B2 (ja) * 1998-04-09 2007-06-20 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
US5909627A (en) * 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2000068172A (ja) * 1998-08-26 2000-03-03 Canon Inc 試料の分離装置及び分離方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
FR2784795B1 (fr) * 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
WO2000063965A1 (en) 1999-04-21 2000-10-26 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
FR2796491B1 (fr) 1999-07-12 2001-08-31 Commissariat Energie Atomique Procede de decollement de deux elements et dispositif pour sa mise en oeuvre
US6263941B1 (en) * 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
KR100742790B1 (ko) * 2000-04-14 2007-07-25 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 특히 반도체 재료(들)로 제조된 기판 또는 잉곳에서 적어도 하나의 박층을 절단하는 방법 및 장치
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
US6600173B2 (en) * 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
FR2818010B1 (fr) * 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
FR2823373B1 (fr) * 2001-04-10 2005-02-04 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
US6759282B2 (en) * 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
US6593212B1 (en) * 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
FR2834820B1 (fr) * 2002-01-16 2005-03-18 Procede de clivage de couches d'une tranche de materiau
US6607969B1 (en) * 2002-03-18 2003-08-19 The United States Of America As Represented By The Secretary Of The Navy Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques
US6767749B2 (en) * 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101145074B1 (ko) * 2010-07-02 2012-05-11 이상윤 반도체 기판의 제조 방법 및 이를 이용한 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
TW505962B (en) 2002-10-11
MY137543A (en) 2009-02-27
DE60133649D1 (de) 2008-05-29
EP1299905A1 (fr) 2003-04-09
JP5111713B2 (ja) 2013-01-09
KR100854799B1 (ko) 2008-08-27
DE60133649T2 (de) 2009-05-20
ATE392711T1 (de) 2008-05-15
JP2004503111A (ja) 2004-01-29
WO2002005344A1 (fr) 2002-01-17
EP1299905B1 (fr) 2008-04-16
JP2012160754A (ja) 2012-08-23
US7029548B2 (en) 2006-04-18
US20030234075A1 (en) 2003-12-25
US20060191627A1 (en) 2006-08-31
AU2001276432A1 (en) 2002-01-21
FR2811807A1 (fr) 2002-01-18
FR2811807B1 (fr) 2003-07-04

Similar Documents

Publication Publication Date Title
KR100854799B1 (ko) 소정의 물질로 된 블록을 절단하는 방법 및 박막을형성하는 방법
JP5258146B2 (ja) 同時注入により基板内に脆性領域を生成する方法
KR100742240B1 (ko) 과깨짐 형성 단계를 포함하는 박막의 전달 방법
US7498245B2 (en) Embrittled substrate and method for making same
KR100745700B1 (ko) 가압을 이용한 박막 제조방법
JP4425631B2 (ja) 超小型構成部品を含む薄膜層を製造するための方法
KR100767138B1 (ko) 탄화규소의 박층을 수취 기판에 전송하는 최적 방법
US6756285B1 (en) Multilayer structure with controlled internal stresses and making same
US20070029043A1 (en) Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
KR101526245B1 (ko) 임시 접합을 채용하는 반도체 구조를 제조하기 위한 방법
JP2012084897A (ja) 共注入後に中温で薄膜を分離する方法
US7776714B2 (en) Method for production of a very thin layer with thinning by means of induced self-support
JP2006505928A5 (ko)
US7264996B2 (en) Method for separating wafers bonded together to form a stacked structure
TW202301425A (zh) 用於製作異質結構之方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120719

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130725

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140725

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150727

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160725

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170726

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180725

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190725

Year of fee payment: 12