TW499680B - Method for testing a semiconductor memory device - Google Patents

Description

第1 0圖係繪示習知的主 用的測斌恭％ @ +導體記憶裝置的測試方法所使 的；路之構成的電路圖， 在圖中..標號5係標示用 Γ9 ^ 'Si! -^42 φ ^以須j 5式1 6至禹位兀的D R A Μ ο 2 ι及j Α電路。測試電路5被 土 ® - Μ、日丨）士、壯@ f丨、2 下稱為測試器）。㈣接至一未圖不的測试裝置（以

γ丄)才不號5 1 h標示一 8位元的D型正反器，其 二 '广入f ( 7 : 0 )接收從測試器輸出的8位元輸入資料 DI，並將貧料保持在寫入時鐘信號以以的上升端上，且 根據輪出控制信號TOE-而控制其輸出q( 7 : 〇 )。 標號52係標示做為被測試的半導體記憶裝置的丨6百萬 位元的DRAM(動態隨機存取記憶體），其為具有例如m X η位 元的寬資料匯流排（在第1 0圖的例子中，m = 8位元，η = 1 6 ^又’總共1 2 8位元）’且行位址為4 〇 9 6，也就是行位址線為 1 2位元，列位址為3 2，也就是列位址線為5位元，位址線 總計17位元的DRAM。

標號53係標示一 128對8的多工器，其從丨6百萬位元的 ，DRAM 52中讀取（8 X 16)位元的資料，根據測試器送出的輸 出資料選擇# ^TSEL ’從項取的（8χ 16)位元的資料中選 取一組8位元的資料，並將之輸出以做為8位元輸出資料 I TD0 〇 ! 賦予各配線的數字（4、8、1Ό係顯示各資料的位元

21 03-3698-P:-ptd 第5頁 499680 五 '發明說明（2) 數，<〇>〜〈15>係賦予在 電路的動作說明早:下的，料上， 從測試器送出的於=位70的⑽媚52的寫入動作。 輪人D(7·· 0)，並且被二==料7^1被輸人至D型正反器51的 出控制信號TOE-，η仿淮1认 革（乂下稱為Η位準）的輸 子，8位元的資料從“ ？=至D型正反器51的「0Ε」端 從D型正反器51的工輸 f輸出Q(7:〇)被輸出。 單位被分成16組。妙/ ? ·)所輸出的資料以8位元為 表示-：=4:址=輸入一位址信㈣卜其 準）的位㈣閃信號ΤΑΛ i 位=以下稱為L位 子。依據此位址頻閃信號TAS百取:52的f端 後，gF人誇敌人沾n士广、 〜守”、、占的位址信號。然 號TW-，胃以8位元I單位準的寫入控制信 〇)被耷入s 成6組的資料從端子D(127: 52二= DI所指定的16百^立元的咖 。在此’由於Η位準的輸出控制信號被 輪入，16百萬位元的DRAM 52的輸出被禁止。 接著說明16百萬位元的DRAM 52的讀屮七 测試器將表示行位址及列位址 rU合該ΐ入r序’測試器送以位準的輸出控制 4唬TOE-，被寫入至由取入的位址信號TADIm指定的16百

1^· 的位址頻閃信號TAS-輸入至16百萬位元的drm 52的 =子。依據此位址頻閃信號Tm該時點的位址信號

2103-3698-Pf-ptd 五、發明說明（3) 萬位元的dram 52的記橋Fy ! β y ^ 出。由於測辞哭、山？ 值元的貧料同時被讀

位準的$1山#扣=出Η位準的寫入控制信號TW—，又送出L 入及俨控制信號T〇E—，對16百萬位元的DRAM 52的寫 入及^型^反器51之輸出Q(7:〇)的輸出均被禁止。 τςρι夕=為〇3根據從測試器被送出的輸出資料選擇信號 ’在從16百萬位元的DRAM 52的輪出Q(127:〇)被輸出 『X Η位元資料中選擇“且8位元資料，並且輸出以做 翰出貢料TD0。 壯，下來，說明使用上述測試電路之習知的半導體記憶 衣置的測試方法的步驟。 ^ 1 i圖係繪示習知半導體記憶裝置的測試方法的步驟 之流程圖。在此，具有m X η位元寬度的寬資料匯流排的J 6 百萬位元的DRAM 52係行位址大小為χ，列位址大小為 DRAM 。 ^ m 、 Θ始測试時’從測試器送出的in χ η位元資料以m位元 為單位依序被輸入至D型正反器51的輸入D(7: 0)以做為輪 入資料TDI，且當輸出控制信號T〇E一為η位準時從輸出Q(^· 〇)被輸出。然後，測試器設定行位址為χ = 〇，列位址為 · Υ = 〇(步驟ST100)。 # ， 為了寫入資料至1 6百萬位元的D R A Μ 5 2，測試ρ將f 丨示上述行位址X = 〇及列位址Y = 〇的位址信號TADI以及L位^ !的位址頻閃信號TAS-輸入至16百萬位元的DRAM 52的各端 子。依據此位址頻閃信號TAS-取入該時點的位址信號 TAD I。然後，配合該取入的時序，測試器送出l位準的寫

21 03-3698-Pi .ptd 第7頁 499680

八控制信號TW-，該m x n位元資料被寫入至該位址信號 TADI所指定的16百萬位元的DRAM 52的記憶區域（X = 〇， Y = 〇)。（步驟ST101 )。 j 再者’為了將寫入至16百萬位元的DRAM 52的資料讀 I出’測试器將表示設定之行位址χ=Γ〇及列位址^〇的位址信| I號TADI以及L位準的位址頻閃信號TAS—輸入至“百萬位元 的DRAM 52的各端子。然後，依據此位址頻閃信號TAS—取 入該時點的位址信號TADI。配合該取入的時序，測試器送 出1^位準的輸出控制信號Τ0Ε-，同時讀出被寫入至由該位 i f L號TADI ’也就是行位址χ = 〇且列位址¥ = 〇所指定的16百 ^萬位，的DRAM 52之記憶區域（χ = 〇，γ = 〇)的mx η位元資料I I =驟ST1 02)。然後，依據從測試器送出的輸出資料選擇I 信號TSEL，^工器53從讀出的該n組[{]位元資料中選擇號碼 N-0的m位元貧料’同時輸出為輸出資料TD〇(步驟ST1 〇3)。 測試器輸入此輸出資料仙0，將此輸出資料TD〇與其對應的 I m位兀的期待值比較，以判定其為正常或是異當（步驟 | S T1 0 4)。 | | 一 判疋的結果為異常時，測試器取得對應的不良位元的 貝訊（位址X = 〇，Υ = 0且附加在^位元上的號碼N = 〇)(步驟 ，ST 1 0 5 )。接著，為了測試m位元的輸出資料〇〇，測試器將 附加在m位元上的號碼n加上1更新（步驟ST丨〇 6 )，並且判定 此號碼N是否大於n(步驟ST107)。在步驟ST104判定為正常 ^時’同樣地為了測試下一 m位元的輸出資料了1)〇，測試器將I |階加在m位元上的號碼N加上1更新（步驟ST106)，並且判定!

2103-3698 第8頁 499680 f ! 1 \ 五、發明說明（5) ! έ 此號碼iN是否大(步驟ST107)。 當附加的號碼Ν比η小時，根據從測試器被送出的輸出 資料選擇信號TSEL，多工器53選擇對應於更新過的號碼Ν 的m位元資料，並輸出為輸出資料丁!)〇(步驟ST1 〇8)，測試 器比較此輸出資料與m位元的期待值，以進行正常·異常 的判定，上述程序被反覆進行（步驟ST104〜步驟ST108)。 在步驟ST1 07中判定附加的號碼N大於n時，測試器將 § 列位址Y加上1更新（步驟ST1 09)，並且判定此列位址γ是否§ 比列位址大小y大（步驟ST110)。當列位址γ與列位址大小y 相同或是較小時，測試器根據L位準的位址頻閃信號taS- 取入表示更新過的列位址γ的位址信號TadI，寫入·讀出 在此列位址Y中的m X η位元資料，並進行由多工器5 3選擇 的各m位元資料之正常·異常的判定（步驟STi〇i〜步驟 j ST110) 。 · 在步驟ST11 0中判定列位址γ比列位址大小y大的情況 下，測試器將行位址X加上1更新，並且將列位址Y設定為 0(步驟ST111)，判定行位址X是否大於行位址大小χ(步驟 ST112)。在行位址X小於行位址大小乂的情況，㈣試器依據 L位準的位址頻閃信號TAS—取入表示更新過的行位址χ與列 位址Υ的位址信號ΤΑΙΗ，寫入.讀出…位元資料，並且 反覆地進行與上述相同的正常之収（步驟sn〇i〜 步驟ST112)。又，假如在步驟ST112中判定行位址χ大於行 位址大小χ ’則結束此16百萬位元的DRAM 52的測試。 隨著近车來半導體積體電路的微細化、高集積化技術 499680 五、發明說明（6) 的進步，DRAM等的大容量化、多位元化急速地進行，因而 |要求縮短DRAM等的測試人時（man- hour)。然而，習知的寺 \ &體5己~思裝置之測试方法卻在每一位址的mx η位元資料中 \以111位元為置位反覆地進行11次測試，由於上述測試係針對 行位址大小X及列位址大小y進行，在半導體記憶褒置所有 的位元判定結束前，必須進行（X X y χ n)次測試，導致測 試人時變多、成本也變高。 | 為了解決上述問題，本發明之目的在於提出一種半導 j體記憶裝置，其在讀出mxn位元的資料時，同時進行 i位元資料的正常·異常判定，對於所有的位址，半導體記 憶裝置正常時，則測試結束，若為異常時，則以m位元單 位進行測試，藉以削減測試人時。 本發明之半導體記憶裝置的測試方法係在測試具有m I χη位元寬度的寬資料匯流排之半導體記憶裝置的測該方 |法中包括有：讀出被寫入至半導體記憶裝置之各位垃的m ! χπ位元資料，比較被讀出的該mxn位元資料與寫入$今 半導體記憶裝置以前之該m χ η位元資料，然後列定該%皮讀 出的m χ η位元資料為正常或是異常，若判定其為異^時續 取得對應於該以上的資料之位址以做為異常位址了二^定 |'，所有的位址正常時，結束上述半導體記憶裝置的測^的^ I 一程序；以及讀出被寫入在上述取得的異常位讪u ^ ? ’处上的mxn ;位元的資料，對於被讀出的該mxn位元資料5比吱構成該 被讀出的m χ η位元資料的各m位元資料以及位元為时^ 之預定的m位元資料的期待值，以判定該各m位元資料:1

499680 五、發明說明（Γ/ 常或異常的第二程序。 本發明之半導體記憶裝置的測試方法係在測試具有m X η位元寬度的寬資料匯流排之半導體記憶裝置的測試方 法中包括有：讀出寫入至半導體記憶裝置之各位址中的m X η位元資料，比較被讀出的該m X η位元資料與寫入該半 導體記憶裝置以前的該m X η位元資料，並且判定該被讀出 的mxn位元資料為正常或是異常，在判定其為異常時，取 得對應於該以上資料的位址以做為異常位址，在判定全部 位址為正常時，結束上述半導體記憶裝置的測試之第一程 序；讀出被寫入至上述取得的異常位址之m X η位元資料， 針對已讀出的該m X η位元資料，以比該m X η位元小又比m 位元大的位元數為單位加以分割，比較對應於該位元數而 分割的讀出貢料以及對應於該位元數而將寫入半導體記憶 裝置以前的m X η位元資料分割之資料，判定對應於該被分 割資料的位元數的資料是否正常，對於對應於該位元數而 分割異常的資料，比較其與以m位元為單位之預定的m位元 資料的期待值，以判定其為正常或是異常的第二程序。 本發明之半導體記憶裝置的測試方法係在第一程序中 對每一行以每次一個位址為單位增加或減少半導體記憶裝 ，置的行位址或是對每一列以每次一個位址為單位增加或減 少半導體記憶裝置的列位址以指定各個位址進行測試。 本發明之半導體記憶裝置的測試方法係在第一程序之 前包括以一個位址為單位同時增加或減少半導體記憶裝置 的行位址或是列位址。以指定各個位址，然後讀出被寫入

2 1 03-3598-?! -ptd 第11頁 499680 I五、發明說明（8) | ! !至上述半導體記憶裝置之各位址的m X η位元資料，比較讀 | ； | [岀的該mxn位元資料與寫入至該半導體記憶裝置以前的該 I - m X η位元資料，以判定該被讀出的m X η位元資料是正常或 是異常，判定其為異常時，取得對應於該異常位址的位址 以做為異常位址，判定是否可能利用半導體記憶裝置所保 j有的冗餘的記憶體單元來替換異常時預定位址之不良的記 j I憶體單元5在判定不可能補救時，結束半導體記憶裝置的I 丨測試之第二程序。 i I 本發明之半導體記憶裝置的測試方法係在第一程序 9 中，判定記憶在預定的位址中的m X η位元資料為異常時， 判定是否可能利用半導體記憶裝置所保有的冗餘的記憶體 * Ϋ j單元來替換異常時預定位址之不良的記憶體單元。 i 丨 本發明之半導體記憶裝置的測試方法係在第二程序 丨 [中，判定與預定的m位元資料的期待值相比較為異常時， |判定是否可能利用半導體記憶裝置所保有的冗餘的記憶體 |單元來替換對應於異常的m位元之不良的記憶體單元。 I 本發明之半導體記憶裝置的測試方法係在第一程序、 |第二程序或第三程序中，判定是否可能利用半導體記憶裝 | j置所保有的冗餘的記憶體單元來替換時，對應於異常位址 j ^或是異常的m位元之不良的記憶體位元數比冗餘的記憶體 位元數少時，判定對該半導體記憶裝置的補救是可能的。 圖式簡單說明 第1圖係根據本發明第一實施例實施半導體記憶裝置 f ^ i的測試方法時使用的測試電路之電路圖。 j

2 1 03-3698-Pf-ptd 第12頁 499680 五、發明說明（9) I 第2圖係繪示根據本發明之第一實施例之半導體記憶 j裝置的測試方法的步驟之流程圖。 j 第3圖係繪示根據本#明之第一實施例之半導體記憶 裝置的記憶區域的圖式。 第4圖係繪示根據本發明之第二實施例之半導體記憶 裝置的測試方法的步驟之流程圖。 第5圖係繪示根據本發明之第二實施例之半導體記憶 裝置的測試方法的步驟之流程圖。 第6A圖〜第6C圖係繪示根據本發明之第二實施例之半

21 03-3698-Pi -ptd 第13頁 499680 五 '發明說明（ίο) ----- 的測試方法時使用的測試電路之電路圖。 為了進行半導體記憶裝置的測試，測試電路被連接到 未圖示的測試裝置（以下構為測試器）。 - ☆在此ί ί測試對象的半導體記憶裝置係以具有X η位 兄見度的見育料匯流排（在此第i圖中.8位元、η =〗6段的 1〜28位元）之1 6百萬位元的DRAM(動態隨機存取記憶體）為例

在第1圖中，標號1 A係用以測試1 6百萬位元的DRAM的 i谢試電路。標號U係被測試用的16百萬位元㈣⑽，盆在 f此例中係行位址為4096，也就是行位址線為12位元列位 址為32，也就是列位址線為5位元 DRAM。 1杜球、、心计！7位兀的 才示號1 2係一 8位开的ϊρ 6突· 〇+ η... 入次柢τητ *徂杜t 其從輸入D(7:0)輪入輸 * =枓 。保持在寫入時鐘信號TWCK的上升端，並且步 據從，試送出的輸ώ控制信號丁〇£；_控制輸出卩（1 ^ 選擇信號m.L，二自；百Ϊ :據=式器送出的輸岀資料

ι“立選擇_位元，以做為輸出資中料心 私唬14疋一判定電路’其比較從寫入 12被輸出之16個以8位元為單位 = 的DRAM U被讀出的16個以8位元為單位的資料百並萬位\ 較結果以做為判定信號^此。此恭 輪出比 是否從DRAM Π讀出的每個位的二弘\ ? 3又二以判定 常，以使得測試器可以預先取C：；1 的6 =疋正常或異

499680 五、發明說明（11) 標是8 X 1 6位元寬度的寬資料匯流排，標號1 6係 將D型正反器12的8位元資料分成16個8位元資料並送往寬 資料匯流排15的8位元的資料線，標號17係從寬資料匯流 排15將16個以8位元為單位的資料送至判定電路14的資= 線。 接下來說明測試器電路的動作。 首先，說明16百萬位元DRAM U的寫入動作。被 至D型正反器12的輸入!)（7:〇)的8位元單位的輸入資 巧保持對應於寫人時鐘信號了似的上升端，且根據從測試 益达出而被輸入至輸出控制端子〇E的輸出控制作 在此情況中為Η位準），從輸出Q(7:〇)被輸、'從〇型 二為12的輸出Q( 7 :0)被輸出的資料係以8位元為單位，

被ii16組的資斜線u被傳送至8X U的寬資料匯流 例1。。，為】將貢料寫入至16百萬位元的DRAM 11， St ，應的#位址與列位址之位址信號TAIH與L 各媳尽位址頻閃信號TAS—輸入至16百萬位元的DRAM 11的 TAD I =據此位址頻閃信號TAS-取入該時點的位址信號 屮1 後，配合取入該位址信號1^01的時序，測試器送 定的百=__卩（127:0;被寫入至以該位址信號TADI指 的榦出批如^ ^的DRAM 11的記憶區域。在此，由於Η位準 輪：被；止信號Τ〇Ε_被輪入’從16百萬位元的DRAM 11的 ί 接下來說明測試電路的讀出動作與其後的動作。 499680 五、發明說明（12) 為了將寫入的資料從1 6百萬位元的DRAM 1 1中讀出， 測試器將表示對應的行位址與列位址之位址信號TAD I與L 值準的位址頻閃信號了AS:輸入至16百萬位元的DRAM 11的 各端子。依據此位址頻閃信號TAS-取入至1 6百萬位元DRAM 11的該時點的位址信號TAD I。然後，配合該取入信號的時 序，測試器送出L位準的輸出控制信號Τ0Ε-，被寫入至以 被取入的位址信號TADI指定的1 6百萬位元的dRam }}的記 憶區域的8 x 1 6位元資料同時被讀出。在此情況中，由於 寫入控制信號T W ~是K位準5對1 6百萬位元的⑽錢11的寫 入被禁止。 <' 再者，從寬資料匯流排1 5被讀出的8 X 1 6位元資料以 及從對應於這些資料被寫入前的D型正反器丨2的輸出 Q( 7 : 0 )被輸出的8 X 1 6位元的資料被轉送至資料線丨7。然 佼5判定電路1 4在輸入並比較這些電路之後 — 結果的判定信號TDEC輪出至測試器。 、 '"不 父 多二3 器被輸出的輸出資料選擇信號TSEL， 益13攸自DRAM 11讀出在寬資料匯流排15上 元貧料中選擇1組8位元的資料，並^^ ^ 、 '接者/兄明第—貫施例的半導體記憶裝置 、=第2圖係繪示根據本發明之第—實施例之、導體 衣i的測試方法的步驟之流程圖。在此’ 16百^體§己憶 DRAM 11係具有行位址* ^^ 匕百4位元的 π 丁征址大小為χ，列位址大小 又，此1 6百萬位元的〇RAM 11係具有冗餘的今私的π 一 。 周以替換認定之記情容旦 κ Μ 、、ϋ憶體單元， c Q备里以外的不良的記憶體單元。 五、發明說明（13) 首先，說明在進行16百苴> -8士你田划—番萬7的卯^ 11的功能測試 4使用Η疋電414Wmx n位元為單位，同 常，對應於判定為異常的„! χ ^ /、 ί第一程序）。 η位兀而取得異常位址的程序 其中 ffi 況 式 11位元假定為與上述同樣是8 X 16位元的情 第3圖係緣示16百萬位元帽AM U的記憶區域的圖 為且；=二橫軸:表示行位址，縱軸γ表示列位… 為具有灯位址大小x = 2，列位u | τ 八 憶區域的半導體記憶裝置的例子大。小二3(=的情f之記 包含有0。圖式中的號碼係表倉、·’各位址大小各自

;L :己憶，測試順序。對於列位址γ每次更I ::日“奐行再對列位址γ每次更新1個位址，舌 覆同樣的步驟直到Χ = χ。 二 田測忒開始8守，測試器將送出的m位元資料輸出至D型 正，器12的輸入D(7:0)以做為輸入資料TJ)i。此m位元的 入貝料TDI係被保持在寫入時鐘信號TWCK的上升端，並在 輸出控制信號TOE-為Η位準時被輸出。測試器設定行位址 χ=ο，列位址υ=0(步驟ST1〇)。 >、时然後’為了將資料寫入至1 6百萬位元的DRAM 11，測 :式為將表示上述行位址χ = 〇與列位址γ = ()之位址信號TADI舆 L位準的位址頻閃信號TAS-輸入至16百萬位元的DRAM 11的 各端子。依據此位址頻閃信號TAS—取入該時點的位址信號

499680 i五、發明說明（14) i

) I j 丁 ADI。然後，配合該取入信號的時序，測試器送出L位準 的寫入控制信號TW-，從D型正反器12的輸出Q(7:〇)被輸出 之寬資料匯流排1 5上的m X η位元資料，從端子DQ ( 1 2 7 : 0 )

被寫入至由該位址信號TADI所指定的16百萬位元的DRAM I 1 1的記憶區域（X = 〇，Y = 〇)(步驟ST1 1 )。 i I ^

! 再者，為了讀出被寫入至16百萬位元的DR AM 11的資 I i料，測試器將表示上述行位址χ = 0與列位址Y = 0之位i止信號 TAD I與L位準的位址頻閃信號τ AS-輸入至16百萬位元的 DRAM 11的各端子。然後，依據此位址頻閃信號TAS-取入 該時點的位址信號TAD I。配合該取入信號的時序，測試器 I送出L·位準的輸出控制信號T〇E 一，被寫入至以該位址信號 j ! TADI指定的16百萬位元的⑽―π的記憶區域（χ = 0，γ = 〇) 的此mx η位元資料從端子〇(3(127:〇)同時被讀出至寬資料 匯流排1 5 (步驟ST1 2 )。 從對應於行位址為χ = 〇，列位址為丫 = 〇的記憶區域讀出 I的mxn位元的資料係由判定電路14與從寫入前的D型正反 |器12的輸出q(7:〇)被輸出的位元資料進行比較，以判 |定是正常或是異常（步驟ST1 3)。利用以此判定電路丨4同時 判定m X n位元的正常•異常的程序，對於所有的位址以m ，X η位元為單位預先判定其是否正常，如果沒有異常的位 址且，部位址都正常，則結束對該16百萬位元的DRAM 11 I 如杲有資料異常’則對里當的位址以m位元為單 j位進行測試，藉以削減測試的人時。 ； 上車乂的結果判定讀出的m X n位元資料異常時，測試器 499680 五、發明說明（15) 取/于對應的異常位址資訊X、γ，在此為x = o、Y = 〇的位址資 驟ST14)，並且到定是否可能補救不良的位元（步踩

Si i c3 3 c A f此，對於不良位元是否可能補救的判定，在對應於 二韦、立址的5己憶體單元數目超過上述冗餘的記憶體單兀 日寸，判定為不可能補救。又，對於16百萬位元的DRAM 11 的1刀不良位元’冑用冗餘的記憶體單it加以補救’可改 善I萬ί元的DRAM11的生產良率。 '判定為可以補救時，測試器為了對下一個位址的m Χ η位元資料進行測試，而對列位址Y加1更新（步驟 21!) '其中，由於是沿著列位址γ的方向依序進行正常或 異二的判定，1 6百萬位元的DRAM 1 1的不良模式可能為線 • ^良換式，也就是若一個位址被檢出為異常，則以該位 址》為某* Wj;，、、，L贫 . ,— &耆一位址方向可連續地檢出異常的不良模 ° ^ Ν 定（Λί ’測試器進行列位址γ是否大於列位址大小丫的刹 乂驟8丁1 7)。在步驟ST1 5中判定不可能補救時， 、若採用此判定是否可能補救的程序，則在 能補救時’測試器可省略後述的以m位元為單位二'、、不可 驟阳1〜步驟ST31)。 巧早位的測試(步 f步驟ST1 7中判定列位址γ與列位址大小y相同 其小時’測試器根據位址頻閃信號TAS-取入表示f疋比 位址Y的位址信號TADI，並進行m χ n位元資料的窯’斤之&列 …束此1 6百萬位元的DRAM 11的測試 ’、彳武器 五、發明說明（16) 出。利用與上述同樣的刹$ + 料的正常•異常，經由測=路14判定讀出的mxn位元資 判定可否補救（步驟STU:·步;H取得異常位址資料’迷 列位址γ比列位址大小y大日ς驟订17)。在步驟sti7中判定 之，並設定列位址Y為〇(步4二試器將行位址Χ加上1更新 行位址大小X大的判定（步驟 1^^)。，進行行位址X是否比 在行位址X比行位址大 、 ;.信號TAS-取入表示更新之/、守，測試器根據位址頻閃 I TADI，並進行^^“:^與列位奶的位址信號 丨14判定讀出的mxn位元寫心11出。制判定電路 丨覆取得異常位址資料5並判當：、異常，經由測試器反 ST19)。再者，在步驟ST19中疋\否補救（步驟STU〜步驟 xaf， ST13的判定電路14判定資料e τ吊性，也就疋利用步驟 沒有對應於異常資料的；常；是異常，以判”否 驟ST20)。在步驟ST20中判定八Α王邛的位址均正系（步 A , , j ΚΑΜ 11的測試。在設置有判定 此 Γ止疋否正常的程序時，若全部位址都正常，則可 省略後、，Κ以百萬位70為單位的蜊試（步驟ST2丨〜步驟 ST31)。 其次，說明在存在有被判定為異常的位址時，比較對 應於16百萬位元的DRAM U的異常位址之m位元與其期待 值，並且判定可否補救的程序（第二程序）。 在步驟ST20中判疋存在有被_定為異常的位址時，測

2103-3698-Pi-ptd

499680 !五、發明說明（17) 试為δ又疋對應於在步驟g 了 1 4中取得的異常位址之行位址X 與列位址Y(步驟ST21)。然後，為了將資料寫入至16百萬 位元的DRAM 11中，測試_將表示對應的行位址X與列位址 Y之位址信號TADI與L位準的位址頻閃信號TAS-輸入至16百 萬位元的DRAM 1 1的各端子。依據此位址頻閃信號TAS—取 入該時點的位址信號T AD I。然後，配合該取入信號的時 序，測試器送出L位準的寫入控制信號^二，從])型正反器 的輸出Q(7:0)輸出的寬資料匯流排15的mxn位元資料，從 端子DQ (127:0)被寫入至由該位址信—TADI所指定的16百 萬位元的DRAM 11的記憶區域（X，γ)(步驟St22)。 再者’為了讀出被寫入至16百萬位元的DRAM丨丨的資 料，測試器將表示對應的行位垃χ與列位址丫之位址信號、 丁ADI與L位準的位址頻閃信號TAS—輸入至丨6百萬位元的I DRAM 11的各端子。依據此位址頻閃信號TAS—取入該時點 的位址信號TADI。然後，配合該取入信號的時序，測試哭 送出L位準的輸出控制信號T0E—，被寫入至以該位址信號^ TADI指定的16百萬位το的DRAM 11的記憶區域，γ)的兮 X η位元資料從端子DQ(127:0)同時被讀出至寬資料匯流排 15(步驟ST23)。根據從測試器被送出的輸出資料選擇作 、TSEL，多工器13從被讀出之位元的資料中選擇豆 有號碼和0的!„位元資料，並輸出為輸出資料td〇(步驟… ST24)。測試器輸人此輸出資料TDQ，比較此輸出資料咖 與其對應的《η位元之期待值，並進行正常或異常的判定 騾ST25) 。 y 499680

I 從此比較結果判定為異常時，測試器判定該^!位元的 |資料為不良位元，並且取得並保有不良位元資訊，在此為 |行位址X、列位址γ及!!！位元上的號碼N (步驟ST26)。然後，

進行不良位元可否補救的判定（步驟ST27 )。其中，不良位 元可否補救的判定係與上述步驟ST 1 5的可否補救的判^情 !況一樣。在判定為不可能補救時，測試器結束16百萬位元 I的資料之測試。再者，在步驟ST25中從舆該期待值的比較 I結果判定為正常時，並且在步驟ST27中判定為可能補救 時’測試器為了測試下一個m位元資料，而將其上的號碼N 加上1以更新之（步驟S T 2 8 )。此號碼N與m位元的個數n比較 (步驟ST29)。在此號碼Ν比η小時，多工器14選擇第Ν個m位 元資料（步驟ST30 )，並輸出為輸出資料td〇，測試器輸入 |此輸出資料TD0，並且反覆進行此輸出資料td〇與其對應的j ;πι位元之期待值的比較’判定可否補救，並取得不良位元 j I的資訊（步驟ST25〜步驟ST30)。 在步驟S T 2 9中判定m位元資料上的號碼n在η以上時， |測試器對在步驟ST 1 4取得的所有異常位址判定是否已進行 |資料之正常•異常的判定（步驟ST3 1)。在判定所有異常位 |址已進行正常•異常的判定時，測試器結束對1 6百萬位元 |，之DRAM 11的測試。另外，在步驟ST31中判定未結束時， | 測試器反覆進行對應於發現異常之位址的ffl位元資料與其 對應的期待值之比較，取得不良位元，判定可否補救（步 驟ST21〜步驟ST31)。 其中，說明位址Y對每一列增加1個列位址之丨6百萬位

2103-3698-Pi-ptd 第22頁 499680 五、發明說明（19) 元的DRAM 11的測試方法，位址Υ對每一列減少1個列位址 I以進行測試也具有同樣的效果。再者，行位址X對於每一 I行每次增加或減少1個位蛀的16百萬位元的DRAM 11的測試| {方法，其開始位址可為（〇’〇)、（x’y)、（x，o)4(〇， | y )，也都具有相同的效果。 雖然說明的半導體g己憶裝置為1 6百萬位元的j) r A Μ，對 於SR AM(靜態隨機存取記憶體）等的半導體記憶裝置也有相 同的效果。 | i 如上述，根據本實施例1，針對丨6百萬位元的DRAM 11 的所有位址，以mxri位元資料為單位，利用判定電路14進 行正常或異常的判定。在判定所有的位址正常時，結束測 試。在判定為異常的位址存在時，對於從該位址讀^的寬 資料匯流排15上的mx η位元資料，以m位元為單位，與預 1先準備的"1位元之期待值比較，經由在異常時進行可^補 丨 I救的判定，對於所有位址被全部判定為正常的16百萬位元| I的dram 11 ’以Π1位元為單位與期待值進行比較並進行可否 補救的測試便沒有必要，又在發現異常位址時，對於對應 的異常位址本身’以m位元為單位，進行與期待值的比較 測試以及可否補救的測試，而可得到大幅縮減丨6百萬位元 ，的DRAM 11的測試人時之效果。 F.

5 再者’根據本時實施例1，有關16百萬位元之])ram 11 I 對所有位址做正常或異常的判定時，以mxri位元為單位， 在判定電路1 4中進行時，經由行位址X對每一行（或列位址 Y對每一列）以1個位址為單位增加或減少而進行測試，由

2103-3698-Ρί-ptd 第23頁 499680 ;五、發明說明（20) * 於以一位址的方向依序進行正常X異常的判定，可以得到 發現16百萬位元的DRAM 11的不良模式，例如線性模式的 i效果。 ” i 根據本實施例1，以判定電路1 4判定為異常時（步驟

i ST13 Fail)，或是異常位址中的m位元資料與其期待值比 I較的比較結果判定為異常時（步驟ST25 Fail)，經由進行 16百萬位元的DRAM 11的可否補救之判定（步驟ST15、步驟 ST 27)，在16百萬位元的DRAM 11的部分異常時，使用補救 用的冗餘記憶體單元，而可以使兩預定的容量，以得到改 I善16百萬位元的DRAM 11的良率的效果。 I

i實施例2 I j 此實施例2的測試電路的構成與實施例1的第1圖相 i同。 I 第4圖與第5圖係繪示本發明之實施例2的半導體記憶 ί裝置之測試方法的步驟之流程圖。本半導體記憶裝置之測 丨 ) \ ΐ試方法係以1個位址為單位分別同時增加或減少行位址與

I j列位址，以進行測試。在測試Z個半導體記憶裝置時，對 丨行位址或列位址加1更新以進行測試的測試次數須X X y X z 次，本測試方式與其比較，可以較少的測試次數進行1 6百 .萬位元的DRAM 11的測試。 I 第6圖係繪示1 6百萬位元的DRAM 1 1的記憶區域的模式 |之圖式。在此圖中，橫軸X表示行位址，縱軸Y表示列位 !址，（i)為行位址大小x = 6，列位址大小= 2(x>y)，（ii)為 j :行位址大小x = 2，列位址大小= 6(x<y)，（iii) 行位址大小 丨

| I

2 1 03-3698-?:-ptd 第24頁 499680 矣五、發明說明（21) 一*^ ----1 | y = ? | i ’列位址大小= 2(x = y)等具有各種大小的記憶區域的半 導體記憶裝置。其中，各位址大小分別包含〇，與實施例i ，同。圖中①〜© 、①〜③的號碼係表示根據實施例2的測 試方法加1更新行位址與列位址時，半導體記憶裝置 !憶區域的測試順序。 ° j 第4圖之步驟ST40〜步驟ST45的順序係與第2圖的步驟 | I ST10〜步驟sn5相同，在此省略其說明。 步驟ST46〜步驟ST53的步驟係用以在分別加}更新行位 址與列位址Y時，判定該時的行位址χ與列位址γ是否在16 百萬位元的DRAM 11的行位址大小與列位址大小以内，也 i就疋在存在的記憶區域内的程序。 丨 ! ^在第4圖中，在步驟ST43判定為正常時，以及在步驟 | | ST4 5判定為可能補救時5為了測試下一個位元資料， |測試器分別將行位址X及列位址γ加1更新（步驟ST46)，並 |進行列位址Y是否比列位址大小y大的判定（步驟ST47)。 | 在列位址Y疋否比列位址大小y小時，測試器進行行位

i址X是否比行位址大小x大的判定（步驟ST48)。 I

|在步驟ST47中判定列位址γ比列位址大小y大時，測試器判 ''疋列位址大小y疋否比行也址大小X大（步驟ST49 )。如第 ，6 ( A )圖所示，在列位址大小y為行位址大小χ以下時，測試 器將列位址Υ設定為Υ = 〇(步驟ST5〇)，並判定行位址X是否 比行位址大小χ大（步驟ST48)。

I 行位址χ在产位址大小χ以下時，測試器依據位址頻閃I !信號TAS-將表不更新的行位址χ與列位址γ之位址信號TADi

499680 五、發明說明（22) I取入，並進行mxn位元資料的寫入父讀出，反覆地利用判 |定電路14進行mxn位元的正常χ異常判定，利用測試器取| ， |得異當位址資訊，並判定·可否補救（步驟ST4i〜步驟 | k ST48) 〇 _ 在步驟ST48中，行位址X比行位址大小X大時，測試器 判定行位址大小X是否比列位址大小y大（步驟ST51)。如第 | 6(B)圖所示，在行位址大小义為列位址大小y以下時，測試 I器將行位址X設定為X = 〇(步驟ST52)，並判定行位址X為χ = 〇 j時列位址Y是否也是Y = 0(步驟ST53)。

订位址X為Χ = 0或列位址γ為丫=：0時，測試器依據位址步 閃信號TAS-將表示更新的行位址χ與列位址¥之位址信號’ TADI取入，並進行mxn位元資料的寫μ讀出，反覆^ 電路Π進行…位元的正常χ異常判定，利用測急 益取'传異常位址資訊，判定可否補、敌，並且判斷更新的个 、列位址是否是在預定的大小以下（步驟ST4 1〜步，孽 1 5 3 ) ° 在步驟ST49中判定列位址大小y比行位址大小χ大時， ^者是在步驟ST51中判定行位址大小χ比列位址大小y大 或者是在步驟ST53中，如第6(C)圖所示，在判定行位 ^為X = 0，列位址YW〇時，測試器判定在步驟仍4之前 ，武的全部位址是否正常，也就是在利用判定電路14判定 常或異常的測試（步驟ST43)中，判定全部的位址是否 :二，或是是否可能補救(步驟ST54)。在全部的位址都正 吊寸，或可能補救時，進行至第5圖的步驟8丁 i 〇，否則（步

2103-3698-Pf. pt(j

499680 五、發明說明（23) 驟ST54中為N0)結束此16百萬位元的DRAM Π的測試。 在此，根據第6(A)圖〜第6(C)圖，說明從步驟ST47至 |步驟ST 5 4的步驟之具體例·。此第6(A)圖的例子係行位址大 | ί | j小χ = 6、列位址大小y = 2的X>y的情況。行位址X及列位址Y | i同時加1更新（①〜③）。然後，第6( Α)圖的③’（Χ = 3、Υ = 3的 步驟ST47 YES)係在記憶區域外的情況，此時必須判斷若 結束測試，在其後的測試是否還有可測試的記憶區域。為 了在此階段結束結束測試，必須在步驟ST49中y>x。如第 ί 6 (A )圖所示，由於列位址大小y比行位址大小X小，而判斷 | I進行測試的區域仍存在（步驟ST49 N0)。然後，設定 丨 ;Y = 0(步驟ST50)，再繼續下面的測試（④〜⑤）。在第6(A)圖 ί 的⑥’（Χ = 6、Υ = 3)時也是一樣進行上述測試。 第6(A)圖的⑦，（X = 7、Y = 1 )的例子為，行位址Χ = 7比開 j始時的行位址大小Χ = 6大時（步驟ST48 YES)。與前述相 I同，為了判斷是否還有可進行測試的記憶區域，在步驟 I ST51，判斷是否x>y。此時，由於行位址大小X大於列位址 大小y(步驟ST51 YES)，判斷沒有必要繼續此後的測試。 因此，進行至判定全部的位址是否正常的程序（步驟 ST54)。

. 第6(B)圖的例子為行位址大小x = 2、列位址大小y = 6之 I x<y的情況，可與上述第6(A)圖同樣地說明。 | I 在第6(C)圖的④（Χ = 4、Υ = 4)時，步驟ST47的結果為 | YES，在步驟ST49中，x = y被判斷為N0，而設定Y二0(步驟

2103-3698-Pf-ptd 第27頁 499680 I五、發明說明（24) * ! i > j ST5 0 )。然後5判斷在步驟ST48中行位址X = 4比行位址大小 X = 3大，在步驟S T 5 1中行位址大小X與列位址大小y —樣 大，而設定X = 0(步驟ST52)。然後，由於在步驟ST53中 (X ' Y) = ( 0、0 )，進行至判定全部位址是否正常的程序（步 i 驟ST54)。 |

\ 此後的流程，也就是從第5圖中的步驟ST10至步驟 I f. ST31，與第2圖的步驟ST10至步驟ST31是相同的流程，因 此省略其說明。 其中，根據實施例2，在分別以1個位址為單位同時增 I加或減少行位址X及列位址Y，以進行測試時，為了實施對 ] y ! 16百萬位元的DR AM 11的所有位址的測試，在步驟ST 5 4 |

I I !申，即使至步驟ST54前測試的位址全都正常，測試也不結 丨 |束。此測試的目的是從多個半導體記憶裝置中快速發現不 可能補救的半導體記憶裝置。 其中，由說明1 6百萬位元的DRAM 1 1的測試方法，係 I分別以1個位址為單位同時增加行位址X及列位址γ，從行 I位址Χ = χ及列位址Y = y開始每次同時減少1個位址以進行測 j試，也可達到同樣的效果。 如上述，根據本實施例2，在判定電路1 4中以m X η位 ，元為單位進行對16百萬位元的DRAM 11係正常或異常的判

定時，由於分別以1個位址為單位同時增加或減少行位址X

及列位址Y，以進行測試，提早從多個1 6百萬位元的DRAM 11中檢出不可能補救的16百萬位元的DR AM 11，可達成縮 j |短多個16百萬位元的DR AM 1 1的全部測試人時的效果。

2103-3698-Fi-ptd 第28頁 499680 五、發明說明（25) 實施例3 第7圖係繪不根據本發明之實施例3實施半導體記憶裝 置的測試方法時使用的測·試電路之構成的電路圖。一 本發明之實施例3的半導體記憶裝置的測試方法係在 實施例1的測試方法上追加對半導體記憶裝置的寫入資料 之正常X異常的判定流程，利闬附加在對應於所得到的異 常位址之不良的m位元上的號碼，藉以減少位元為單位 的測試次數° 在第7圖中，與第1圖所示的實施例丨的各部分相同的 構成要件附加同一標示符號，因此省略對於相同的構成要 件的說明，僅說明不同點。31係依據從測試器送出的資料 比較選擇信號DBS以控制分割m χ η位元資料的單位，判定 此分割單位的，元資料是正常或異常的判定電路。至τ於其 他的構成則與冥施例1的構成相同。 當此資料比較選擇信號DBS被輪入至判定電路31，從 16百萬位元的，Μ "被同時讀出的寬資料匯流排ΐ5 _χ f η位元資料被分。彳成比mx η位元小又比m位元大的化乂 n)/k !位元，以決定做為判定正常或異常的董+务 |如，㈣、n…時，此分割數象之位元數。、例 j，定對象的各位元數為8個X 8位元' 4"個β 4、8。做為判 卜，以此等單位進行正常或異常的'2個X 8位 即16個：8位元，對應於實施例1的丄兄：，、中，k=1時， 其次，說明本實施例3之半導體 法。第8圖及第9圖係繪示根據本發明°己之^裝置的測試方

21 03 - 3698-Pi-dU 第29頁 乃〈貫施例3的半導體 499680 五、發明說明（26) 5己憶裝置的測試方法的步驟之流程圖。 在第8圖中，步驟ST70〜步驟ST8〇係盥第 ST10〜步驟ST20相同，因此省略其說明圖的y， 例3中’在利兩判定電路31判定m χ n位义丄在此實施 程序（步驟ST70〜步驟ST79)中，包括進^二白吊1異常的 補救的判定的程序，當省略進行此可否丁小:位广一之可否 (步驟ST75 )時，則與實施例1相同。 “ 1疋的程序 下面說明步驟ST81〜步驟ST90，在剌宁文 ”時，以分割成比_位元小且比上 =:，：定：路31進行正常或異常的判二為 艮位兀資訊的縮減。 a以^ 在寫入至16百萬位元的⑽AM 11的位址的位 t步驟ST80的結果為N0)，測試器經由該異常的位^資^ 定對應的行位址X及列位址γ (步驟STg丨）。 、。口又 =後，為了寫入資料至16百萬位元的DRAM U上，測 =別入一位址信號TAD1，其表示對應的行位址X及列位 γ，以及一L·位準的位址頻閃信號TAS—至16百

Ram 11的各端子。依據此位址頻閃信號tas—取入該點 2址信?虎。然後，配合該取入的時序，測試器送出L位 ‘ '寫入控制信號TW—，從D型正反器12的輸出Q(7:0)被輸 ^的mx n位元資料，從端子叫（127 : 〇)被寫入至由該位址 =號TADI所指定的16百萬位元的DRAM η的記憶區 γ)(步驟ST82)。 … 再者’為了讀出被寫入至16百萬位元的DRam丨丨的資

第30頁 499680 五、發明說明（27) 料’測試器將表示對應的行位址X與列位址γ之位址信號 TADI與L位準的位址頻閃信號TAS〜輸入至16百萬位元的 丨丨DRAM 11的各端子。依據此位址頻閃信號以^取入該時點 !的位址信號TAD1。然後，配合該取入信號的時序，測試器 ί送出L位座的輸出控制信號Τ〇Ε-，被寫入$以位址信號 S TADI指定的16百萬位元的DRAM 11的記憶區域（χ、γ)且被 認為異常的mx η位元資料同時從端子DQ(127:〇)被讀出至 寬資料匯流排15上（步驟ST83)。 測試器設定附加在由m X n位元資料分割成k個的（m χ I n)/k位元資料上的號碼Κ = 0。從16百萬位元的DRAM丨丨被讀I |出的mxn位元資料與從D型正反器12的輸出q(7:〇)被輸出 | |的寫入前之mxn位元資料經由資料線17被輸入至判定電路 3 1。然後，根據從測試器被送出的資料比較選擇信號 DBS，判定電路31選擇在以（m χ n)/k位元為單位分割的資 i料上所附加的號碼為K = 0所對應的分割資料（步驟ST84)， I |經由比較並判定是正常或異常後，輸出此比較結果以做為|

I判定信號TDEC(步驟ST85)。此判定信號TDEC被輸入至測試 I ；： ? I器，在判定信號TDEC異常時，進行測試器預定的處理。 換言之，在步驟ST85判定為異常時，測試器取得此時 '，的（m χ n)/k位元的分割資料上附加的號碼κ，在此κ = 〇，以 縮減不良位元資訊（步驟ST86)。然後，為了測試下一個（m ! χ n) / k位元的分割資料，測試器將（m χ n ) / k位元的分割資 |料上附加的號碼κ加1更新（步騍ST87)，並判定此號碼K是 i否在k以上（步驟ST88)。 %

21 03-3698 - Pi.pH

499680 五、發明說明（28) " --- 在步驟ST85中從釙a y , 、"匕列疋信號TDEC判定為正常時，為了 測試下一個（111 x n) / k你-,^、 - ^ 位几的分割資料，測試芎將K加1更 新，並判定此號碼Κ是否〆〗、，，， η 、、 否在k以上（步驟ST88)。在此號碼Κ 比k小牯、與上述相，，判定電路31選擇更新過的第κ個(瓜 X n)/k位兀的分割貧料（步驟ST89)，經比較及判斷是正常 或異常後、，，輸出以做為判定信號TDEC。然後，測試器輸入 此信號；並進于正常或異常的判定（步驟ST85〜步驟 ST89)。在步驟ST88中判定附加在（mx n)/k位元的分割資 料上號碼K在k以上時，測試器判定對全部的異常位址是否 結束對應於該異常位址之資料的正常或異常的判定（步驟 ST90)。 在對於全部的異常位址未終止判定時，從該異常的位 址資訊，測試器依據位址頻閃信號TAS—取入表示被認為是 異常的行位址X與列位址γ之位址信號TADI，進行m χ η位元 資料的寫入x讀出，利用判定電路31判定是正常或異常， 利用測試為縮減不良位元資訊，也就是取得異常的（χ η) /k位元的分割資料上附加的號碼（步驟ST81〜步驟ST90)。 ΐ· l 在第9圖中，在第8圖的步驟ST90中對於全部的異常位 址判定結束時，測試器經由異常的被縮減的位址資訊設定 ，行位址X及列位址Y(步驟ST91)。然後，為了將111>< η位元資 料寫入至1 6百萬位元的dr AM 11上，測試器將表示對應的 行位址X與列位址Y之位址信號TAD I與L位準的位址頻閃信 |號TAS-輸入至16百萬位元的DRAM 11的各端子。依據此位 ί址頻閃信號TAS-取入該時點的位址信號以]^。然後，配合

2103-3698-?!-old 第32頁 499680 五 '發明說明（29) 試器送出寫入控制信號 取入該位址信號TADI的時序，測 一.，…… 伙*0型正反器的輸出Q(7:0)被輸出的mx n位元，從 細:DQ( 127 · 被寫入至以該位址信號TADI指定的16百萬 位兀的DRAM 11的記憶區域（X、Y)(步驟ST92)。 再，’為了讀出被寫入至16百萬位元的DRAM u的資 料’測試器將表示對應的行位址X與列位址Y之位址信號 TADI位準的位址頻閃信號TAS—輸入至16百萬位元的 J11的各端子。然後，依據此位址頻閃信號TAS-取入 、，τ ·、&的位址^號了 ad I。配合該取入信號的時序，測試器 运出\位^準的輸出控制信號TOE-，被寫入至以位址信號如 指=的16百萬位元的DRAM 11的記憶區域（X、γ)且被 遇為異常的mx η位元資料同時從端子DQ( 127:0)被讀出至 見貝料匯流排15上（步驟ST93)。 然後’測試器從縮減的不良位元資訊，也就是（m X n) /k位^的分割資料上附加的號碼K中，測試m χ n位元中的 某個戒碼的m位元，以決定該號碼Ν (步驟ST94)。然後，根 據對應於從測試器送出的該號碼N的輸出資料選擇信號 T S p I 夕 π « 及… L夕工器1 3選擇對應於號碼N的m位元，並輸出以做為 輸，貝料TD0。測試器輸入此πι位元的輸出資料TD0，並將 八二、所對應的期待值進行比較（步驟ST95)。在由此比較結 ^，定為異常時，測試器取得關於此不良位元的資訊，也 就疋取得其附加的號碼N (步驟ST9 6 )，並進行不良位元之 可否補救的判定（步驟ST97)。 在此，不良位元的可否補救的判定係與上述步驟ST27

! .ptd 第33頁 499680 五、發明說明（30) 的情況相同。在步驟S T 9 5判定與其期待值的比較結果正常 時或是在步驟ST97中判定可能補救時，測試器對於對應號 碼N的m位元，判定是否進行上述步驟ST94〜步驟ST97的全 部測試（步驟ST98)。在步驟ST97判定不可能補救時，測試 器結束此1 6百萬位元的DRAM 11的測試。 在步驟ST98中判定對應於號碼N的m位元資料之正常x 異常判定被全部進行時，測試器進行對應於全部的異常位 址的資料之正常X異常判定是否結束的判定（步驟ST99)二 在步驟ST98中判定對應於號碼N的m位元資料的正常X異常 的判定不全部進行時，測試器經甴縮減的不良位儿^

If ’彡則言式m X 也就是（m X n )/ k位元的分割資料上附加的號馬 ，游於 4行對應w η位元中某個號碼的m位元，以決定該號碼N ’進 /沓訊 此號碼的m位元與其期待值的比較，並取扮不& 等（步驟ST94〜步驟ST97)。 ^咨舲 a 址的貞心 在步驟ST99中判定進行對應於全部的·1元的 之正常·異常的判定時，測試器結束對1 6百萬位測試器經 11的測試。再者，在步驟灯99中判定不結束時:資訊，測 由縮減的不良位元資訊，X、γ及縮減的不良位70貞元與其 試某個號碼的m位元，以決定該號碼n，進行此;J 步驟

，期待值的比較，並取得不良位元資訊等（梦驟S ST99)。 、 命收 其中5此賓把例3 對於全部的位址 1 1是玉常

21 03-3698-Ρ ί·p t d 第34頁 31中以rox η位元為單位進行16百萬位元的DRAM 位更新 或異常的判定時，說明對於每一列以1個位址：、、、爭 499680 五、發明說明（31) 列位址γ以實施測試的情況， 〜 ^-— 位址為單位同時被更新，可得到^與列位㈣分別以！個 其中，對於每一行^個位址、\施例2相同的效果。 施測試，可得到與實施例1同樣的^苹位更新行位址X以者 如上述，根據實施例3 二j果。 只 〜中以mx η位元為單位進行16百贫王。卩的位址在判定電路 X異常的判定’在判定為異常的：：元的圓U的正常 判定電路31中以比m X η位元小且止存在時，經由追加在 位進行正常或異常的判定（第8 /位7L大的位元做為單 在進行以m位元為單位的測試時，、v ^ST81〜步驟ST90), 某一個m位元的（mx n)/k位元於可以取得表示測試 K(第8圖的步驟ST85、步驟ST86)^ 資料上所附加的號碼 有對應於16百萬位元的DRAM u的里可^斜對號碼N，其包含 以m位元為單位的測試，而得 、異常位址之號碼K，進行 果。 可將'則試次數減少η次的效 如上述，根據本發明，在測 〜 資料匯流排的半導體記憶裝置的^二有m Χ η位兀I度的寬 i讀出被寫入至半導體記憶裝置^ =方法中1於包括有 被讀出的該m X η位元資料盥被穹A ^址之m X二7貧料， η位元：料進行比較，以判定該讀出的…位 料，正常或異常，在其被判定為異常時，取得對應於該以 上貝科的位址以做為異常仇址，在全部位址均判定為正常 時5結束上述半導體記憶裝置的測試之第一程序，以及將 mXn位元資料寫入上述取得的異常位址上並且讀出，對於

21 03-3698-?!.ptd 第35頁 499680 _^

!五、發明說明（32) . I ；被讀δ的該mxn位元資料5比較構成該被讀出的mxn位元 | 資料的各m位元資料與以m位元為單位所預定的m位元資料 的期待值，判定該各m位先資料是正常或異常的第二程 序，對於全部位址均判定為正常的正常半導體記憶裝置， j不須進行以m位元為單位進行的與期待值的比較測試及可 丨 I否補救的測試，僅須在發現異常位址時對於異常位址，進丨 ί \ 行以m位元為簟位的測試，可大幅縮短半導體記憶裝置的 測試人時。 根據本發明，在測試具有m X η位元寬度的寬資料匯流 排的半導體記憶裝置的測試方法中，由於包括有讀出被寫 ! |入至半導體記憶裝置的各位址之mxn位元資料，被讀出的 !該πιχη位元資料與被寫入至該半導體記憶裝置前的該mxn j \ j :位元資料進行比較，以判定該讀出的mxn位元資料是正常 ！ * 或異常，在其被判定為異常時，取得對應於該以上資料的 位址以做為異常位址，在全部位址均判定為正常時，結束 上述半導體記憶裝置的測試之第一程序，以及將m X η位元 |資料寫入上述取得的異常位址上並且讀出，對於被讀出的 j j 該m χ η位元資料，分割成比m χ η位元小且比m位元大的位 I元數單位，比較對應於該分割的位元數之讀出資料，與對 \ ，應於分割寫入至半導體記憶裝置以前之ιπ χ η位元資料的位 元數的資料，以判定對應於該被分割的資料之位元數的資 料是正常與否，對於對應於該分割位元數之異常的資料， 以m位元為單位而與預定的m位元資料的期待值進行比較， 丨 以判定是正常或異常的第二程序，由於可取得mxn位元的 j

2103-3698-Pi-ptd 第36頁 499680 五、發明說明（33) 分割號碼，而可縮減異常的m位元，對於半導體記憶裝置 的任一位址以m位元為單位進行的測試，其測試次數少於η 次，可縮短半導體記憶裝'置的測試人時。 根據本發明，在第一程序中，由於半導體記憶裝置的 行位址每一行以1個位址為單位增加或是減少，或者，列 位址每一列以1個位址為單位增加或是減少，指定各位址 以進行測試，可在一方向的位址上進行連續的正常X異常 的判定，而可發現記憶體單元的不良模式，例如線性模 式。 根據本發明，在第一程序前，由於包括有對半導體記 憶裝置的行位址與列位址，分別以1個位址為單位，同時 增加或減少以指定各位址，並讀出寫入至上述半導體記憶 裝置的各位址之m X η位元資料，比讀出的該m X η位元資料 與寫入半導體記憶裝置前的該m X η位元資料，以判定該讀 出的m X η位元資料是正常或異常，其被判定為異常時，取 得對應該異常位址的位址以做為異常位址，以判定是否可 能利用半導體記憶裝置保留的冗餘記憶體單元，替換對應 於異常位址的不良記憶體單元，以進行補救，在判定不可 能補救時，結束上述半導體記憶裝置的測試之第三步驟。 ，可在多個半導體記憶裝置中儘早檢出不可能補救的半導體 記憶裝置，以縮短多個半導體記憶裝置全體的測試人時。 根據本發明，在第一程序中，在記錄於預定的位址上 之m X η位元資料判定為異常時，由於利用判定是否可能利 用半導體記憶裝置保留的冗餘記憶體單元，替換對應於異

21 03-3698-Fi-ptd 第37頁 499680 五、發明說明（34)

I ?位：==體單元，以進行補…冗餘的記憶體 从益——旦^^ .丨'體單兀，可能在半導體記憶裝置 的預疋谷里内加以使用，而可改善半導體記憶裝 率。 根據本ί明’在第二程序中，與預定的m位元的期待 值的比較判定為異常時，由於可利用半導體 的冗餘記憶體單元來替換對應於異常的“立元的二體單有 兀因此判定，可能補救，以冗餘的記憶體單元替換部分 異吊的記憶體單it ’可能在半導體記憶裝置的預^容量内 加以使用，而可改善半導體記憶裝置的良率。、 一 根據本發明，在第一程序、第二程序或第三程序中， 體記憶裝置保有的冗餘記憶體單元加以替換，以 時，若對應於異常位址或異常… 定為該半導體憶體單元數”，由於判 換部分異當的記；體Ϊ “b二：冗餘的記憶體單元替 容量内加以使用早兀…在半導體記憶裝置的預定 雖然本發明已以一較佳實施例揭露如上，t 以限=發明，任何熟習此技藝者，在不脫離：發= :’當可作些許之更動與潤飾，因此本1 〇!精 護祀圍當視後附之申請專利範圍所界定者為準。X之保

2103-3698-Pi ptd

第38頁

Claims (1)

1. 499680 :六、申請專利範圍 . Γ. | 1. 一種半導體記憶裝置的測試方法，其特徵在於在測 試具有m X η位元寬度的寬資料會所排的半導體記憶裝置的 測試方法中包括： | 讀出被寫入至半導體記憶裝置之各位址的mxn位元資 I料，比較被讀出的該m X η位元資料與寫入至該半導體記憶 |裝置以前之該πιχη位元資料，然後判定該被讀出的ιηχη位 |元資料為正常或是異常，若判定其為異常時，取得對應於 |該以上的資料之位址以做為異常位址，若判定所有的位址 1正常時^結束上述半導體記憶裝置的測試的第一程序；及 I 讀出被寫入在上述取得的異常位址上的mxn位元的資 丨料5對於被Ί買出的該m X η位元資料5比較構成該被Ί買出的 j πιχ η位元資料的各m位元資料以及以m位元為單位之預定的 I m位元資料的期待值，以判定該各m位元資料為正常或異常 的第二程序。 2. —種半導體記憶裝置的測試方法，其特徵在於在測 I試具有mxn位元寬度的寬資料會所排的半導體記憶裝置的 !測試方法中包括： 讀出寫入至半導體記憶裝置之各位址中的m X η位元資 料，比較被讀出的該m X η位元資料與寫入該半導體記憶裝 ，置以前的該m X η位元資料，並且判定該被讀出的m X η位元 資料為正常或是異常，在判定其為異常時，取得對應於該 I !以上資料的位址以做為異常位址，在判定全部位址為正常 \ 時，結束上述半導體記憶裝置的測試之第一程序；及 丨 讀出被寫入至上述取得的異常位址之m X η位元資料，

   2103-3698-?i-otd 第39頁 六 申請專利範圍 針對已讀出的該m χ η位元資 位元大的位元數為單位加以分旬以Χ =位元小又比m 分割的讀出資料以及對靡於▲刀4，比較對應於該位元數而 裝置以前的m X n位元資二乂，位$數而將寫入半導體記憶 割資料的位元數的資料θ二副之貢料，判定對應於該被分 分割異常的資料，比較=盎正常，—對於對應於該位元數而 資料的期待值，以判定苴^m位兀為單位之預定的m位元 3·如申請專利範圍第/、、、正常或是異常的第二程序。 試方法，其特徵為在第一 J、所述之^半導體記憶裝置的測 為單位增加或減少半導體^ J中對每一行以每次一個位址 以每次-個位址為==置的行位址或是對每-列 址以指定各個位址進行丨;^或減少半導體記憶裝置的列位 試方^如广所述一之半導體記憶裝置的測 位同時增加或減少半導體之前，包括以一個位址為單 指定各個位址，然後讀出被行位址及列位址，以 各位址的…位元資料，比車述半導體記憶裝置之 入至該半導體記憶裝置以前的位元資料與寫 被讀出的m X n位元資料是正常 # t貧料，以判定該 時’取得對應於該異常位址的位址：：泛判定其為異常 ί:可能利用半導體記憶裝置所保c立址，判定 來曰換異常時預定位址之不良的餘的記憶體單元 能補救時，結束半導體記憶裝置的^:元，在判定不可 5.如申請專利範圍第丨項所述之第三程序。 ¥ ^記憶裝置的測 499680 六、申請專利範圍 試方法，其 中的m X η位 憶裝置所保 之不良的記 6. 如申 試方法，其 料的期待值 憶裝置所保 位元之不良 7. 如申 試方法，其 判定是否可 單元來替換 良的記憶體 導體記憶裝 8. 如申 試方法，其 為單位增加 以每次一個 .址以指定各 9 ·如申 試方法，其 位同時增加 指定各個位 特徵係在 元貧料為 有的冗餘 憶體單元 請專利範 特徵係在 相比較為 有的冗餘 的記憶體 請專利範 特徵係在 能利用半 時5若對 位元數比 置的補救 請專利範 特徵為在 或減少半 位址為單 個位址進 請專利範 特徵為在 或減少半 址5然後 第一程序中，判定記憶在預定的位址 異當時，判定是否可能利用半導體記 的記'憶體單元來替換異常時預定位址 〇 圍第1項所述之半導體記憶裝置的測 第二程序中，判定與預定的m位元資 異常時，判定是否可能利用半導體記 的記憶體簟元來替換對應於異常的m 〇0 一 早兀 3 圍第4項所述之半導體記憶裝置的測 第一程序、第二程序或第三程序中， 導體記憶裝置所保有的冗餘的記憶體 應於異常位址或是異常的m位元之不 冗餘的記憶體位元數少，判定對該半 是可能的。 圍第2項所述之半導體記憶裝置的測 第一程序中對每一行以每次一個位址 導體記憶裝置的行位址或是對每一列 位增加或減少半導體記憶裝置的列位 行測試。 圍第2項所述之半導體記憶裝置的測 第一程序之前，包括以一個位址為單 導體記憶裝置的行位址及列位址，以 言買出被寫入至上述丰導體記憶裝置之

   2103-3698-Pf-?td 第41頁 499680 六、申請專利範圍 各位址的m X η位元資料，比 入至該半導體記憶裝置以前 被讀出的m X η位元資料是正 時，取得對應於該異常位址 是否可能利用半導體記憶裝 來替換異常時預定位址之不 能補救時’結束半導體記憶 1 0.如申請專利範圍第2 試方法，其特徵係在第一程 中的m X η位元資料為異常時 憶裝置所保有的冗餘的記憶 之不良的記憶體單元。 11. 如申請專利範圍第2 試方法，其特徵係在第二程 料的期待值相比較為異常時 憶裝置所保有的冗餘的記憶 位元之不良的記憶體單元。 12. 如申請專利範圍第9 試方法，其特徵係在第一程 ，判定是否可能利用半導體記 單元來替換時，若對應於異 良的記憶體位元數比冗餘的 導體記憶裝置的補救是可能 較讀出的 的該m X η 常或是異 的位址以 置所保有 良的記憶 裝置的測 項所述之 序中，判 ，判定是 體單元來 項所述之 序中，判 ，判定是 體簞元來 項所述之 序、第二 憶裝置所 常位址或 記憶體位 的0 言亥m X η 位元資 常，判 做為異 的冗餘 體單元 試之第 半導體 定記憶 否可能 替換異 半導體 定與預 否可能 替換對 半導體 程序或 保有的 是異常 元數少 位元資 料，以 定其為 常位址 的記憶 ，在判 三程序 記憶裝 在預定 利用半 常時預 料與寫 判定該 異常 ，判定 體單元 定不可 〇 置的測 的位址 導體記 定位址 記憶裝置的測 定的m位元資 利用半導體記 應於異常的m 記憶裝置的測 第三程序中， 冗餘的記憶體 的m位元之不 ，判定對該半

   2103-3698-Pi-ptd 第42頁