TW491983B - Thin film semiconductor apparatus and method for driving the same - Google Patents
Thin film semiconductor apparatus and method for driving the same Download PDFInfo
- Publication number
- TW491983B TW491983B TW090101397A TW90101397A TW491983B TW 491983 B TW491983 B TW 491983B TW 090101397 A TW090101397 A TW 090101397A TW 90101397 A TW90101397 A TW 90101397A TW 491983 B TW491983 B TW 491983B
- Authority
- TW
- Taiwan
- Prior art keywords
- thin film
- gate
- channel
- film transistor
- voltage
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 259
- 239000004065 semiconductor Substances 0.000 title claims abstract description 96
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000010408 film Substances 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000012535 impurity Substances 0.000 claims description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 31
- 230000015572 biosynthetic process Effects 0.000 claims description 29
- 239000004973 liquid crystal related substance Substances 0.000 claims description 29
- 230000000694 effects Effects 0.000 claims description 28
- 230000005684 electric field Effects 0.000 claims description 25
- 230000000875 corresponding effect Effects 0.000 claims description 24
- 230000009471 action Effects 0.000 claims description 14
- 230000002079 cooperative effect Effects 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 8
- 239000002245 particle Substances 0.000 claims description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 41
- 108091006146 Channels Proteins 0.000 description 40
- 238000010586 diagram Methods 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 230000007257 malfunction Effects 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- TVEXGJYMHHTVKP-UHFFFAOYSA-N 6-oxabicyclo[3.2.1]oct-3-en-7-one Chemical compound C1C2C(=O)OC1C=CC2 TVEXGJYMHHTVKP-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- RDYMFSUJUZBWLH-UHFFFAOYSA-N endosulfan Chemical compound C12COS(=O)OCC2C2(Cl)C(Cl)=C(Cl)C1(Cl)C2(Cl)Cl RDYMFSUJUZBWLH-UHFFFAOYSA-N 0.000 description 1
- 125000003983 fluorenyl group Chemical group C1(=CC=CC=2C3=CC=CC=C3CC12)* 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
491983 A7 B7_ 五、發明說明（1) <發明背景> : 本發明係關於薄膜半導體裝置及其驅動方法，其係使用 於液晶顯示或有機電場發光顯示等之驅動基板者。詳言之 ，其係關於薄膜半導體裝置上所積體形成之薄膜電晶體的 臨限電壓控制技術者。 <習知技術> 於薄膜半導體裝置上積體形成之薄膜電晶體、係將非晶 質矽或多晶矽用於活性層。非晶矽薄膜電晶體，習知有於 價廉的玻璃基板上，以大面積予以形成之處理（process)技 術。多晶矽亦依據雷射退火結晶化法之發展與非晶矽薄膜 電晶體所習知之處理技術之融合，而可於玻璃基板上大面 積的予以形成。大面積之薄膜半導體裝置，特別是主動矩 形型液晶顯示上可以應用。在使用多晶矽薄膜電晶體之情 況，依據電流驅動能力之高低，於主動矩陣型液晶顯示中 ，使用薄膜電晶體，不僅圖素之開關元件，於同一基板可 一體的形成周邊驅動電路。 惟，薄膜電晶體之構造可粗分爲二種。其一爲在基板上 ，於半導體薄膜所成之活性層上部形成閘極之頂閘構造 經濟部智慧財產局員工消費合作社印製 •1裝—— (請先閱讀背面之注意事項再填寫本頁)
(Top gate)，另一爲在活性層下部形成閘極之底閘構造 (bottom gate)。頂閘構造與底閘構造之薄膜電晶體所構成之 電路，不論係何者，一般皆係由以源爲基準之負閘電壓使 電流流動，開關爲開之P型，與以正閘電壓使開關爲開之 N型之组合所成之互補型，即所謂之CMOS電路。CMOS電 路特有之特徵是耗電少。近來之主動矩陣型液晶顯示裝置 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 491983 經濟部智慧財產局員工消費合作社印製 A7 _B7_五、發明說明（2) ，在圖素電極與開關用薄膜電晶體所積體形成之圖素陣列 周邊’内臧CMOS構造之驅動電路。因不須於外部裝設驅 動用1C之故，依以非晶矽薄膜電晶體形成圖素驅動用開關 元件之情況，可使全體之製造成本降低。此後之收多晶矽 薄膜電晶體積體形成之薄膜半導體裝置，亦期能提升多晶 石夕之結晶性，增加電流驅動能力，能以更低的臨限電壓 (Vth)進行動作。 ’ 在此狀態下，爲了能廉價的供給以低限値電動進行動作 之多晶矽薄膜電晶體所積體形成之薄膜半導體裝置，有以 下之課題。第一，在用於液晶顯示或有機電場發光顯示等 顯示器之情況，使用大玻璃基板。此種大型基板上形成閘 絕緣膜之方法，一般係使用電漿CVD法。惟，電漿CVD法 所形成之膜本身於膜中含有電荷或Η基、0H基等之故，若 看其電晶體特性之電平，其Vth有偏差不均，又易依時間 改變。第二，依雷射退火法由非晶矽所結晶化成之多晶矽 ，因雷射光之照射條件之誤差使得結晶性不均。換言之， 載子之移動度係變動者。此影響大，通常Vth之偏差在1〜 2V之範圍内。 在包含此種偏差之情況下，若使多晶矽薄膜電晶體之性 能提升 '臨限電壓Vth降低，則雖原應爲關狀態，因特性β 偏差之故，薄膜電晶體成爲開狀態，而會造成電路之誤 (ERROR)動作。於此對策方面，以經有幾個提案。例如， 在構成CMOS電路之情況，於N型及P型活性層，各爲了調 整臨限電壓而注入相異之傳導型的雜質。藉由使N型薄膜 -5- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) !·裝 i
經濟部智慧財產局員工消費合作社印製 491983 A7 B7_ 五、發明說明（3) 電晶體之Vth向正方向移動，使P型薄膜電晶體之臨限電壓 向負方向移動，而防止誤動作。例如於N型通道注入硼， 於P型通道注入磷。爲調整Vth而分別注入雜質硼及磷，則 會使掩罩形成用之光蝕刻步驟與雜質導入步骤增加，會使 製造成本皆高。又，爲了防止誤動作而特意增大Vth，會 使得不損失電流驅動能力而能提升多晶矽薄膜電晶體之優 點減半。另外的方法，即在不因CMOS化而增加步驟，且 求取成本降低化之情況下，係爲僅以N型薄膜電晶體 (NMOS)或P型薄膜電晶體（PMOS)，構成圖素陣列部之開關 元件及周邊驅動電路之方法。僅以PMOS構成電路之例揭 示於例如日本專利特開平9-18011號公報。惟，若僅以 NMOS或PMOS構成電路，則因Vth的偏差造成之誤動作及耗 電的控制更形重要。 因此種背景，吾等仍持續的尋求克服Vth偏差造成誤動 作之技術。此種技術之先驅提案，係以圖素陣列部之開關 元作爲對象，特別是於頂閘構造之薄膜電晶體的裏面側設 置遮光膜之構造。例如，於日本專利特開平5-257164號公 報中，於活性層裏面設遮光膜，抑止因光漏電流造成開關 誤開。另一被提出之技術係於在閘電極相反侧配設於活性 層裏面之金屬製遮光膜上，施加正的正電壓，兼作爲電性 屏障之技術。又，於日本專利特開平9-90405號公報中，將 裏側所配設之金屬遮光膜用作爲閘電極，施加與表侧之閘 電極相同電位之技術。此構造與習知作爲使用矽晶圓製作 記憶體時之裝置構造的雙閘構造類似。此雙閘構造係於活 -6 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） " (請先閱讀背面之注意事項再填寫本頁) 裝
491983 A7 _B7__ 五、發明說明（4) 性層上下隔著絕緣膜形成相對向的閘極者。對上下閘極經 常施加相同電壓使電晶體進行開關動作，藉此可獲得比單 閘構造高的驅動電流。惟，該等習知例均止於抑制因漏電 流造成之誤動作、或藉追加雙閘驅動增加開電流。相對於 此，本發明則並非對應於漏電流增加程度之特性變動者， 而係首創能滿足前述多晶矽薄膜電晶體特有之Vth偏差、 特別是高性能化之情況之Vth偏差的嚴格要求者’。 <發明要論> 爲解決上述習知課題，本發明具以下手段。即，本發明 之薄膜半導體裝置，其係含有於基板上積體形成之薄膜電 晶體，及將各薄膜電晶體予以連接之配線；各薄膜電晶體 具備通道，其係具有特定之臨限電壓，對應於經配線所施 加之閘電壓，進行開關動作者；至少一部分之薄膜電晶體 具備：半導體薄膜，其係構成該通道者；及第一閘極與第 二閘極，其係隔著絕緣膜配設於該半導體薄膜之表裏者； 其特徵在於：前述第一閘極及前述第二閘極，係經由互相 分離設置之配線，各別接受第一閘電壓及第二閘電壓；前 述第一閘極係對應於該第一閘電壓，控制該通道之開關； 經濟部智慧財產局員工消費合作社印制衣 ，裝·-- (請先閱讀背面之注意事項再填寫本頁) 前述第二閘極係對應於該第二閘電壓，能動的控制該臨限 電壓，無薄膜電晶體之開關動作予以適當化者。其中較佳“ 者係：構成前述通道之半導體薄膜的部分，係由多晶矽所 成，其係不含對空乏層之形成有實效性之影響的雜質者， 其膜厚係在100 nm以下者。或者，構成前述通道之半導體 薄膜的部分，係由多晶碎所成，其係含有對空乏層之形成 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 491983 A7 B7_ 五、發明說明（5) 有實效性之影響的雜質者，其膜厚係在空乏層厚之最大値 的2倍下者。又，前述第二閘極係至少對應於在薄膜電晶 體之關動作時所施加之該第二閘電壓，能動的控制該臨限 電壓，將在薄膜電晶體之關動作時流過通道的電流，予以 減少至比無施加該第二閘電壓時少者。又，前述第二閘極 係至少對應於在薄膜電晶體之開動作時所施加之該第二閘 電壓，能動的控制該臨限電壓，將在薄膜電晶'體之開動作 時流過通道的電流，予以增大至比無施加該第二閘電壓時 大者。 又，本發明之液晶顯示裝置，其係具有：一對基板，其 係隔特定之間隙互相接合者；及液晶，其係保持於該間隙 内者；一方之基板具備：顯示部，其係由圖素電極及驅動 其之薄膜電晶體所積體形成者；及周邊電路部，其係由相 同之薄膜電晶體形成者；另一方之基板具備：對向電極， 其係在圖素電極對面者；各薄膜電晶體具備通道，其係具 有特定之臨限電壓，對應於經配線所施加之閘電壓，進行 開關動作者；至少一部分之薄膜電晶體具備：半導體薄膜 ，其係構成該通道者；及第一閘極與第二閘極，其係隔著 絕緣膜配設於該半導體薄膜之表裏者；其特徵在於：前述 第一閘ί亟及前述第二閘極，係經由互相分離設置之配線， 各別接受第一閘電壓及第二閘電壓；前述第一閘極係對應 於該第一閘電壓，控制該通道之開關；前述第二閘極係對 應於該第二閘電壓，能動的控制該臨限電壓，將薄膜電晶 體之開關動作予以適當化者。 -8 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） "" (請先閱讀背面之注意事項再填寫本頁) 訂：
經濟部智慧財產局員工消費合作社印製 491983 A7 _B7__ 五、發明說明（6 ) 又，本發明之電場發光顯示裝置，其係於一片基板上具 備：顯示部，其係由電場發光元件及驅動其之薄膜電晶體 所積體形成者；及周邊電路部，其係由相同之薄膜電晶體 積體形成者；各薄膜電晶體具備通道，其係具有特定的臨 限電壓，對應於經配線所施加之閘電壓，進行開關動作者 ;至少一部分之薄膜電晶體具備：半導體薄膜，其構成該 通道；及第一閘極與第二閘極，其係隔著絕緣膜被配設於 該半導體薄膜之表裏者；其特徵在於：前述第一閘極及前 述第二閘極，係經由互相分離設置之配線，各別接受第一 閘電壓及第二閘電壓；前述第一閘電極係對應於該第一閘 電壓，控制該通道之開關；前述第二閘電極係對應於該第 二閘電壓，能動的控制該臨限電壓，將薄膜電晶體之開關 動作予以適當化者。 依本發明，對雙閘構造之薄膜電晶體中，第一閘極（表 側電極）及第二閘極（裏側閘極），係經由互相分離設置之 配線，各別接受第一閘電壓及第二閘電壓。第一閘極係對 應於正規之第一閘電壓，控制通道之開關，另一方面，第 二閘極係對應於與正規的第一閘電壓相異的調整用之第二 閘電壓，能動的控制臨限電壓Vth，將薄膜電晶體之開關 動作適#化。例如，第二閘極係對應於關動作時所施加之 第二閘電壓，能動的控制臨限電壓，抑制在薄膜電晶體之 關動作時流過通道之漏電流。或者，第二閘極係對應於薄 膜電晶體之開動作時所施加之第二閘電壓，能動的控制臨 限電壓，使薄膜電晶體之開動作時，流過通道之驅動電流 -9 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -·裝--- (請先閱讀背面之注意事項再填寫本頁) 訂： 經濟部智慧財產局員工消費合作社印製 491983 A7 _B7_ 五、發明說明（7 ) 增大。如此，因對應於開關動作能動的控制臨限電恩之故 ，不僅第一閘電壓，第二閘電壓亦必須對通道之帶域 (band)構造有相當之影響。爲了安定的確保此種狀態，構 成通道區域之半導體薄膜的部分，以具有較薄的膜厚者較 理想。在使用含有對空乏層之形成有實效性影響之雜質的 多晶矽之情況下，其膜厚以100 nm以下爲佳。或者，在通 道區域（活性層）使用含有對空乏層之形成有實'效性影響之 雜質的多晶矽之情況下，多晶矽之膜厚最好是空乏層厚之 最大値之2倍以下。藉由滿足此種條件，可互相獨立的控 制第一閘電壓及第二閘電壓，且可對應於開關動作，能動 的控制薄膜電晶體之臨限電壓Vth。 〈較佳實施形態之説明〉 以下參照圖示，説明本發明之實施形態。圖1爲本發明 之薄膜半導體裝置之一實施形態的模式化部分剖面圖。如 圖示，本薄膜半導體裝置含有：在玻璃等所成之基板}上 積體形成之薄膜電晶體TFT，及將各薄膜電晶體TFT予以連 接之配線。薄膜電晶體TFT具備通道Ch，其係具有特定之 臨限電壓（Vth)，經由閘配線（未圖示），對應於所被施加之
閘電壓，進行開關動作者。至少一部分之薄膜電晶體TFT 具備：卓導體薄膜4，其係構成通道Ch者；及第二閘極（表~ 側閘極2F)及第二閘極（裏側閘極2 R )，其係隔著絕緣膜3, 7 配設於半導體薄膜4之表裏者。因圖示之TFT係爲底閘構造 之故，係以配設於半導體薄膜4下方之原來的閘極作爲表 侧閘極2F，將與其相對配設之追加的閘極爲裏側閘極2R。 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
491983 A7 _B7_ 五、發明說明（8) 表側閘極2F及裏侧閘極2 R係經由互相分離設置之配線（未
圖示），各別接受第一閘電壓及第二閘電壓。表側閘極2F 對應於第一閘電壓，控制通道Ch之開關，另一方面，裏側 閘極2R對應於第二閘電壓，能動的控制臨限電壓Vth，將 薄膜電晶體TFT之開關動作適當化。又，於覆蓋TFT之絕緣 膜7上開口形成接觸孔，於其上形成源極5S&汲極5D。於 此絕緣膜7上亦形成前述裏側閘極2R。具有相'關構造之底 閘構造之TFT係由平坦化膜9所覆蓋，於其上形成圖素電極 10。又，於半導體薄膜4之源S及通道Ch間、及汲D與通道
Ch間，各設有以低濃度注入雜質之LDD區域。本實施形態 中，構成通道Ch之半導體薄膜4的部分，係由多晶矽所成 ，其係含有對空乏層之形成無實效性影響之雜質者，其膜 厚在100 nm以下。或，構成通道Ch之半導體薄膜4之部分 係由多晶矽所成，其係含有對空乏層之形成有實效性影響 之雜質者，其膜厚爲空乏層厚之最大値的2倍以下亦可。 此處，具體的動作爲：裏側閘極2R至少對應於在薄膜電晶 體TFT之關動作時所施加之第二閘電壓，能動的控制臨限 電壓，使在薄膜電晶體TFT關動作時流過通道之漏電流， 經濟部智慧財產局員工消費合作社印製 .^裝--- (請先閱讀背面之注意事項再填寫本頁) 比無施加第三閘電壓時減少。又，裏側閘極2R至少對應於 在薄膜電晶體之開動作時所施加之第二閘電壓，能動旳控 制臨限電壓Vth，使薄膜電晶體開動作時流過通道之驅動 電流，比無施加第二閘電壓時增大亦可。 接著參照圖1説明本發明之薄膜半導體裝置之製造方法 的一例。首先於玻璃所成之基板1上以濺鍍法形成膜厚100 -11 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 491983 A7 B7_ 五、發明說明（9) nm之Mo，圖素化成特定之形狀，形成表側閘極2F及與其連 接之閘配線（未圖示）。接著以電漿CVD法，堆積150 nm之 矽氧化膜（Si02)，作爲閘絕緣膜3。再以連續成膜方式，將 非晶矽（a-Si)形成50 iim厚之膜。將此以400°C退火2小時， 將非晶矽中所含水分脱水後，依激元雷射退火（ELA)，轉 換成非晶矽。藉此可形成多晶矽所成之半導體薄膜4。 次之例如形成50 nm厚之Si02 (圖略），於其上以離子注入 法導入臨限電壓調整用之硼至半導體薄膜4中。其濃度係 控制爲使通道Ch内之實效的·濃度爲約例如5 X 1016/cm3。 接著，依背面曝光於表側閘極2F以自行對率（self alignment) 形成光阻圖案。再以光阻圖案爲光罩以離子注入法注入雜 質磷，形成LDD區域。其摻雜量係爲例如1 X 1013/cm2。除 去光阻後，於圖示之N通道型薄膜電晶體TFT上，於通道 長度方向，以比閘端多出約1 nm之形狀，形成另一光阻圖 案，又，P通道型薄膜電晶體（未圖示）係以完全覆蓋之形 狀形成光阻圖案。以此光阻圖案爲光罩，以離子摻雜法導 入掺雜量爲1 X 1015/cm2之雜質磷，形成圖示之N通道型薄 膜電晶體TFT之源S及汲D。此後將用完的光阻圖案除去， 以完全覆蓋N通道型薄膜電晶體的部分之型式，且P通道 型薄膜％晶體係完全覆蓋通道Ch之型式，形成另外的光阻^
圖案。以其爲光罩以雜子摻雜法導入設定掺雜量爲8 X 1014/cm2之雜質硼，形成P通道型薄膜電晶體TFT。除去用 完的光阻圖案後，以燈退火法，將被注入半導體薄膜4之 雜質予以活性化。其後，將半導體薄膜4配合薄膜電晶體 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） " (請先閱讀背面之注意事項再填寫本頁) 裝
經濟部智慧財產局員工消費合作社印製 491983 A7 B7_ 五、發明說明（1C)) TFT之元件區域的形狀，分離成島狀。 接著以電漿CVD法堆積厚150 nm之Si02，再將Si3N4形成 厚200 nm之膜，作爲層間絕緣膜7。於此狀態進行400°C、1 小時之退火。次之，於層間絕緣膜7設置閘配線或連接於 源S、没D之接觸孔，將铭以400 nm、歛以100 nm予以連續 成膜。將此層積金屬膜圖案化成特定之形狀，於適宜的必 要之處形成裏側閘極2R、汲極5D。當然，裏側閘極2R與信 號配線5S等使用完全不同的材料亦可。其後，以約1 μηι厚 形成由丙烯酸樹脂等所成之平坦化膜9。其後，於圖素陣 列部將ΙΤΟ等透明電極予以成膜，圖案化成特定的形狀， 加工成圖素電極10。形成於此薄膜半導體裝置之薄膜電晶 體TFT中，成爲通道Ch之活性層的最大空乏層厚爲約140 nm，半導體薄膜4之膜厚50 nm係爲此最大空乏層厚的2倍 以下。又，在將此薄膜半導體裝置用作爲主動矩陣型顯示 裝置之驅動基板的情況，除了圖示之圖素陣列部外，於周 邊部（未圖示）亦積體形成驅動電路用之薄膜電晶體。於此 驅動電路中對Vth嚴格約制處所配設之N通道型薄膜電晶體 ，使用本發明之表裏閘構造轉理想。此情況，圖素陣列部 (顯示部）及周邊電路部所包含的全部的薄膜電晶體中，構 成通道i半導體薄膜4的部分，含有對空乏層之形成有實~ 效性影響之相同導電型的雜質。依此，可使雜質注入步驟 簡單化。或者，顯示部及周邊電路部所包含之全部的薄膜 電晶體中，構成通道Ch之半導體薄膜4的部分，係不含對 空乏層之形成有實效性影響之雜質亦可。 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） " (請先閱讀背面之注意事項再填寫本頁) 裝 訂· 五、發明說明（1j 離傳導帶端與價電子帶二：之費:：量:^ 多數之載子被驅除。例如在：：：？，一電場，則 胸弱的施加正的間電恩，則自梦界面釋放出正的電 何(即洞）’形成所謂之空乏層。又若加大閘電壓，奋出現 電子被感應之強反轉現象。因強反轉現象之出現，空乏層 之厚度成飽和。此現象在矽層成薄膜、裏面亦隔著絕緣二 有閘極存在時，出現新的現象。本發明係利用此現象者。 在將雜質(如硼)導入，夕中之情況，若石夕膜厚爲最大空乏層 之2倍以下，則如圖2(八）所示，在自表裏施加正電壓之情 況，如帶域LS所示，空乏層被此干擾。依此，矽層内之^ 域LS會再改變。又，帶*LT表示矽膜厚爲最大空乏層厚之 2倍以上的狀態。又，如圖2 (B)所示，若對矽之表裏施加 正負顚倒的逆的閘電壓，例如於裏側施加負電壓之情況， 如帶域LS所示，表側之空乏層變短。又於圖2中，Vgf表 示表側之閘電壓，VGR表示裏側之閘電壓。圖2所示之現 象，在亦觀察未導入雜質之情況下，與矽之膜厚並無特殊 關係。惟，爲了能以實際之閘電壓的大小予以控制，石夕之 厚度以100 nm以下爲佳。 - 如此，利用矽中之帶域係對應於自表裏施加之閘電壓 VGF、VGR兩大幅變化的現象，可能動的控制薄膜電晶體 之臨限電壓。關於此點參照圖3予以説明。圖3 (N)係爲圖i 所示之本發明之N通道型薄膜電晶體的動作特性表示圖。 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） " 經濟部智慧財產局員工消費合作社印製 491983 A7 B7_ 五、發明說明（12) 係以橫軸取表側閘電壓VGF、縱軸取汲電流ID之對數記憶 體。又，以裏側閘極VGR爲參數。圖3 (P)係爲本發明之P 型薄膜電晶體之動作特性表示圖。裏侧閘電壓係雜散的設 定爲例如-10V、-5V、0V、+5V、+10V，若將表側閘電壓 VGF自-10V至+10V予以連續的掃描，則N型薄膜電晶體及P 型薄膜電晶體之汲電流/閘電壓特性皆階段性的移位（shift) 。此現象係在構成通道之半導體薄膜的部分含'有對空乏層 之形成有實效性影響的雜質，且其膜厚爲空乏層厚的最大 値之2倍以下時，特別顯著。又，構成通道之半導體薄膜 之部分在不含對空乏層之形成有實效性影響之雜質的情況 ，在其膜厚爲100 nm以下時特別顯著。即，在構成通道之 半導體薄膜的部分比較薄之情況下，會出現圖3所示之現 象。 對此，圖4爲構成通道之半導體薄膜的部分之厚度爲較 厚之情況，（N)表示N通道型薄膜電晶體之汲電流/閘電壓 特性、（P)表示P通道型薄膜電晶體之汲電流/閘電壓特性 。此情況，將裏側之閘電壓VGR離散的設定爲-10V、-5V、 0V、5V、10V，即使將表側之閘電壓VGF自-10V至+ 10V予 以連續的掃描，’動作特性曲線僅有部分有階段變化。N通 道型薄膜電晶體中，VGR爲負的情況，幾乎不會對汲電流/ 閘電壓特性造成影響。在P通道型薄膜電晶體之情況，裏 側閘電壓VGR爲正側，對薄膜電晶體之汲電流/閘電壓特性 幾乎不會造成影響。 利用圖3所示之基本性質，本發明係能動的控制薄膜電 -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) "" :裝—— (請先閱讀背面之注意事項再填寫本頁) 訂·-
經濟部智慧財產局員工消費合作社印製 491983 A7 B7_ 五、發明說明（1 晶體之Vth者。例如對電路中之N型薄膜電晶體，其電路因 電晶體之漏電流使耗電增大或誤動作之情況，於電晶體開 的時點，將與表侧閘電壓相同的電壓，以平常的方式施加 至裏側閘極，另一面方，於電晶體關之時點，對裏侧閘極 施加負的電位。藉此，即使因N型電晶體之Vth偏差之故而 向負側偏離，亦可完全切斷漏電流。裏側閘極VGR爲Ο V時 ，即使係Vth低、漏電流大之情況，藉由使VGil=-5V，如圖 3(N)所示，可知能得適當的關特性。依此，至少藉由在電 晶體關時施加VGR=-5 V，即使Vth有偏差，亦可確保良好的 動作。又，在電晶體開時，即使對裏側閘極不施加與表側 閘電壓相壓相同的電位而施加0 V，亦不會有何問題。 又對於Vth大約在負侧之P型電晶體，於電晶體開時，對 表裏閘極皆施加負電位，使Vth偏離使電流增加，另一方 面’將在電晶體關時對裏侧閘極所施加之電壓設爲0V亦可 。如此，對表裏之閘極施以互相獨立之閘電壓脈衝，藉此 可因應於各個電路，能動的控制Vth，對Vth偏差，可有效 的使電路安定的動作，並且可使開電流比單獨閘電極構造 之情況增加。 圖5爲本發明'之薄膜半導體裝置之具體實施例之模式化 電路圖。（A)爲實施例，（B)爲對應的習知例。本實施係爲^ 内藏構成移位暫存器之時鐘控制型反相器，作爲主動矩陣 型顯示裝置之周邊驅動電路的典型例。於（A)及（B)中，對 N通道型薄膜電晶體N1，於選擇時輸入+10V，於非選擇時 輸入0V。對P通道型薄膜電晶體P1，與N1相反，即，選擇 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱^ (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 491983 A7 B7_ 五、發明說明（1 時輸入ον，於非選擇時輸入+10V的脈衝。自移位暫存器的 前段所傳送的信號，被施加至反相器所連接之一對薄膜電 晶體Ν2、Ρ2的輸入端子Vin。又，於非選擇時，該反相器 之輸出Vout係爲不定電位。若以施加於P1及N1之表側閘之 時鐘輸入，選擇反相器N2、P2，則Vin爲+10V時，依N1及 N2，Vout成爲0V。依選擇解除，Vout的電位被固定於0V。 Vin爲0V時，Vout依PI、P2固定爲+10V。惟，電晶體高性能 化、N通道型薄膜電晶體之Vth降低成爲約IV之情況，因 多晶矽之特性偏差之故，N通道型薄膜電晶體，之臨限電 壓Vth偏差至接近0V爲止。此情況，在Vout被固定保持於 10V時，因Nl、N2之大漏電流之故，Vout的保持電壓降低 ，減損了向下一段之信號傳達能力，這在各段中累積，就 造成了移位暫存器内之信號傳送產生誤動作。本實施例爲 避免此現象，如（A)所示，於N通道型薄膜電晶體N1設裏面 閘極G。於此裏側閘極G，在選擇時輸入+10V，於非選擇 時輸入-5V之脈衝。依此，移位暫存器之信號傳送可正常 進行。 圖6爲本發明之薄膜半導體裝置之其他實施例的模式化 電路圖。（AV爲實施例、（B)爲所對應之習知例。本實施例 雖亦爲辱鐘控制型反相器，但係僅由N通道型薄膜電晶體' 構成電路者。具體之製造方法係自參照圖1所説明之製造 步驟中，除去特別與P通道型薄膜電晶體相關的步驟即可 。如圖6所示，於薄膜電晶體N1之Vin，輸入來自前段之傳 送信號。於另一方之薄膜電晶體N2，於選擇時輸入0V，於 -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 訂： 經濟部智慧財產局員工消費合作社印製 491983 A7 B7_ 五、發明說明（15 非選擇時輸入10V之時鐘脈衝。Vin爲0V時爲非選擇狀態， Vout爲10V。Vin爲10V時成選擇狀態，Vout成爲0V。下一段 則與此成反相的動作，逐次傳送信號。惟，N通道型薄膜 電晶體之情況，Nl、N2皆於表側閘極被施加0V之狀態時， 有可能因Vth偏差而有漏電流流動，N2之漏電造成耗電增 加，N1之漏電則係誤動作之原因。此處，本實施例係於薄 膜電晶體Nl、N2兩方設置裏側閘極Gl、G2，經常施加-5V 。依此，抑制了漏電，可防止耗電增加及防止誤動作。 圖7表示圖6所示時鐘控制型反相器之變形例，係將負電 源予以組合者。薄膜電晶體N2之裏側閘極G2被施加表施加 至表侧閘極之電壓低5 V之電壓脈衝，另一方面於薄膜電晶 體N1之裏側閘極則經常施加-5 V。 圖8爲本發明之薄膜半導體裝置之其他實施形態的一例 之模式化部分剖面圖。與圖1所示先前之實施形態對應的 部份，係註以對應的元件符號而易於理解。圖1所示實施 形態係爲底閘構造之薄膜電晶體，相對的，圖8所示之實 施形態係爲頂閘構造之薄膜電晶體。如圖所示，於玻璃等 所成之絕緣基板1上，形成裏側閘極2R。經基底的絕緣膜 15於裏側閘極2R上形成由多晶矽所成之半導體薄膜4。於 此半導碴薄膜4上，隔著閘絕緣膜3，形成原來的表側閘極-2F。以覆蓋此表侧閘極2F之方式，形成層間絕緣膜7，於 其上圖案化形成信號配線5S或汲配線5D。以覆蓋該等配線 5S、5D之方式，形成平坦化膜9，於其上形成圖素電極10。 圖9爲本發明之主動矩陣型液晶顯示裝置之模式化立體 -18- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） " I --- (請先閱讀背面之注意事項再填寫本頁) · 491983 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（1 圖。此液晶顯示裝置係於驅動基板1與對向基板2〇間保持 住液晶17的構造。於驅動基板1上積體形成圖素陣列部及 周邊電路部。周邊電路部爲垂直掃描電路41及水平掃描電 路42。又，於驅動基板}之上端側，亦形成外部連接用之 端子電極47。各端子電極47係經由配線48，連接於垂直掃 描電路41及水平掃描電路42。於圖素陣列部，形成互相交 錯的閘配線43及信號配線44。閘配線43係連接.於垂直掃描 電路41，信號配線44係連接於水平掃描電路42。於兩配線 43、44之交叉部，形成圖素電極及驅動其之薄膜電晶 體TFT。另一方面，於對向基板2〇之内表面，形成未圖示 之對向電極。本例中，形成於圖素陣列部之薄膜電晶體 TFT係爲一般之單閘型，相對的，周邊的垂直掃描電路4ι 與水平掃描電路42上所形成之移位暫存器等，係依本發明 以雙閘構造之薄膜電晶體所組裝者。 圖10爲本發明之電場發光顯示裝置之一例的模式化部分 剖面圖，僅表示1個圖素。本實施形態中，電發光元件係 使用有機電場發光元件〇LED，來取代液晶胞。〇LED係將 ΓΓΟ等透明導電膜等所成之陽極a、有機層ι1〇及金屬的陰 極K，予以依序重疊者。陽極a係於每個圖素各自分離， 基本上七透明者。陰極K係則在圖素間共同連接，基本上-具光反射性。若於具有此構造之OLED的陽極A/陰極K間施 加順向電壓（約10V)，則會發生電子或正電荷等之載子注 入，可看到發光。OLED的動作可視爲係依自陽極a注入之 陽離子及自陰極K注入之電子所形成之激勵子造成發光。 -19- 本紙張尺度適用中國國家標準（cns)A4規格（21〇 X 297公釐） -1 --- (請先閱讀背面之注意事項再填寫本頁) 訂： -線 A7 五、發明說明（17) OL^D將本身所發出之光，自玻璃等所成之基板工表面侧， 向裏面侧射出。圖示之薄膜電晶體依本發明，為具備表侧 閘極2F及裏侧閘極2R之雙閘構造。 如以上所說明，依本發明，薄膜電晶體之表侧電極及裏 、J笔t 係、纟二互相分離設置之配線；各別接受閘電壓，表 侧問極對應於相對的閘電壓，控制通道的開關，裏侧閘極 對應於相對的閘電壓，能動的控制薄膜電晶體之臨限電 壓使蓴膜％晶體之開關動作適當化。在將相關薄膜電晶 體用於電路之情況，特別在將多晶矽作為活性層（通道） 時，對於顯著的Vth偏差，可能動的控制Vth，可抑制耗電 《增大化及防止誤動作。依此，可提供安定且高良品率之 高性能薄膜電晶體電路陣列。又，若活性層厚度大，則有 可能會有難以隨意控制Vth之情況。在活性層不含實效性 ’雜貝 < 情況，其厚度為100 nm時，或含實效性雜質之情 況，其活性層厚為最大空乏層厚的2倍以下時，藉裏侧間 極 < 電位，可完全的控制薄膜電晶體之Vth。 <圖式之簡單說明> 經濟部智慧財產局員工消費合作社印製 圖1為本發明之薄膜半導體裝置之實施形態的模式化部 分剖面圖。 圖2(A)為施加正電壓時本發明之基本原理之圖；而圖 2(B)為施加負電壓時本發明之基本原理之圖。 ^圖3為本發明之動作原理的表示圖。 圖4為本發明之動作原理的表示圖。 圖5 (A)為本發明之薄膜半導體裝置之具體實施例的電 -20- 297公釐） --- (請先閱讀背面之注意事項再填寫本頁) -線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 A7 _ ________ B 7 ,·. 一一一— _____ 五、發明説明~—~~* 障7 一…一yr-r- - · 各圖，而圖5 ( B )為對應圖5 ( A )之習知例之圖。 圖6(A)為本發明之薄膜半導體裝置之具體其他實施例的電 路圖’而圖6 ( B )為對應圖6 ( a )之習知例之圖。 圖7為本發明之薄膜半導體裝置之其他實施例的電路圖。 圖8為本發明之薄膜半導體裝置之其他實施形態的模式 化部分剖面圖。 圖9為本發明之主動矩陣型液晶顯示裝置之一例的立體 圖。 圖10為本發明之有機電場發光顯示裝置之一例的模式化 部分剖面圖。 <元件符號說明> ·袈-- f請先閎讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 1 基板 17 液晶 2F 表侧閘極 2 0 對向基板 2R 裏侧閘極 4 1 垂直掃插電路 3 絕緣膜 42 水平掃插電路 4 半導體薄膜 4 3 閘配線 5 D 沒極 44 信號配線 5 S 源極 47 端子電極 7 層間絕緣膜 4 8 配線 9 平坦化層 110 有機層 10 圖素電源 訂 -21 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐）
Claims (1)
- 經濟部智慧財產局員工消費合作社印製 491983 A8 B8 C8 D8 六、申請專利範圍 1. 一種薄膜半導體裝置，其係含有於基板上積體形成之 薄膜電晶體，及將各薄膜電晶體予以連接之配線； 各薄膜電晶體具備通道，其係具有特定之臨限電壓， 對應於經配線所施加之閘電壓，進行開關動作者； 至少一部分之薄膜電晶體具備：半導體薄膜，其係構 成該通道者；及第一閘極與第二閘極，其係隔著絕緣 膜配設於該半導體薄膜之表裏者； 其特徵在於： 前述第一閘極及前述第二閘極，係經由互相分離設置 之配線，各別接受第一閘電壓及第二閘電壓； 前述第一閘極係對應於該第一閘電壓，控制該通道之 開關； 前述第二閘極係對應於該第二閘電壓，能動的控制該 臨限電壓，將薄膜電晶體之開關動作予以適當化者。 2 .如申請專利範圍第1項之薄膜半導體裝置，其中構成前 述通道之半導體薄膜的部分，係由多晶矽所成，其係 不含對空乏層之形成有實效性之影響的雜質者，其膜 厚係在100 nm以下者。 3 .如申請，利範圍第1項之薄膜半導體裝置，其中構成前 述通道之半導體薄膜的部分，係由多晶矽所成，其係 含有對空乏層之形成有實效性之影響的雜質者，其膜 厚係在空乏層厚之最大値的2倍下者。 4 .如申請專利範圍第1項之薄膜半導體裝置，其中前述第 -22 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)經濟部智慧財產局員工消費合作社印製 491983 A8 B8 C8 D8 六、申請專利範圍 二閘極係至少對應於在薄膜電晶體之關動作時所施加 之該第二閘電壓，能動的控制該臨限電壓，將在薄膜 電晶體之關動作時流過通道的電流，予以減少至比無 施加該第二閘電壓時少者。 5.如申請專利範圍第1項之薄膜半導體裝置，其中前述第 二閘極係至少對應於在薄膜電晶體之開動作時所施加 之該策二閘電壓，能動的控制該臨限電壓，將在薄膜 電晶體之開動作時流過通道的電流，予以增大至比無 施加該第二閘電壓時大者。 6 . —種液晶顯示裝置，其係具有：一對基板，其係隔特定 之間隙互相接合者；及液晶，其係保持於該間隙内者； 一方之基板具備：顯示部，其係由圖素電極及驅動其 之薄膜電晶體所積體形成者；及周邊電路部，其係由 相同之薄膜電晶體形成者； 另一方之基板具備：對向電極，其係在圖素電極對面 者； 各薄膜電晶體具備通道，其係具有特定之臨限電壓， 對應於經配線所施加之閘電壓，進行開關動作者； 至少，部分之薄膜電晶體具備：半導體薄膜，其係構β 成該通道者；|及第一閘極與第二閘極，其係隔著絕緣 膜配設於該半導體薄膜之表裏者； 其特徵在於： 前述第一閘極及前述第二閘極，係經由互相分離設置 -23- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂· -線· 491983 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 之配線’各別接受第一閘電壓及第二閘電壓； 則述.第一閘極係對應於該第一閘電壓，控制該通道之 開關； 前述第二閘極係對應於該第二閘電壓，能動的控制該 I限笔壓，知薄膜電晶體之開關動作予以適當化者。 7·如申請專利_第6項之液晶顯示裝置，其中構成前述 通道之半導體薄膜的部分，係由多晶矽所成\其係不 含對空乏層之形成有實效性之影響的雜質者，其膜厚 係在100 nm以下者。 8.如申請專利範圍第7項之液晶顯示裝置，其中顯示部及 該電路部所含有的全部之薄膜電晶體中，構成通道之 半導體薄膜的部分，係不含對空乏層之形成有實效性 之影響的雜質者。 9·如申請專利範圍第6項之液晶顯示裝置，其中構成前述 通道之半導體薄膜的部分，係由多晶碎所成，其係本 f對空乏層之形成有實效性的影響之雜質，其膜厚係 爲2乏層厚之最大値的2倍以下者。 瓜如申請專利範圍第9項之液晶顯示裝置，其中該顯示部 及孩電_路部所含有之全部的薄膜電晶體中，構成通道 之半導體薄膜的部分，含有對空乏層之形成有實效性 之影響的同一傳導型之雜質者。 11.如申請專利範圍第6項之液晶顯示裝置，其中前述第二 閘極係至少對應於薄膜電晶體之關動作時所施加之該 (請先閱讀背面之注意事項再填寫本頁)-i-T_ •線· ____24· 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公釐 -i n I · 經濟部智慧財產局員工消費合作社印製 491983 A8 B8 C8 D8 六、申請專利範圍 第二閘電壓，能動的控制該臨限電壓，將在薄膜電晶 體之關動作時流過通道的電流，予以減少至比無施加 該第二閘電壓時少者。 12. 如申請專利範圍第6項之液晶顯示裝置，其中前述第二 閘極係至少對應於在薄膜電晶體之開動作時所施加之 該第二閘電壓，能動的控制該臨限電壓，將在薄膜電 晶體之開動作時流過通道的電流，予以增大至比無施 加該第二閘電壓時大者。 13. —種電場發光顯示裝置，其係於一片基板上具備：顯 示部，其係由電場發光元件及驅動其之薄膜電晶體所 積體形成者；及周邊電路部，其係由相同之薄膜電晶 體積體形成者； 各薄膜電晶體具備通道，其係具有特定的臨限電壓， 對應於經配線所施加之閘電壓，進行開關動作者； 至少一部分之薄膜電晶體具備：半導體薄膜，其構成 該通道；及第一閘極與第二閘極，其係隔著絕緣膜被 配設於該半導體薄膜之表裏者； 其特徵在於： 前述第一閘極及前述第二閘極，係經由互相分離設置 之配線，各別接受第一閘電壓及第二閘電壓； 前述第一閘電極係對應於該第一閘電壓，控制該通道 之開關； 前述第二閘電極係對應於該第二閘電壓，能動的控制 -25 · 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂： _線· 491983 ος888 ABCD 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 該臨限電壓，將薄膜電晶體之開關動作予以適當化者。 14. 如申請專利範圍第13項之電場發光顯示裝置，其中構 成前述通道之半導..體薄膜的部分，係由多晶矽所成， 其係不含對空乏層之形成有實效性之影響的雜質者， 其膜厚係在100 nm以下者。 15. 如申請專利範圍第14項之電場發光顯示裝置，其中該 顯示部及該電路部所含有的全部之薄膜電晶體中，構 成通道之半導體薄膜的部分，係不含對空乏層之形成 有實效性之影響的雜質者。 16. 如申請專利範圍第13項之電場發光顯示裝置，其中構 成前述通道之半導體薄膜的部分，係由多晶矽所成， 其係含有對空乏層之形成有實效性的影響之雜質，其 膜厚係爲空乏層厚之最大値的2倍以下者。 17. 如申請專利範圍第16項之電場發光顯示裝置，其中該 顯示部及該電路部所含有之全部的薄膜電晶體中，構 成通道之半導體薄膜的部分，含有對空乏層之形成有 實效性之影響的同一傳導型之雜質者。 18. 如申請專利範圍第13項之電場發光顯示裝置，其中前 述第二_閘極係至少對應於薄膜電晶體之關動作時所施 加之該第二閘，電壓，能動的控制該臨限電壓，將在薄 膜電晶體之關動作時流過通道的電流，予以減少至比 無施加該第二閘電壓時少者。 19. 如申請專利範圍第13項之電場發光顯示裝置，其中前 -26- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐^ (請先閱讀背面之注意事項再填寫本頁) 訂·· 線· 經濟部智慧財產局員工消費合作社印製 491983 A8 B8 C8 D8 六、申請專利範圍 述第二閘極係至少對應於薄膜電晶體之開動作時所施 加之該第二閘電壓，能動的控制該臨限電壓，將在薄 膜電晶體之開動作時流過通道的電流，予以增大至比 無施加該第二閘電壓時大者。 20. —種薄膜半導體裝置之驅動方法，其所驅動之薄膜半 導體裝置含有：薄膜電晶體，其係於基板上積體形成 者；及配線，其係連接各薄膜電晶體者；各薄膜電晶 體具備通道，其係具有特定的臨限電壓，對應於經配 線施加之閘電壓，進行開關動作者；至少一部分之薄 膜電晶體具備：半導體薄膜，其係構成該通道者；及 第一閘極與第二閘極，其係隔著絕緣膜配設於該半導 體薄膜之表裏者； 其特徵在於： 前述第一閘極及前述第二閘極，係經由互相分離設置 之配線，各別接受第一閘電壓及第二閘電壓； 前述第一閘電極係對應於該第一閘電壓，控制該通道 之開關； 前述第二閘電極係對應於該第二閘電壓，能動的控制 該臨限_電壓，將薄膜電晶體之開關動作予以適當化者。 21. 如申請專利範圍第20項之薄膜半導體裝置之驅動方法 ，其中構成前述通道之半導體薄膜的部分，係由多晶 矽所成，其係不含對空乏層之形成有實效性之影響的 雜質者，其膜厚係在100 nm以下者。 -27- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) ·. 丨線· 491983 A8 B8 C8 D8 六、申請專利範圍 22. 如申請專利範圍第20項之薄膜半導體裝置之驅動方法 ，其中構成前述通道之半導體薄膜的部分，係由多晶 矽所成，其係含有對空乏層之形成有實效性的影響之 雜質，其膜厚係爲空乏層厚之最大値的2倍以下者。 23. 如申請專利範圍第20項之薄膜半導體裝置之驅動方法 ，其中前述第二閘極係至少對應於薄膜電晶體之關動 作時所‘施加之該第二閘電壓，能動的控制該臨限電壓 ，將在薄膜電晶體之關動作時流過通道的電流，予以 減少至比無施加該第二閘電壓時少者。 24. 如申請專利範圍第20項之薄膜半導體裝置之驅動方法 ，其中前述第二閘極係至少對應於薄膜電晶體之開動 作時所施加之該第二閘電壓，能動的控制該臨限電壓 ，將在薄膜電晶體之開動作時流過通道的電流，予以 增大至比無施加該第二閘電壓時大者。 25. —種液晶顯示裝置之驅動方法，其所驅動之液晶顯示 裝置具有：一對基板，其係隔特定的間隙互相接合者 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) -線· ;及液晶，其係保持於該間隙中者；一方之基板具備 :顯示部，其係由圖素電極及驅動其之薄膜電晶體積 體形成_者；及周邊電路部，其係由相同之薄膜電晶體 積體形成者；，另一方之基板具備對向電極，其係在圖 素電極對面者；各薄膜電晶體具備通道，其係具有特 定的臨限電壓，對應於經配線施加之閘電壓，進行開 關動作者；至少一部分的薄膜電晶體具備：半導體薄 -28- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 491983 A8 B8 C8 D8 六、申請專利範圍 膜，其係構成該通道者；及第一閘極與第二閘極，其 係隔著絕緣膜配設於該半導體薄膜之表裏者； 其特徵在於： 前述第一閘極及前述第二閘極，係經由互相分離設置 之配線，各別接受第一閘電壓及第二閘電壓； 前述第一閘電極係對應於該第一閘電壓，控制該通道 之開醑； 前述第二閘電極係對應於該第二閘電壓，能動的控制 該臨限電壓，將薄膜電晶體之開關動作予以適當化者。 26. 如申請專利範圍第25項之液晶顯示裝置之驅動方法， 其中構成前述通道之半導體薄膜的部分，係由多晶矽 所成，其係不含對空乏層之形成有實效性之影響的雜 質者，其膜厚係在100 nm以下者。 27. 如申請專利範圍第26項之液晶顯示裝置之驅動方法， 其中該顯示部及該電路部所含有的全部之薄膜電晶體 中，構成通道之半導體薄膜的部分，係不含對空乏層 之形成有實效性之影響的雜質者。 28. 如申請專利範圍第25項之液晶顯示裝置之驅動方法， 其中麂成前述通道之半導體薄膜的部分，係由多晶矽 所成，其係含有對空乏層之形成有實效性的影響之雜 質，其膜厚係爲空乏層厚之最大値的2倍以下者。 29. 如申請專利範圍第28項之液晶顯示裝置之驅動方法， 其中該顯示部及該電路部所含有之全部的薄膜電晶體 -29- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) ' " (請先閱讀背面之注意事項再填寫本頁)線- 491983 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 中，構成通道之半導體薄膜的部分，含有對空乏層之 形成有實效性之影響的同一傳導型之雜質者。 3 0.如申請專利範圍弟2 5項之液晶顯tf裝置之驅動方法’ 其中前述第二閘極係至少對應於薄膜電晶體之關動作 時所施加之該第二閘電壓，能動的控制該臨限電壓， 將在薄膜電晶體之關動作時流過通道的電流，予以減 少至比‘無施加該第二閘電壓時少者。 31. 如申請專利範圍第25項之液晶顯示裝置之驅動方法， 其中前述第二閘極係至少對應於在薄膜電晶體之開動 作時所施加之該第二閘電壓，能動的控制該臨限電壓 ，將在薄膜電晶體之開動作時流過通道的電流，予以 增大至比無施加該第二閘電壓時大者。 32. —種電場發光顯示裝置之驅動方法，其所驅動之電場 發光顯示裝置係於一片基板上具備：顯示部，其係由 電場發光元件及驅動其之薄膜電晶體積體形成者；及 周邊電路部，其係由相同之薄膜電晶體積體形成者； 各薄膜電晶體具備通道，其係具有特定的臨限電壓， 對應於經由配線所施加之閘電壓，進行開關動作；至 少一部_分之薄膜電晶體具備：半導體薄膜，其係構成 該通道者；及第一閘電極與第二閘電極，其係隔著絕 緣膜配設於該半導體薄膜之表裏者； 其特徵在於： 前述第一閘極及前述第二閘極，係經由互相分離設置 -30 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)·. -_線· 491983 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 之配線，各別接受第一閘電壓及第二閘電壓； 前述第一閘電極係對應於該第一閘電壓，控制該通道 之開關； 前述第二閘電極係對應於該第二閘電壓，能動的控制 該臨限電壓，將薄膜電晶體之開關動作予以適當化者。 33. 如申請專利範圍第32項之電場發光顯示裝置之驅動方 法，其中構成前述通道之半導體薄膜的部分，係由多 晶矽所成，其係不含對空乏層之形成有實效性之影響 的雜質者，其膜厚係在100 nm以下者。 34. 如申請專利範圍第33項之電場發光顯示裝置之驅動方 法，其中該顯示部及該電路部所含有的全部之薄膜電 晶體中，構成通道之半導體薄膜的部分，係不含對空 乏層之形成有實效性之影響的雜質者。 35. 如申請專利範圍第32項之電場發光顯示裝置之驅動方 法，其中構成前述通道之半導體薄膜的部分，係由多 晶矽所成，其係含有對空乏層之形成有實效性的影響 之雜質，其膜厚係爲空乏層厚之最大値的2倍以下者。 36. 如申請專利範圍第35項之電場發光顯示裝置之驅動方 法，其：中該顯示部及該電路部所含有之全部的薄膜電 晶體中，構成通道之半導體薄膜的部分，含有對空乏 層之形成有實效性之影響的同一傳導型之雜質者。 37. 如申請專利範圍第32項之電場發光顯示裝置之驅動方 法，其中前述第二閘極係至少對應於薄膜電晶體之關 -31 - ^紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)訂· _線· 491983 A8 B8 C8 D8 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 動作時所施加之該第二閘電壓，能動的控制該臨限電 壓，將在薄膜電晶體之關動作時流過通道的電流，予 以減少至比無施加該第二閘電壓時少者。 38.如申請專利範圍第32項之電場發光顯示裝置之驅動方 法，其中前述第二閘極係至少對應於薄膜電晶體之開 動作時所施加之該第二閘電壓，能動的控制該臨限電 壓，將在薄膜電晶體之開動作時流過通道的電流，予 以增大至比無施加該第二閘電壓時大者。 經濟部智慧財產局員工消費合作社印製 -32 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000090282A JP2001284592A (ja) | 2000-03-29 | 2000-03-29 | 薄膜半導体装置及びその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW491983B true TW491983B (en) | 2002-06-21 |
Family
ID=18605906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090101397A TW491983B (en) | 2000-03-29 | 2001-01-20 | Thin film semiconductor apparatus and method for driving the same |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20010030323A1 (zh) |
| JP (1) | JP2001284592A (zh) |
| KR (1) | KR100815064B1 (zh) |
| TW (1) | TW491983B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI401804B (zh) * | 2008-01-23 | 2013-07-11 | Canon Kk | 薄膜電晶體及其製造方法 |
| TWI573278B (zh) * | 2009-05-29 | 2017-03-01 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| US10680049B2 (en) | 2001-11-09 | 2020-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
Families Citing this family (191)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076352A (ja) * | 2000-08-31 | 2002-03-15 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| US7569849B2 (en) * | 2001-02-16 | 2009-08-04 | Ignis Innovation Inc. | Pixel driver circuit and pixel circuit having the pixel driver circuit |
| EP1488454B1 (en) * | 2001-02-16 | 2013-01-16 | Ignis Innovation Inc. | Pixel driver circuit for an organic light emitting diode |
| US6575013B2 (en) * | 2001-02-26 | 2003-06-10 | Lucent Technologies Inc. | Electronic odor sensor |
| TW548860B (en) * | 2001-06-20 | 2003-08-21 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| US7211828B2 (en) * | 2001-06-20 | 2007-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic apparatus |
| TW546857B (en) * | 2001-07-03 | 2003-08-11 | Semiconductor Energy Lab | Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment |
| JP4166455B2 (ja) * | 2001-10-01 | 2008-10-15 | 株式会社半導体エネルギー研究所 | 偏光フィルム及び発光装置 |
| US7474002B2 (en) * | 2001-10-30 | 2009-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having dielectric film having aperture portion |
| CN101009322B (zh) * | 2001-11-09 | 2012-06-27 | 株式会社半导体能源研究所 | 发光器件 |
| CN100568570C (zh) * | 2001-11-20 | 2009-12-09 | 统宝光电股份有限公司 | 向有机发光二极管提供电流的电路 |
| JP2003168645A (ja) * | 2001-12-03 | 2003-06-13 | Hitachi Ltd | 半導体薄膜装置、その製造方法及び画像表示装置 |
| GB0210065D0 (en) * | 2002-05-02 | 2002-06-12 | Koninkl Philips Electronics Nv | Electronic devices comprising bottom gate tft's and their manufacture |
| KR20030086165A (ko) * | 2002-05-03 | 2003-11-07 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
| US7164155B2 (en) * | 2002-05-15 | 2007-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| KR100493381B1 (ko) * | 2002-08-16 | 2005-06-07 | 엘지.필립스 엘시디 주식회사 | 액정표시패널 |
| US7710019B2 (en) | 2002-12-11 | 2010-05-04 | Samsung Electronics Co., Ltd. | Organic light-emitting diode display comprising auxiliary electrodes |
| CA2419704A1 (en) | 2003-02-24 | 2004-08-24 | Ignis Innovation Inc. | Method of manufacturing a pixel with organic light-emitting diode |
| JP2005063548A (ja) * | 2003-08-11 | 2005-03-10 | Semiconductor Energy Lab Co Ltd | メモリ及びその駆動方法 |
| JP4492066B2 (ja) * | 2003-08-27 | 2010-06-30 | セイコーエプソン株式会社 | 電気光学装置およびそれを用いた電子機器 |
| CA2443206A1 (en) | 2003-09-23 | 2005-03-23 | Ignis Innovation Inc. | Amoled display backplanes - pixel driver circuits, array architecture, and external compensation |
| KR101080356B1 (ko) * | 2003-10-13 | 2011-11-04 | 삼성전자주식회사 | 박막 트랜지스터, 박막 트랜지스터 표시판 및 표시 장치 |
| US7319633B2 (en) * | 2003-12-19 | 2008-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US20060246637A1 (en) * | 2004-04-23 | 2006-11-02 | Sharp Laboratories Of America, Inc. | Sidewall gate thin-film transistor |
| CA2472671A1 (en) | 2004-06-29 | 2005-12-29 | Ignis Innovation Inc. | Voltage-programming scheme for current-driven amoled displays |
| US20060118869A1 (en) * | 2004-12-03 | 2006-06-08 | Je-Hsiung Lan | Thin-film transistors and processes for forming the same |
| CA2490858A1 (en) | 2004-12-07 | 2006-06-07 | Ignis Innovation Inc. | Driving method for compensated voltage-programming of amoled displays |
| US10012678B2 (en) | 2004-12-15 | 2018-07-03 | Ignis Innovation Inc. | Method and system for programming, calibrating and/or compensating, and driving an LED display |
| US9171500B2 (en) | 2011-05-20 | 2015-10-27 | Ignis Innovation Inc. | System and methods for extraction of parasitic parameters in AMOLED displays |
| US9280933B2 (en) | 2004-12-15 | 2016-03-08 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US8576217B2 (en) | 2011-05-20 | 2013-11-05 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US9275579B2 (en) | 2004-12-15 | 2016-03-01 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| KR20070101275A (ko) | 2004-12-15 | 2007-10-16 | 이그니스 이노베이션 인크. | 발광 소자를 프로그래밍하고, 교정하고, 구동시키기 위한방법 및 시스템 |
| US20140111567A1 (en) | 2005-04-12 | 2014-04-24 | Ignis Innovation Inc. | System and method for compensation of non-uniformities in light emitting device displays |
| US9799246B2 (en) | 2011-05-20 | 2017-10-24 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US10013907B2 (en) | 2004-12-15 | 2018-07-03 | Ignis Innovation Inc. | Method and system for programming, calibrating and/or compensating, and driving an LED display |
| CA2495726A1 (en) | 2005-01-28 | 2006-07-28 | Ignis Innovation Inc. | Locally referenced voltage programmed pixel for amoled displays |
| CA2496642A1 (en) | 2005-02-10 | 2006-08-10 | Ignis Innovation Inc. | Fast settling time driving method for organic light-emitting diode (oled) displays based on current programming |
| EP1904995A4 (en) | 2005-06-08 | 2011-01-05 | Ignis Innovation Inc | METHOD AND SYSTEM FOR CONTROLLING A LIGHT EMITTING DEVICE DISPLAY |
| CA2518276A1 (en) | 2005-09-13 | 2007-03-13 | Ignis Innovation Inc. | Compensation technique for luminance degradation in electro-luminance devices |
| KR100643404B1 (ko) * | 2005-09-22 | 2006-11-10 | 삼성전자주식회사 | 디스플레이장치 및 그 제조방법 |
| JP2007157986A (ja) * | 2005-12-05 | 2007-06-21 | Sharp Corp | トランジスタを備えた装置 |
| US9269322B2 (en) | 2006-01-09 | 2016-02-23 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| EP2458579B1 (en) | 2006-01-09 | 2017-09-20 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| US9489891B2 (en) | 2006-01-09 | 2016-11-08 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| EP2008264B1 (en) | 2006-04-19 | 2016-11-16 | Ignis Innovation Inc. | Stable driving scheme for active matrix displays |
| US7750403B2 (en) * | 2006-06-30 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and manufacturing method thereof |
| CA2556961A1 (en) | 2006-08-15 | 2008-02-15 | Ignis Innovation Inc. | Oled compensation technique based on oled capacitance |
| KR100887945B1 (ko) * | 2007-05-30 | 2009-03-12 | 경희대학교 산학협력단 | 액정 표시 장치 및 유기 전계 디스플레이 장치 그리고 그제조 방법 |
| ATE490560T1 (de) * | 2007-05-31 | 2010-12-15 | Canon Kk | Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter |
| JP2009175198A (ja) * | 2008-01-21 | 2009-08-06 | Sony Corp | Ｅｌ表示パネル及び電子機器 |
| EP2086013B1 (en) * | 2008-02-01 | 2018-05-23 | Samsung Electronics Co., Ltd. | Oxide semiconductor transistor |
| US8586979B2 (en) * | 2008-02-01 | 2013-11-19 | Samsung Electronics Co., Ltd. | Oxide semiconductor transistor and method of manufacturing the same |
| CA2660598A1 (en) | 2008-04-18 | 2009-06-22 | Ignis Innovation Inc. | System and driving method for light emitting device display |
| KR101488927B1 (ko) * | 2008-07-14 | 2015-02-09 | 삼성디스플레이 주식회사 | 표시기판 |
| CA2637343A1 (en) | 2008-07-29 | 2010-01-29 | Ignis Innovation Inc. | Improving the display source driver |
| CN103928476A (zh) | 2008-10-03 | 2014-07-16 | 株式会社半导体能源研究所 | 显示装置及其制造方法 |
| EP2172977A1 (en) | 2008-10-03 | 2010-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR101961632B1 (ko) | 2008-10-03 | 2019-03-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
| JP5361651B2 (ja) | 2008-10-22 | 2013-12-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US8106400B2 (en) | 2008-10-24 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| WO2010047288A1 (en) * | 2008-10-24 | 2010-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductordevice |
| US8741702B2 (en) | 2008-10-24 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| EP2180518B1 (en) | 2008-10-24 | 2018-04-25 | Semiconductor Energy Laboratory Co, Ltd. | Method for manufacturing semiconductor device |
| KR101667909B1 (ko) | 2008-10-24 | 2016-10-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법 |
| CN102386236B (zh) | 2008-10-24 | 2016-02-10 | 株式会社半导体能源研究所 | 半导体器件和用于制造该半导体器件的方法 |
| KR101432764B1 (ko) | 2008-11-13 | 2014-08-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법 |
| KR102437444B1 (ko) | 2008-11-21 | 2022-08-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| US9370075B2 (en) | 2008-12-09 | 2016-06-14 | Ignis Innovation Inc. | System and method for fast compensation programming of pixels in a display |
| JP4752927B2 (ja) * | 2009-02-09 | 2011-08-17 | ソニー株式会社 | 薄膜トランジスタおよび表示装置 |
| KR101690216B1 (ko) * | 2009-05-01 | 2016-12-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| US10319307B2 (en) | 2009-06-16 | 2019-06-11 | Ignis Innovation Inc. | Display system with compensation techniques and/or shared level resources |
| US9384698B2 (en) | 2009-11-30 | 2016-07-05 | Ignis Innovation Inc. | System and methods for aging compensation in AMOLED displays |
| CA2688870A1 (en) | 2009-11-30 | 2011-05-30 | Ignis Innovation Inc. | Methode and techniques for improving display uniformity |
| CA2669367A1 (en) | 2009-06-16 | 2010-12-16 | Ignis Innovation Inc | Compensation technique for color shift in displays |
| US9311859B2 (en) | 2009-11-30 | 2016-04-12 | Ignis Innovation Inc. | Resetting cycle for aging compensation in AMOLED displays |
| JP5663214B2 (ja) * | 2009-07-03 | 2015-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR101476817B1 (ko) | 2009-07-03 | 2014-12-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터를 갖는 표시 장치 및 그 제작 방법 |
| KR101782176B1 (ko) | 2009-07-18 | 2017-09-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조 방법 |
| KR102097932B1 (ko) | 2009-07-31 | 2020-04-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 및 그 형성 방법 |
| KR101799252B1 (ko) | 2009-07-31 | 2017-11-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| TWI604594B (zh) * | 2009-08-07 | 2017-11-01 | 半導體能源研究所股份有限公司 | 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置 |
| TWI596741B (zh) | 2009-08-07 | 2017-08-21 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
| JP5663231B2 (ja) * | 2009-08-07 | 2015-02-04 | 株式会社半導体エネルギー研究所 | 発光装置 |
| US8115883B2 (en) | 2009-08-27 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
| KR102113148B1 (ko) * | 2009-09-04 | 2020-05-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 발광 장치를 제작하기 위한 방법 |
| WO2011027702A1 (en) | 2009-09-04 | 2011-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
| WO2011034012A1 (en) | 2009-09-16 | 2011-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit, light emitting device, semiconductor device, and electronic device |
| CN102484471B (zh) * | 2009-10-30 | 2015-04-01 | 株式会社半导体能源研究所 | 驱动器电路、包括该驱动器电路的显示设备和包括该显示设备的电子设备 |
| US8497828B2 (en) | 2009-11-12 | 2013-07-30 | Ignis Innovation Inc. | Sharing switch TFTS in pixel circuits |
| US10996258B2 (en) | 2009-11-30 | 2021-05-04 | Ignis Innovation Inc. | Defect detection and correction of pixel circuits for AMOLED displays |
| US8803417B2 (en) | 2009-12-01 | 2014-08-12 | Ignis Innovation Inc. | High resolution pixel architecture |
| KR101660912B1 (ko) * | 2009-12-04 | 2016-09-28 | 엘지디스플레이 주식회사 | 박막 트랜지스터 액정표시장치 및 그 제조방법 |
| CA2687631A1 (en) | 2009-12-06 | 2011-06-06 | Ignis Innovation Inc | Low power driving scheme for display applications |
| FR2953994B1 (fr) * | 2009-12-15 | 2012-06-08 | Commissariat Energie Atomique | Source de photons resultants d'une recombinaison d'excitons localises |
| KR101117729B1 (ko) * | 2009-12-17 | 2012-03-07 | 삼성모바일디스플레이주식회사 | 화소 회로, 및 유기전계발광 표시장치 및 이의 휘도 제어 방법 |
| JP5743407B2 (ja) | 2010-01-15 | 2015-07-01 | キヤノン株式会社 | トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置 |
| US20140313111A1 (en) | 2010-02-04 | 2014-10-23 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US10089921B2 (en) | 2010-02-04 | 2018-10-02 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US10163401B2 (en) | 2010-02-04 | 2018-12-25 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US10176736B2 (en) | 2010-02-04 | 2019-01-08 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US9881532B2 (en) | 2010-02-04 | 2018-01-30 | Ignis Innovation Inc. | System and method for extracting correlation curves for an organic light emitting device |
| CA2692097A1 (en) | 2010-02-04 | 2011-08-04 | Ignis Innovation Inc. | Extracting correlation curves for light emitting device |
| KR101819197B1 (ko) | 2010-02-05 | 2018-02-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 및 반도체 장치의 제조 방법 |
| CA2696778A1 (en) | 2010-03-17 | 2011-09-17 | Ignis Innovation Inc. | Lifetime, uniformity, parameter extraction methods |
| KR101465192B1 (ko) | 2010-04-09 | 2014-11-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| CN106298794B (zh) * | 2010-08-27 | 2019-07-30 | 株式会社半导体能源研究所 | 存储器件及半导体器件 |
| KR101856722B1 (ko) * | 2010-09-22 | 2018-05-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 파워 절연 게이트형 전계 효과 트랜지스터 |
| US8907991B2 (en) | 2010-12-02 | 2014-12-09 | Ignis Innovation Inc. | System and methods for thermal compensation in AMOLED displays |
| US9886899B2 (en) | 2011-05-17 | 2018-02-06 | Ignis Innovation Inc. | Pixel Circuits for AMOLED displays |
| CN109272933A (zh) | 2011-05-17 | 2019-01-25 | 伊格尼斯创新公司 | 操作显示器的方法 |
| US9606607B2 (en) | 2011-05-17 | 2017-03-28 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
| US9351368B2 (en) | 2013-03-08 | 2016-05-24 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US20140368491A1 (en) | 2013-03-08 | 2014-12-18 | Ignis Innovation Inc. | Pixel circuits for amoled displays |
| US9530349B2 (en) | 2011-05-20 | 2016-12-27 | Ignis Innovations Inc. | Charged-based compensation and parameter extraction in AMOLED displays |
| US20120298998A1 (en) | 2011-05-25 | 2012-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device |
| US9466240B2 (en) | 2011-05-26 | 2016-10-11 | Ignis Innovation Inc. | Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed |
| JP2014517940A (ja) | 2011-05-27 | 2014-07-24 | イグニス・イノベイション・インコーポレーテッド | Ａｍｏｌｅｄディスプレイにおけるエージング補償ためのシステムおよび方法 |
| EP2945147B1 (en) | 2011-05-28 | 2018-08-01 | Ignis Innovation Inc. | Method for fast compensation programming of pixels in a display |
| US9070775B2 (en) | 2011-08-03 | 2015-06-30 | Ignis Innovations Inc. | Thin film transistor |
| US8901579B2 (en) | 2011-08-03 | 2014-12-02 | Ignis Innovation Inc. | Organic light emitting diode and method of manufacturing |
| JP5832399B2 (ja) * | 2011-09-16 | 2015-12-16 | 株式会社半導体エネルギー研究所 | 発光装置 |
| JP2013084333A (ja) | 2011-09-28 | 2013-05-09 | Semiconductor Energy Lab Co Ltd | シフトレジスタ回路 |
| US9324268B2 (en) | 2013-03-15 | 2016-04-26 | Ignis Innovation Inc. | Amoled displays with multiple readout circuits |
| US10089924B2 (en) | 2011-11-29 | 2018-10-02 | Ignis Innovation Inc. | Structural and low-frequency non-uniformity compensation |
| US9385169B2 (en) | 2011-11-29 | 2016-07-05 | Ignis Innovation Inc. | Multi-functional active matrix organic light-emitting diode display |
| US8937632B2 (en) | 2012-02-03 | 2015-01-20 | Ignis Innovation Inc. | Driving system for active-matrix displays |
| US9747834B2 (en) | 2012-05-11 | 2017-08-29 | Ignis Innovation Inc. | Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore |
| US8922544B2 (en) | 2012-05-23 | 2014-12-30 | Ignis Innovation Inc. | Display systems with compensation for line propagation delay |
| US20140062849A1 (en) * | 2012-09-05 | 2014-03-06 | Tagnetics, Inc. | Cmos-compatible display system and method |
| KR102022051B1 (ko) * | 2012-11-14 | 2019-09-18 | 삼성디스플레이 주식회사 | 박막트랜지스터 및 이를 포함하는 유기발광 화소 |
| TWI538220B (zh) * | 2012-11-21 | 2016-06-11 | 元太科技工業股份有限公司 | 薄膜電晶體與其製造方法 |
| CN102956649A (zh) * | 2012-11-26 | 2013-03-06 | 京东方科技集团股份有限公司 | 阵列基板、阵列基板制作方法及显示装置 |
| US9786223B2 (en) | 2012-12-11 | 2017-10-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9336717B2 (en) | 2012-12-11 | 2016-05-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9171504B2 (en) | 2013-01-14 | 2015-10-27 | Ignis Innovation Inc. | Driving scheme for emissive displays providing compensation for driving transistor variations |
| US9830857B2 (en) | 2013-01-14 | 2017-11-28 | Ignis Innovation Inc. | Cleaning common unwanted signals from pixel measurements in emissive displays |
| CN103165471A (zh) * | 2013-02-19 | 2013-06-19 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法和显示装置 |
| CA2894717A1 (en) | 2015-06-19 | 2016-12-19 | Ignis Innovation Inc. | Optoelectronic device characterization in array with shared sense line |
| US9721505B2 (en) | 2013-03-08 | 2017-08-01 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| EP3043338A1 (en) | 2013-03-14 | 2016-07-13 | Ignis Innovation Inc. | Re-interpolation with edge detection for extracting an aging pattern for amoled displays |
| US9952698B2 (en) | 2013-03-15 | 2018-04-24 | Ignis Innovation Inc. | Dynamic adjustment of touch resolutions on an AMOLED display |
| JP2014182333A (ja) * | 2013-03-21 | 2014-09-29 | Pixtronix Inc | 表示装置 |
| CN110634431B (zh) | 2013-04-22 | 2023-04-18 | 伊格尼斯创新公司 | 检测和制造显示面板的方法 |
| CN103311312A (zh) * | 2013-06-07 | 2013-09-18 | 京东方科技集团股份有限公司 | 薄膜场效应晶体管及其驱动方法、阵列基板、显示装置 |
| CN105324848A (zh) * | 2013-06-11 | 2016-02-10 | 庆熙大学校产学协力团 | 作为显示装置的像素元件的氧化物半导体晶体管及其制造方法 |
| US9437137B2 (en) | 2013-08-12 | 2016-09-06 | Ignis Innovation Inc. | Compensation accuracy |
| JP6406926B2 (ja) * | 2013-09-04 | 2018-10-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN103474473B (zh) * | 2013-09-10 | 2016-02-03 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管开关及其制造方法 |
| US9741282B2 (en) | 2013-12-06 | 2017-08-22 | Ignis Innovation Inc. | OLED display system and method |
| US9761170B2 (en) | 2013-12-06 | 2017-09-12 | Ignis Innovation Inc. | Correction for localized phenomena in an image array |
| US9502653B2 (en) | 2013-12-25 | 2016-11-22 | Ignis Innovation Inc. | Electrode contacts |
| KR102091485B1 (ko) * | 2013-12-30 | 2020-03-20 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그의 구동 방법 |
| KR102132181B1 (ko) * | 2013-12-31 | 2020-07-10 | 엘지디스플레이 주식회사 | 유기 발광 디스플레이 장치와 이의 제조 방법 |
| TWI658597B (zh) | 2014-02-07 | 2019-05-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| US10997901B2 (en) | 2014-02-28 | 2021-05-04 | Ignis Innovation Inc. | Display system |
| KR102319478B1 (ko) * | 2014-03-18 | 2021-10-29 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| US10176752B2 (en) | 2014-03-24 | 2019-01-08 | Ignis Innovation Inc. | Integrated gate driver |
| DE102015206281A1 (de) | 2014-04-08 | 2015-10-08 | Ignis Innovation Inc. | Anzeigesystem mit gemeinsam genutzten Niveauressourcen für tragbare Vorrichtungen |
| CA2872563A1 (en) | 2014-11-28 | 2016-05-28 | Ignis Innovation Inc. | High pixel density array architecture |
| KR102276118B1 (ko) * | 2014-11-28 | 2021-07-13 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치 |
| CA2873476A1 (en) | 2014-12-08 | 2016-06-08 | Ignis Innovation Inc. | Smart-pixel display architecture |
| CA2879462A1 (en) | 2015-01-23 | 2016-07-23 | Ignis Innovation Inc. | Compensation for color variation in emissive devices |
| CA2886862A1 (en) | 2015-04-01 | 2016-10-01 | Ignis Innovation Inc. | Adjusting display brightness for avoiding overheating and/or accelerated aging |
| CA2889870A1 (en) | 2015-05-04 | 2016-11-04 | Ignis Innovation Inc. | Optical feedback system |
| CA2892714A1 (en) | 2015-05-27 | 2016-11-27 | Ignis Innovation Inc | Memory bandwidth reduction in compensation system |
| US10657895B2 (en) | 2015-07-24 | 2020-05-19 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| CA2898282A1 (en) | 2015-07-24 | 2017-01-24 | Ignis Innovation Inc. | Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays |
| US10373554B2 (en) | 2015-07-24 | 2019-08-06 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| CA2900170A1 (en) | 2015-08-07 | 2017-02-07 | Gholamreza Chaji | Calibration of pixel based on improved reference values |
| CA2908285A1 (en) | 2015-10-14 | 2017-04-14 | Ignis Innovation Inc. | Driver with multiple color pixel structure |
| CA2909813A1 (en) | 2015-10-26 | 2017-04-26 | Ignis Innovation Inc | High ppi pattern orientation |
| TWI560508B (en) * | 2015-11-11 | 2016-12-01 | Au Optronics Corp | Thin film transistor and operating method thereof |
| CN105390510B (zh) * | 2015-12-14 | 2018-06-01 | 武汉华星光电技术有限公司 | 低温多晶硅tft基板及其制作方法 |
| KR102465381B1 (ko) * | 2015-12-14 | 2022-11-10 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102435791B1 (ko) * | 2015-12-29 | 2022-08-23 | 엘지디스플레이 주식회사 | 유기발광다이오드표시장치 |
| JP2017167432A (ja) * | 2016-03-17 | 2017-09-21 | 株式会社ジャパンディスプレイ | 表示装置 |
| US10242617B2 (en) | 2016-06-03 | 2019-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device, display module, electronic device, and driving method |
| DE102017222059A1 (de) | 2016-12-06 | 2018-06-07 | Ignis Innovation Inc. | Pixelschaltungen zur Minderung von Hysterese |
| KR102603300B1 (ko) * | 2016-12-30 | 2023-11-15 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 그의 제조방법, 및 그를 포함하는 유기발광 표시장치 |
| CN106920804B (zh) * | 2017-04-28 | 2020-03-24 | 厦门天马微电子有限公司 | 一种阵列基板、其驱动方法、显示面板及显示装置 |
| US10714018B2 (en) | 2017-05-17 | 2020-07-14 | Ignis Innovation Inc. | System and method for loading image correction data for displays |
| JP6536634B2 (ja) | 2017-07-28 | 2019-07-03 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| US11025899B2 (en) | 2017-08-11 | 2021-06-01 | Ignis Innovation Inc. | Optical correction systems and methods for correcting non-uniformity of emissive display devices |
| US10971078B2 (en) | 2018-02-12 | 2021-04-06 | Ignis Innovation Inc. | Pixel measurement through data line |
| CN108538921B (zh) * | 2018-04-25 | 2021-04-13 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板 |
| CN112956030A (zh) * | 2018-10-09 | 2021-06-11 | 美光科技公司 | 包含具有增加阈值电压的晶体管的半导体装置及其相关方法与系统 |
| CN109616494A (zh) * | 2018-11-12 | 2019-04-12 | 惠科股份有限公司 | 一种阵列基板、阵列基板的制作方法和显示面板 |
| KR102548131B1 (ko) * | 2018-12-18 | 2023-06-27 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 디스플레이 패널 |
| CN112511769B (zh) * | 2020-11-05 | 2022-09-20 | 北京大学深圳研究生院 | 一种图像传感器像素电路以及图像传感阵列 |
| KR20230049820A (ko) * | 2021-10-06 | 2023-04-14 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3343160B2 (ja) * | 1992-09-25 | 2002-11-11 | ソニー株式会社 | 液晶表示装置 |
| JP3377853B2 (ja) * | 1994-03-23 | 2003-02-17 | ティーディーケイ株式会社 | 薄膜トランジスタの作製方法 |
| JP3286152B2 (ja) * | 1995-06-29 | 2002-05-27 | シャープ株式会社 | 薄膜トランジスタ回路および画像表示装置 |
| JP4332925B2 (ja) * | 1999-02-25 | 2009-09-16 | ソニー株式会社 | 半導体装置およびその製造方法 |
-
2000
- 2000-03-29 JP JP2000090282A patent/JP2001284592A/ja not_active Abandoned
-
2001
- 2001-01-20 TW TW090101397A patent/TW491983B/zh not_active IP Right Cessation
- 2001-03-27 KR KR1020010015989A patent/KR100815064B1/ko not_active IP Right Cessation
- 2001-03-29 US US09/821,636 patent/US20010030323A1/en not_active Abandoned
-
2005
- 2005-06-24 US US11/166,867 patent/US20050282317A1/en not_active Abandoned
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10680049B2 (en) | 2001-11-09 | 2020-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US11063102B2 (en) | 2001-11-09 | 2021-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| TWI401804B (zh) * | 2008-01-23 | 2013-07-11 | Canon Kk | 薄膜電晶體及其製造方法 |
| US8513661B2 (en) | 2008-01-23 | 2013-08-20 | Canon Kabushiki Kaisha | Thin film transistor having specified transmittance to light |
| TWI573278B (zh) * | 2009-05-29 | 2017-03-01 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| US9947797B2 (en) | 2009-05-29 | 2018-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100815064B1 (ko) | 2008-03-20 |
| JP2001284592A (ja) | 2001-10-12 |
| US20050282317A1 (en) | 2005-12-22 |
| KR20010093719A (ko) | 2001-10-29 |
| US20010030323A1 (en) | 2001-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW491983B (en) | Thin film semiconductor apparatus and method for driving the same | |
| TW469484B (en) | A method for manufacturing an electrooptical device | |
| TWI528562B (zh) | 半導體裝置及其製造方法 | |
| TWI617006B (zh) | 半導體裝置及其製造方法 | |
| KR101665734B1 (ko) | 반도체 장치 및 그 생산 방법 | |
| TWI631689B (zh) | 邏輯電路，發光裝置，半導體裝置，及電子裝置 | |
| TWI515872B (zh) | 半導體裝置及其製造方法 | |
| TWI489627B (zh) | 半導體裝置和該半導體裝置的製造方法 | |
| TWI455313B (zh) | 半導體裝置 | |
| TWI579627B (zh) | 顯示裝置 | |
| CN103765494A (zh) | 显示装置及其制造方法 | |
| TW201117383A (en) | Semiconductor device and method for manufacturing the same | |
| TWI227458B (en) | Display device and method of manufacturing the same | |
| KR100458710B1 (ko) | Ｏｅｌｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작방법 | |
| KR100458714B1 (ko) | Ｏｅｌｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작방법 | |
| CN106024811B (zh) | 显示基板及其制作方法、显示器件 | |
| JP4641741B2 (ja) | 半導体装置 | |
| KR102231398B1 (ko) | 금속 산화막 반도체 전계효과 트랜지스터 및 그 제조방법 | |
| JP2011146620A (ja) | 表示装置及び電子機器 | |
| US10186618B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR102692465B1 (ko) | 박막 트랜지스터 및 박막 트랜지스터를 포함하는 표시장치 | |
| US20240194126A1 (en) | Display apparatus including light emitting device and pixel driving circuit | |
| JP2010122521A (ja) | 表示装置 | |
| JP2008227210A (ja) | 半導体装置、半導体装置の製造方法、および電気光学装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |