TW478171B - Thin film semiconductor device and method for producing thereof - Google Patents

Thin film semiconductor device and method for producing thereof Download PDF

Info

Publication number
TW478171B
TW478171B TW090103950A TW90103950A TW478171B TW 478171 B TW478171 B TW 478171B TW 090103950 A TW090103950 A TW 090103950A TW 90103950 A TW90103950 A TW 90103950A TW 478171 B TW478171 B TW 478171B
Authority
TW
Taiwan
Prior art keywords
thin film
polycrystalline
transistor
composition ratio
image display
Prior art date
Application number
TW090103950A
Other languages
English (en)
Inventor
Nobuya Yamaguchi
Takeo Shiba
Mutsuko Hatano
Cheng-Gi Park
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW478171B publication Critical patent/TW478171B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

478171 A7
五、發明說明（1 ) 【發明之背景】 發明之領域 (請先閱讀背面之注意事項再填寫本頁) 本發明係有關薄膜電晶體裝置及其製造方法，特別係 有關適合使用多結晶砂（ρ ο 1 y - S i )薄膜之電晶體 裝置及其製造方法。 薄膜電晶體裝置作爲像素或週邊電路驅動用薄膜電晶 體（T F T )使用於例如以液晶顯示裝置（L c D )或電 漿顯示裝置（PDP)等爲主之畫像顯示裝置。 形成以往之薄膜電晶體的母體薄膜主要使用高溫多結 晶S i 。這是因於爲絕緣體基板之石英基板上依據9 〇 〇 t左右之高溫熱處理而形成多結晶S i ( ρ 〇 1 y — S i )薄膜，所以形成較大粒徑（例如5 Ο 0〜6 Ο 0 n m ) 之多結晶S i 。 經濟部智慧財產局員工消費合作社印製 於該高溫多結晶S i (以下稱爲高溫ρ ο 1 y 一 s i )薄膜上被形成之T F T因以晶界密度低結晶性良好之 S i薄膜作爲溝道而予以利用，所以可以得到電場效果機 動性爲1 0 0〜1 5 0 〔 c rri / V s〕和S i基板上之以 往型 Si— Ls i 之（〜500〔cm2/ Vs〕，文獻 S. Μ. Sze, Physics of Semiconductor Devices, p.29, Second Edition，Wiley )其近似値。 但是，高溫Ρ Ο 1 y - s i薄膜，爲使絕緣基板可耐 高溫製程則必須使用高價之石英基板，所以，基板成本成 爲裝置全體降低成本較難之原因，因此丁^^丁之普及化被 此限制著。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -4 - 478171 A7 —— B7 五、發明說明（2 ) 近年來，作爲取代此產品之低溫P 〇 1 y 一 S i被積 極的硏究。這是將於低成本之玻璃基板或是塑膠基板上以 電漿C V D法等形成的非晶値s i薄膜使用准分子雷射退 火等之溶融再結晶法而結晶化的多結晶s i薄膜。若利用 使手法因可以低溫（〜1 5 0 °C )形成多結晶S i薄膜， 所以有可以形成非常廉價之T F T的優點。 但是，至今之低溫ρ ο 1 y - S i薄膜僅可以形成比 高溫ρ ο 1 y — S i粒徑微小，且表面凹凸之大的（ 〜50nm)多結晶Si 。 當結晶粒徑爲較小時，則有存在於載體路徑之晶界密 度變大，通過晶界散亂後降低了載體機動性之缺點。 再者，當表面凹凸爲較大時，則爲了抑制閘極漏電而 需將其閘極絕緣膜加厚（〜1 0 0 n m ),因此依據同樣 之閘極電壓於溝道誘起之載體數爲較小之故，也同樣的降 低了載體機動性。 因此，將以往之低溫P 〇 1 y - S i作爲元件材料之 製品基準的T F T ,電場效果機動性爲電子載體之時被控 制於〜1 5 0 〔 c nf / V s〕，空穴之時被控制於〜5 0 〔c m2 / V s〕。如此之小的機動性因無法到達所須之原 件速度，所以，引起限制在同一玻璃（或是塑膠）基板上 可形成元件之種類的問題。 例如畫像顯示裝置之時，性能要求較低之像素電路部 係於玻璃（或是塑膠）上可以形成，其他性能要求性較高 之源極驅動器、閘極驅動器、移動暫存器、週邊控制器等 (請先閱讀背面之注意事項再填寫本頁) II----訂---------線* 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） •5- 經濟部智慧財產局員工消費合作社印製 478171 A7 B7 五、發明說明（3 ) 之電路係部能在同一基板上形成，所以，以使用以往之 S i - L s i技術的半導體晶片集積於印刷基板上，然後 必須將此和玻璃基板連結使用。 如此之方法，依據實裝週邊電路部之面積畫面，有畫 面尺寸較小（4吋〜10吋），且畫像顯示裝置全體之成 本較高之問題。而且，被視爲將來市場所期望之省電力畫 像顯示裝置因需TFT之CMOS (相輔型MOS)化， 所以，可預測對空穴載體之電場效果機動性性能的要求爲 更大。 爲了改善此問題，抑制低溫ρ ο 1 y - S i之晶界散 亂，而且，爲了實現可以減小表面凹凸之多結晶薄膜則需 要T F T性能之技術。爲了使可如所述的高機能化至今也 提案出許多如下述之例式。 例如，導入助長形成於絕緣基板之非晶質S i薄膜選 擇性的結晶化之金屬元素，依據於基板上進行平行方向之 結晶生長，形成在載體移動方向持有〔1 1 1〕軸之多結 晶S i薄膜之技術（例如日本特開平7 - 3 2 1 3 3 9號 公報）；精密地控制熱處理用光束形狀後於基板垂直方向 形成持有< 1 0 0 >軸，於光束掃描方向形成持有平行（ 或是45° )之（220 1面之矩形狀多結晶Si薄膜之 技術9例如（日本特開平1 〇 — 4 1 2 3 4號公報）•，於 基板上形成第1多結晶S i層，以異方性蝕刻形成持有（ il〇〇i 、（110} 、 （111))中之任一者之種 結晶，依據於其上形成第2多結晶S i層，形成面方位聚 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----r----------------訂---------線， (請先閱讀背面之注意事項再填寫本頁) -6 -
五、發明說明（4 ) 集的柱狀多結晶S i層之技術（例如日本特開平 8一55808)等。 但是，儘管多次嘗試該些，還是無法到達充分高機動 性之T F T。 【發明之槪略說明】 上述之低溫ρ ο 1 y — S i薄膜之結晶法無論哪一個 都不能稱爲已充份完成之技術，無論係可到達之大粒徑、 表面凹凸皆無法達到例如週邊電路集積型之液晶顯示面板 所要求之T F T之要求性能。因此，該些技術無法達到置 換既有之低機能的薄膜電晶體裝置。因此，實現高性能且 降低大面積之畫像顯示裝置之成本係極爲重要課題。 在此，本發明之第一目的係針對爲T F T之原件原料 的低溫ρ ο 1 y - S i，實現抑制晶界中之載體散亂，減 小表面凹凸，持有對於空穴載體也可實現高機動性之結晶 構造之多結晶薄膜，提供以往技術中無法得到優越特性之 薄膜電晶體裝置，第二目的爲提供可容易取得該薄膜電晶 體裝置之製造方法，第三目的爲提供使用該薄膜電晶體裝 置之畫像顯不裝置。 爲達成上述之目的，本發明者係針對用以形成T F T 之低溫Ρ 0 1 y - s i做出多種實驗的結果，得到將G e 導入ρ 〇 1 y - s i薄膜中，隨著結晶化而位相分離使結 晶粒內和及晶界之間的G e組成比成爲不同（詳細描述即 是將晶界之G e組成使比結晶粒內G e組成爲最小之部分 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) --------訂---------線j 經濟部智慧財產局員工消費合作社印制衣 478171 A7 B7 五、發明說明（5 ) 大），進而控制晶界中之散亂要因，且藉由利用結晶之體 積差抑制表面凹凸可以實現高機動性T F T之見解。 本發明係根據如此之見解而創作出，上述第一目的係 依據下述之一種薄膜電晶體裝置，而達成，其特徵爲：具 有絕緣體基板；和形成於上述絕緣基板上之多結晶薄膜； 和形成於上述多結晶薄膜上之由源極、汲極、溝道及閘極 所組成之電晶體，上述電晶體之溝道部中之上述多結晶薄 月旲係由砂錯多結晶S i 1 - X G e X所組成，但是，對S i之 Ge之組成比X爲〇<χ<1,而且，上述多結晶薄膜之 G e之組成比X，在晶界中比在結晶粒內G e組成爲最小 部分大。 然後，上述多結晶薄膜之厚度爲10〜100nm， 在結晶粒內G e組成爲最小之部分之G e的組成比χ爲〇 <χ$〇 · 3，在晶界中之Ge的組成比X爲〇 · ι$χ < 1 · 0，上述G e之組成比χ於晶界係經常比結晶粒之 中心部大爲較佳。 並且，所欲求之本發明電晶體裝置之特徵點，以T舉 例說明。 上述薄膜電晶體裝置中，多結晶S i i-xG e χ薄膜於 晶界之表面凹凸爲3 0 nm以下。 上述薄膜電晶體裝置中，從上述電晶體之溝道部流下 的主載體爲空穴。 上述之薄膜電晶體裝置，係具有絕緣體基板；和形成 於上述絕緣基板上之多結晶薄膜；和形成於上述多結晶薄 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） · g - (請先閱讀背面之注意事項再填寫本頁) ----— II訂---------線 經濟部智慧財產局員工消費合作社印製 478171 經濟部智慧財產局員工消費合作社印製 A7 ____B7___ 五、發明說明（6 ) 膜上之由源極、汲極、溝道及閘極所組成之電晶體，在上 述電晶體溝道部之上述結晶薄膜擁有平行於基板之（ 1 1 0 j結晶面，在晶界之平均格子定數比在結晶粒內部 之平均格子定數大。 上述薄膜電晶體裝置，係保持絕緣體基板；和形成於 上述絕緣基板上之多結晶S i i - X G e X薄膜，但是，對. S i之G e組成比X爲〇 < X < 1 ;和將形成於上述多結 晶S i i - X G e X薄膜上之由源極、汲極、溝道及閘極所組 成之電晶體多數個集積後而構成之電路部，上述電路部係 由摻雜上述電路部p型之電晶體及η型之電晶體兩者之 C Μ〇S型電晶體所構成。 然後，上述薄膜電晶體裝置中，構成上述電路部之ρ 型之電晶體的G e組成比X比η型之電晶體的G e組成比 大。 上述第二目的係依據下述之一種薄膜電晶體裝置之製 造方法，而達成，其特徵爲：具有於絕緣基板上形成膜厚 10〜lOOnm之非晶質S i 1 — xGex層，但是對 S i之G e組成比X爲〇 < x< 1 ;和將上述非晶質 Si 1 - xGex層依據能量密度200〜300 J/cm2 ，脈衝數1〜5 0個之準分子雷射使其結晶化之熱處理工 程。 然後，於上述薄膜電晶體裝置之製造方法中，上述熱 處理工程係上述非晶質S i 1 - X G e X層之膜厚爲T nm 時能量密度作爲（180 + T)〜（200 + T)，對應 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^ I I -------I ^-----!·Ί (請先閱讀背面之注意事項再填寫本頁) -9 - 478171 A7
五、發明說明（7 ) 經濟部智慧財產局員工消費合作社印製 膜厚而使其變化爲較佳。 上述之第三目的係依據下述之一種畫像顯示裝置，而 達成，其具有畫像顯示部；控制上述畫像顯示部之顯示， 至少包含有資料驅動器、閘極驅動器及緩衝放大器之畫像 顯示電路；和位於上述畫像顯示電路之週邊控制上述畫像 顯示電路之週邊電路部之畫像顯示裝置，其特徵爲：上述 畫像顯示電路及上述週邊電路部，係集積於和構成上述畫 像顯示部基板相同之基板上，同時上述畫像顯示電路及上 述週邊電路部，係保持絕緣體基板，和形成於上述絕緣基 板上之多結晶S i i - X G e X薄膜，但是，對S i之G e組 成比X爲0 < X < 1、和將形成於上述多結晶 S 1 i - X G e X薄膜上之由源極、汲極、溝道及閘極所組成 之電晶體多數個集積後而構成之電路部，上述電路部係含 有摻雜上述電路部p型之電晶體及η型之電晶體中之一方 或是兩者之CMOS型電晶體所構成，至少上述Ρ型之電 晶體係由申請專利範圍第1項所構成。 然後，畫像顯示裝置中，構成上述電路部之P型之電 晶體的G e組成比X比η型之電晶體的G e組成比大爲較 佳。 再者，上述畫像顯示裝置中，在上述電路部爲了區別 上述P型之電晶體、上述η型之電晶體及上述CMO S型 電晶體之中的任一種類，保持設於該些電路附近之對位記 號爲較佳。 如以上之說明，若依據本發明，將Ge導入s i中隨 , --------訂---------線赢 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -10 - 478171 A7 B7 五、發明說明（8 ) (請先閱讀背面之注意事項再填寫本頁) 著結晶化而位相分離使結晶粒內和晶界之間成爲不同之 G e組成比，進而抑制晶界中之載體散亂要因，而且利用 結晶之體積差抑制表面凹凸以實現高機動性丁 F T。依此 ，於同一玻璃基板上因可將周邊電路匯集形成，所以可以 將大面積（例如1 5吋以上）畫像顯示裝置高集積化。 【圖面之簡單說明】 第1圖爲有關本發明第1實施例之薄膜電晶體裝置之 展開圖。上方爲縱斷面圖，其下方爲將溝道部分橫切後之 平面圖。 第2圖爲表示有關本發明第2實施例之薄膜電晶體裝 置及其製造過程之模式圖。 第3圖爲同樣表示有關本發明第2實施例之薄膜電晶 體裝置及其製造過程之模式圖。 第4圖爲同樣表示有關本發明第2實施例之薄膜電晶 體裝置及其製造過程之模式圖。 經濟部智慧財產局員工消費合作社印製 第5圖爲表示利用本發明之薄膜電晶體之畫像顯示裝 置之例圖。 第6圖爲表示以往T F T之依據準分子雷射退火形成 的多結晶S i薄膜之表面S E Μ (掃描電子顯微鏡）實像 之 PRIOR ART。 第7圖爲本發明之多結晶S i G e薄膜之表面S EM 實像（左圖）及平面TEM (透過電子顯微鏡）實像。 第8圖爲本發明之多結晶S i G e薄膜之結晶構造模 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -11 - 經濟部智慧財產局員工消費合作社印製 478171 A7 B7 五、發明說明（9 ) 式圖。 第9圖爲以往多結晶S i薄膜之SEM實像（左圖） 和其四邊領域中之A F Μ (原子間力顯微鏡）實像（右圖 )之 PRIOR ART。 第1 0圖爲本發明之多結晶S i G e薄膜之S EM實 像（左圖）和其四邊領域中之AFM實像（右圖）。 第1 1圖爲表示上述第1 0圖之AFM實像（左圖） 和其直線部份中之高低分布的示圖。 第1 2圖爲表示用以形成本發明之多結晶 S i 1 - X G e X薄膜所需之雷射退火條件，G e組成比X = 0 · 3之時。 【符號說明】 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 1 絕緣體基板 2 多結晶S i 1 — xGex 薄膜 3 源極 4 汲極 5 閘極絕緣膜 6 聞極 7 多結晶S i 1 — xGex 薄膜之結晶粒 8 晶界 9 非晶質S i薄膜 10 埋藏型之G e組成比增加領域 11 雷射光束照射領域 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -12 - 478171 A7 B7__ 五、發明說明（1〇 ) 12 純粹S i多結晶 1 3 p型領域 (請先閱讀背面之注意事項再填寫本頁) 14 η型領域 15 畫像顯示面板 1 6 像素 17 像素驅動器領域 1 8 緩衝放大器領域 19 閘極驅動器領域 20 移動暫存器領域 2 1 資料驅動器領域 【較佳實施例之詳細說明】 以下，詳細說明第6圖至第1 2圖以往技術之對比的 本發明特徵S i — G e之結晶成長特性。而且，本說明書 中，將結晶面方位（1 1 〇 ) 、 （ 1 〇 1 ) 、 （ 〇 1 1 ) 結晶學性等價面方位匯集表記成如{ 1 1 〇 }。 經濟部智慧財產局員工消費合作社印製 第6圖係表示爲以往T F T母材之藉由準分子雷射退 火而形成的多結晶S i薄膜之表面SEM (掃描電子顯微 鏡）實像之PRIOR ART。 而且，該多結晶S i薄膜係於玻璃基板上依據熟知之 電漿CVD法形成膜厚50nm,然後再藉由準分子雷射 以能量密度3 4 0 m J / c m2之條件退火而生成者。 該低溫ρ ο 1 y - S i之平均粒徑所舉的例爲較小 5 0〜1 0 0 nm,但是，現在可到達之最大粒徑爲 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -13- 經濟部智慧財產局員工消費合作社印製 478171 A7 五、發明說明（11 ) 2 0 0〜3 0 0 n m左右。但是，粒徑隨著粒徑變大粒徑 偏差也隨之增大，其結果產生T F T機動性極大偏差之問 題。 因此，作爲實用性之結晶粒徑之典型例爲圖中所舉的 5 0〜1 〇 〇 n m。各結晶粒之晶界呈較暗對比度，但是 ，於鄰接的部分可以看見較亮之對比度領域。如此之對比 度不同係相當於表面凹凸。 在準分子雷射退火等之熱處理法中，溶融到固化之過 程隨著S i結晶之體積膨脹。因此，爲了脫逃各結晶粒相 撞之晶界附近膨脹之體積份，動作在基板上向垂直之上方 向舉起膜之力量。於晶界之3重點附近該力量變的更大而 成爲表面凹凸之原因。對膜厚5 0 nm之S i多結晶平均 表面凹凸也達到5 0 nm。 第7圖係本發明之低溫多結晶S i i — X G e X薄膜之表 面S EM像（左圖）及平面TEM (透過電子顯微鏡）實 像。G e組成比係依據X二〇 · 3 , K r F準分子雷射能 量密度2 4 0 m J / c πί，3 0次照射而形成。 而且，此時之多結晶S i薄膜也係在玻璃基板上依據 周知之電漿CVD法形成膜厚50nm,但是，此時， CVD氣體中以源極而言，Ge對S i導入30mo 1% ，使成爲S i 〇 . 7 G e X 〇 . 3薄膜（以下僅簡稱S i G e薄 膜）。再將此依據準分子雷射，以能量2 4 0 m J / c m2 之條件而退火。 當觀看第7圖之左圖時，可發現結晶粒和第6圖之多 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------------訂---------線 AW. (請先閲讀背面之注意事項再填寫本頁) -14 - 經濟部智慧財產局員工消費合作社印製 478171 A7 _ B7__ 五、發明說明（12 ) 結晶S i薄膜幾乎相同，但是，粒內和晶界之對比關係爲 反轉。該些和第6圖之情形爲相反之原因，係晶界側比粒 內向上凸起之故。元素分析結果，於該晶界中檢出比粒內 高濃度大出許多之Ge，其高濃度領域和本圖中之較亮對 比度領域幾乎一致。 由該多結晶S i。.7Gex。.3薄膜之平面TEM之暗 視野影像（第7圖之右圖）可知結晶構造。本.圖中（第7 圖之右圖）中，平行於基板面之{ 1 1 0丨面以可明亮的 顯示之條件被測定，從圖中可知大致之結晶粒聚集相同之 明亮，少數之黑粒存在於其間。可知於結晶粒內到處可看 見被認爲堆垛層錯或雙晶之直線上的模樣，其實該些幾乎 完全成爲單結晶。 第8圖係第7圖所示之本發明之低溫多結晶S i G e 薄膜之結晶構造模式圖。大部分之結晶粒聚集了持有平行 於基板之（1 1 0 1面，若干個面方位之不同粒子存在於 其間。該些面方位之不同粒子係依據改變條件之丁 E Μ觀 察，得知（1 1 0 }面爲從基板平行面傾斜1〜1 0度者 。因此，可知本發明之多結晶S i G e薄膜基本上爲持有 (1 1 0 1面方位之多結晶。各粒內係比導入退火前之 G e組成比S i — r i c h ,晶界中對此成爲G e組成比 之較大結晶。 引起如此之位相分離（G e組成比爲結晶粒內和晶界 不同）之原因係S i中的G e之擴散係數和S i對G e之 結合能量所引起的。非晶質S i中之G e擴散係數係比較 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -15· I --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 478171 A7 B7 五、發明說明（13 ) (請先閱讀背面之注意事項再填寫本頁) 大即使於 600 °C，D = 8 . 〇xl〇~20 [m/s]( 參照文獻 S· M. Prokes and F. Spaepen，Appl· Phys. Lett·， vol 47， p234 (1985))。 用此移動條件之元結晶組成安定之格子係將各原子間 之結合能量最小化爲最佳。S i — S i 、S i — G e、 Ge— Ge間之結合能量係各爲3 · 73eV、3 · 65 e V、3 · 5 6 e V (參照文獻 κ· Nakagawa，N. Sugii，S. Yamaguchi, M. Miyao, J. Cryst. Growth, vol 210, p560,( 1999))。 因此，G e彼此結合比G e和S i結合能量上較安定 。退火前當S i設定比G e多條件時，於爲結晶化初期階 段之任意場所可以S i結晶核，這係於生長之過程中一面 將G e趕至週邊，一面生長內包多數S i的結晶粒。依據 如此之結晶粒遍及生長，應可形成持有上述結晶構造之多 結晶S i G e。 經濟部智慧財產局員工消費合作社印製 由如此之多數種所組成之元素間的位相分離自體係以 往所知。位相分離之元素各自切分爲p型/ η型，將多結 晶膜利用於熱電變換材料上之例也有（例如日本特開平 2000-261043號公報）。但是，如本發明之多 結晶S i G e薄膜，晶界構造所遍及之處爲完整之〇 e 一 r i c h，以下所述之可以應用於可抑制晶界中表面凹凸 之T F T的多結晶S i G e薄膜係至今還未被知曉。 再者，當可以成如此之G e — r i c h的位相時，特 別係對空穴機動性爲有利之構造。以材料自體的性質而言 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -16- 經濟部智慧財產局員工消費合作社印製 478171 A7 ___B7___ 五、發明說明（14 ) ，單結晶Ge (電子機動性〜3000 c m / V s ,空 穴機動性〜1 5 0 0 c rri / V s )係持有比單結晶S i ( 電子機動性〜1 5 0 0 c m2 / V s ,空穴機動性〜5 0 0 c rri / V s )大的機動性（參照文獻Μ. V. Fischetti and S. E. Laux，J. Appl. Phys. Vol 80，p2234，（ 1 996)) 〇 可知被視爲以往問題之G e /氧化膜界面安定性之問 題若有堆積氧化膜而非熱氧化膜的話，則不至於造成如此 之問題。如此高的潛在能力不被實用於T F T之理由，係 可形成多結晶G e的粒徑極小，晶界散亂爲大，所以並不 實用。但是，若有本發明所述之多結晶S i G e薄膜構造 之粒徑係可匹敵於多結晶S i薄膜，依據散亂之較大之晶 界附近存有高機動性之G e - r i c h位相，對全體而言 ，有可以實現高機動性之優點。 第9圖爲表示於以往之多結晶S i薄膜之SEM像（ 左圖）之其四邊領域中之A F Μ (原子間力顯微鏡）實像 (右圖）之PRIOR ART。。該AFM像係將表面 凹凸以原樣的直接對比度比來顯示。可看見遍及於多結晶 S i薄膜中之結晶粒之3重點附近有明亮之凸部。該些凸 部之頂點和凹部之谷底之高低差相當大爲上述所提之約 5 Onm，這是因依據體積膨脹向上動作之力量於3重點 中極大之故。 另一方面，第1 0圖爲本發明之多結晶S i G e薄膜 之S EM實像（左圖）和其四邊領域中之AFM實像（右 圖）。若看A F Μ像可明顯的知道相當於晶界部分形成四 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -17- 478171 A7 _ B7 五、發明說明（15) 處明売之凸部。 (請先閲讀背面之注意事項再填寫本頁) 第1 1圖之左圖係和上述第1 〇圖之右圖相同之 A F Μ，但是，右圖係表示於其直線部分之高低差分布之 示圖。自該圖可淸楚知道明亮部分相當於凸部，較暗部分 相當於凹部。該凸部之頂點和凹部之谷底之高低差最大爲 2 0 nm左右和上述第7圖之多結晶S i薄膜之5 0 nm 比較下，可知大幅度的被抑制著。 這主要應係S i 、G e間體積膨脹係數或彈性係數不 同之原因。即是，在退火前，以作爲非晶質S i G e混晶 之格子定數（> 非晶質S i )形成薄膜，但是，依據固化 之時的位相分離，於比較硬的S i結晶周圍形成G e -r i c h，使體積膨脹份於晶界中可緩和，其結果應可抑 制表面凹凸。無論哪一個可知本發明之多結晶S i G e薄 膜僅持有比以往之多結晶S i G e薄膜極小之表面凹凸。 經濟部智慧財產局員工消費合作社印製 第1 2圖爲表示用以形成本發明之多結晶 S i i-xG e X薄膜所需之雷射退火條件，G e組成比x = 0 · 3之時。橫軸爲準分子（Kr F)雷射之能量密度〔 m J / c πί〕，縱軸爲多結晶S i G e薄膜之膜後（n m )，照射次數爲3 0次。當將能量從最低之1 4 Ο 〔 m J / c m2〕漸漸地往上增加時，則表示表面凸部之明亮對比 度領域也隨之增加。其中可知僅有膜厚5 0 nm及3 0 nm，各自在 240〔mJ/cm2〕、220〔mJ/ c nf〕之時，特異性的凸部晶界構造爲一致。此原因，應 該係導入退火前之G e濃度在固化過程中稍可分離之條件 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -18- 經濟部智慧財產局員工消費合作社印製 478171 A7 _ B7 五、發明說明（16 ) 並無那樣的廣，但是，本發明中以該些特異性之退火處理 條件將實現之多結晶S i G e薄膜予以有效利用。 以上爲針對本發明特徵之多結晶S i G e薄膜之結晶 生長特性之說明。以下進行有關本發明之實施例。 以下使用第1圖至第5圖具體說明本發明之實施例。 (實施例1 ) 第1圖爲有關本發明第1實施例之薄膜電晶體裝置之 展開圖。上方爲縱斷面圖，其下方爲將溝道部分橫切後之 平面圖。由玻璃版所組成之絕緣體基板1上以依據下述之 電漿C V D之成膜條件及雷射退火條件形成多結晶 SihxGex 薄膜 2。 即是，以原料氣體而言，使用桂院及鍺院，一面調整 氣體流量使S i對G e之流量比成爲〇 . 7比0 . 3 , — 面依據電漿CVD使合計膜厚成爲5 0 nm而形成非晶質 S i i - X G e x 薄膜。 接著，對成膜之表面，以雷射退火條件，能量密度〔 2 0 0〜3 0 0 J / c πί〕，脈衝數3 0次，脈衝周波數 1 Ο Ο Η ζ照射準分子雷射，而形〇 . 1成多結晶 S i ! - X G e X 薄膜。 於該多結晶S i i - X G e x薄膜上形成有源極3、汲極 4及於溝道上之閘極絕緣膜5、閘極。溝道中，特別係閘 極絕緣膜5正下方之領域爲電場效果電晶體之活性領域的 電流密度爲最大。該部分之平面圖畫於第1圖之下方，但 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -19- 478171 A7 —--------B7__ 五、發明說明（17 ) (請先閱讀背面之注意事項再填寫本頁) 是，於本實施例中，將於該平面上之多結晶S i 1 — x G e X 薄膜之結晶粒7內部之g e組成比x作爲〇 < x S Ο · 1 ，將晶界中之多結晶S i i — x G e χ薄膜之結晶粒7內部之 G e組成比X作爲〇 · 3 $ X < 1。 當取得如此之格子構造之時，如上所述之晶界8表面 (凸部）和結晶粒7之表面（凹部）之高低差大幅度的被 抑制爲2 Ο n m左右，可將閘極絕緣膜5變成比較薄（ 〜5 Ο n m )。因此，可用以較小之閘極電壓於溝道誘起 多數之載體進而可實現高機動性。 再者，結晶粒7之大部分聚集於平行於基板1之（ 1 1 0丨面，所以持有可以抑制晶界8之格子爲較整齊載 體之晶界散亂的效果。並且，本實施例之特徵爲持有於晶 界8形成高機動性之G e - r i c h位相使膜全體之機動 性向上之優點。 而且，對多結晶S i i — X G e X薄膜中之S i的G e組 成比X之測定係以下述之方法進行。 經濟部智慧財產局員工消費合作社印製 將透過型電子顯微鏡（TEM)內具有之X線微量分 析計的探針用之電子光束縮小（邀1 Ο 〇 n m )後照射於 試樣表面，依據測定自被照射到之領域放出之特性X線之 波長和強度，測定S i和G e之濃度。 接著，依據自該S i和G e之濃度的測定結果計算， 求取對S i之G e組成比X。 然後，結晶粒之組成比的測定，係使光束照射領域收 納於結晶粒內部而執行。晶界之組成比的測定，係使光束 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 478171 A7 ___B7___ 五、發明說明（18 ) 照射領域含有晶界而執行。在此，光束照射領域自晶界擠 出後即使橫跨於結晶粒亦可。 (實施例2 ) 第2圖〜第4圖係表示有關本發明之第2實施例的薄 膜半導體裝置和其製造過程之模式圖。本實施例爲多結晶 S i ! — x G e X薄膜部分的導入後將電晶體使其C Μ〇S化 (相輔化）。 首先，如第2圖所示，於絕緣基板（玻璃基板）1上 形成非晶質S i薄膜9。將該一部分以一般之照相製程除 去蝕刻，設置埋藏型之G e組成比增加領域1 〇。將所得 到之薄膜表面以K r F準分子雷射進行照射，依次移動保 持基板1之階段使其掃描雷射光束照射領域1 1。此時， 將事先階段移動領域予以程式控制，使得之後僅選擇成爲 電晶體領域之部分予以結晶化。 成爲上述之後，如第3圖所述，僅於非晶質S i薄膜 9之必要領域，形成純S i多結晶1 2及多結晶 Sh — xGex薄膜2領域。 接著，如第4圖所示，注入A s離子至結晶化後之薄 膜使η型領域1 4，或是，注入B離子使p型領域1 3皆 使用注入用掩模而形成順序良好且領域爲選擇性。之後， 於氮氣環境下進行以6 0 0°C 1小時左右之爐退火的η型 領域1 4及Ρ型領域1 3之載體活性化，於其上面設置閘 極絕緣膜5、閘極6後形成電晶體。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -21 · ------------· I------^--I--I I--. (請先閱讀背面之注意事項再填寫本頁) 478171 A7 B7 五、發明說明（19 ) 如此使P型領域1 3中，可以形成由多結晶S i薄膜 所組成之η型電晶體，或是於η型領域1 4中，可以形成 由多結晶S i i - X G e X薄膜2所組成之Ρ型電晶體，有形 成低消耗功率和高機動性並存之C Μ 0 S型電晶體之優點 經濟部智慧財產局員工消費合作社印製 (實施例3 ) 第5圖係表示利用本發明之薄膜半導體裝置之畫像裝 置的分解組裝之例圖。於絕緣基板（玻璃基板）1上選擇 性的形成多結晶S i薄膜和多結晶S i i - X G e X薄膜，該 上面集積有由像素驅動器領域1 7、緩衝放大器領域1 8 、閘極驅動器領域1 9、移動暫存器2 0、資料驅動器領 域2 1等所組成之電路，該些一體成形，連接於持有像素 1 6之畫像顯示面板，發揮其機能。 構成該些電路之電晶體中所要求之性能因互相不同， 所以，本發明之實施例1〜3之電晶體爲選擇性且複合性 的被組合後而予以利用。如此之構成中，可以於大面積之 玻璃基板上集積主要之電路，可以形成幾乎集積了以往之 週邊電路的畫像顯示裝置。而且有著可以使用廉價之玻璃 基板依據次數較少之工程而製造之優點。 (請先閱讀背面之注意事項再填寫本頁) in--II 訂·！---11 線k 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -22-

Claims (1)

  1. 478171 A8 B8 C8 D8 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 1 · 一種薄膜電晶體裝置，其特徵爲：具有絕緣體基 板；和形成於上述絕緣基板上之多結晶薄膜；和形成於上 述多結晶薄膜上之由源極、汲極、溝道及閘極所組成之電 晶體，上述電晶體之溝道部中之上述多結晶薄膜係由砂錯 多結晶S i i - X G e X所組成，但是，對s i之G e之組成 比X爲0 < X < 1，1且，上述多結晶薄膜之G e之組成 比X，在晶界中比在粒內G e組成龠最小部分大。 2 ·如申請專1項之薄膜電晶體裝置，其中上述 ：*. 1 ,： ί· 4 多結晶薄膜之厚度爲0〜1 0 0 n m，在結晶粒內G e 組成爲最小之部分之G e的組成比X爲〇 < X g 〇 · 3， 在晶界中之Ge的組成比X爲〇 · 1$χ<ΐ · 〇，上述 G e之組成比X於晶界係經常比結晶粒之中心部大。 3 ·如申請專利範圍第1項之薄膜電晶體裝置，其中 上述多結晶S i i — x G e X薄膜於晶界之表面凹凸爲3 0 n m以下。 4 .如申請專利第1項之薄膜電晶體裝置，其中從上 述電晶體之溝道部流下的主載體爲空穴。 經濟部智慧財產局員工消費合作社印制衣 5 . —種薄膜電晶體裝置，其特徵爲：具有絕緣體基 板；和形成於上述絕緣基板上之多結晶薄膜；和形成於上 述多結晶薄膜上之由源極、汲極、溝道及閘極所組成之電 晶體，在上述電晶體溝道部之上述結晶薄膜擁有平行於基 板之{ 1 1 0 }結晶面，在晶界之平均格子定數比在結晶 粒內部之平均格子定數大。 6 · —種薄膜電晶體裝置，其特徵爲：保持絕緣體基 -23- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 478171 Α8 Β8 C8 D8 六、申請專利範圍 板；和形成於上述絕緣基板上之多結晶S i i - X G e X薄膜 ，但是，對S i之G e組成比x爲Ο < x < 1 ;和將形成 (請先閱讀背面之注意事項再填寫本頁) 於上述多結晶S i i - x G e X薄膜上之由源極、汲極、溝道 及閘極所組成之電晶體多數個集積後而構成之電路部，上 述電路部係由摻雜上述電路部P型之電晶體及η型之電晶 體兩者之CMOS型電晶體所構成，至少上述Ρ型之電晶 體係由申請專利範圍第1項所構成。 * 7 · —種薄膜電晶體裝置之製造方法，其特徵爲：具 有於絕緣基板上形成膜厚1 0〜1 0 0 n m之非晶質 S i 1 — xGex層，但是對S i之Ge組成比X爲0<x < 1 ;和將上述非晶質S i 1 - X G e X層依據能量密度 20〇〜300mJ/cm2，脈衝數1〜50個之準分子 雷射使其結晶化之熱處理工程。 8 ·如申請專利範圍第7項之薄膜電晶體裝置之製造 方法，其中上述熱處理工程係上述非晶質S i 1 — X G e X 層之膜厚爲Τη m時能量密度作爲（1 8 0 + T)〜（ 2 0 0 + T ) m J / c ηί，對應膜厚而使其變化。 經濟部智慧財產局員工消費合作社印製 9 · 一種畫像顯示裝置，係具有畫像顯示部；控制上 述畫像顯示部之顯示，至少包含有資料驅動器、閘極驅動 器及緩衝放大器之畫像顯示電路；和位於上述畫像顯示電 路之週邊控制上述畫像顯示電路之週邊電路部之畫像顯示 裝置，其特徵爲：上述畫像顯示電路及上述週邊電路部， 係集積於和構成上述畫像顯示部基板相同之基板上，同時 上述畫像顯示電路及上述週邊電路部，係保持絕緣體基板 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -24· 478171 A8 B8 C8 D8 六、申請專利範圍 ，和形成於上述絕緣基板上之多結晶S i i - X G e X薄膜， 但是，對S i之G e組成比x爲〇 < x < 1、和將形成於 上述多結晶S i ! — x G e X薄膜上之由源極、汲極、溝道及 閘極所組成之電晶體多數個集積後而構成之電路部，上述 電路部係含有摻雜上述電路部p型之電晶體及η型之電晶 體中之一方或是兩者之CM〇S型電晶體所構成。 1 0 ·如申請專利範圍第9項之畫齒顯示裝置，其中 構成上述電路部之p型之電晶體的G e組成比X比η型之 電晶體的G e組成比大。 1 1 ·如申請專利範圍第9項或第1 0項之畫像顯示 裝置，其中在上述電路部爲了區別上述p型之電晶體、上 述η型之電晶體及上述CM〇S型.電晶體之中的任一種類 ，保持設於該些電路附近之對位記號。 請 先 閱 讀 背 面 之 注 意 事 項
    頁 經濟部智慧財產局員工消費合作社印製 25- ‘紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW090103950A 2001-02-01 2001-02-21 Thin film semiconductor device and method for producing thereof TW478171B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001025531A JP4358998B2 (ja) 2001-02-01 2001-02-01 薄膜トランジスタ装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW478171B true TW478171B (en) 2002-03-01

Family

ID=18890502

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090103950A TW478171B (en) 2001-02-01 2001-02-21 Thin film semiconductor device and method for producing thereof

Country Status (4)

Country Link
US (3) US6521909B2 (zh)
JP (1) JP4358998B2 (zh)
KR (1) KR100761619B1 (zh)
TW (1) TW478171B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442958B2 (en) 2002-05-17 2008-10-28 Hitachi, Ltd. Thin film semiconductor device

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3980159B2 (ja) * 1998-03-05 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3737914B2 (ja) * 1999-09-02 2006-01-25 松下電器産業株式会社 半導体装置及びその製造方法
US6882012B2 (en) * 2000-02-28 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
JP3559962B2 (ja) * 2000-09-04 2004-09-02 日本航空電子工業株式会社 熱電変換材料及びその製造方法
US6746942B2 (en) * 2000-09-05 2004-06-08 Sony Corporation Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
JP3904512B2 (ja) * 2002-12-24 2007-04-11 シャープ株式会社 半導体装置およびその製造方法、並びに半導体装置を備えた電子機器
JP2004207616A (ja) * 2002-12-26 2004-07-22 Hitachi Displays Ltd 表示装置
KR100975523B1 (ko) * 2003-12-30 2010-08-13 삼성전자주식회사 조절된 이동도를 가지는 반도체 소자 및 이를 적용한 ｔｆｔ
JP4567984B2 (ja) 2004-01-30 2010-10-27 株式会社 日立ディスプレイズ 平面表示装置の製造装置
KR100623689B1 (ko) * 2004-06-23 2006-09-19 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
JP5152827B2 (ja) 2007-03-22 2013-02-27 株式会社日立製作所 薄膜トランジスタ及びそれを用いた有機ｅｌ表示装置
JP5648252B2 (ja) * 2010-08-27 2015-01-07 学校法人東北学院 半導体装置
KR101983157B1 (ko) * 2013-11-19 2019-05-28 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9598580B2 (en) 2014-03-12 2017-03-21 Hexion Inc. Polymers, composites, and methods for making polymers and composites
CA3031736A1 (en) 2015-07-29 2017-02-02 Circuit Seed, Llc Complementary current field-effect transistor devices and amplifiers
US10476457B2 (en) 2015-07-30 2019-11-12 Circuit Seed, Llc Low noise trans-impedance amplifiers based on complementary current field-effect transistor devices
CN108141181A (zh) 2015-07-30 2018-06-08 电路种子有限责任公司 多级式且前馈补偿的互补电流场效应晶体管放大器
WO2017019981A1 (en) 2015-07-30 2017-02-02 Circuit Seed, Llc Reference generator and current source transistor based on complementary current field-effect transistor devices
US10283506B2 (en) 2015-12-14 2019-05-07 Circuit Seed, Llc Super-saturation current field effect transistor and trans-impedance MOS device
CN107359203A (zh) * 2017-05-12 2017-11-17 惠科股份有限公司 显示面板和显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940010378A (ko) * 1992-10-19 1994-05-26 김광호 다결정 실리콘 박막의 제조방법
JP2791858B2 (ja) 1993-06-25 1998-08-27 株式会社半導体エネルギー研究所 半導体装置作製方法
JPH0823160A (ja) * 1994-05-06 1996-01-23 Seiko Epson Corp プリント配線板と電子部品の接続方法
JPH07321323A (ja) * 1994-05-24 1995-12-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
JP3294439B2 (ja) 1994-08-17 2002-06-24 沖電気工業株式会社 多結晶シリコン薄膜の形成方法
JP4026191B2 (ja) 1996-05-22 2007-12-26 ソニー株式会社 シリコン単結晶粒子群の形成方法及びフラッシュメモリセルの製造方法
JP3642546B2 (ja) * 1997-08-12 2005-04-27 株式会社東芝 多結晶半導体薄膜の製造方法
WO2000001016A1 (fr) * 1998-06-30 2000-01-06 Matsushita Electric Industrial Co., Ltd. Transistor a film mince et son procede de fabrication
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP2000243854A (ja) * 1999-02-22 2000-09-08 Toshiba Corp 半導体装置及びその製造方法
US6426245B1 (en) * 1999-07-09 2002-07-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442958B2 (en) 2002-05-17 2008-10-28 Hitachi, Ltd. Thin film semiconductor device
US7939826B2 (en) 2002-05-17 2011-05-10 Hitachi Displays, Ltd. Thin film semiconductor device

Also Published As

Publication number Publication date
US6521909B2 (en) 2003-02-18
US20020102823A1 (en) 2002-08-01
US20030049892A1 (en) 2003-03-13
KR100761619B1 (ko) 2007-09-27
JP4358998B2 (ja) 2009-11-04
US20030054593A1 (en) 2003-03-20
JP2002231958A (ja) 2002-08-16
KR20020064620A (ko) 2002-08-09
US6716726B2 (en) 2004-04-06
US6690064B2 (en) 2004-02-10

Similar Documents

Publication Publication Date Title
TW478171B (en) Thin film semiconductor device and method for producing thereof
TW479371B (en) Thin film transistor
US7157737B2 (en) Structures with seeded single-crystal domains
JP2004087535A (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
TW548727B (en) Thin-film transistor device, its manufacturing process, and image display using the device
Kim et al. A poly-Si TFT fabricated by excimer laser recrystallization on floating active structure
JP2009016410A (ja) 薄膜トランジスタ及びその製造方法
TWI266371B (en) Thin-film semiconductor device, manufacturing method of the same and image display apparatus
JP2001345451A (ja) 薄膜半導体集積回路装置、それを用いた画像表示装置、及びその製造方法
US7662678B2 (en) Method of forming a more highly-oriented silicon layer and substrate having the same
JP2004063478A (ja) 薄膜トランジスタ及びその製造方法
KR100305524B1 (ko) 플랫패널의제조방법
JP2822394B2 (ja) 半導体装置の製造方法
JP2876598B2 (ja) 半導体装置の製造方法
JP4401667B2 (ja) アニール用薄膜半導体構造体、薄膜半導体用アニール方法、薄膜半導体装置、薄膜半導体装置製造方法、および表示装置。
Noguchi Prospective crystallization of amorphous Si films for new Si TFTs
Wang et al. High-performance polycrystalline silicon thin-film transistors with two-dimensional location control of the grain boundary via excimer laser crystallization
Yamaguchi et al. Novel high-performance TFTs fabricated by selectively enlarging laser x'tallization (SELAX) technology
Noguchi et al. Possibility of quasi-single-crystalline semiconductor films
JP2867402B2 (ja) 半導体装置の製造方法
Lin et al. Effects of oxygen in Ni films on Ni-induced lateral crystallization of amorphous silicon films at various temperatures
Fan et al. Low-temperature-processed polycrystalline silicon thin-film transistors using a new two-step crystallization technique
JP4147492B2 (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
Park et al. The grain growth blocking effect of polycrystalline silicon film by thin native silicon oxide barrier during the excimer laser recrystallization
Choi et al. Thin-Film Transistors Fabricated With Poly-Si Films Crystallized by Microwave Annealing

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees