TW476233B - Radiation noise suppressing component attachment structure - Google Patents

Radiation noise suppressing component attachment structure Download PDF

Info

Publication number
TW476233B
TW476233B TW088118108A TW88118108A TW476233B TW 476233 B TW476233 B TW 476233B TW 088118108 A TW088118108 A TW 088118108A TW 88118108 A TW88118108 A TW 88118108A TW 476233 B TW476233 B TW 476233B
Authority
TW
Taiwan
Prior art keywords
radiation noise
magnetic sheet
conductor layer
magnetic
assembly structure
Prior art date
Application number
TW088118108A
Other languages
English (en)
Inventor
Katsuyuki Uchida
Masami Sugitani
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Application granted granted Critical
Publication of TW476233B publication Critical patent/TW476233B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233Filters, inductors or a magnetic substance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01012Magnesium [Mg]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

476233 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(() 本發明之背景 1. 本發明之頜域 本發明係有關於一^種輪射雜訊抑制組件之裝配結構’ 其係用以抑制從一電子組件、一電路板或是其它類似的雜 訊發射裝置所放射的雜訊。 2. 祖關技術之說明 一般而言,習知用以吸收不需要的電磁波雜訊之電磁 波吸收器係由一個磁性片所界定,該磁性片係藉由將鐵氧 體或者是磁性的金屬粉與一種樹脂混合、並且加工此混合 的材料而加以形成的。此外,另一種習知的雜訊抑制組件 係含有一設置在磁性片的表面上或是內部的導體層,其中 該導體層係被用作爲對於電磁波之反射層。在此具有導體 層的磁性片中,輻射雜訊係被上述的磁性片所吸收,此外 ,在磁性片中被衰減的輻射雜訊係從該導體層被反射,且 再次通過該磁性片,在其中該輻射雜訊係進一步被衰減。 然而,對於實際之用途,該些電磁波吸收器僅係分別 黏結至輻射雜訊產生源的上側面,例如是產生輻射雜訊的 電子組件、電路板上之連線、以及其它的元件。此種裝配 結構的問題係爲輻射雜訊的抑制效果僅僅達到幾個分貝之 雜訊避免量,因而更大的輻射雜訊之抑制效果是不可能的 〇 本發明之槪要 爲了克服上述的問題,本發明之較佳實施例係提供一 種簡單、但是達到非常大的輻射雜訊之抑制效果的輻射雜 3 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) (請先閱讀背面之注意事項再填寫本頁) · Mmmm emmM ϋ IB _1 J、· ί ·ϋ ϋ I f_i n I * 言 矣 476233 經濟部智慧財產局員工消費合作社印製 A7 _B7 _ 五、發明說明(>) 訊抑制組件之裝配結構。 根據本發明之一較佳實施例,一種輻射雜訊抑制組件 之裝配結構係包含一個具有磁性片以及在該磁性片上的導 體層之輻射雜訊抑制組件,該磁性片係被配置以實質地覆 蓋一個輻射雜訊產生源且以便於面對該輻射雜訊產生源, 並且該導體層係被配置以實質地覆蓋該磁性片並且被接地 Ο 該磁性片最好是由一種與樹脂和橡膠中的至少一種混 合的磁粉所製成,並且該磁粉係由鐵氧體和磁性金屬中的 至少一種所製成。該導體層最好是由一個包括有金屬箱、 電鍍薄膜、金屬網、導電膏、導電纖維和導電片所組成的 群組中至少一種所製成。 在上述元件的獨特結構和配置之下,從該輻射雜訊產 生源放射的輻射雜訊係被該磁性片吸收,因而該些雜訊被 衰減,且之後係入射在該導體層之上。因爲該導體層係被 接地’一部份的入射輻射雜訊係透過該導體層而被傳送至 接地。其餘的輻射雜訊從該導體層被反射,並且再次通過 其中該輻射雜訊被吸收的磁性片,以便於甚至是更進一步 地加以衰減。於是,從該輻射雜訊產生源放射的輻射雜訊 係顯著地被衰減,使得當與習知的裝置相比較時,雜訊之 更大的衰減係被達到。 再者,在根據本發明的較佳實施例之輻射雜訊抑制組 件之裝配結構中,該導體層最好是用另一磁性片實質地加 以覆蓋。於是,該輻射雜訊抑制組件最好具有一種夾層結 4 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂---------線· 476233 A7 B7 五、發明說明(5) 構’其中該導體層係被設置在兩片磁性片之間。滲漏的輻 射雜訊’亦即從該導體層的側面轉向其背面而沒有流經該 導體層至接地、也沒有從該導體層反射之輻射雜訊,其係 藉由配置在該導體層背面的磁性片來加以衰減。 此外,設置在該輻射雜訊產生源和該導體層之間的磁 性片之厚度最好是大約0.3毫米或更厚,因而輻射雜訊能 夠被衰減大約10分貝或者更多。 爲了說明本發明,在圖式中顯示幾種目前爲較佳的形 式和實施例,然而,應瞭解的是本發明並未侷限於該些被 表示出來的明確配置以及手段。 圖式之簡要說明 圖1是顯示根據本發明之一較佳實施例的輻射雜訊抑 制組件之裝配結構的配置之前視圖; 圖2是顯示磁性片之厚度與所產生的雜訊衰減之間的 關係圖; 圖3是顯示根據本發明之第二較佳實施例的輻射雜訊 抑制組件之裝配結構的配置之前視圖; 圖4是顯示一個準備用於和本發明之較佳實施例比較 之實例的配置之前視圖; 圖5是顯示另一個準備用於和本發明之較佳實施例比 較之實例的配置之前視圖; 圖6仍是顯示另一個準備用於和本發明之較佳實施例 比較之實例的配置之前視圖;並且 圖7仍是顯示另一個準備用於和本發明之較佳實施例 5 本紙張尺度適用中國國家標準(CNS)A4規格(210><297公釐) (請先閱讀背面之注意事項再填寫本頁) # 訂---------線_ 經濟部智慧財產局員工消費合作社印製 476233 A7 _ B7 五、發明說明(>) 比較之實例的配置之前視圖。 (請先閱讀背面之注意事項再填寫本頁) 主要部份代表11[號之簡要說明 1電路板 2中央處理器單元 3導體層 4、 4a、4b磁性片 5、 5A輻射雜訊抑制組件 6導體 7接地圖案 31、32、33輻射雜訊抑制組件 較佳實施例之說;明 圖1係顯示根據本發明的輻射雜訊抑制組件之裝配結 構的第一較佳實施例。在此第一較佳實施例中,本發明係 具有一種結構被配置來最大地抑制從一個人電腦的中央處 理器單元2(在下文,稱作爲“CPU”)所放射的輻射雜訊。然 而,可輕易理解的是,本發明的較佳實施例的結構和配置 可以被配置來最大地抑制來自於一印刷電路板、一電子組 件或其它的雜訊產生裝置之輻射雜訊。 經濟部智慧財產局員工消費合作社印製 輻射雜訊抑制組件5係黏結至CPU 2的上側面,以便 於充分地覆蓋該被安裝在一電路板1之上的CPU 2。該輻 射雜訊抑制組件5最好是包括一磁性片4以及設置在此磁 性片4的表面上之導體層3。 該磁性片4最好是由鐵氧體或是磁性金屬之磁粉與一 種樹脂或橡膠混合的混合物所形成的片體。此外,金屬箔 6 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 476233 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(f) 、電鍍薄膜、金屬網、導電膏、導電纖維、導電片等等都 可以被用作爲該導體層3。在第一較佳實施例中,具有大 約15/zm的平均顆粒尺寸之大約80%的重量百分比之鎂-鋅 系的鐵氧體磁粉最好是與氯化聚乙烯混合。所得到的磁性 樹脂被擠製成形爲最好具有大約1.0毫米厚度的磁性片4。 接著,如圖1中所示,一界定該導電層3的銅箔係被 黏結到該磁性片4的表面,然後,具有銅箔3的磁性片$ 係被切割而最好具有大約50毫米X 50毫米的尺寸,其被用 作爲該輻射雜訊抑制組件5。 該輻射雜訊抑制組件5的磁性片4之一側面最好被配 置來面對該CPU 2。該磁性片4係被配置來接觸該CPU 2, 並且黏結到CPU 2的上側面。該磁性片4係被配置在該導 體層3和CPU 2之間。該導體層3透過一導體6而接地到 在該電路板1之上的接地圖案7。導體6可以由例如是導 電電線、金屬箔、或者其它合適的導體元件之材料所構成 。爲了抑制由導體6所引起的阻抗之產生,最好是使用儘 可能短且寬的導體6。 在上述的獨特結構與配置之下,從CPU 2放射的輻射 雜訊係被該磁性片4所吸收,因而該些雜訊被衰減’而接 著入射到該導體層3。由於該導體層3被接地’故一部份 入射的輻射雜訊係透過該導體層3傳送到接地。其餘的輻 射雜訊係從該導體層3反射,並且通過該磁性片4以由該 磁性片4吸收和衰減。因此,從CPU 2放射的輻射雜訊被 大大地衰減。 7 I--------ί.丨丨—·丨—丨丨——訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 476233 A7 B7 五、發明說明(t) 更特定地說,從CPU 2放射的800 MHz之輻射雜訊的 衰減係被量測。從該測量係確認了此第一較佳實施例的輻 射雜訊抑制組件5的裝配結構係將CPU 2所放射的輻射雜 訊衰減大約15分貝。 再者,爲了確認本發明之較佳實施例的效果,在此第 一較佳實施例的輻射雜訊抑制組件5的裝配結構中,磁性 片的厚度係在〇毫米到大約4毫米的範圍內變化’並且從 CPU 2所放射的800 MHz之輻射雜訊係被量測。量測的結 果是表示於圖2中。該等結果係透露出在800 MHz之輻射 雜訊的大約10分貝或者更多的衰減係由當磁性片4的厚度 是大約0.3毫米或更厚時才能夠達成。 再者,如圖3中所示,在本發明之較佳實施例的輻射 雜訊抑制組件的裝配結構中,該輻射雜訊抑制組件5A可 具有一種夾層的結構(第二較佳實施例),其最好是包括兩 片磁性片4a和4b以及設置在該兩片磁性片4a和4b之間 的導體層3。在此種夾層結構之下,該滲漏的輻射雜訊, 亦即從該導體層3的側面轉向該導體層3的背面、而沒有 透過該導體層3傳送到接地、也沒有從該導體層3反射的 該些雜訊,係被額外設置在該導體層3的背面之磁性片4b 所衰減。因此,輻射雜訊能夠進一步被減小。 根據第二較佳實施例,一種含有鎳線編織在其中的網 狀單元係界定出該導體層3,且被夾層在磁性片4a和4b之 間,該等磁性片4a和4b最好是利用如第一較佳實施例中 的製程來加以製備,藉由熱壓縮而被嵌入於其中,並且被 8 (請先閱讀背面之注意事項再填寫本頁) 訂---------線_ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 476233 經濟部智慧財產局員工消費合作社印製 A7 __B7_____ 五、發明說明(j) 切成每片最好具有大約50毫米X50毫米的尺寸,藉此一^種 輻射雜訊抑制組件5A係被產生。如同圖3中所示,該輻 射雜訊抑制組件5A最好被黏結到CPU 2的上側面,而 CPU 2係被安裝在該電路板1上,其中該磁性片4a係被配 置來接觸得該CPU 2的上側面。再者,該網狀單元3最好 透過該導體6而被焊接到該電路板1的接地圖案7。 在第二較佳實施例中800 MHz處的輻射雜訊之衰減係 被量測。經確認爲從CPU 2所放射的輻射雜訊被衰減大約 18分貝。 作爲該輻射雜訊抑制組件之裝配結構的對照例1,該 磁性片4係由相同於上述的第一較佳實施例中的程序所產 生,其係被切成每片各具有近似50毫米X 50毫米的尺寸, 藉此一種輻射雜訊抑制組件31係被產生。如圖4所示,該 輻射雜訊抑制組件31係被黏結到CPU 2的上側面,而該 CPU 2係被安裝在該電路板1上。然後,在800 MHz處輻 射雜訊的衰減係被量測。結果,其判斷出在對照例1的輻 射雜訊抑制組件31的裝配結構之下,從CPU 2所放射的輻 射雜訊僅僅被衰減大約3分貝。換言之,此確認了僅藉由 磁性片4的使用並不能夠達成足夠的衰減。 此外,作爲該輻射雜訊抑制組件之裝配結構的對照例 2,一種包含該磁性片4以及銅箔3的輻射雜訊抑制組件 32係由相同於第一較佳實施例中的程序所產生。如圖5所 示,該輻射雜訊抑制組件32係以磁性片4被配置來接觸到 CPU 2的上側面之方式而加以黏結。然而,該銅箔3並未 9 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ~~ (請先閱讀背面之注意事項再填寫本頁) 訂---------線- 476233 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明((?) 電連接到該電路板1的接地圖案7,而是被配置處於浮動 、未連接的狀態下。在800 MHz處的輻射雜訊之衰減係被 量測。結果,在對照例2的輻射雜訊抑制組件32的裝配結 構之下,從CPU 2所放射的輻射雜訊僅僅被衰減大約5分 貝。由磁性片4所衰減的輻射雜訊係從該銅箔3反射,且 再次通過該磁性片4。於是,雖然判斷出與對照例1相比 ,衰減效果在某種程度上被提升,然而,如同在本發明的 第一和第二較佳實施例中所獲得之更大的衰減效果則無法 能用對照例2來加以達成。 再者,作爲該輻射雜訊抑制組件之裝配結構的對照例 3,一種具有銅箔3、被切成大約50毫米X50毫米的尺寸 之輻射雜訊抑制組件33係被製備。如圖6所示,該輻射雜 訊抑制組件33係被黏結到CPU 2的上側面,而該CPU 2係 被安裝在該電路板1上。該銅箔3係透過該導體6而被電 連接到該電路板1上的接地圖案7。在800 MHz處的輻射 雜訊之衰減係被量測。結果,在對照例3的輻射雜訊抑制 組件33的裝配結構之下,從CPU 2所放射的輻射雜訊僅僅 被衰減大約3分貝。其確認了僅藉由銅箔3的使用並不能 夠達成足夠的衰減。 作爲該輻射雜訊抑制組件之裝配結構的對照例4,一 種包含該磁性片4以及銅箔3的輻射雜訊抑制組件34係由 相同於上述的第一較佳實施例中的程序所產生。該輻射雜 訊抑制組件34係以銅箔3來加以黏結,並且被配置來接觸 該CPU 2的上側面,亦即,該銅箱係被夾層在該磁性片4 10 本紙張尺度適用中國國家標準· (CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂---------線- 476233 五、發明說明("]) (請先閱讀背面之注意事項再填寫本頁) 與CPU 2之間,並且如圖7所示,該銅箔3係透過該導體 6而被電連接到該電路板1上的接地圖案7。在800 MHz處 的輻射雜訊之衰減係被量測。結果,其係判斷出在對照例 4的輻射雜訊抑制組件34的裝配結構之下,從CPu 2所放 射的輻射雜訊係類似於對照例3而僅僅被衰減大約3分貝 。換言之,其係判斷出在對照例4的輻射雜訊抑制組件34 的裝配結構之下,該銅箔3直接接觸到該CPU 2以提供一 種電磁屏蔽,並且因此該位於相對於銅箱3而處在與CPU 2相對的另一邊之磁性片4實質上對於輻射雜訊的抑制並 未有任何貢獻。 根據本發明之輻射雜訊抑制組件的裝配結構並未侷限 於上述的較佳實施例,而是可以在不脫離本發明的精神之 下進行各種變化。尤其是,該輻射雜訊源並未限於在以上 的較佳實施例中所述的CPU 2。更特定地說,例如是進行 開關動作的電晶體之電子組件、電路板、電路板上的圖案 、以及其它雜訊產生元件均包含在輻射雜訊源中。 經濟部智慧財產局員工消費合作社印製 如同在上述的說明所示,根據本發明的較佳實施例, 從輻射雜訊產生源所放射的輻射雜訊係被磁性片吸收而加 以衰減,然後,入射到該導體層之上。一部份的輻射雜訊 係被傳送到接地。其餘的輻射雜訊係從該導體層反射,且 再次通過該磁性片以藉由該磁性片吸收和衰減。於是,從 輻射雜訊產生源所放射的輻射雜訊大大地被降低。換言之 ,很高的輻射雜訊抑制效果係被達到。此外,根據本發明 的較佳實施例,對^應用而言,只有該導體層的接地是必 11 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公髮^ '' 476233 A7 _____B7___ 五、發明說明((°) 要的。相對於習知的輻射雜訊抑制組件之裝配結構,高@ 輻射雜訊抑制效果能夠在本發明的較佳實施例中輕易且可 靠地獲得,而無顯著地增加製程的數目。 雖然本發明的較佳實施例已經被揭露,各種實現在此 所揭露的原理之模式均被認作爲在以下的申請專利範圍之 範疇內。因此,應了解的是本發明的範疇並非受限的,而 是在申請專利範圍中所述明的。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 476233 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1·一種輻射雜訊抑制組件之裝配結構,其係包含: 一個具有一磁性片以及一導體層之輻射雜訊抑制組件 ,該組件被配置以使得該磁性片實質地覆蓋一個輻射雜訊 產生源且面對該輻射雜訊產生源,並且該導體層係實質地 覆蓋該磁性片並且被接地。 2.如申請專利範圍第1項之輻射雜訊抑制組件之裝配 結構,其中該導體層係被另一磁性片實質地覆蓋。 3·如申請專利範圍第1項之輻射雜訊抑制組件之裝配 結構,其中該磁性片係包括與樹脂與橡膠中的至少一種混 合的磁粉,並且該磁粉係由鐵氧體與磁性金屬中的至少一 種所製成。 4.如申請專利範圍第1項之輻射雜訊抑制組件之裝配 結構,其中該導體層係包括在一個包括有金屬箔、電鍍薄 膜、金屬網、導電膏、導電纖維和導電片所組成的群組中 的至少一種。 5·如申請專利範圍第1項之輻射雜訊抑制組件之裝配 結構,其中該被配置在輻射雜訊產生源與導體層之間的磁 性片係具有大約0.3毫米或更厚的厚度。 6·如申請專利範圍第1項之輻射雜訊抑制組件之裝配 結構’其中該導體係包括一由編織的鎳線所製成的金屬網 狀單元。 7·如申請專利範圍第6項之輻射雜訊抑制組件之裝配 結構’其中兩磁性片係被設置並且該導體係配置在該兩磁 性片之間。 (請先閲讀背面之注意事項再填寫本頁) 、言 本紙張尺度通用宁國國豕標準(CNS ) A4規格(21〇><297公嫠) 476233 A8 B8 C8 D8 六、申請專利範圍 8·如申請專利範圍第1項之輻射雜訊抑制組件之裝配 結構,其中該磁性片係由具有大約15/zm的平均顆粒尺寸 之80%的重量百分比之鎂-鋅系的鐵氧體磁粉與氯化聚乙烯 所製成。 9. 如申請專利範圍第6項之輻射雜訊抑制組件之裝配 結構,其中該磁性樹脂係具有大約1.0毫米厚度。 10. 如申請專利範圍第1項之輻射雜訊抑制組件之裝配 結構,其中該輻射雜訊產生源係爲電腦的中央處理單元。 11. 如申請專利範圍第1項之輻射雜訊抑制組件之裝配 結構,其中該輻射雜訊產生源係爲一印刷電路板。 12. —種電子裝置,其係包括: —輻射雜訊產生源;以及 一輻射雑訊抑制組件,其係包含一磁性片以及一導體 層,該組件被配置以使得該磁性片實質地覆蓋該輻射雜訊 產生源且面對該輻射雜訊產生源,並且該導體層係實質地 覆蓋該磁性片並且被接地。 13. 如申請專利範圍第12項之電子裝置,其中該輻射 雜訊產生源係爲電腦的中央處理單元。 14. 如申請專利範圍第12項之電子裝置,其中該輻射 雜訊產生源係爲一印刷電路板。 15. 如申請專利範圍第12項之電子裝置,其中該導體 層係被另一磁性片實質地覆蓋。 16. 如申請專利範圍第12項之電子裝置,其中該磁性 片係包括與樹脂與橡膠中的至少一種混合的磁粉,並且該 _ 7__ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 言
    經濟部智慧財產局員工消費合作社印製 476233 A8 B8 C8 D8 六、申請專利範圍 磁粉係由鐵氧體與磁性金屬中的至少一種所製成。 17. 如申請專利範圍第12項之電子裝置,其中該導體 層係包括在一個包括有金屬箔、電鍍薄膜、金屬網、導電 膏、導電纖維和導電片所組成的群組中的至少一種。 18. 如申請專利範圍第12項之電子裝置,其中該被配 置在輻射雜訊產生源與導體層之間的磁性片係具有大約0.3 毫米或更厚的厚度。 19. 如申請專利範圍第12項之電子裝置,其中該導體 係包括一由編織的鎳線所製成的金屬網狀單元。 20. 如申請專利範圍第19項之電子裝置,其中兩磁性 片係被設置並且該導體係配置在該兩磁性片之間。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
TW088118108A 1998-10-27 1999-10-20 Radiation noise suppressing component attachment structure TW476233B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10305413A JP2000133986A (ja) 1998-10-27 1998-10-27 放射ノイズ抑制部品の取付構造

Publications (1)

Publication Number Publication Date
TW476233B true TW476233B (en) 2002-02-11

Family

ID=17944845

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088118108A TW476233B (en) 1998-10-27 1999-10-20 Radiation noise suppressing component attachment structure

Country Status (5)

Country Link
US (1) US6545212B1 (zh)
JP (1) JP2000133986A (zh)
CN (1) CN1147212C (zh)
DE (1) DE19951754B4 (zh)
TW (1) TW476233B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217585A (ja) * 2001-01-15 2002-08-02 Kitagawa Ind Co Ltd 電磁波抑制部材および電磁波抑制方法
CN101820741A (zh) * 2001-12-14 2010-09-01 莱尔德技术公司 包括有损耗的介质的电磁干扰屏蔽件
AU2003276809A1 (en) * 2002-06-14 2003-12-31 Laird Technologies, Inc. Composite emi shield
JP4958189B2 (ja) * 2009-04-07 2012-06-20 シャープ株式会社 集積回路の搭載構造
WO2013056021A1 (en) * 2011-10-13 2013-04-18 Access Business Group International Llc Composite metal surface
US9089074B2 (en) * 2012-11-16 2015-07-21 International Business Machines Corporation Heat sink structure with radio frequency absorption
JP6872313B2 (ja) * 2015-10-13 2021-05-19 リンテック株式会社 半導体装置および複合シート

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3809233A (en) * 1971-02-03 1974-05-07 Western Electric Co Method of and package for transporting articles
DE4016953A1 (de) * 1990-05-25 1991-11-28 Itt Ind Gmbh Deutsche Elektronisches bauelement mit abschirmung gegen elektromagnetische stoerstrahlung und verfahren zur herstellung
JPH0824227B2 (ja) * 1990-10-20 1996-03-06 富士通株式会社 筐体の構造
US5166772A (en) * 1991-02-22 1992-11-24 Motorola, Inc. Transfer molded semiconductor device package with integral shield
DE4207317C3 (de) 1992-03-06 2000-03-16 Heraeus Electro Nite Int Vorrichtung zur Messung der Temperatur von Metallschmelzen
JPH0645781A (ja) 1992-07-22 1994-02-18 Uniden Corp 電磁波遮蔽構造体
JP2919190B2 (ja) 1992-08-24 1999-07-12 日本電気通信システム株式会社 ハードウェア記述自動生成方式
JP3224900B2 (ja) * 1993-03-26 2001-11-05 日本シイエムケイ株式会社 磁界・電磁波シールド層を有するプリント配線板とその製造方法
DE59305262D1 (de) * 1993-04-02 1997-03-06 Saia Ag Programmierbares Steuergeraet
JPH0758487A (ja) * 1993-08-20 1995-03-03 Cmk Corp 磁性塗膜及び電磁波シールド層を有するプリント配線板 とその製造方法
JPH0818271A (ja) 1994-06-27 1996-01-19 Tokin Corp 電子装置およびそのノイズ抑制方法
FI117224B (fi) * 1994-01-20 2006-07-31 Nec Tokin Corp Sähkömagneettinen häiriönpoistokappale, ja sitä soveltavat elektroninen laite ja hybridimikropiirielementti
JPH08204377A (ja) 1995-01-24 1996-08-09 Nec Eng Ltd 遮蔽体
JPH0935927A (ja) * 1995-07-20 1997-02-07 Tokin Corp 複合磁性体及びそれを用いた電磁干渉抑制体
US5981043A (en) * 1996-04-25 1999-11-09 Tatsuta Electric Wire And Cable Co., Ltd Electroconductive coating composition, a printed circuit board fabricated by using it and a flexible printed circuit assembly with electromagnetic shield
JPH1041672A (ja) 1996-07-19 1998-02-13 Hitachi Ltd 配線路用しゃへい体
JP3528455B2 (ja) 1996-09-09 2004-05-17 Necトーキン株式会社 電磁干渉抑制体
JP2881136B2 (ja) 1996-10-08 1999-04-12 北川工業株式会社 電磁波吸収体
JPH10134944A (ja) 1996-10-25 1998-05-22 Sharp Corp 面状電気採暖具
JPH10163669A (ja) 1996-12-02 1998-06-19 Mitsubishi Electric Corp シールド部材
JP3531437B2 (ja) 1997-08-23 2004-05-31 東陶機器株式会社 手 摺

Also Published As

Publication number Publication date
US6545212B1 (en) 2003-04-08
CN1147212C (zh) 2004-04-21
DE19951754A1 (de) 2000-05-11
JP2000133986A (ja) 2000-05-12
DE19951754B4 (de) 2006-08-03
CN1252683A (zh) 2000-05-10

Similar Documents

Publication Publication Date Title
US5639989A (en) Shielded electronic component assembly and method for making the same
JP3426023B2 (ja) 集積回路用パッケージおよび電磁放射を減衰させる方法
US6624536B1 (en) Electromagnetic noise reducing device, noise reducing electronic component and electronic appliance manufacturing method
KR100896405B1 (ko) 손실성 매체를 포함하는 emi 쉴딩
JP3608063B2 (ja) Emi対策部品及びそれを備えた能動素子
TW476233B (en) Radiation noise suppressing component attachment structure
CN103929933A (zh) 抑制电磁波干扰结构及具有该结构的软性印刷电路板
TW578336B (en) Electromagnetic emission reduction technique for shielded connectors
JP2000013081A (ja) 電子部品
JP5720358B2 (ja) 電波抑制シートとこのシートを具備した電子機器及び電波抑制用部品
JP3528455B2 (ja) 電磁干渉抑制体
US8149593B2 (en) Radiation level reducing device
JP2735060B2 (ja) プリント回路基板およびプリント回路基板の設計方法およびプリント回路基板作製装置
JP2003218541A (ja) Emi低減構造基板
CN220326153U (zh) 一种屏蔽晶振电磁干扰的装置和一种pcb
JPH08204380A (ja) 電子装置におけるノイズ抑制方法及びそれを適用したノイズ抑制型電子装置
JP2001111288A (ja) ノイズ電磁波の放射を防止した電子機器
JPH06177612A (ja) 高周波用配線・接続部品
JP2015135864A (ja) 熱伝導性emi抑制構造
CN104802479A (zh) 导热emi抑制组合物
JP3475386B2 (ja) 電磁干渉抑制体
CN210868598U (zh) 一种同时解决干扰屏蔽和散热问题的安装板
US10804651B1 (en) Electromagnetic interference shielding for circuit board mounted connectors
US10729003B2 (en) Anti-electromagnetic interference circuit board
KR102123392B1 (ko) 열전도성 emi 억제 조성

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent