TW463334B - Semiconductor module and a method for mounting the same - Google Patents

Semiconductor module and a method for mounting the same Download PDF

Info

Publication number
TW463334B
TW463334B TW089105171A TW89105171A TW463334B TW 463334 B TW463334 B TW 463334B TW 089105171 A TW089105171 A TW 089105171A TW 89105171 A TW89105171 A TW 89105171A TW 463334 B TW463334 B TW 463334B
Authority
TW
Taiwan
Prior art keywords
semiconductor
circuit substrate
resin
heat
plate
Prior art date
Application number
TW089105171A
Other languages
English (en)
Inventor
Shuji Eguchi
Akira Nagai
Haruo Akahoshi
Takumi Ueno
Toshiya Sato
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW463334B publication Critical patent/TW463334B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

403334 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（1 ) 發明之技術領域： 本發明係相關於一種半導體模組，其具有以下步驟： 將裸晶片或組裝後之半導體晶片接合於一電路基底上；將 熱照·設於半導體晶片之表面：塡入樹脂於被電路基底與熱 照射板所I繞之半導體晶片之周圍；以及接合以上等之方 法。特別是，本發明係相關於一多重晶片模組，其中多 數個半導體晶片係接合於一電路基底上，以及接合該等之 方法。 發明之背景技術： 半導體模組係使用在快速或高積合之個人電腦、伺服 器，大型電腦等之記憶體中。這些電子裝置不斷減小其大 小 '減少其厚度、增加其速度，並朝向高整合度。根據該 等趨勢，半導體模組需要高密度接合，窄的節距多重接點 連結，減少雜訊，以及減少之熱電阻。 根據上述背景，藉由將多數個裸片、或多數個晶片大 小（或晶片尺寸）封裝（此後稱爲CSP)(其具有與晶 片一樣的大小）接合至一電路基底，而增加該接合密度。 進一步，藉由在接合多數個裸晶片或C S P至該基底後之 將熱照射板黏著於晶片之後端面，而減少該熱電阻。 例如，美國專利號第5724729，係揭示包含一 結構之多重晶片模組：其中多數個半導體晶片係接合在一 電路基底之上，一熱照射蓋子位於半導體晶片之後平面； 以及該半導體晶片係以熱導性黏著試劑而與該熱照射蓋子 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 11----11----- · 1----II ^ · I 11--J 1 (靖先閲琳背面夂注意事項再垓寫本頁) 4 6 3敌烀4A :第89105171號專利申請案 , B7 4 53 334 中文說明書修正頁A7民國90年8 _ 補 五、發明説明（2 ) 相黏著。 (請先閲讀背面之注意事項再填寫本頁) 一種半導體裝置，係揭示在J P — A - 6 3-29563 (1988)，其包括一結構；其中翻轉（flip )晶片係面向下’而皆由凸塊（b u m p)電極而與一模來石基底 相結合，一具有超熱導性之碳化矽基底藉由使用一銅材質 而黏著於該翻轉晶片之上表面，且一環氧基樹脂係於模來 石基底與碳化矽基底之間塡入。一多重晶片模組係被描述 ，其包含一結構；其中多數片之上述半導體裝置係接合至 •一基底，一散熱座經設置以附在該多數個半導體裝置，且 該散熱座係以梳齒狀之熱導構件而連接至個別之半導體裝 置° 然而，根據本發明，上述習知技藝具有以下之缺點。 經濟部智慧財產局員工消費合作社印製 對於所揭示美國專利號第5 ，7 2 4，7 29號的多 重晶片模組中，該應用於晶片中之壓力無法分散^原因在 於介於每個晶片之間具有一穴體。因此，當壓力施加於該 等晶片中之任一個時，將立即在壓力施加處之具有熱照射 蓋子的晶片之接合面上產生一斷裂。進一步’因爲未塡入 樹脂並未在凸塊電極之周緣塡入’因此該凸塊電極立即被 侵蝕，而產生在晶片中之熱照射板很難面向該電路基底而 導通。 根據 JP — A— 63 — 29563 ( 1988)所掲 示之多重晶片模組中，該多數個半導體裝置係機械的藉由 熱導構件而與散熱座相鍵結。因此’當該半導體裝置之大 小變動時，該散熱座將下斜’而很難機械的鍵結。 -5- 本纸張尺度適用中國國家標準（CNS ) A4规格（21〇Χ297公I ) 經濟部智慧財產局員工消費合作社印製 463334 A7 •____B7_. 五、發明說明（3 ) 根據 JP— A — 63 — 29563 (1988)所揭 示之發明，該熱導構件具有梳齒形狀。因此，甚至當半導 體裝置之大小有些變動，該散熱座很難下斜。然而，該梳 齒形狀將使其結構複雜。進一步，根據該】P - A - 6 3 —29563 (1988)所揭示之發明，甚至當半導體 裝置之側平面係以樹脂成膜，介於每個樹脂之間形成一穴 體。因此，霧氣將立即進入穴體，或者將立即造成水份的 露氣集中，而立即產生樹脂材質與絕緣之損害。 根據該多重晶片模組，以去涵塡入在半導體屬 片與電路基底之間的間隙中，係屬已知*如J P_A_7 —86492 (1995)所揭示之發明。然而，該JP -A-7 — 86492 (1995)所揭示之發明並未揭 示具有任何熱照射板，也未揭示任何解決上述問題之提示 〇 本發明之一個目的在於提供一半導體模組，包含以下 結構：將多數片裸晶片或封裝半導體晶片接合於一電路基 底之上；以一熱照射板覆蓋於該多數半導體晶片上；並以 熱導的方式而將個別之半導體晶片與該熱導片相鍵結；其 中施加於個別半導體晶片中之壓力可被分散，且該晶片以 及熱照射板可在不需任何熱導構件之下而鍵結，以及接合 該結構之方法。 本發明之另一目的在於提供一半導體模組，包含以下 結構：連接多數個半導體晶片至一具有金屬碰撞體之電路 基底；並將熱照射板建構於該半導體晶片之後側平面上； 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐) ^ I ---!裳----i —訂·-----1 —線 (請先閲洚背面注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 _____B7 _ 五、發明說明（4 ) 其中介於半導體晶片與電路板間之間隙係以未塡滿樹脂而 塡入，該晶片與熱照射板可在不需熱導構件下而被鍵結， 而施加於個別半導體晶片之壓力可被分散，以及接合該結 構之方法。 發明槪述： 本發明之第一實施例係相關於一種包含以下結構之半 導體模組；結合多數片之裸晶片或封奘半導體晶片至一電 路基底上；以及建構一熱照射板至多數個半導體晶片上； 其中夾置於該電路基底與該熱照射板之間的多數個半導體 晶片之周圍係塡入樹脂，而該個別之半導體晶片係經由樹 脂而相互連接。 有兩種將裸晶片或封裝半導體結合至一電路基底之方 法：第一種方法係以如下方式而結合該半導體晶片：形成 該電路，置於朝下，以及電路形成平面係辰向面對於電路 即以：以及另一種方法係以如下方式而接合該半導體晶片 之電路形成平面係設置朝上，而非電路形成平面係反向面 對於該電路基底。 根據該方法之半導體模組，其中該半導體晶片之電路 形成平面係設置向下’而連接至該電路基底，即，面向下 之鍵結方法，位於半導體晶片之電路形成平面上之墊片， 係經由金屬碰撞體而連接至位於電路基底上之墊片。另一 方面，根據該方法之半導體模組，其中該半導體晶片之電 路形成平面係設置朝上’而連接至該電路基底，即，面部 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 n n n i n I · n n n I 1· I — (請先M讀背面之、注意事項再填寫本頁) A7 4 63 334 ___B7____ 五、發明說明（5 ) 朝上之鍵結方法，該半導體晶片之非電路形成平面係以黏 著試劑而黏著於該電路基底，而設置位於電路形成平面上 之墊片係藉由金屬網鍵結而連結至位於電路基底上之墊片 。此處，該墊片機構終止輸入以及輸出，有時稱爲電極， 電極端子或簡稱爲端子。 接著，本發明之第二實施例係一種半導體模組，包含 具有以下結構；經由金屬凸塊物，而電連接選自於由裸晶 片以及封裝半導體晶片之群組中之多數個半導體晶片於一 電路基底，使得該電路形成平面面部朝下，：以及建構一 散照射板於該半導體晶片之非電路形成平面：其中介於電 路基底與半導體晶片之間隙，介於半導體晶片與散照射板 之間的間隙，與半導體晶片本身係塡入樹脂，該半導體晶 片與散照射板係以樹脂黏著，而個別之半導體晶片係藉由 樹脂而相互連接。 本發明之第三實施例係以下結構之半導體模組；將經 封裝之多數片半導體晶片或多數片之裸晶片的非電路形成 平面，予以黏著於電路基底之上，將散照射板建構於半導 體晶片之電路形成平面上，以及將位於電路形成平面上之 墊片，藉由金屬網鍵結，而連接至電路基底上，其中介於 半導體晶片與散照射板之間的間隔，與介於個別多數個半 導體晶片與熱照射板之間的間隔，係塡以樹脂t該半導體 晶片與熱照射板係以樹脂黏著，而個別之樹脂晶片係經由 樹脂而相互連接。 於製造本發明之樹脂時，可藉由熱導監_著試劑而將半 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） !!*裝！ —訂！--線 <1fr'先閲tl·-背面考注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 6 3 334 A7 ΰ/ 五、發明說明（6 ) 導體晶片與熱照 其中半導體晶片 屬網鍵結而與電 板與電路基底之 避免該金屬網被 接著，本發 模組；將多數個 電路上，使得半 由金屬網鍵結而 照射板建構於多 中保護金屬網之 之間，該夾置於 晶片之周圍係塡 脂而相互連接。 射板相黏著。根據此類型之半導體模組， 之墊片路形成平面係面部朝下，而藉由金 路基底相連接，一墊片可設置於該熱照射 間，或介於熱照射板與電路基底之間，以 熱照射板所破壞。 明之另一實施例係含有以下結構之半導體 裸晶片或多數片封裝半導體晶片接合於一 導體晶片之電路形成平面係面部朝上，藉 將半導體晶片連接至電路基底上：並將熱 數片之半導體晶片之電路形成平面之：其 墊片係位於多數片，導體晶片與熱照射板 電路基底與熱照射板之間的多數個半導體 以樹脂，而該個別之半導體晶片係經由樹 諳 先 閲 讀， 背 面 i- 項 再 填 'I裝 頁 訂 經濟部智慧財產局員X消貲合作社印製 進一步本發明之另一實施例，係包含以下結構之半導 體模組；將多數片之裸晶片或多數片之封裝半導體晶片接 合至一電路，使得半導體晶片之電路形成平面係設置朝上 :藉由金屬網鍵結而將半導體晶片與電路基底相連接；將 熱照射板建構於多數片之半導體晶片之電路形成平面上； 其中作爲保護金屬網之墊片係位於電路基底與熱照射板之 間，夾置於電路基底與熱照射板之間之多數個半導體晶片 係塡以樹脂，而個別之半導體晶片係藉由樹脂而相互連接 〇 本發明之半導體模組係以如下步驟而接合多數片之半 良紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 463334 ______B7___ 五、發明說明（7 ) 導體晶片：將多數片之半導體晶片接合於電路基底上，建 構熱照射板，並將介於電路基底與熱照射板間之樹脂彈出 。如彈出該樹脂之方法，例如，可應用包含以下步驟之方 法：設置一樹脂區塊於一半導體晶片上，設置熱照射板於 其上，在電路基底與熱照射板之個別外側建構押下板，在 加熱與押下，而藉由熔化或軟化，以塡入樹脂於半導體晶 片之周圍。進一步，一方法包含以下步驟：設置電路基底 ，熱照射板，以及半導體晶片於一印模，並藉由轉移押下 成模而將樹脂彈入於該印模。一方法包含以下步驟：設置 樹脂區塊於介於接合於電路基底上之熱照射板與半導體晶 片之間，將電路基底充電至一壓熱器，藉由熔化或加熱而 加熱，使樹脂塡入於半導體晶片之周圍，以流動樹脂。 以下解釋本發明之其他實施例。 根據本發明之實施例，半導體晶片可選自裸晶片以及 封裝半導體晶片。該裸晶片包含電路形成平面，以及稱爲 墊片之輸入一輸出端子，端子，電極，電極端子等。輸入 -輸出端係有時係形成於電路形成平面上。 封裝半導體晶片例如係爲c S P。c S P之例子係揭 示在 JP — A — 9-321084 (1997) •在該參 考中，揭示一C S P，包含以下結構：經由壓力緩衝層而 於晶片之電路形成平面上形成一電路帶子，將電路帶子電 連接於晶片之墊片上，密合連接部份，在電路帶子上提供 金屬凸塊物。上述型態之C S P對於本發明係適當的。對 於封裝半導體晶片，具有S 0 J (小輪廓J 一鉛封裝）， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — — — — — In — — — — — -i — — — — — — ^ · — II — — II (請先W11背面t注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -1u - A7 463334 B7____ 五、發明說明（8 ) T SOP (雙子小輪廓封裝），TCP (帶子載子封裝） 以及其他。該等係除了 C S P之外，亦可使用與本發明之 形式。 根據本發明，裸晶片以及封裝半導體晶片係稱爲半導 體晶片’ 1¾如沒有任何指定，進一步根據本發明，接合機( 構窄化技術，係將半導體晶片提供於電路基底上，並將該 等電子連接’以及接合機構寬化技術，係固定一熱照射板 或技術，以彈出一樹脂（其係接續於上述窄化意義）。金 屬凸塊物在本發明係與習知技藝之凸塊電極相同= 在本發明之半導體模組中，半導體晶片係藉由樹脂而 相互連接。因此，假如壓力被加入至該等晶片中之一個時 ，壓力可經由樹脂而向任一方向上分散。於是，在經耐與 熱照射板中產生任何裂痕之機率很小。因爲半導體晶片係 以樹脂而黏著於熱照射板中，使建構熱照射板時，熱照射 板（即，散熱座）可能使熱照射板下斜之機率係爲小的。 進一步，根據本發明，該半導體模組包含以下結構，其中 金屬凸塊物係建構於晶片與電路基底之間，介於半導體晶 片與電路基底之間的間隔係塡以樹脂。因此增加自晶片至 電路基底之間的熱導性，而實現金鼷凸塊物很少被氧」匕之 效果。該樹脂可保護晶片等並避免模組被折彎。 半導體裝置包含以下結構，其中一半導體晶片係在基 底與熱照射板之間被固持，而晶片之周圔係由樹脂所成模
，如 JP-A-7-11278 (1995)與 JP — A —9-17827 (1997)所揭示，但是多重晶片模 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐） I -----— I— — ! ! I 訂· ---1 — (請先閲1I-背面+/注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 463334 五、發明說明（9) 組之組裝在此並未描述。 被塡入於半導體晶片之周圍之樹脂（其係握持於基底 與熱照射板之間）最好係爲流體性，因爲該樹脂將被塡入 於一窄的空間。額外，樹脂最好爲超熱導性，因爲樹脂將 對位於半導體晶片之熱轉移至電路基底以及熱照射板中。 特別是，樹脂導性最好係. 5 — 3 / m · t之範圍內。當樹脂之熱導性小於Ο . 5W/m · t時， 熱照射效果很差。而當樹脂之熱導性大於35W/m· °C，假如樹脂係爲一種藉由混合熱導塡入物而加入熱導性 之類型時，藉由混合熱導塡入劑將增加熱導性，塡入劑之 量變得超過，樹脂之流動性將減少，而立及產生在塡入時 之無效與失敗。 熱設定樹脂係較理想樹脂的一種。當使用熱設定樹脂 時，該樹脂可能被無效的塡入，而不易發生樹脂之剝除， 因爲樹脂之黏稠性在成模加熱時會顯著的減少。根據該熱 塑性樹脂，在塡入時之低黏稠性將不會與冷卻後之樹脂成 分之熱阻性相容。因此，當使用熱塑性樹脂時，最好將熱 設定樹脂成分與熱塑性樹脂予以相容。因爲在熱塑性樹脂 中含有熱設定樹脂，因此在成模後藉由熱硬化而將三維網 路結構導入至熱塑性樹脂中，而該熱塑性樹脂變成一具有 所謂互相貫通聚合體網路結構之樹脂。該具有所謂互相貫 通聚合體網路結構之樹脂具有除了熱塑性樹脂所具有之短 時聞成模優點之外，另具有改進熱阻性之優點。 .對於熱設定樹脂，可使用酐酸硬化形式、实肢_硬化形 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — — — — — — — — — — — -In — — — — I —— — — —— I (請先wit背面♦/注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 ii b 3 3 3 4 ___B7___ 五、發明說明（10 ) 弍環氧基樹_脂。亦可使用聚合功能之丙烯醯胺樹脂，異丁 烯酸，氰醯酯樹脂，加入形式之馬來醯亞胺樹脂，或雙對 馬來醯亞胺樹脂。 • 對於熱塑性樹脂，可使用聚醯胺樹脂或聚醯胺亞胺樹 脂。 包含在熱塑性樹脂中之熱設定樹脂最好是具有具有範 圍在1 0 p pm/t) — 6 0 P pm/°C，玻璃暫態溫度至 少爲8 0 °C，室溫下彈性模組之範圍在5 0 0 M p a — 2 5 G p a之線性擴展係數之熱硬化個體之特徵的樹脂。 假如熱設定樹脂具有之線性擴展係數小於1 0 P pm /°C ，玻璃暫態溫度低於8 0 °C，或彈性模組在室溫下小於 5 0 OMp a ，則具有熱照射板之電路基底之黏著部份， 將被樹脂之收縮力而剝除。假如熱設定樹脂具有之線性擴 展係數，係小於6 0 p p m / °C，而室溫下之彈性模組係 小於2 5 G p a ，則藉由半導體之熱擴展與樹脂之間之差 異所產生，或由電路基底與樹脂之間的差異所產生之壓力 將變得很重要，而在晶片、金屬凸塊以及電路基底之間的 個別邊界，而產生裂痕或剝除。 熱塑性亞聚胺樹脂，含有熱孽定環氧基樹脂，馬來醯 亞胺或雙對馬來醯亞胺樹脂等係適合使用在本發明中，因 爲該等之黏著性與收濕性係可良好的平衡。 在改進黏著以及減少壓力方面，像是矽橡膠，丙烯橡 膠，窬丁二烯樹脂等之柔韌性試劑可混合於樹脂中。爲了 調整線性擴展係數，以及增加熱導性’無機塡充器被混合 請 先 閲 讀 背 £f 之-注 事 項 再 填 ， I裝 頁 訂 線 經濟部智慧財產局員工消費合作社印製 私紙張尺度適用t國國家標準（CNS)A4規格（210 X 297公釐） -- A7 B7 463" 463334 五、發明說明（11 ) 至樹脂中。對於該無機塡充器，最好係具有最大直徑等於 或小於5 0微米’，而平均直徑在0 . 5 — 1 0微米範圍內 之球形塡充器。假如無機塡充器之最大直徑超過5 0微米 ，將減少樹脂塡入窄間隙之特性，而立即產生空隙。假如 無機塡充器之平均直徑係小於0.5微米，將快速的增加 樹脂成分之黏稠性，而立即產生樹脂之非塡入性。且，極 端細之塡入物立即被凝結，而使分散性變的不理想。假如 平均直徑超過1 0微米時，樹脂之非塡入性將立即發生。 •爲了達成減少樹脂之熱擴散性，熔化矽土，合成系統I滑 石或硼酸鈣等最好係含在於樹脂中，以作爲無機塡入物。 在該等材質中，熔化矽土或合成矽土由於純度、均勻粒子 形狀、低熱擴散性等而特別理想。爲了增加樹脂之熱導性 ，結晶矽土，氮化鋁，氮化矽，氮化硼，鋁等最好被使用 爲塡充器。上述之理想無機塡入物最好係藉由切除塡入物 之角落而以球形或接近球形之形狀而使用，當考慮到樹脂 之黏稠性，以及晶片之減少之損害。 當於電路基底與熱照射板之間的間隙只塡入熱設定樹 脂時，最好使用具有線性擴展係數等於或小於6 0 p pm / °C >特別是等於或小於4 0 p p m / °C (而作爲樹脂之 特性）之熱設定樹脂。 對於熱照射板之材質，可使用像是銅、鋁、不鏽鋼、 鐵、？ ？ ？等之金屬•以及像是氮化鋁、氮化矽、氮化硼 、鋁等之陶器。且，可使用含有在熱導性優異之像是氮化 鋁，氮化矽，氮化硼，鋁等之塡入物或具有金屬核心等之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------裝.！ <請先閱ΪΙ-背面之注$項再填寫本頁) 訂.- -線· 經濟部智慧財產局員Η消費合作杜印製 -14 - 經濟部智慧財產局員工消費合作社印製 4 6 3 3 3 4 A7 B7 五、發明說明（12) 樹脂板。可使用鍍上鎳或類似者之一銅質面板。熱照射板 之前表面係與熱照射板之後表面，在材質與狀態下，係相 互不同。例如，可採用將種金屬黏著，以及僅對其中之 一平面予以保存處理，一黏著試劑覆蓋處理，一墨可濕性 增進處理以及類似者。一般而言，熱照射板之前表面需要 具有一大表面能量，以增進其標記特性（墨可濕性）I以 即已具有高保存功能。另一方面，與樹脂黏著之後平面需 要具有與樹脂之高黏著性。將兩種金屬黏著之例子，係在 前表面爲具有高保存功能之鎳群組材質，而在後表面爲具 有與樹脂有超級黏著性之銅群組材質。因爲此些金屬之該 在前表面爲具有高保存功能之鎳群組材質，而在後表面爲 具有與樹脂有超級黏著性之銅群組材質。因爲此些金屬之 該特性僅需要在表面上具有，可藉由薄鍍、覆蓋等類似方 式而實現。 爲了減少半導體模組之任何彎曲，熱照射板最好具有 一接近於電路基底之線性擴展係數之線性擴展係數。該電 路基底之線性擴展係數與熱照射板之該係數之差異最好等 ;於或小於1 0 P pm/°C，而最好等於或小於5 P pm/ °C。假如該電路基底之線性擴展係數與熱照射板之該係數 之差異超過1 0 P P m /t時，則將在模組中立即產生一 彎曲，而將立即在溫度循環中作爲估計可靠性之實驗中， 於樹脂中產生一裂痕。假如，該電路基底之線性擴展係數 與熱照射板之該係數之差異係不小於5 p p m / °C，則在 溫度循環狀態下，而範圍爲一5 5 t至1 5 0°C之範圍內 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公« ) ------裝.1!!1 訂-----I I (諳先Mit·背面炙注意事項再填寫本頁) A7 B7 463334 五、發明說明（13 ) ，1 0 0 0個週期對於該試驗而言，係不能滿足的。 該熱照射板之厚度最好係在10微米至2微米之間。 假如該厚度小於1 0微米，對於自由的處理將會太薄。假 如厚度超過2毫米，將很難切割，而粗糙孔緣將立即產生 。且，半導體模組本身之厚度將變厚，而不適合於薄模組 之使用。該熱照射板可以是平坦板形狀|以及係藉由將一 板之端部予以彎曲而行稱之蓋子形狀。 將熱照射板與半導體晶片鍵結只要係藉由樹脂而執行 ，介於晶片與熱照射板之間的間隙最好係越窄越好，因爲 晶片之熱照射板將藉由是指而轉移至熱照射板。然而，假 如該間隙太窄，將立即產生數個缺口，而立即產生樹脂之 剝除。於是介於晶片與熱照射板之間的間隙，最好在1 0 —200微米之範圍內。 對於電路基底之材質，可根據其使用性，而使用由玻 ，璃纖維或有機纖維所製之編織布料，包括不織布之有機群 |組印刷基底，或陶器基底與其他。該有機印刷基底係適合 於低成本之半導體模組。彈性聚醯胺電路帶子係適合於一 半導體模組，該模組對於形成極細之樹脂。該陶器基底係 '適合於半導體模組，該模組需要熱阻性以極高可靠性，以 對於機具、工業電子裝置等。 圖式之簡要敘述： 圖1 (a)與（b)係該半導體模組之剖面圖，其中 半導體晶片係使用金屬突起物而與電路基底之一平面相接 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公茇） 11111!1! - ^^ _ ί II I I 訂.11111! ^^ (靖先閱济背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 463334
A7 B7 五、發明説明（u) 合，（C )係該熱照射板之相同移除時之平面圖，而（d )係圖1 ( a )之平面圖。 圖2 ( a )係該半導體模組之剖面圖，其中該半導體 晶片係使用金屬網鍵結而與電路基底之平面接合，而（b )係該鍵結之平面圖。 圖3 ( a )係該半導體模組之剖面圖，其中半導體晶 片係使用金屬突起物而與電路基底之平面相接合，而（b )係該接合之平面圖。 圖4 ( a )係該半導體模組之剖面圖，其中半導體晶 片係使用金屬突起物而與電路基底之兩個平面相接合，而 (b)係該接合之平面圖。 圖5 ( a )至圖5 ( ί )係一組圖式，標示接合作爲包含圖 1(b)所標示之結構之半導體模組之方法的步驟。 圖6 ( a )至圖6 ( f )係一組圖式，標示接合作爲 包含圖2所標示之結構之半導體模組之方法的步驟。 圖7(a)至圖7(h)係一組圖式，標示接合作爲 包含圖3所標示之結構之半導體模組之方法的步驟。 圖8 ( a )至圖8 ( e )係一組圖式，標示接合作爲包含圖 4所標示之結構之半導體模組之方法的步驟的例子。 圖9 ( a )至圖9 ( f )係一組圖式，標示接合作爲 包含圖4所標不之結構之半導體模組之方法的另一步驟。 圖1 0 ( a )至圖1 〇 ( g )係一組圖式，標示接合 作爲半導體模組之方法的步驟的另一例子，其中該半導體 晶片係以金屬網鍵結而接合至電路基底之平面。 ---_---7----t.----T--訂------線 (請先閲讀背面之注意事項再填寫本I) 經濟部智慧"是局肖工消袁合作社印製 本紙張尺度適用中國國家標隼（CNS > A4規格（2)0X297公釐） -17- 463334 A7 B7
五、發明説明（15) 圖1 1 ( a )至圖1 1 ( e )係一組圖式，標示接合 作爲半導體模組之方法的步驟的另一例子，其中該半導體 晶片係以金屬網鍵結而接合至電路基底之兩個平面= 經濟部智慧財產局員工消f合作社印製
主要元件對照表： 1 半 導 體 模 組 3 電 路 基 底 2 金 屬 凸 塊 4 熱 昭 J 1 \\ 射 板 5 樹 脂 成 分 2 0 墊 片 9 押 下 板 6 .金 屬 網 2 1 墊 片 1 8 加 強 板 1 0 隔 離 物 7 黏 著 試 劑 1 1 塑 膜 1 2 柱 塞 1 1—7 ( * w\ 用 部 份 1 3 加 熱 壓 熱 器 1 9 接 腳 1 5 塑 膜 流 道 1 6 空 氣 出 P (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中.國國家標隼（CNS ) A4規格（210 X 297公釐） -18- A7 463334 ______B7 _ 五、發明說明（16) 較佳實施例之詳細描述： 以下，參考圖式而對本發明之半導體模組與其接合方 法而加以說明。然而，本發明並不限於該實施例。 sac. - 實施例1 圖1 (a)與（b)係標示半導體模組之剖面圖；其 中六個半導體晶片1係以金屬凸塊2而接合至電路基底3 之平面上，半導體晶片之上表面係由一熱照射板4所覆蓋 ，而一樹脂成分5係塡入於介於以及熱照射板之間的間隙 中；而（c )係標示當熱照射板被移除時之狀態的平面圖 閲 讀 背 面 之-注 意 事 項 再 I裝 頁 訂 經濟部智慧財產局員工消費合作社印袈 根據圖1 曲而形成一蓋 固定。在標記 面圖係展示在 標示之模組， 述兩個狀況， 該半導體晶片 體。該金屬凸 ，雖然其標示 係電連接至電 (b )，而覆 一個單位，而 (a )之模組，熱照射板4之兩端部係經彎 子形狀，而該蓋子之端部平面係與電路基底 9 0對於熱照射板之表面執行時之相同的平 圖1 (d)。另一方面，根據圖1 (b)所 該熱照射板具有一平坦平面形狀。在比較上 圖1 ( a )所標示者在熱照射特性係較佳。 1可以是裸晶片或像是C S P之之封裝半導 塊2之一端，係電連接至該裸晶片之一墊片 在圖1中被刪除。金屬凸塊2之另一端部， 路基底3之墊片2 0。標示在圖1 ( a )與 蓋有一熱照射板之多數個半導體晶片係視爲 多數個單位接合至電路基底。 線 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） T9* 463334 A7 B7 五、發明說明（17) 圖5係解釋包含標示在圖1(b)之結構的半導體模 組之接合方法。 首先，具有金屬凸塊2之半導體晶片1與電路基底3 係以圖5 (a)之標示而製備。電路基底3之墊片20係 覆蓋焊接熔接劑，且在之前塗上銲料。 昏 之後，半導體晶片1係形成於該電路基底上，其方式 係將其上具有金屬凸塊2之半導體晶片之平面係面部朝下 ，而電路基底之該墊片係連接至金屬凸塊（如圖5 ( b ) 所示）。圖5 (b)將墊片20之標示刪除。薄片形之樹 脂成分5係暫時黏著於熱照射板4之上（如圖5 ( c )所 示）。接著，熱照射板4以及電路基底3係從外側而在介 於兩個押下板之間而固持，如圖5 ( d )。一隔離物1 〇 係位在電路基底測知押下板，以避免該樹脂成分自押下板 之外側流出。在以上狀態下，一擠壓模組係經執行而形成 如圖5 ( e )所標示之狀態。該擠壓構件係在如圖5 ( e )所標示之狀態下，而離開一下子，之後，壓力經解除以 將該模組拿開，而可得到包含如圖5 ( f )所標示之結構 的多重晶片模組。 對於半導體’係使用裸晶片。銅墊片可使用在電路基 底，而以鉛與錫所製之低共熔焊接劑係形成在銅墊片上》 該銅墊片係藉由紅外線逆流而在2 4 0°C下，而接合至黃 金凸塊2 _該金屬凸塊2之直徑係爲〇 . 3 8毫米，而介 於金屬凸塊之間隔係爲〇8微米，而介於晶片與電路基 底之間的避開高度係大約爲1 〇 〇微米。樹脂5之成分係 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 請 先 閱 讀-背 A 之， 注 意 事 項 再 填 , I裝 頁 訂 經濟部智慧財產局員工消費合作社印製
Tu- 463334 A7 b7 經濟部智慧財產局員工消費合作社印^ 五、發明說明（18) 爲重量2 0%之環氧樹脂，以及重量8 0%之圓形熔化矽 土（最大直徑爲4 0微米，平均直徑爲7微米），藉由捏 和滾輪在6 0 — 1 2 0°C之溫度範圍下，而捏合，其中該 環氧樹脂係由聯苯基形式之環氧樹脂（重量爲1 0 0個部 份），酚酚醛淸漆樹脂硫化劑（重量爲5 4個部份），三 JIC- 酚磷化氫硬化加速物（重量爲4個部份），環氧硅烷連接 試劑（重量爲3個部份），以及碳彩色試劑（重量爲1個 部份）。在硬化後，藉由加熱之樹脂成分之線性擴展係數 係爲1 6 p p m / °C，而室溫下之彈性模組係爲1 5 G p a。硬化後之玻璃暫態溫度係爲1 2 ◦ °C。對於熱照 射板4，係使用鍍上鎳之5 0 0微米厚度之銅板。擠壓模 組係藉由以下步驟而執行：預先在1 〇 〇°C下加熱1 0分 鐘，將溫度上昇至1 5CTC，而增加壓力至2〇Kg/ c m 2。在擠壓模組後，該模組係在1 5 0 t下維持1至ί 小時，以作爲後加熱。 結果，使用ANS I標準FR4印刷基底（線性擴展 係數爲1 4 p pm /°C)之膜主之扭曲度（其藉由使用電 路基底而產生）係小至2 0微米。即，因爲具有線性擴展 係數爲1 7 p p m / °C之銅係使用作爲熱照射板，原因在 於爲了更皆印樹脂之線性擴展係數。 根據本發明之實施例，樹脂成分5係塡入於半導體晶 片與電路基底之間的間隔中，而半導體晶片之熱照射板可 有效的傳輸至電路基底側。該金屬凸塊很難被氧化，因爲 金屬凸塊2之周圍係塡以樹脂。因爲該等晶片係藉由樹脂 請 先 讀 背 面 之 ii 項 5 I裝 頁 訂 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公》) ΤΓ=· A7 463334 __B7_ 五、發明說明（19 ) 而相互連接，是至壓力係加入至一樹脂，而該壓力仍可分 散。因爲晶片係藉由樹脂而黏著至熱照射板，該熱照射板 可立即的連接至晶片中，甚至當半導體晶片之大小變動。 因爲均勻樹脂係以單一步驟而塡入至介於電路基底與熱照 射板之間的間隙，因此不會有邊界形成在樹脂中，也不會 - 有邊界剝除之現象。根據本發明之實施例，可實現藉由單 一步驟而將所有半導體晶片黏著至熱照射板。 實施例2 : 圖2 ( a )係標示半導體模組之剖面圖：其中六個半 導體晶片1係以金屬網鍵結2而接合至電路基底3之平面 上；而（b )係標示當熱照射板被移除時之狀況的平面圖 。具有金屬網6之六個半導體晶片1係藉由樹脂而密合。 請參考圖6而解釋半導體模組之接合方法。 首先，半導體晶片1係藉由使用一絕緣接合試劑而接 合至電路基底3上，以形成如圖6 (a)所標示之狀況。 對於該黏著試劑，最好使用具有室溫下等於或小於1 G p a之低彈性模組的環氧基群組黏著試劑。 之後，位於半導體晶片1之電路形成平面上之該等墊 片2 1係使用像是金屬網之金屬網6，而連接至位於電路 基底3上之墊片20，以形成如圖6 (b)所示之狀況。 該薄片狀樹脂成分5係暫時黏著在熱照射板4之上（如圖 6(c)所示）。接著，熱照射板4係置於樹脂成分5上 ，而熱照射板以及電路基底係自外側而固持於介於兩個押 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------裝--------訂---------線 <請先閱t背面t注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局貝工消費合作社印製 4 ο 3 3 3 4 Α7 _Β7_ 五、發明說明（20 > 下板9之間，而押下成膜藉由押下該押下板9而形成，如 圖6 ( d )所示。一加強接腳1 8最好經提供至熱照射板 4，或一隔離物1 0最好係位於介於上押下板與下押下板 之間，以避免該金屬網6在押下成膜操作時之破裂。根據 圖2(b)，係標示一狀況，其中12個圓柱形狀加強接 -je. 腳1 8係提供至熱照射板4，而且具有一隔離物1 0 .圖 6 ( e )所示之狀況係藉由執行押下成膜而執行。之後， 移除該押下板，而得到含有圖6 ( f )標示結構之多重晶 片模組。 鍍有鎳之銅質薄板係使用作爲熱照射板4;使用與實 施例1相同材質之視訊成分5 ; — ANS I標準FR4印 刷基底（線性擴展係數爲1 4 p p m / °C ) ’係使用作爲 電路基底；而裸晶片係使用作爲半導體晶片。所獲得之半 導體模組係非真空的，而其總扭曲係小至5 0微米。 根據本發明之實施例，該半導體晶片可不需使用熱導 構件而與熱照射板相黏著。加入至半導體晶片之壓力可分 散，因爲藉由樹脂成分5可使晶片相互連接。 實施例3 : 圖3係標示半導體模組之前視圖；其中多數個半導體 晶片1係以金屬凸塊2而接合在電路基底3之平面上；該 半導體晶片1係使用一黏著試劑而黏著於一熱照射板4上 ，而樹脂成分5係塡入於多數個半導體晶片之周圍’而圖 3 ( b )係標示該平面圖。包含上市結構之半導體模組接 — I!· — — — — — — ·· ·!! I I 訂 (請先閱11·背面十注項再填寫本頁> 本紙張尺度適用中國國家標準（CNS)A4規格(210x297公釐） -Ζό- 4 6 3 334 A7 B7 五、發明說明（21) 合方法，係參考圖7而解釋。 首先，具有金屬凸塊2之半導體晶片1，以及電路基 底3係如圖7 (a)所標示而製備。之後，金屬凸塊2連 接至電路基底3之該等凸塊20 (如圖7 (b)所示）。 凸塊20之標示在圖7 (b)之接續中係被刪除。接著， 具有較佳熱導性之黏著試劑7被應用至半導體晶片1之上 表面，以形成如圖7 ( c )所示之狀況。對於黏著試劑7 ，最好是一薄片形狀試劑。環氧樹脂，矽樹脂，丙烯酸， 異類丙烯酸等係適合作爲黏著試劑之材質。之後，熱照射 板4被黏著於半導體晶片之上，如圖7所示。之後，熱照 射板與半導體晶片係插入於塑膜中，而樹脂成分5係藉由 低壓轉移壓擠部之柱塞1 2而塡入於塑膜。在完成藉由轉 移壓擠部之成膜後，該模組自塑膜中拿開1而經執行一後 加熱操作，以形成如圖7 ( g )所示之狀態。接著，電路 基底之無用部份17經切割而得到如圖7(h)之半導體 模組。 具有熱導性爲1 . 5W/m°C之環氧樹脂黏著試劑係 使用作爲黏著試劑。裸晶片係使用作爲該晶片’而該晶片 係藉由加熱在1 5 0 °C —小時，而黏著至熱照射板。低壓 轉移壓擠部，係藉由在7 0 k g/cm2下’而維持在 1 7 0°C 1 2 0秒而操作。樹脂5之成分係爲重量2 ◦% 之環氧樹脂；重量4 0%之圓形熔化矽土（最大直徑爲 45微米，平均直徑爲7微米）：重量40%之氧化鋁C 最大直徑爲50微米，平均直徑爲7微米）：藉由捏和滾 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） C锖先閲讀背面之注意事項再填寫本頁) 裝--------訂---------線- 經濟部智慧財產局員工消費合作杜印製 463334 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（22) 輪在60 — 1 20 t之溫度範圍下，而捏合，其中該環氧 樹脂係由聯苯基形式之環氧樹脂（重量爲1 0 0個部份） ，咪唑脉硬化加速物（重量爲2個部份），環氧硅烷連接
試劑（重量爲3部份），碳彩色試劑（重量爲1部份）以 及由聚乙烯群組以及褐煤酸酯群組所製之脫膜試劑（重量 爲2個部份）。硬化後之樹脂成分之該玻璃暫態溫度爲 1 2 0 °C，該線性擴展係數係爲1 5 p p m / °C，而室溫 下之彈性模組係爲17 . 5Gpa ，而熱導性爲1 . 2W / m °C。在轉移擠壓後之模組後加熱係藉由在1 7 5 °C下 加熱兩小時而執行。 如此得到之半導體模組係沒有空隙的，而使用類似於 F R 5印刷基底之印刷基底的模組之整個扭曲係小至5 5 微米。 本實施例與之前之實施例在於介於半導體晶片以及熱 照射板4之間建構該黏著試劑7。藉由使用具有較樹脂成 分5爲高之熱導性的黏著試劑，可使熱照射特性較之前之 實施例爲高。根據本發明之實施例|加入至晶片之壓力可 經由樹脂而轉移至另一晶片，而可分散壓力。 實施例4 : 圖4 ( a )係標示半導體模組之剖面圖；其中半導體 晶片1係使用金屬凸塊2而接合至電路基底3之兩個平面 :而（b )係標示當熱照射板平面被移除時之狀態之平面 圖。在圖式中之該標記8係標示銅線。參考圖8而解釋包 本紙張尺度適用中囷國家標準（CNS)A4規格(210 X 297公爱1 I I I I------I ! - I I----I ^-------- I I - * * (請先《讀背面之注意事項再填寫本頁) 463334 A7 B7 五、發明說明（23) 含圖4 (a) (b)之結構的接合半導體模組之方法。 首先’多數個半導體晶片1係接合於電路基底3之平 面上（如圖8 ( a )所示）=多個墊片係位於電路基底上 ，圖式中將墊片之標示刪除。八個半導體晶片係確實的位 於半導體晶片之單一個平面上。然而，只有其中三個在圖 4中標示以簡化。之後，電路基底3係轉爲朝下，而多數 個半導體晶片細節合於便機「之背部側面，如圖8 ( b ) 所示。此時，具有相互不同熔點之金屬可使用作爲金屬凸 塊之金屬。對此例中，一般而言，根據具有在前表面有較 高熔點之材質，而在後表面具有較低熔點之材質中，該半 導體晶片可黏著於電路基底之後表面上，而不需使用固定 篩選器而將半導體晶片維持黏著於電路基底之前表面。接 著，包含將樹脂成分5之薄膜置於一平面上之熱照射板4 係設置於半導體晶片1上，使得樹脂5之薄膜係位於半導 體晶片1側之平面上，如圖8 (c)所示。之後，藉由擠 壓板1 0而自熱照射板之外側執行擠壓。位在熱照射板上 之樹脂成分5之薄膜可藉由任何將熱擠壓薄片之方法，而 形成，該方法包含以下步驟：在溶液中將樹脂成分溶解， 以位在熱照射板上之試液而篩印刷，藉由加熱以及蒸發而 移除溶液等。根據圖8(c) ’隔離物10係位於電路基 底之兩側，以維持介於半導體晶片1與熱照射板4之間的 間隔在一定義値。藉由擠壓成膜，可得到圖8 (d)所標 示之狀況。之後，擠壓成膜板被移除’而半導體模組被拿 開，如圖8 ( e )所示。使用C S P作爲半導體晶片之多 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) '裝！ I 訂·! — I! - - 經濟部智慧財產局員工湞費合作社印製 4 63 334 A7 ____B7_____ 五、發明說明（24) <請先Mi背面iL.注—項再填寫本買) 重晶片以及藉由圖8所示之方法而結合之多重晶片係無空 隙’而適合使用作爲個人電腦或伺服器中之記億體模組。 根據本發明之實施例之接合方法，可同步的執行接合 於兩側。 實施例5 : 圖9係標示半導體模組之另一接合方法之一組圖式， 其中多數個半導體晶片係結合在電路基底之兩側》 圖9 ( a ) ，（ b )之步驟，係與實施例4之步驟相 經濟部智慧財產局員工消f合作社印製 同。電路基底上之墊片的標號被刪除。之後，樹脂成分5 之薄膜係被插入於熱照射板與半導體晶片之間，而熱照射 板藉由壓擠而被黏著於該等晶片，以得到圖9 ( c )標示 之狀況。之後，具有熱照射板之半導體晶片被插入至加熱 壓熱器1 3。圖9 ( e )標示之狀況可藉由加熱與薄片化 而得到。該薄片化可藉由以下步驟而執行：抽出在壓熱器 中之空氣至真空，加熱至1 0 Ot，進一步逐漸加熱至 1 50 °C，藉由使用氮氣而加壓，並保持在150 °C約 60分鐘。接著，執行以下步驟：冷卻、釋放壓力，將半 導體模組拿出，而得到圖9 ( f )所示之半導體模組。 由於整個個體可藉由使用壓熱器而均勻施壓，該等晶 片可立即黏著於熱照射板，甚至當結合至電路基底上之半 導體晶片之高度變化時仍可，而不會使晶片破裂= 實施例6 : · -- 本紙張尺度適用+國國家標準（CNS)A4規格（210 X 297公釐） 3 334 A7 ____B7____ 五、發明說明（25) 圖1 〇係一組標示接合半導體模組之方法的圖式，其 中半導體晶片係以金屬網間接而接合在電路基底3上之平 面。 步驟10 (a) ，（b)係與實施例2相同。在電路 基底與半導體晶片上之該等墊片之標示係刪除。之後，圓 柱形接腳被設置於介於蓋子型熱照射板4與半導體晶片1 之間，而該等接腳係暫時藉由擠壓而黏著於熱照射板與該 等晶片之上。熱照射板之端部係年合於電路基底3中。之 後，得到圖10 (c)標示之狀況。接腳19之材質可以 是金屬以及樹脂。然而，因爲接腳具有將產生於半導體晶 片上之熱轉移至熱照射板上，該材質最好使用具有優異熱 導性之材質。接腳1 9可暫時藉由篩印刷或分配器而黏著 於熱照射板上。之後具有熱照射板之半導體晶片被插入於 塑膜11上，如圖10 (d)-1所示，而樹脂成分5使 用低壓轉移擠壓而彈出至該塑膜1 1。假如塑膜以圖10 (d)-2之方式建構，可同時形成四組半導體模組。根 據圖10 (d) - 2所標示之建構，樹脂成分5係藉由轉 移擠壓而經過塑膜流道而塡入於模組中之間隔。當成膜時 產生之氣體與超過之樹脂係經由空氣排出口16而被釋放 。圖10 (d) - 1標示在圖10 (d) -2所標示之四 個穴部位。標示在圖1 0 ( e )之狀況可藉由熱擠壓而得 到，而標示在圖10 (f)中之狀況可藉由自圖10 (e )所標示狀況中拿出該模組而得到，而接續的執行一後硬 化。 本紙張尺度適用t國國家標準（CNS)A4規格mo X 297公釐） (請先閱讀背面之注$項再填寫本頁)
-1 ·1111111 *1111111 I 經濟部智慧財產局員工消費合作社印製 463334 A7 B7 五、發明說明（26) 最後，電路基底之超過部份1 7被切開，而得到包含 圖1 0 ( g )所標示結構之半導體模組。 (請先Μ讀背面之注意事項再填寫本頁) 根據本發明之實施例，可實現將樹脂同步射入至多數 個多重晶片模組之優點。 .SX- 實施例7 : 圖1 1係一組標示接合半導體模組之另一種方法的圖 式，其中多數個半導體晶片1係以金屬凸塊而接合在電路 基底3上之兩側上。 圖1 1 ( a )所標示之狀況係藉由如實施例所示相同 之方法而將半導體晶片接合至電路基底之兩側而得到。之 後，熱導性黏著試劑並應用於半導體晶片之上表面之上， 而該等半導體晶片係藉由將熱照射板4設置於半導體晶片 1之上，而黏著於熱照射板中，如圖11 (b)所示。接 著，具有熱照射板之晶片係插入於塑膜1 1中，而樹脂成 分5係藉由使用一低壓轉移壓擠而塡入於塑膜中。 經濟部智慧財產局員工消費合作社印製 因爲數個通過孔3 0係位於電路基底中，經成膜之樹 脂成分經由該等通過孔而塡入於所有在塑膜中之隔離物。 該通過孔最好係位於避免電路基底之電路部份中。雖然不 具有該等通過孔，但是作爲流通樹脂成分之流動路徑可在 電路基底之兩平面上成形。藉由轉移壓擠而將樹脂塡入於 塑膜（如圖1 1 ( d )所示）之後，該模組被拿出’而以 後硬化而處理，而得到包含圖1 1 ( e )所示之結構之模 組。 本紙張尺度適用中國國家標準（CNS〉A4規格(210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 463 334 A7 _____B7____’ 五、發明說明（27 ) 樹脂5之成分係爲重量2 0%之環氧樹脂，以及重量 8 0%之圓形熔化矽土（最大直徑爲4 5微米，平均直徑 爲7微米），藉由捏和滾輪在6 0— 1 2 0°C之溫度範圍 下，而捏合，其中該環氧樹脂係由原甲酚酚醛淸漆環氧樹 脂（重量爲9 0個部份），溴酸鹽環氧樹脂（重量爲10 _iT* 部份），烷基苯基酚醛淸漆樹脂硬化試劑（重量爲8 5個 部份），咪唑朊硬化加速物（重量爲2個部份），環氧硅 烷連接試劑（重量爲3個部份），三氧化締（重量爲6個 部份），碳彩色試劑（重量爲1個部份），以及褐煤酯群 組脫膜試劑（重量爲1 · 5個部份）。在硬化後，樹脂成 分之玻璃暫態溫度係爲1 5 ，線性擴展係數爲1 3 p p m / °C，而室溫下之彈性模組係爲1 6 . 4 G p a。 環氧樹脂係使用作爲黏著試劑7。如此得到之半導體模組 係無空隙。使用具有與F R 5印刷基底相似之印刷基底（ 線性擴展係數爲1 3 p p m / °C )的裸晶片模組的總扭曲 係小至2 0微米。 如本實施例所示，該半導體模組可具有將通過孔置於 電路基底之轉移擠壓而製造（其中半導體晶片係接合於兩 平面上），而有半導體晶片結合其上。 實施例8 : 根據圖1 1所示之接合方法，之後所解釋之半導體模 組可被製造。 一由氮化鋁所製之陶瓷基底（熱擴展係數爲3 . 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -30- — — — — — ·1111111 ^ > — — — — — — — — (請先《1»'背面t注意事項再填寫本頁) 463334 A7 B7 五、發明說明（μ) p p m / °C )係使用作 1 . 5 W / m °C )之環 劑7。鋁板（熱擴展係 熱照射板4 »半導體晶 兩小時而H環氧機樹脂 射板上》該轉移擠壓係 ，而將樹脂成分5在1 所得到之半導體模 係小至1 5微米，儘管 之熱係數係具有大差異 稱建構之方式，而在介 固持。 該轉移擠壓成膜在 壓力成膜，且甚至當具 施例中係經結合，但可 爲電路基底。在熱導性較佳（ 氧樹脂黏著試劑係使用作爲黏著試 數爲2 3 p pm /°C)係使用作爲 片（CSP)係藉由在150°C下 黏著試劑予以硬化，而黏著至熱照 藉由在70kg/cm2下120秒 7 5 °C下加熱而執行。 組爲無空隙的，而模組之總體扭曲 電路基底之熱擴展係數與熱照射板 。即，因爲半導體晶片係以垂直對 於上熱照射板與下熱照射板之間被 比較其他成膜方法下，可執行較低 有相互不同熱係數之材質等在本實 得到具有小剩餘拉緊之半導體模組 請 先 閲 讀― 背 面 之· 注 項 再 A 1I裝 頁 訂 經濟部智慧財產局員工消費合作社印製 實施例9 : 半導體模組（其中半導體晶片c c S P )係接合於該 電路基底之兩側）係藉由圖9所示之方法而製造。熱塑性 多亞胺樹脂（熔點在1 5 0 °C )係使用作爲樹脂成分5。 熱塑性多亞胺樹脂（熔點在1 5 0 °C )係使用作爲樹脂成 分5。在將樹脂成分溶解成溶劑之後，溶液被施加於熱照 射板之上，而在1 0 — 1 5 0°C之範圍之溫度中之加熱而 私紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公S ) A7 463334 B7__ 五、發明說明（29 ) 乾燥之。接著，樹脂成分係被以薄膜形狀而被切成薄片至 熱照射板上。薄膜之厚度係大約爲1毫米。在硬化後之樹 脂成分5的線性擴展係數係爲5 0 p pm /°C，而室溫下 之彈性模組係爲6 . 5 G p a。 所得到之半導體模組在樹脂成分部份係無空隙，而觀 察到沒有剝除之樹脂。該樹脂被有效的塡入於介於相互晶 片間之間隔。該該金屬凸塊連接，係適合於得到薄半導體 模組，因爲該晶片之高度在與網鍵結比較可做得較低。進 一步，該金屬凸塊連接係適合於高密度接合。 實施例1 0 : 半導體模組係藉由圖1 0所示之方法而製造，其係使 用熱塑性多亞胺與熱設定多醯胺（重量比爲1 : 1)。裸 晶片係使用作爲半導體晶片。根據所得到之半導體模組， 介於電路碁底與熱照射板之間的半導體晶片等之周圍係以 樹脂成膜，且係無空隙。使用印刷基底（線性擴展係數： 1 4 p p m / °C )之模組的總扭曲係小至6 0微米。 實施例1 1 : 根據圖6所示之結合方法，可製造以下之半導體模組 〇 該半導體晶片1係使用絕緣低彈性環氧樹脂（室溫下 爲8 0 OMp a )而在1 8 0°C下處理一小時而黏著至該 電路基底。該晶片等與電路基底係使用直徑2 5微米之金 本紙張尺度適用t國國家標準（CNS)A4規格（210 X 297公釐） 1 — — — — — — — —! ^ - ----— II ^·ίι — I (請先閱i背面t注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 463334 A7 B7 五、發明說明（3〇) 屬網’在2 2 0°C下以超音波而焊接。可使用熱塑性多亞 胺’環氧樹脂，酚酚醛淸漆群組硬化試劑，三苯茚硬化催 化劑’以及環氧矽土群組連接試劑。鍍上鎳（線性擴展係 數爲1 7單位）之銅板係使用作爲熱照射板4。 所得係使用作爲熱照射板4。 所得到之半導體模組係無空隙，而不需擔心產生濕度 入口，也不會有晶圓之霧氣黏著。使用FR4印刷基底（ 線性擴展係數爲1 4 p p m / °C )之模組之總扭曲係小至 7 0微米。 可能之工業應用： 根據本發明，不會產生對於晶片之壓力集中·因爲加 入於半導體晶片之壓力可經由樹脂而在所有方向上分散。 根據含有藉由使用金屬凸塊而將半導體晶片連接至電路基 底之結構之半導體模組，自晶片至電路基底之熱導係理想 的，因爲介於半導體晶片與電路基底之間的間隔係塡入樹 脂。因爲晶片係以樹脂而連接至熱照射板，所以所有之該 等晶片係立即連接至熱照射板，甚至當半導體晶片之大小 改變。 於是，本發明之半導體模組最好係作爲多重晶片模組 ，而適合使用於快速以及高積體之記憶體。 本紙張又度適用令國國家標準（CNS)A4規格（210 * 297公釐） {請先《讀背面之注意事項再填寫本頁) 裝 ----訂---------線· 經濟部智慧財產局員工消費合作社印製

Claims (1)

  1. 4 6 3 3#f4 2 第89105171 ?虎#利申請案 中文申請專辛邊圍修正本民國
    六、申請專利範圍 1 . 一種半導體模組，包含所構成之以下結構： 多數個半導體晶片1選自含有裸晶片以及封裝半導體 晶片之群組1接合於一電路基底上，以及 一熱照射板，建構在該多數個半導體晶片上，其中 夾置於該電路基底與該熱照射板之間之該多數個半晶 之周圍係塡入樹脂，以及 該多數個半導體晶片係藉由該樹脂而相互結合。 2 .如申請專利範圍第1項之半導體模組，其中 多數個裸晶片或封裝半導體晶片係藉由金屬凸塊而接 合至該電路基底上，且， 樹脂係塡入於介於該電路基底該半導體晶片間之間隔 片或封 向上之 該 φ 。 4 多 ΞΞ .如申請專利範圍第1項之半導體模組，其中裸晶 裝半導體晶片係以將半導體晶片之電路形成平面朝 方式，而黏著於該電路基底中，以及 半導體晶片係藉由金屬網鍵結而連接至該電路基底 .一種半導體模組，包含其所構成之以下？1構： 數個半導體晶片，選自含有裸晶片以及封裝半導體 群組，接合於一電路基底上，以及 一熱照射板，建構在該多數個半導體晶片上•其中 黏著層係設置在介於該半導體晶片與該熱照射板之間 處 夾置於該電路基底與該熱照射板之間之該多數個半導 -34 - (請先"-背-之注意事項再填寫本頁) 本纸張尺度適3中§舀家樣準（CNS)A4規格（2Κ)χ 297公釐） 7 463 334 A8 B3 C8 D8 申請寻利範圍 SB 半導 底上 及 平面 該電 片之周圍係塡入樹脂，以及 該多數個半導體晶片係藉由該樹脂而相互結合。 5 . —種半導體模組，包含其箝搆或之以下結構： 多數個爲裸晶片或封裝半導體晶片之半導體晶片，以 體晶片之電路髟成平面朝上的方式而接合於一電路基 ? 金屬網鍵結，將該半導體晶片連接至該電路基底，以 一熱照射板1建搆在該多數個半導體晶片之電路形较 上’其干 作爲保護金屬網之隔離物•係設置於該半導體晶片與 路基底之間處， 夾置於該電路基底與該熱照射板之間之該多數個半導 片之周圍係塡入樹脂，以及 該多數個半導體晶片係藉由該樹脂而相互結合。 .一種半導體模組，包 口 多數個爲裸晶片或封裝半導體晶片之半導體晶片，以 平面朝上的·万式而接合於一.電路基 &導體晶片之電路形 底上 金屬網鍵結|將該半導體晶片連接至該電路基底：以 先闓-背面之---事項再填寫本頁) 訂· -綍 及 一熱照射板，建構在該多數個半導體晶片之電路形成 平面上，其中 作爲保護金屬網之隔離物，係設置於該半導體晶片與 本纸沒尺度適用尹S g家標沍（CNS)A4規格（2]0 X 297公;) -35 - 46 3 334 ABCD 六、申請專利範圍 該電路基底之間處， 夾置於該電路基底與該熱照射板之間之該多數個半導 體晶片之周園係塡入樹脂 '以及 該多數個半導體晶片係藉由該樹脂而相互結合。 7 ·如申請專利範圍第1 ，4 ，5 ，6中任一項之半 導體模耝，其中 該樹脂成分係以熱設定樹脂所製。 8 .如申請專利範圍第7項之半導體模組，其中 該熱設定樹脂包含一無機塡入物。 9 .如申請專利範圍第7項之半導體模組，其中 該樹脂成分之熱導性係在0 . 5 — 3 . 5W/ni3C之 範圍內。 1 0 . —種半導體模組之結合方法，包含以下步驟： 接合多數個選自裸晶片或封裝半導體晶片之半導體晶 片至一電路基底1 建構一熱照射板於一半導體晶片之上，以及將樹脂成 分塡入於夾置於該電路基底與該熱照射板之間的空間，其 中 ' 二 在将該宇導體晶片結合至該電路基底上之後，該熱照 射技係設置於該半導體晶片之上，以及 該樹脂成分係被彈出，以塡入夾置於介於該電路基底 與該熱照射板之間的所有空間。 11.如申請專利範圍第10項之半導體模組之接合 方法，其中 i 1 .1 Μ .^衣. t — , . 1 I (請先閲"背面之注急事項再填寫本頁) 本纸張尺度適用占舀S家標準（CNS)A4規烙（210 X 297公爱） -36 - 4 4 3 3 3 6 ABCD /f οό - 六、申請專利範圍 該樹脂成分之區塊係設置於介於該半導體晶片與該熱 照射板之間處，且 該樹脂成分係藉ffl以押下板自該熱照射板P該電路基 底之外側擠壓下加熱，而變成流體 '而將樹脂成分塡入於 夾置於該電路基底與該熱照射板之間的空間。 12.如申請專利範園第10項之半導體模組之結合 方法，其中 該半導體晶片係接合於該電路基底之上， 該熱照射板係設置於該半導體晶片上|並插入於一塑 膜，以及 --樹脂成分係藉Θ轉移押下成模之方式而彈入至該塑 膜。 1 3 .如申請專利範圍第1 2項之半導體模組之結合 方法，其中 該半導體晶片係使用一黏著試劑，而先前黏著於該熱 照射板，而插入至一塑膜。 14.如申請專利範圍第10項之半導體模耝之結合 方法，其中 . 該半導體晶片係接合於該電路基底上1 其上具有暫時黏著樹脂成分之該熱照射板係設置於該 宇導體晶片之上，且在壓熱器中加熱。 1 5 . —種半導體模組之結合方法，包含以下步驟： 將半導體晶片之電路髟成平面朝上之方式，接合多數 個半導體晶片至一電路基底， •------『-----,—衣*-------訂--------- (請先閒讀背靣之-意事項再填寫本頁) 木纸張尺度適用中國S家揉苹（CN;S)A4規格（210 X 297公1 ) -37- 4 6 3 3 3 4 頜 ^ ? /； CS . D8 . .- —.— -- . — _ -, ~ .··,六、申請导利範圍 藉由金屬網鍵結，而將位於該電路形成平面上之多個 墊片連接至位於該電路基底上之數個墊片· 設置一熱照射板於該多數個半導體晶片之上 > 以及 彈出一樹脂成分於夾置於該電路基底與該熱照射板之 間的空間，其中 作爲保護金屬網之隔離物，係設置於該半導體晶片與 該熱照射扳之間，當該熱照射板係設置於該多數個半導體 晶片上，而接著· 該樹脂成分係彈出至夾置於該電路基底與該熱照射板 之間的所有空間。 1 6 .—種半導體模耝之結合方法：包含以下步驟： 將半導體晶片之電路形成平面朝上之方式，接合多數 個半導體晶片至一電路基底， 藉由金屬網鍵結，而將位於該電路彤成平面上之多個 墊片達接至位於該電路基底上之數個墊片， 設置一熱照射板於該多數個半導體晶片之上，以及 彈出一樹脂成分於夾置於該電路基底與該熱照射板之 .間的空間，其中 •V ί 作爲保護金屬網之隔離物，係設置於該半導體晶片與 丨該熱照射板Ζ間，而接著 : 該樹脂咸分係彈出至夾置於該電路基底與該熱照射板 之間的所有空間》 1 了 .如申請專利範圍第1 〇項之半導體模組之接合 方法·其中 (請先閒-背面之注意事項再填寫本頁) 弍纸張尺度適用中舀舀家標準（CNS)A-i埂格（210 X 297公Μ ) -38 - 4 63 334 AS DS ' - 知六、申請寻利範圍 該樹脂成分之區塊係設置於該半導體晶片之上， 該熱照射板係設置於其上，以及 該樹脂成分係藉由以押下板自該熱照射板與該電路基 底之外側擠壓下加熱，而變咸流體，而將樹脂成分塡入於 夾置於該電路基底與該熱照射板之間的空間。 1 8 .如申請專利範圍第1 0項之半導體模組之接合 方法，其中 其上暫時黏著有一區瑰或一片該樹脂成分之該熱照射 板係設置於該半導體晶片，以及 該樹脂成分係藉由以押下板自該熱照射板舆該電路基 底之外個擠壓下加熱，而變成流體|而將樹脂成分塡入於 夾置於該電路基底與該熱照射板之間的空間。 1 9 . 一種半導體模組，包含一結構，其中 多數個選自於由裸晶片與封裝半導體晶片構成之群組 的半導體晶片，係接合於一電路基底之上，且 一熱照射板係建構於該多數個半導體晶片之上，進一 步其中 夾置於該電路基底與該熱照射板之間的該多It個半導 Μ晶片之周圍係瑱入樹脂， 該半導體晶片係藉由該樹脂而相互連接，以及 一定標係施加於該熱照射板上= 2 0 . —種半導體模組之結合方法，包含以下步鏍： 接合選自於裸晶片或封裝半導體晶片之多數個半導體 晶片至一電路基底上， t I _^农 * ] ] I , I " s·^ '. (請先閱;|背面之立意事項再填"本頁) 不纸張&度適用中1 S家揉準（CNS)A4規格（210 X 297公# ) -39 - 463 334 \η - .，止補充 A8 B3 CS D8 六、 申請專利 々々 $n 圍 建 構 — 埶 / 1 Ί V. 昭 射 板 至 該 半 導 體 a 曰曰 片 上 以 及 將 樹 脂 塡 入 於 夾 置 於 該 電 路 基 底 ®該埶 照 射 板 之 間 的 空 間 其 中 該 熱 昭 / 1 \ S 射 板 係 在 將 該 導 體 晶 片 义 叩P 匚 ^•至 該 電 路 基 底 上 之 後 ) 而 亍厂L 5又 置 於 該 半 導 Msfj Η 曰曰 片 上 該 樹 脂 係 彈 入 夾 置 於 該 電 路 基 與該 熱 照 射 板 間 的 空 間 以 塡 入 所 有 之 空 間 以 及 — 疋 標 係 施 加 於 該 孰 /IV» 昭 射 板 上 2 1 種 半 導 體 模 組 ，包 含 — ζρ±： 構 其 中 sBB 培 a 由 裸 晶 片 與 封 裝 導 體 晶 片 構成之 η trr 組 的 多 數 個 半 導 體 晶 片 係 接 八 口 於 一 電 路 基 底 上 以及 一 孰 昭 > 1 ί ·» 射 板 係 ^η. 5又 置 於 該 多 數 個 導體晶 u_ 门 上 且 其 Φ 夾 置 於 該 電 路 基 底 與 該 埶 / S ·、 照 射 板 之間的 該 多 數 個 半 導 體 晶 片 之 周 圍 係 塡 以 樹 脂 該 斗、 導 體 晶 片 係 藉 由 該 樹 脂 而 相 iL年吉合 以 及 該 熱 照 射 板 之 部 平 面 係 覆 r^r 有t /、1—j 脂 ο 2 2 — 種 /_μ. 導 體 模 組 之 結 合 方 法 包 合 以 下 步 rUi< 接 A 口 選 白 於 裸 ah 片 或 封 裝 生 導 體 晶片之 多 數 /_1^ —P 導 E^S 月-¾ err BB η — — 電 路 基 底 上 建 構 一 熱 照 射 板 至 該 半 導 體 ΈΞ S3 片 上 以 及 將 Idil 脂 或 分 塡 入 於 夾 ZSS3 直 於 該 電 路 基底舆 該 埶 ;1 \ S 照 射 板 之 間 的 空 間 宜 中 該 執 / l s ·« 照 射 板 係 在 將 該 半 導 m 晶 片 結合至 該 電 路 基 底 ί— 之 後 而 己又 置 於 該 半 導 體 晶 片 上 本.¾¾尺度適用中國囡家標準（CNS)A4規格（2]0 X 297公釐） -40 - 463334 A8 BS CS D8 — * """. 令W W a修正I7補充丨 申請專利範圍 該樹脂係彈入至夾置於該電路基底與該熱照射板之間 的空間|以塡入所有之空間 '以及 該熱照射板之所有端部平面等係覆蓋有該樹脂。 2 3 . —種半導體模組1包含： 將多數個多重晶片結構等接合於一電路基底上，其中 該 多 的半導 多重晶片結構包含： 數個選自於由裸晶片與封裝半導體晶片構成之群組 體晶片，係接合於一電路基底之上1且 步其中 夹 Man 曰 [-L- 暗5曰斤 該 熱照射板係建構於該多數個半導體晶片之上，進一 置於該電路基底與該熱照射板之間的該多數個半導 之周圍係塡入樹脂，以及 半導體晶片係藉由該樹脂而相互連接》 .--------------.¾衣·-------訂---------故， (請先閱讀背面之注意事項再填寫本頁) Λ A 本纸張尺度遺用士园1家標準（CNS)A4規格（210 X 297公爱） -41 -
TW089105171A 1999-03-26 2000-03-21 Semiconductor module and a method for mounting the same TW463334B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1999/001558 WO2000059036A1 (en) 1999-03-26 1999-03-26 Semiconductor module and method of mounting

Publications (1)

Publication Number Publication Date
TW463334B true TW463334B (en) 2001-11-11

Family

ID=14235295

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089105171A TW463334B (en) 1999-03-26 2000-03-21 Semiconductor module and a method for mounting the same

Country Status (7)

Country Link
US (1) US6627997B1 (zh)
EP (1) EP1198005A4 (zh)
JP (1) JP4078033B2 (zh)
KR (1) KR20010090354A (zh)
MY (1) MY127921A (zh)
TW (1) TW463334B (zh)
WO (1) WO2000059036A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9580827B2 (en) 2014-07-18 2017-02-28 Towa Corporation Method for producing electronic component, bump-formed plate-like member, electronic component, and method for producing bump-formed plate-like member
US9728426B2 (en) 2014-04-24 2017-08-08 Towa Corporation Method for producing resin-encapsulated electronic component, bump-formed plate-like member, resin-encapsulated electronic component, and method for producing bump-formed plate-like member

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784541B2 (en) * 2000-01-27 2004-08-31 Hitachi, Ltd. Semiconductor module and mounting method for same
US6323060B1 (en) * 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
KR100890534B1 (ko) * 2000-02-25 2009-03-27 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
WO2002027786A1 (fr) 2000-09-25 2002-04-04 Ibiden Co., Ltd. Element semi-conducteur, procede de fabrication d'un element semi-conducteur, carte a circuit imprime multicouche, et procede de fabrication d'une carte a circuit imprime multicouche
TW469609B (en) * 2000-10-11 2001-12-21 Ultratera Corp Chipless package semiconductor device and its manufacturing method
AUPR244801A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd A method and apparatus (WSM01)
JP4479121B2 (ja) * 2001-04-25 2010-06-09 株式会社デンソー 半導体装置の製造方法
US20020199159A1 (en) * 2001-06-22 2002-12-26 Vinson Dong Naked chip motherboard module
DE10137666A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Schutzvorrichtung für Baugruppen und Verfahren zu ihrer Herstellung
DE10142971A1 (de) * 2001-09-01 2003-03-27 Eupec Gmbh & Co Kg Leistungshalbleitermodul
US20050136640A1 (en) * 2002-01-07 2005-06-23 Chuan Hu Die exhibiting an effective coefficient of thermal expansion equivalent to a substrate mounted thereon, and processes of making same
US6841413B2 (en) * 2002-01-07 2005-01-11 Intel Corporation Thinned die integrated circuit package
US6919646B2 (en) * 2002-03-12 2005-07-19 Nec Electronics Corporation Semiconductor device with contacting electrodes
JP2003273571A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 素子間干渉電波シールド型高周波モジュール
JP2004031510A (ja) * 2002-06-24 2004-01-29 Towa Corp 樹脂部材
JP3673776B2 (ja) * 2002-07-03 2005-07-20 株式会社日立製作所 半導体モジュール及び電力変換装置
US7358618B2 (en) * 2002-07-15 2008-04-15 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
US7035113B2 (en) * 2003-01-30 2006-04-25 Endicott Interconnect Technologies, Inc. Multi-chip electronic package having laminate carrier and method of making same
CA2455024A1 (en) 2003-01-30 2004-07-30 Endicott Interconnect Technologies, Inc. Stacked chip electronic package having laminate carrier and method of making same
JP2004273570A (ja) * 2003-03-05 2004-09-30 Sanyo Electric Co Ltd 樹脂封止型半導体装置およびその製造方法
JP3846437B2 (ja) * 2003-03-17 2006-11-15 株式会社日立製作所 自動車用コントロールユニット
JP4607429B2 (ja) 2003-03-25 2011-01-05 東レ・ダウコーニング株式会社 半導体装置の製造方法および半導体装置
US7061103B2 (en) * 2003-04-22 2006-06-13 Industrial Technology Research Institute Chip package structure
JP4559777B2 (ja) * 2003-06-26 2010-10-13 株式会社東芝 半導体装置及びその製造方法
DE10334576B4 (de) * 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
US6874573B2 (en) * 2003-07-31 2005-04-05 National Starch And Chemical Investment Holding Corporation Thermal interface material
US7915085B2 (en) 2003-09-18 2011-03-29 Cree, Inc. Molded chip fabrication method
US20050064683A1 (en) * 2003-09-19 2005-03-24 Farnworth Warren M. Method and apparatus for supporting wafers for die singulation and subsequent handling
US7713841B2 (en) * 2003-09-19 2010-05-11 Micron Technology, Inc. Methods for thinning semiconductor substrates that employ support structures formed on the substrates
US7495344B2 (en) * 2004-03-18 2009-02-24 Sanyo Electric Co., Ltd. Semiconductor apparatus
JP4123175B2 (ja) * 2004-03-23 2008-07-23 株式会社日立製作所 半導体装置
US7133286B2 (en) * 2004-05-10 2006-11-07 International Business Machines Corporation Method and apparatus for sealing a liquid cooled electronic device
DE102004027074B4 (de) * 2004-06-02 2009-06-04 Infineon Technologies Ag Verfahren zur Herstellung eines BGA (Ball Grid Array)-Bauteils mit einer dünnen metallischen Kühlfolie
JP4553765B2 (ja) * 2005-03-25 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
CN101567357B (zh) * 2005-04-05 2011-05-11 日本电气株式会社 具有配线基板的电子设备及用于这种电子设备的配线基板
US20060275952A1 (en) * 2005-06-07 2006-12-07 General Electric Company Method for making electronic devices
EP1960189A4 (en) * 2005-12-15 2009-01-28 Nat Starch Chem Invest MULTILAYER ADHESIVE FILM FOR STACKING PLATES
JP4889359B2 (ja) * 2006-04-14 2012-03-07 ルネサスエレクトロニクス株式会社 電子装置
TWI307915B (en) * 2006-06-26 2009-03-21 Univ Nat Cheng Kung Method for manufacturing heat sink of semiconductor device
KR100782119B1 (ko) * 2006-09-27 2007-12-05 박웅기 오토클레이브 장치
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9024349B2 (en) 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
JP2008192853A (ja) * 2007-02-05 2008-08-21 Sharp Corp 複数の半導体素子を備える半導体装置、および半導体装置の製造方法
KR100849792B1 (ko) * 2007-04-23 2008-07-31 삼성전기주식회사 칩 부품의 제조방법
JP5353153B2 (ja) * 2007-11-09 2013-11-27 パナソニック株式会社 実装構造体
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US20090166844A1 (en) * 2007-12-26 2009-07-02 Xuejiao Hu Metal cover on flip-chip matrix-array (fcmx) substrate for low cost cpu assembly
US8878219B2 (en) 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
JP2009224582A (ja) * 2008-03-17 2009-10-01 Rohm Co Ltd モジュールパッケージ
KR100882108B1 (ko) * 2008-06-02 2009-02-06 삼성전기주식회사 칩 부품의 제조방법
TWI466242B (zh) * 2009-01-05 2014-12-21 Nanya Technology Corp 具有護桿的半導體封裝體結構
JP5228931B2 (ja) * 2009-01-16 2013-07-03 株式会社デンソー グロープラグ通電制御装置
EP2314443B1 (en) 2009-10-23 2014-04-23 Iveco Magirus Ag Method for the manufacture of an anti-slippery running surface in a structure of vehicle bodywork
EP2363749B1 (en) 2010-03-05 2015-08-19 Rohm and Haas Electronic Materials, L.L.C. Methods of forming photolithographic patterns
JP5421157B2 (ja) * 2010-03-12 2014-02-19 日東シンコー株式会社 半導体モジュールの製造方法
JP2010161425A (ja) * 2010-04-26 2010-07-22 Panasonic Corp モジュールの製造方法と、その製造設備
US10546846B2 (en) 2010-07-23 2020-01-28 Cree, Inc. Light transmission control for masking appearance of solid state light sources
JP2012069783A (ja) * 2010-09-24 2012-04-05 Yokohama Rubber Co Ltd:The 熱伝導性シリコーン組成物およびこれを用いる実装基板
US9166126B2 (en) 2011-01-31 2015-10-20 Cree, Inc. Conformally coated light emitting devices and methods for providing the same
JP5926890B2 (ja) * 2011-03-04 2016-05-25 オリンパス株式会社 配線板、配線板の製造方法、および撮像装置
CN102203927B (zh) * 2011-06-22 2013-04-24 华为终端有限公司 一种器件塑封的方法及其封装结构
US9105500B2 (en) * 2012-07-13 2015-08-11 International Business Machines Corporation Non-hermetic sealed multi-chip module package
JP5968713B2 (ja) * 2012-07-30 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置
US9165876B2 (en) 2013-03-11 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure and methods for forming the same
JP6231344B2 (ja) * 2013-10-10 2017-11-15 信越化学工業株式会社 ウエハの封止方法及びウエハレベル封止用樹脂組成物
US10283466B2 (en) * 2016-05-31 2019-05-07 Semiconductor Components Industries, Llc Polymer resin and compression mold chip scale package
JP6610497B2 (ja) * 2016-10-14 2019-11-27 オムロン株式会社 電子装置およびその製造方法
US10833024B2 (en) 2016-10-18 2020-11-10 Advanced Semiconductor Engineering, Inc. Substrate structure, packaging method and semiconductor package structure
JP7077526B2 (ja) * 2016-12-16 2022-05-31 東洋インキＳｃホールディングス株式会社 複合部材
JP2018125460A (ja) * 2017-02-02 2018-08-09 株式会社ジェイテクト 半導体装置
US20190214328A1 (en) * 2018-01-10 2019-07-11 Feras Eid Stacked die architectures with improved thermal management
KR20240017263A (ko) * 2022-07-29 2024-02-07 주식회사 엘엑스세미콘 양면 방열 구조를 갖는 반도체 모듈 및 그 제조 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258649A (en) * 1989-05-20 1993-11-02 Hitachi, Ltd. Semiconductor device and electronic apparatus using semiconductor device
JPH0458551A (ja) * 1990-06-28 1992-02-25 Nec Corp マルチチップモジュール
JPH05109952A (ja) * 1991-10-15 1993-04-30 Fujitsu Ltd 半導体モジユール
US5880403A (en) * 1994-04-01 1999-03-09 Space Electronics, Inc. Radiation shielding of three dimensional multi-chip modules
JP3454888B2 (ja) * 1993-11-24 2003-10-06 富士通株式会社 電子部品ユニット及びその製造方法
KR100437437B1 (ko) * 1994-03-18 2004-06-25 히다치 가세고교 가부시끼가이샤 반도체 패키지의 제조법 및 반도체 패키지
JPH088354A (ja) * 1994-06-17 1996-01-12 Hitachi Ltd 半導体装置およびその製法
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
US5615475A (en) * 1995-01-30 1997-04-01 Staktek Corporation Method of manufacturing an integrated package having a pair of die on a common lead frame
US5612513A (en) * 1995-09-19 1997-03-18 Micron Communications, Inc. Article and method of manufacturing an enclosed electrical circuit using an encapsulant
JPH0982882A (ja) * 1995-09-20 1997-03-28 Nec Corp マルチチップモジュール
US5987739A (en) * 1996-02-05 1999-11-23 Micron Communications, Inc. Method of making a polymer based circuit
FI962816A (fi) * 1996-07-11 1998-01-12 Nokia Mobile Phones Ltd Mikropiirimodulien kotelorakenne
JPH10303363A (ja) * 1997-04-30 1998-11-13 Sony Corp 電子部品及びその製造方法
FR2764111A1 (fr) * 1997-06-03 1998-12-04 Sgs Thomson Microelectronics Procede de fabrication de boitiers semi-conducteurs comprenant un circuit integre
US5877552A (en) * 1997-06-23 1999-03-02 Industrial Technology Research Institute Semiconductor package for improving the capability of spreading heat and electrical function
JP3058266B2 (ja) * 1997-11-19 2000-07-04 日本電気株式会社 半導体集積回路装置及びその半導体ベアチップ実装方法
US6326696B1 (en) * 1998-02-04 2001-12-04 International Business Machines Corporation Electronic package with interconnected chips
US6111324A (en) * 1998-02-05 2000-08-29 Asat, Limited Integrated carrier ring/stiffener and method for manufacturing a flexible integrated circuit package
TW434850B (en) * 1998-12-31 2001-05-16 World Wiser Electronics Inc Packaging equipment and method for integrated circuit
TW411595B (en) * 1999-03-20 2000-11-11 Siliconware Precision Industries Co Ltd Heat structure for semiconductor package device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728426B2 (en) 2014-04-24 2017-08-08 Towa Corporation Method for producing resin-encapsulated electronic component, bump-formed plate-like member, resin-encapsulated electronic component, and method for producing bump-formed plate-like member
TWI618155B (zh) * 2014-04-24 2018-03-11 Ｔｏｗａ股份有限公司 樹脂密封電子零件之製造方法、帶有突起電極之板狀構件、樹脂密封電子零件以及帶有突起電極之板狀構件之製造方法
US9580827B2 (en) 2014-07-18 2017-02-28 Towa Corporation Method for producing electronic component, bump-formed plate-like member, electronic component, and method for producing bump-formed plate-like member

Also Published As

Publication number Publication date
WO2000059036A1 (en) 2000-10-05
EP1198005A1 (en) 2002-04-17
EP1198005A4 (en) 2004-11-24
MY127921A (en) 2006-12-29
US6627997B1 (en) 2003-09-30
KR20010090354A (ko) 2001-10-18
JP4078033B2 (ja) 2008-04-23

Similar Documents

Publication Publication Date Title
TW463334B (en) Semiconductor module and a method for mounting the same
US6940162B2 (en) Semiconductor module and mounting method for same
JP3392590B2 (ja) チップ・キャリア・モジュール及びその生成方法
TWI249232B (en) Heat dissipating package structure and method for fabricating the same
KR100290993B1 (ko) 반도체장치,반도체탑재용배선기판및반도체장치의제조방법
JP4708401B2 (ja) 半導体チップの順応性インターフェースを形成する方法
TW380360B (en) Attaching heat sinks directly to flip chip and ceramic chip carriers
KR100670751B1 (ko) 반도체장치, 반도체 웨이퍼, 반도체 모듈 및 반도체장치의 제조방법
KR100424382B1 (ko) 열확산기를 부착한 반도체 장치 및 그 제조 방법
JPH11251368A (ja) 樹脂フィルムおよびこれを用いた電子部品の接続方法
TW200941684A (en) Leadframe board, semiconductor module, and method for making a leadframe board
JP2004327556A (ja) 半導体装置及びその製造方法
US20080265440A1 (en) Semiconductor Device with a Semiconductor Chip and Electrical Connecting Elements to a Conductor Structure
JP3870704B2 (ja) 半導体装置
US20060273467A1 (en) Flip chip package and method of conducting heat therefrom
JP4521015B2 (ja) 半導体装置の製造方法
JP4283588B2 (ja) 半導体装置
JP2008181922A (ja) 熱伝導基板、その製造方法および熱伝導基板を用いた半導体装置
JP3459622B2 (ja) 電子部品の製造方法
JP3120837B2 (ja) 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法
JP3422243B2 (ja) 樹脂フィルム
JP4231229B2 (ja) 半導体パッケージ
JPH04171970A (ja) 半導体装置
JP2002335056A (ja) 金属ベース基板及びその製造方法
JP2002270744A (ja) リードフレームおよびその製造方法、ならびに熱伝導性基板の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees