KR20240017263A - 양면 방열 구조를 갖는 반도체 모듈 및 그 제조 방법 - Google Patents

양면 방열 구조를 갖는 반도체 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20240017263A
KR20240017263A KR1020220094821A KR20220094821A KR20240017263A KR 20240017263 A KR20240017263 A KR 20240017263A KR 1020220094821 A KR1020220094821 A KR 1020220094821A KR 20220094821 A KR20220094821 A KR 20220094821A KR 20240017263 A KR20240017263 A KR 20240017263A
Authority
KR
South Korea
Prior art keywords
heat dissipation
circuit board
semiconductor die
semiconductor
double
Prior art date
Application number
KR1020220094821A
Other languages
English (en)
Inventor
김태룡
김덕수
Original Assignee
주식회사 엘엑스세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘엑스세미콘 filed Critical 주식회사 엘엑스세미콘
Priority to KR1020220094821A priority Critical patent/KR20240017263A/ko
Priority to JP2023122671A priority patent/JP2024019127A/ja
Priority to CN202310949243.9A priority patent/CN117476571A/zh
Priority to EP23188405.7A priority patent/EP4322210A1/en
Priority to US18/227,911 priority patent/US20240038733A1/en
Publication of KR20240017263A publication Critical patent/KR20240017263A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73255—Bump and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 발명의 일 측면에 따른 양면 방열 구조를 갖는 반도체 모듈은 제1 전극이 형성된 제1 면이 회로기판의 제1 면에 실장되는 제1 반도체 다이; 상기 제1 전극이 형성된 제1 면이 상기 회로기판의 제2 면에 실장되는 제2 반도체 다이; 상기 회로기판의 제1 면과 마주보도록 배치되고, 제2 전극이 형성된 상기 제1 반도체 다이의 제2 면에 결합되는 제1 방열 기판; 및 상기 회로기판의 제2 면과 마주보도록 배치되고, 상기 제2 전극이 형성된 상기 제2 반도체 다이의 제2 면에 결합되는 제2 방열 기판을 포함한다.

Description

양면 방열 구조를 갖는 반도체 모듈 및 그 제조 방법{Semiconductor Module Having Double Sided Heat Dissipation Structure and Method for Fabricating The Same}
본 발명은 반도체 모듈에 관한 것으로서, 보다 구체적으로 양면 방열 구조를 갖는 반도체 모듈에 관한 것이다.
최근 다양한 분야에서 반도체 수요가 늘어남에 따라, 반도체의 주요 기능 이외에 특정 조건에서의 반도체 기능 향상을 위해 다양한 연구 및 개발이 진행되고 있다.
일반적으로 반도체 모듈은 하나의 패키지 내에 반도체 소자를 적어도 하나 포함할 수 있다. 특히, 높은 내압과 고전류로 인한 발열량 증가로 물성이 변할 수 있는 반도체 소자를 포함하는 반도체 모듈의 경우 방열을 위해 방열 수단을 포함할 수 있다. 방열 수단을 포함하는 반도체 모듈은 단면 방열 구조의 반도체 모듈과 양면 방열 구조의 반도체 모듈로 구분될 수 있다.
특히, 양면 방열 구조의 반도체 모듈은 반도체 소자 각각의 상부 및 하부로 모두 열을 방출할 수 있기 때문에, 방열의 효과 면에서 유리한 것으로 알려져 있다.
이러한 양면 방열 구조의 반도체 모듈은 반도체 소자와 양면 방열 기판 간의 두께 편차 보상, 몰딩부재의 주입을 위한 공간 형성, 및 반도체 소자와 방열 기판 간의 전기적 연결을 위해 반도체 소자 마다 개별적으로 스페이서를 사용한다.
하지만, 스페이서를 사용하게 되는 경우, 반도체 소자와 스페이서 간의 접합 시 미스 얼라인 문제가 발생할 수 있고, 각 스페이서의 높이 편차로 인해 스페이서와 양면 방열 기판 간의 접착 불량 문제가 발생할 수 있을 뿐만 아니라, 반도체 소자와 스페이서 간의 결합 및 스페이서와 양면 방열 기판 간의 결합 공정이 요구되므로 수율이 저하되는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 반도체 다이가 적층형으로 모듈화되어 있는 양면 방열 구조를 갖는 반도체 모듈 및 그 제조 방법을 제공하는 것을 다른 기술적 과제로 한다.
또한, 본 발명은 기존 스페이서의 사용 없이 제1 및 제2 방열 기판 간의 간격을 확보할 수 있는 양면 방열 구조를 갖는 반도체 모듈 및 그 제조 방법을 제공하는 것을 그 기술적 과제로 한다.
또한, 본 발명은 반도체 다이가 실장되는 회로기판에 도전성 클립을 이용하여 반도체 다이의 전극을 전기적으로 연결시킬 수 있는 양면 방열 구조를 갖는 반도체 모듈 및 그 제조 방법을 제공하는 것을 또 다른 기술적 과제로 한다.
상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 양면 방열 구조를 갖는 반도체 모듈은 제1 전극이 형성된 제1 면이 회로기판의 제1 면에 실장되는 제1 반도체 다이; 상기 제1 전극이 형성된 제1 면이 상기 회로기판의 제2 면에 실장되는 제2 반도체 다이; 상기 회로기판의 제1 면과 마주보도록 배치되고, 제2 전극이 형성된 상기 제1 반도체 다이의 제2 면에 결합되는 제1 방열 기판; 및 상기 회로기판의 제2 면과 마주보도록 배치되고, 상기 제2 전극이 형성된 상기 제2 반도체 다이의 제2 면에 결합되는 제2 방열 기판을 포함한다.
또한, 본 발명의 다른 측면에 따른 양면 방열 구조를 갖는 반도체 모듈 제조 방법은 제1 반도체 다이의 제1 면을 회로기판의 제1 면에 부착하고, 제2 반도체 다이의 제1 면을 상기 회로기판의 제2 면에 부착하는 단계; 상기 회로기판의 제1 면과 마주보도록 상기 제1 반도체 다이의 제2 면에 제1 방열 기판을 결합시키고, 상기 회로기판의 제2 면과 마주보도록 상기 제2 반도체 다이의 제2 면에 제2 방열 기판을 결합시키는 단계; 및 상기 회로기판과 상기 제1 방열 기판 사이의 공간 및 상기 회로기판과 상기 제2 방열 기판 사이의 공간에 몰딩부재를 주입하는 단계를 포함한다.
본 발명에 따르면, 회로기판를 매개하여 반도체 다이들이 적층되어 있는 모듈타입으로 반도체 다이를 구현할 수 있기 때문에, 제1 및 제2 방열 기판 사이에 모듈타입의 반도체 다이들을 접합시키기만 하면 되므로 양면 방열 구조를 갖는 반도체 모듈의 제조공정이 단순화될 뿐만 아니라 공정 제어가 용이해진다는 효과가 있다.
또한, 본 발명에 따르면 반도체 다이들이 회로기판의 양면에 적층되기 때문에 공정 단위 면적당 실장 가능한 반도체 다이 개수가 증가되어 동일한 개수의 반도체 다이를 실장하기 위해 요구되는 면적을 감소시킬 수 있는 효과가 있다.
또한, 본 발명에 따르면, 반도체 다이를 회로기판에 전기적으로 연결시키는 범프가 기존 스페이서를 대신함으로써 스페이서를 제거할 수 있기 때문에, 스페이서로 인한 크랙발생 문제를 방지할 수 있을 뿐만 아니라, 스페이서 형성 공정을 생략할 수 있어 반도체 모듈의 제조공정을 간소화시킬 수 있는 효과가 있다.
또한, 본 발명에 따르면, 반도체 다이에 형성된 범프를 이용하여 반도체 다이를 회로기판에 실장함으로써 파인 피치가 가능하여 미세 조립 공정이 가능하게 되는 효과가 있다.
또한, 본 발명에 따르면, 반도체 다이의 제1 면에 형성된 제1 및 제2 전극은 회로기판에 범프를 통해 전기적으로 연결되고, 반도체 다이의 제2 면에 형성된 제3 전극은 제2 면에 면접촉하도록 결합된 도전성 클립을 이용하여 회로기판에 전기적으로 연결될 수 있어, 도전성 클립을 통해 전기적 연결은 물론 열방출이 가능하여 방열 성능이 극대화된다는 효과가 있다.
도 1은 본 발명의 제1 실시예에 따른 양면 방열 구조를 갖는 반도체 모듈의 구성을 개략적으로 보여주는 도면이다.
도 2는 본 발명의 제2 실시예에 따른 양면 방열 구조를 갖는 반도체 모듈의 구성을 개략적으로 보여주는 도면이다.
도 3은 본 발명의 제3 실시예에 따른 양면 방열 구조를 갖는 반도체 모듈의 구성을 개략적으로 보여주는 도면이다.
도 4a 및 도 4b는 도 1에 도시된 도전성 클립의 다양한 실시예에 따른 평면도이다.
도 5는 도 1 내지 도 3에 도시된 양면 방열 구조를 갖는 반도체 모듈이 적용된 전력장치의 개략적인 회로도이다.
도 6a 내지 도 6e는 본 발명의 일 실시예에 따른 양면 방열 구조를 갖는 반도체 모듈 제조 방법을 도시한 개략적인 공정 단면도이다.
명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명의 핵심 구성과 관련이 없는 경우 및 본 발명의 기술분야에 공지된 구성과 기능에 대한 상세한 설명은 생략될 수 있다. 본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제1 항목, 제2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제1 항목, 제2 항목 또는 제3 항목 각각 뿐만 아니라 제1 항목, 제2 항목 및 제3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 명세서의 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 제1 실시예에 따른 양면 방열 구조를 갖는 반도체 모듈의 구성을 개략적으로 보여주는 도면이다. 도 1에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 양면 방열 구조를 갖는 반도체 모듈(100, 이하, '반도체 모듈'이라 함)은 제1 반도체 다이(110u, 130u, 150u), 제2 반도체 다이(110d, 130d, 150d), 회로기판(210), 제1 범프(170u), 제2 범프(170d), 제1 도전성 클립(250u), 제2 도전성 클립(250d), 제1 방열 기판(230u), 제2 방열 기판(230d), 및 몰딩부재(270)을 포함한다.
제1 및 제2 반도체 다이(110u~150d)는 웨이퍼 레벨의 공정을 통해 제조된 반도체 소자를 의미하는 것으로서, 일 실시예에 있어서 반도체 다이(110u~150d)를 구성하는 반도체는 전력반도체 또는 MCU(Micro Controller Unit) 소자를 포함할 수 있다. 전력반도체 소자는 배터리 등의 전원 공급부로부터 공급되는 DC 전원을 스위칭 동작을 통해 모터 구동용 AC 전원으로 변환하여 공급하는 동작을 수행할 수 있다. MCU 소자는 마이크로프로세서와 입출력 모듈을 하나의 칩으로 통합하여 각종 전자장치 두뇌 역할을 수행할 수 있다.
예를 들어, 제1 및 제2 반도체 다이(110u~150d)는 GTO(Gate Turn-Off thyristor), IGBT(insulated Gate Bipolar Transistor) 또는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)과 같은 전력반도체 소자를 포함하거나, 다이오드와 같은 반도체 소자를 포함할 수 있다.
도 1에 도시하지는 않았지만, 제1 및 제2 반도체 다이(110u~150d)의 제1 면에는 제1 전극 및 제2 전극이 형성되고, 제1 및 제2 반도체 다이(110u~150d)의 제2 면에는 제3 전극이 형성될 수 있다. 제1 및 제2 전극은 게이트 전극 및 소스 전극이며, 제3 전극은 드레인 전극일 수 있다. 예를 들어, 반도체 다이가 MOSFET과 같은 전력반도체 소자를 포함하는 경우, 제1 전극은 게이트 전극이고, 제2 전극은 소스 전극이며, 제3 전극은 드레인 전극일 수 있다. 다른 예로, 반도체 다이가 IGBT와 같은 전력반도체 소자를 포함하는 경우, 제1 전극은 게이트 전극이고, 제2 전극은 에미터 전극이며, 제3 전극은 콜렉터 전극일 수 있다.
도 1에서는 반도체 모듈(100)이 3개의 제1 반도체 다이(110u, 130u, 150u)와 3개의 제2 반도체 다이(110d, 130d, 150d)를 포함하는 것으로 도시하였지만, 이는 하나의 예일 뿐 반도체 모듈(100)이 사용되는 어플리케이션의 종류에 따라 제1 및 제2 반도체 다이(110u~150d)의 개수는 다양하게 변경될 수 있다.
제1 반도체 다이(110u, 130u, 150u)는 회로기판(210)의 제1 면, 예컨대 상면에 실장되며, 제2 반도체 다이(110d, 130d, 150d)는 회로기판(210)의 제2 면, 예컨대 하면에 실장될 수 있다. 이때, 제1 반도체 다이(110u, 130u, 150u)가 회로기판(210)의 일정 영역 중 제1 면에 실장되면, 제2 반도체 다이(110d, 130d, 150d)는 회로기판(210)의 동일한 영역의 제2 면에 실장될 수 있다.
이와 같이, 본 발명은, 회로기판(210)의 양면에 반도체 다이(110u~150d)를 적층형으로 실장할 수 있어, 공정 단위 면적당 실장 가능한 반도체 다이 개수가 증가되어 동일한 개수의 반도체 다이를 실장하기 위해 요구되는 면적을 감소시킬 수 있다.
회로기판(210)에는 제1 및 제2 반도체 다이(110u~150d)가 실장된다. 회로기판(210)은 양면에 회로 배선이 인쇄된 PCB(Printed Circuit Board)일 수 있다. 회로기판(210)의 제1 면에는 제1 회로배선(미도시)이 패턴형성되어 있고, 회로기판(210)의 제2 면에는 제2 회로배선(미도시)이 패턴형성되어 있다.
회로기판(210)의 제1 면에는 제1 반도체 다이(110u, 130u, 150u)가 제1 회로배선에 전기적으로 연결되도록 실장되고, 회로기판(210)의 제2 면에는 제2 반도체 다이(110d, 130d, 150d)가 제2 회로배선에 전기적으로 연결되도록 실장된다.
회로기판(210)의 제1 면에 실장된 제1 반도체 다이(110u, 130u, 150u)와 회로기판(210)의 제2 면에 실장된 제2 반도체 다이(110d, 130d, 150d)는 회로기판(210) 내부에 형성된 도전 경로(미도시)를 통해 전기적으로 서로 연결될 수도 있다.
제1 범프(170u)는 제1 반도체 다이(110u, 130u, 150u)의 제1 면, 예컨대 하면을 회로기판(210)의 제1 면에 전기적으로 연결시킨다. 보다 구체적으로, 제1 범프(170u)는 제1 반도체 다이(110u, 130u, 150u)의 제1 면과 회로기판(210)의 제1 면 사이에 배치되어 제1 반도체 다이(110u, 130u, 150u)의 제1 면에 형성된 제1 및 제2 전극을 회로기판의 제1 면에 형성된 제1 회로배선에 전기적으로 연결시킨다.
제2 범프(170d)는 제2 반도체 다이(110d, 130d, 150d)의 제1 면, 예컨대 상면을 회로기판(210)의 제2 면에 전기적으로 연결시킨다. 보다 구체적으로, 제2 범프(170d)는 제2 반도체 다이(110d, 130d, 150d)의 제1 면과 회로기판(210)의 제2 면 사이에 배치되어 제2 반도체 다이(110d, 130d, 150d)의 제1 면에 형성된 제1 및 제2 전극과 회로기판(210)의 제2 면에 형성된 제2 회로배선(미도시)에 전기적으로 연결시킨다.
일 실시예에 있어서, 제1 및 제2 범프(170u, 170d)는 구리 계열의 금속으로 구성될 수 있다. 이러한 실시예에 따르는 경우, 제1 범프(170a)와 제2 범프(170d)는 무전해도금 공정을 통해 형성될 수 있는데, 무전해도금 공정은 두께 제어가 상대적으로 정확한 것으로 알려져 있다.
예를 들어, 제1 및 제2 반도체 다이(110u~150d)는 플립 칩(Flip chip) 형태의 반도체 소자로 복수 개의 범프(bump)가 형성될 수 있다. 또한, 범프가 형성된 제1 및 제2 반도체 다이(110u~150d)는 전도성 접착부재(미도시)를 통해 회로기판(210)과 연결될 수 있다. 예를 들어, 접착부재는 Sn-Ag계열 접착부재거나 Ag계열 접착부재일 수 있다.
이 경우, 제1 및 제2 반도체 다이(110u~150d)의 제1 및 제2 전극은 와이어 본딩 방식이 아니라, 반도체 다이 패드부(미도시)에 형성된 제1 및 제2 범프(170u, 170d)를 통해 회로기판(210)과 전기적으로 연결이 가능하여 파인 피치(Fine Pitch) 실장이 가능할 수 있다.
일 실시예에 있어서, 반도체 모듈(100)의 평탄도를 개선시키기 위해, 제1 및 제2 범프(170u,170d)는 해당 범프(170u, 170d)에 연결되는 제1 및 제2 반도체 다이(110u~150d)의 두께와 제1 및 제2 방열 기판(230u, 230d) 사이의 거리에 따라 서로 상이한 두께를 갖도록 형성될 수 있다. 즉, 제1 및 제2 반도체 다이(110u~150d)들 중 두께가 두꺼운 반도체 다이에 연결되는 범프는 두께가 얇은 반도체 다이에 연결되는 범프에 비해 얇게 형성되거나, 두께가 얇은 반도체 다이에 연결되는 범프는 두께가 두꺼운 반도체 다이에 연결되는 범프에 비해 두껍게 형성될 수 있다.
이와 같이, 본 발명은, 반도체 다이를 회로기판(210)에 전기적으로 연결시키는 범프(170u, 170d)가 기존 스페이서를 대신하기 때문에 스페이서를 제거할 수 있어, 스페이서로 인한 크랙발생 문제를 방지할 수 있을 뿐만 아니라, 스페이서 형성 공정을 생략할 수 있어 반도체 모듈의 제조공정을 간소화시킬 수 있게 된다.
제1 도전성 클립(250u)은 제1 반도체 다이(110u, 130u, 150u)의 제2 면을 커버하도록 제1 반도체 다이(110u, 130u, 150u)와 제1 방열 기판(230u) 사이 배치된다. 즉, 제1 도전성 클립(250u)은 제1 반도체 다이(110u, 130u, 150u)의 제2 면에 면접촉 하도록 결합된다. 제2 도전성 클립(250d)은 제2 반도체 다이(110d, 130d, 150d)의 제2 면을 커버하도록 제2 반도체 다이(110d, 130d, 150d)와 제2 방열 기판(230d) 사이에 배치된다. 즉, 제2 도전성 클립(250d)은 제2 반도체 다이(110d, 130d, 150d)의 제2 면에 면접촉 하도록 결합된다.
이와 같이, 본 발명에 따르면, 제1 방열 기판(230u)과 마주보는 제1 반도체 다이(110u, 130u, 150u)의 제2 면에 제1 도전성 클립(250u)이 면접촉 하도록 결합되고, 제2 방열 기판(230d)과 마주보는 제2 반도체 다이(110d, 130d, 150d)의 제2 면에 제2 도전성 클립(250d)이 면접촉 하도록 결합되기 때문에, 제1 및 제2 반도체 다이(110u~150d)에서 발생하는 열을 제1 및 제2 방열 기판(230u, 230d)측으로 용이하게 전달할 수 있다. 이로 인해 방열 효과가 극대화될 수 있다.
한편, 제1 및 제2 도전성 클립(250u, 250d)은 제1 및 제2 반도체 다이(110u~150d)의 제2 면에 형성된 드레인 전극(미도시)을 회로기판(210)과 전기적으로 연결시킬 수 있다. 이를 위해, 제1 및 제2 도전성 클립(250u, 250d)은 구리(Copper) 계열금속이나, 전기전도율 및 열전도율이 높은 금속을 포함할 수 있다.
이하에서는 도 1에 도시된 도전성 클립의 다양한 실시예들에 대해 도 4a 및 도 4b를 참조하여 설명하기로 한다.
도 4a 및 도 4b는 도 1에 도시된 도전성 클립의 다양한 실시예에 따른 평면도이다. 도 4a 및 도 4b에 도시된 바와 같이, 제1 및 제2 도전성 클립(250u, 250d)은 본체부(251) 및 연결부(253)를 포함할 수 있다.
도 4에 대한 설명에서는 설명의 편의를 위해 제1 반도체 다이(110u, 130u, 150u)의 도번은 110u로만 표시하고, 제2 반도체 다이(110d, 130d, 150d)의 도번은 110d로만 표시하기로 한다.
본체부(251)는 제1 및 제2 반도체 다이(110u, 110d)의 제2 면을 커버한다. 제1 및 제2 반도체 다이(110u, 110d)의 제2 면은 제1 및 제2 방열 기판(230u, 230d)과 마주보는 면을 의미한다. 이 때 본체부(251)는 제1 및 제2 반도체 다이(110u, 110d)에 물리적 또는 전기적으로 결합될 수 있다.
연결부(253)는 본체부(251)를 회로기판(210)에 전기적으로 연결시킬 수 있으며, 하나 이상의 브랜치를 포함할 수 있다. 예를 들어, 연결부(253)는 도 4a에 도시된 바와 같이 2개의 브랜치(253a, 253b)로 형성되거나, 도 4b와 같이 4개의 브랜치(253a,253b, 253c, 253d)로 형성될 수 있다.
일 실시예에 있어서 연결부(253)는 도 1에 도시된 바와 같이, 미리 정해진 기울기를 갖는 경사면 형태로 구현될 수 있다. 연결부(253)가 경사면 형태로 형성되는 경우 연결부(253)와 제1 반도체 다이(110u, 130u, 150u)의 사이의 공간에 몰딩부재(270)가 주입될 수 있어서 수평방향으로 서로 인접하는 제1 반도체 다이들(110u, 130u, 150u) 간의 전기적 절연도를 향상시킬 수 있다. 또한, 연결부(253)와 제2 반도체 다이(110d, 130d, 150d)의 사이의 공간에도 몰딩부재(270)가 주입될 수 있어서 수평방향으로 서로 인접하는 제2 반도체 다이들(110d, 130d, 150d) 간의 전기적 절연도를 향상시킬 수 있다.
상술한 실시예에 따르는 경우 제1 및 제2 반도체 다이(110u, 110d)의 제2 면에 형성된 드레인 전극은 본체부(251) 및 연결부(253)를 통해 회로기판(210)과 전기적으로 연결된다.
다시 도 1을 참조하면, 제1 방열 기판(230u)은 제1 반도체 다이(110u, 130u, 150u)에서 발생된 열을 제1 방열 기판(230u)의 외측으로 방출하고, 제2 방열 기판(230d)은 제2 반도체 다이(110d, 130d, 150d)에 발생된 열을 제2 방열 기판(230d)의 외측으로 방출한다.
제1 및 제2 방열 기판(230u, 230d)은 절연물질층(231), 금속 배선층(233) 및 방열 금속층(235)를 포함할 수 있다.
절연물질층(231)은 금속 배선층(233)과 방열 금속층(235)를 전기적으로 절연시킨다. 절연물질층(231)은 열전도가 높은 세라믹 재질 물질을 포함할 수 있다.
금속 배선층(233)은 회로기판(210)과 마주보는 절연물질층(231)의 일면에 형성된다. 금속 배선층(233)은 금속 배선이 패터닝 될 수 있으며, 제1 및 제2 반도체 다이(110u~150d)의 제2 면에 형성된 드레인 전극은 접착부재(미도시)를 통해 금속 배선층(233)에 직접 전기적으로 연결되거나, 도전성 클립(250u, 250d)을 매개하여 금속 배선층(233)에 전기적으로 연결될 수 있다. 예를 들어, 접착부재는 Sn-Ag계열 접착부재거나 Ag계열 접착부재일 수 있다.
도 1에서는 금속 배선층(233)에 금속 배선이 패터닝되는 것으로 설명하였지만 다른 실시예에 있어서, 금속 배선층(233)은 패터닝되지 않을 수도 있다. 이러한 실시예에 따르는 경우, 금속 배선층(233)은 패터닝 되지 않은 상태로 도전성 클립(250u, 250d)에 절연성 접착부재를 통해 부착될 수 있다.
다른 예로, 본 발명의 일 실시예에 따른 반도체 모듈(100)이 제1 및 제2 도전성 클립(250u, 250d)을 포함하지 않는 경우, 금속 배선층(233)을 통한 회로 연결이 필요하다면 금속 배선층(233)은 패터닝 될 수 있으며, 이 경우 금속 배선층(233)은 도전성 접착부재를 통해 도전성 클립(250u, 250d)에 부착될 수 있다.
방열 금속층(235)은 일면이 절연물질층(231)에 접하고, 타면을 통해 열을 발산시킨다. 방열 금속층(235)의 타면에는 냉각매체를 포함하는 방열 수단이 근접 배치될 수 있다.
상술한 실시예에 있어서, 금속 배선층(233)과 방열 금속층(235)은 구리 계열 금속으로 구성될 수 있다. 구리 계열 금속이 부착되어 있다는 측면에서, 제1 및 제2 방열 기판(230u, 230d)과 같은 기판을 DBC(Direct Bonded Copper) 기판, AMB(Active Metal Brazing), DPC(Direct Plating Copper) 기판이라고 부르기도 한다.
일 실시예에 있어서, 회로기판(210)과 제1 방열 기판(230u) 사이의 공간과 회로기판(210)과 제2 방열 기판(230d) 사이의 공간에는 몰딩부재(270)가 채워질 수 있다. 몰딩부재(270)는 EMC(Epoxy Molding Compound)일 수 있다. 몰딩부재(270)는 회로기판(210)과 제1 및 제2 방열기판(230u, 230d) 사이의 절연 거리를 증가시키고, 제1 및 제2 반도체 다이(110u~150d)를 산화물질로부터 보호하며, 제1 및 제2 반도체 다이(110u~150d)를 고정시키는 기능을 수행할 수 있다.
몰딩부재(270)는 제1 및 제2 도전성 클립(250u, 250d)의 연결부(253)와 제1 및 제2 반도체 다이(110u~150)d) 사이의 공간에도 위치할 수 있으며, 제1 및 제2 반도체 다이(110u~150d)가 범프(170u, 170d)를 포함하는 경우에는 범프들(170u, 170d) 사이에도 위치할 수 있다.
리드 프레임(290)은 일단이 회로기판(210)에 연결되고, 타단은 외측으로 노출될 수 있다. 예를 들어, 일단은 제1 및 제2 반도체 다이(110u~150d)의 전극들과 연결된 회로 기판의 배선과 연결되고, 타단은 모터, 입력전원, 인버터 제어기 등 외부 부하에 전기적으로 연결되도록 노출될 수 있다.
도 2는 본 발명의 제2 실시예에 따른 양면 방열 구조를 갖는 반도체 모듈의 구성을 개략적으로 보여주는 도면이다. 도 2에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 양면 방열 구조를 갖는 반도체 모듈(200)은 제1 반도체 다이(110u, 130u, 150u), 제2 반도체 다이(110d, 130d, 150d), 회로기판(210), 제1 도전성 클립(250u), 제2 도전성 클립(250d), 제1 방열 기판(230u), 제2 방열 기판(230d), 및 몰딩부재(270)를 포함한다.
도 2에 도시된 제2 실시예에 따른 반도체 모듈(200)은 도 1에 도시된 제1 실시예 따른 반도체 모듈(100)과 비교할 때 범프(170u, 170d)를 포함하지 않는다는 것을 제외하고는 동일하다. 따라서, 이하에서는 도 1에 도시된 양면 기판을 포함하는 반도체 모듈(100)과의 차이점에 대해서만 설명하기로 한다.
제2 실시예에 따른 반도체 모듈(200)의 경우, 제1 및 제2 반도체 다이(110u~150d)가 범프(170u, 170d)를 포함하고 있지 않기 때문에, 제1 반도체 다이(110u, 130u, 150u)의 제1 면에 형성된 전극이 접착부재(미도시)를 통해 회로기판(210)의 제1 회로배선(미도시)에 직접 연결되고, 제2 반도체 다이(110d, 130d, 150d)의 제1 면에 형성된 전극이 접착부재(미도시)를 통해 회로기판(210)의 제2 회로배선(미도시)에 직접 연결된다.
한편, 도 1에 도시된 반도체 모듈(100)과 동일하게 도 2에 도시된 반도체 모듈(200)의 금속 배선층(233)은 패터닝되지 않을 수도 있다. 이러한 실시예에 따르는 경우, 금속 배선층(233)은 패터닝 되지 않은 상태로 도전성 클립(250u, 250d)에 절연성 접착부재를 통해 부착될 수 있다.
도 3은 본 발명의 제3 실시예에 따른 양면 방열 구조를 갖는 반도체 모듈의 구성을 개략적으로 보여주는 도면이다. 도 3에 도시된 바와 같이, 본 발명의 제3 실시예에 따른 양면 방열 구조를 갖는 반도체 모듈(300)은 제1 반도체 다이(110u, 130u, 150u), 제2 반도체 다이(110d, 130d, 150d), 회로기판(210), 제1 범프(170u), 제2 범프(170d), 제1 방열 기판(230u), 제2 방열 기판(230d), 및 몰딩부재(270)를 포함한다.
도 3에 도시된 제3 실시예에 따른 반도체 모듈(300)은 도 1에 도시된 제1 실시예 따른 반도체 모듈(100)과 비교할 때 도전성 클립(250u, 250d) 및 리드 프레임(290)을 포함하지 않는다는 것을 제외하고는 동일하다. 따라서, 이하에서는 도 1에 도시된 양면 기판을 포함하는 반도체 모듈(100)과의 차이점에 대해서만 설명하기로 한다.
제3 실시예에 따른 반도체 모듈(300)의 경우, 도전성 클립(250u, 250d)을 포함하지 않기 때문에, 제1 및 제2 반도체 다이(110u~150d)의 제2 면, 예컨대 방열 기판(230u, 230d)과 마주보는 면에 형성된 드레인 전극은 도전성 접착부재(미도시)를 통해 방열 기판(230u, 230d)의 금속 배선층(233)에 직접 전기적으로 연결될 수 있다. 따라서, 금속 배선층(233)은 회로 배선 형성을 위해 패터닝될 수 있다.
한편, 도 3에 도시된 반도체 모듈(300)의 경우, 회로기판(210)을 이용하여 리드 프레임을 직접 구현하기 때문에, 별도의 리드 프레임이 요구되지 않는다.
도 5는 도 1 내지 도 3에 도시된 양면 방열 구조를 갖는 반도체 모듈이 적용된 전력장치의 개략적인 회로도이다. 도 5에 도시된 바와 같이, 전력장치(500)는 인버터(10) 및 모터(20)를 포함할 수 있다.
모터(20)는 전기자동차, 연료전지자동차 등에 동력을 제공한다. 모터(20)는 3상의 AC(Alternating Current) 전력을 공급받아 구동될 수 있다.
인버터(10)는 모터(20)로 AC 전력을 공급한다. 인버터(10)는 배터리 혹은 연료전지로부터 DC(Direct Current) 전력을 입력 받아 AC 전력으로 변환한 후, 변환된 AC 전력을 모터(20)로 출력할 수 있다.
인버터(10)는 복수개의 반도체 소자(110u, 110d, 130u, 130d, 150u, 150d)를 포함할 수 있고, 인버터(10)에 포함된 반도체 소자(110u, 110d, 130u, 130d, 150u, 150d)가 하나의 반도체 모듈로 패키징 될 수 있다. 이러한 실시예에 따르는 경우, 도 5에 도시된 각 반도체 소자(110u, 110d, 130u, 130d, 150u, 150d)들이 도 1 내지 도 3에 도시된 반도체 다이들(110u, 110d, 130u, 130d, 150u, 150d)에 매핑될 수 있고, 도 1 내지 도 3에 도시된 본 발명의 일 실시예에 따른 반도체 모듈(100, 200, 300)이 전력장치(500)의 인버터(10) 기능을 수행할 수 있다.
이하, 도 6을 참조하여 본 발명에 따른 양면 방열 구조를 갖는 반도체 모듈 제조 방법에 대해 설명한다. 도 6a 내지 도 6e는 본 발명의 일 실시예에 따른 양면 방열 구조를 갖는 반도체 모듈 제조 방법을 도시한 개략적인 공정 단면도이다.
먼저, 도 6a에 도시된 바와 같이, 회로기판(210)의 제1 면에 제1 반도체 다이(110u, 130u, 150u) 및 제2 면에 제2 반도체 다이(110d, 130d, 150d)를 실장한다(S610). 회로기판(210)의 제1 면에는 제1 회로 배선(미도시)이 형성되어 있고, 회로기판(210)의 제2 면에는 제2 회로 배선(미도시)이 형성되어 있다. 제1 제1 반도체 다이(110u, 130u, 150u)는 제1 회로 배선에 전기적으로 연결되도록 회로기판(210)의 제1 면에 실장되고, 제2 반도체 다이(110d, 130d, 150d)는 제2 회로 배선에 전기적으로 연결되도록 회로기판(210)의 제2 면에 실장된다,
이때, 회로기판(210)의 제1 면에 결합되는 제1 반도체 다이(110u, 130u, 150u)의 제1 면에는 제1 전극 및 제2 전극이 형성되고, 제1 반도체 다이(110u, 130u, 150u)의 제2 면에는 제3 전극이 형성된다. 또한, 회로기판(210)의 제2 면에 결합되는 제2 반도체 다이(110d, 130d, 150d)의 제1 면에는 제1 전극 및 제2 전극이 형성되고, 제2 반도체 다이(110d, 130d, 150d)의 제2 면에는 제3 전극이 형성된다. 일 예로, 제1 전극은 게이트 전극이고, 제2 전극은 소스 전극이며, 제3 전극은 드레인 전극일 수 있다. 다른 예로, 제1 전극은 게이트 전극이고, 제2 전극은 에미터 전극이며, 제3 전극은 콜렉터 전극일 수도 있다.
일 실시예에 있어서, 제1 반도체 다이(110u, 130u, 150u)가 회로기판(210) 중 일정 영역의 제1 면에 실장되면, 제2 반도체 다이(110d, 130d, 150d)는 제1 반도체 다이(110u, 130u, 150u)가 실장된 영역과 동일한 영역의 제2 면에 실장될 수 있다.
이와 같이, 본 발명은, 회로기판(210)의 양면에 반도체 다이(110u~150d)를 적층형으로 실장할 수 있어, 공정 단위 면적당 실장 가능한 반도체 다이 개수가 증가되어 동일한 개수의 반도체 다이를 실장하기 위해 요구되는 면적을 감소시킬 수 있다.
일 실시예에 있어서, 제1 및 제2 반도체 다이(110u~150d)는 제1 및 제2 범프(170u, 170d)를 통해 회로기판에 결합될 수 있다. 예를 들어, 제1 반도체 다이(110u, 130u, 150u)와 회로기판(210)의 제1 면 사이에 제1 범프(170u)를 형성함으로써, 제1 반도체 다이(110u, 130u, 150u)와 회로기판(210)을 제1 범프(170u)를 통해 전기적으로 연결시킨다. 또한, 제2 반도체 다이(110d, 130d, 150d)와 회로기판(210)의 제2 면 사이에 제2 범프(170d)를 형성함으로써, 제2 반도체 다이(110d, 130d, 150d)와 회로기판(210)을 제2 범프(170d)를 통해 전기적으로 연결시킨다.
일 실시예에 있어서, 제1 및 제2 범프(170u, 170d)는 구리 계열의 금속으로 구성될 수 있다. 이러한 실시예에 따르는 경우, 제1 범프(170a)와 제2 범프(170d)는 무전해도금 공정을 통해 형성될 수 있는데, 무전해도금 공정은 두께 제어가 상대적으로 정확한 것으로 알려져 있다.
예를 들어, 제1 및 제2 반도체 다이(110u~150d)는 플립 칩(Flip chip) 형태의 반도체 소자로 복수 개의 범프(bump)를 형성할 수 있다. 이 경우, 제1 및 제2 반도체 다이(110u~150d)의 제1 및 제2 전극은 와이어 본딩 방식이 아니라, 반도체 다이 패드부(미도시)에 형성된 제1 및 제2 범프(170u, 170d)를 통해 회로기판(210)과 전기적으로 연결이 가능하여 파인 피치(Fine Pitch) 실장이 가능할 수 있다.
일 실시예에 있어서, 반도체 모듈(100)의 평탄도를 개선시키기 위해, 제1 및 제2 범프(170u,170d)는 해당 범프(170u, 170d)에 연결되는 제1 및 제2 반도체 다이(110u~150d)의 두께와 제1 및 제2 방열 기판(230u, 230d) 사이의 거리에 따라 서로 상이한 두께를 갖도록 형성될 수 있다. 즉, 제1 및 제2 반도체 다이(110u~150d)들 중 두께가 두꺼운 반도체 다이에 연결되는 범프는 두께가 얇은 반도체 다이에 연결되는 범프에 비해 얇게 형성되거나, 두께가 얇은 반도체 다이에 연결되는 범프는 두께가 두꺼운 반도체 다이에 연결되는 범프에 비해 두껍게 형성될 수 있다.
이와 같이, 본 발명은, 반도체 다이를 회로기판(210)에 전기적으로 연결시키는 범프(170u, 170d)가 기존 스페이서를 대신하기 때문에 스페이서를 제거할 수 있어, 스페이서로 인한 크랙발생 문제를 방지할 수 있을 뿐만 아니라, 스페이서 형성 공정을 생략할 수 있어 반도체 모듈의 제조공정을 간소화시킬 수 있게 된다.
한편, 회로기판(210)과 제1 및 제2 반도체 다이(110u~150d) 사이에 범프가 형성되지 않는 경우, 제1 및 제2 반도체 다이(110u~150d)의 제1 면에 형성된 제1 및 제2 전극은 전도성 접착부재(미도시)를 이용하여 회로기판(210)에 직접 전기적으로 결합된다.
다음으로, 도 6b에 도시된 바와 같이, 제1 도전성 클립(250u)을 회로기판(210) 및 제1 반도체 다이(110u, 130u, 150u)에 결합시키고, 제2 도전성 클립(250d)을 회로기판(210) 및 제2 반도체 다이(110d, 130d, 150d)에 결합시킨다(S620). 일 실시예에 있어서, 제1 도전성 클립(250u)은 제1 반도체 다이(110u, 130u, 150u)의 제2 면 중 적어도 일부를 커버하도록 제1 반도체 다이(110u, 130u, 150u)의 제2 면에 결합되고, 제2 도전성 클립(250d)은 제2 반도체 다이(110d, 130d, 150d)의 제2 면 중 적어도 일부를 커버하도록 제2 반도체 다이(110d, 130d, 150d)의 제2 면에 결합된다.
구체적으로, 제1 도전성 클립(250u)의 본체부는 제1 반도체 다이(110u, 130u, 150u)의 제2 면에 형성된 드레인 전극과 전기적으로 연결되도록 제1 반도체 다이(110u, 130u, 150u)의 제2 면에 도전성 접착부재로 결합되고, 제1 도전성 클립(250u)의 연결부는 도전성 접착부재로 회로기판(210)의 제1 면에 결합된다. 이를 통해, 제1 반도체 다이(110u, 130u, 150u)의 드레인 전극이 회로기판(210)의 제1 회로배선에 전기적으로 연결된다.
이와 유사하게, 제2 도전성 클립(250d)의 본체부는 제2 반도체 다이(110d, 130d, 150d)의 제2 면에 형성된 드레인 전극과 전기적으로 연결되도록 제2 반도체 다이(110d, 130d, 150d)의 제2 면에 도전성 접착부재로 결합되고, 제2 도전성 클립(250d)의 연결부는 도전성 접착부재로 회로기판(210)의 제2 면에 결합된다. 이를 통해, 제2 반도체 다이(110d, 130d, 150d)의 드레인 전극이 회로기판(210)의 제2 회로배선에 전기적으로 연결된다.
다음으로, 도 6c에 도시된 바와 같이, 일단이 외측으로 노출되는 리드 프레임(290)을 회로기판(210)에 연결시킨다(S630). 예를 들어, 리드 프레임(290)의 일단은 제1 및 제2 반도체 다이(110u~150d)의 전극들과 연결된 회로기판(210)의 배선(미도시)에 연결되고, 리드 프레임(290)의 타단은 모터, 입력전원, 인버터제어기 등 외부 부하에 전기적으로 연결되도록 노출될 수 있다.
다음으로, 도 6d에 도시된 바와 같이, 제1 방열기판(230u)을 제1 도전성 클립(250u)에 결합시키고, 제2 방열기판(230d)을 제2 도전성 클립(250d)에 결합시킨다(S640). 이때, 제1 및 제2 방열 기판(230u, 230d)은 절연물질층(231)의 일면에 금속 배선층(233)이 패턴 형성되어 있고, 타면에 방열 금속층(235)이 형성되어 있다.
이러한 실시예에 따르는 경우, 제1 방열기판(230u)의 금속 배선층(233)이 회로기판(210)의 제1 면과 마주보도록 제1 방열 기판(230u)을 제1 도전성 클립(250u)에 도전성 접착부재(미도시)를 이용하여 부착한다. 또한, 제2 방열기판(230d)의 금속 배선층(233)이 회로기판(210)의 제2 면과 마주보도록 제2 방열 기판(230d)을 제2 도전성 클립(250d)에 도전성 접착부재를 이용하여 부착한다. 예를 들어, 도전성 접착부재는 Sn-Ag계열 접착부재거나 Ag계열 접착부재일 수 있다.
상술한 실시예에 있어서, 제1 및 제2 방열 기판(230u, 230d)은 DBC(Direct Bonded Copper), AMB(Active Brazing Metal), DPC(Direct Plating Copper) 등의 공법을 통해 형성될 수 있다. DBC(Direct Bonded Copper) 공법은 고온 산화 공정에 의해 세라믹 기판의 양면에 구리층을 형성하고, 질소 환경에서 온도를 조절하여 구리와 세라믹 기판에 사용된 산화물을 결합시키는 공법을 의미한다. AMB(Active Brazing Metal) 공법은 세라믹 기판과 금속층 사이에 중간재를 사용하여 브레이징(Brazing)하는 공법을 의미한다. DPC(Direct Plating Copper) 공법은 구리 도금을 세라믹 기판에 직접 증착하여 형성하는 공법을 의미한다.
상술한 실시예에 있어서는 제1 및 제2 방열 기판(230u, 230d)의 금속 배선층(233)이 패터닝되어 있는 것으로 설명하였지만, 제1 및 제2 반도체 다이(110u~150d)의 전기적 연결을 위한 금속 배선층(233)의 회로패턴이 요구되지 않는 경우, 금속 배선층(233)은 패터닝되지 않을 수 있다. 이러한 경우, 금속 배선층(233)은 절연성 접착부재(미도시)를 통해 도전성 클립(250u, 250d)과 결합시킬 수 있다.
상술한 실시예에 있어서는, 도전성 클립(250u, 250d)이 포함되는 것으로 설명하였지만, 도전성 클립(250u, 250d)은 선태적으로 포함될 수 있는 구성으로서, 도전성 클립(250u, 250d)이 포함되지 않는 경우 도전성 클립(250u, 250d)을 제1 및 제2 반도체 다이(110u~150d)에 결합시키는 공정은 생략될 수 있다. 이러한 경우, 제1 방열 기판(230u)의 금속 배선층(233)은 도전성 접착부재를 통해 제1 반도체 다이(110u, 130u, 150u)의 드레인 전극에 직접 결합되고, 제2 방열기판(230d)의 금속 배선층(233)은 도전성 접착부재를 통해 제2 반도체 다이(110d, 130d, 150d)의 드레인 전극에 직접 결합된다.
다음으로, 도 6e에 도시된 바와 같이, 회로기판(210)과 제1 방열 기판(230u) 사이의 공간 및 회로기판(210)과 제2 방열 기판(230d) 사이의 공간에 몰딩부재(270)를 주입한다(S650). 일 실시예에 있어서, 몰딩부재(270)로 EMC(Epoxy Molding Compound)를 주입할 수 있다.
몰딩부재(270)는 회로기판(210)과 제1 및 제2 방열기판(230u, 230d) 사이의 절연 거리를 증가시키고, 제1 및 제2 반도체 다이(110u~150d)를 산화물질로부터 보호하며, 제1 및 제2 반도체 다이(110u~150d)를 고정시키는 기능을 수행할 수 있다.
일 실시예에 있어서, 도전성 클립(250u, 250d)의 연결부가 경사면 형태로 형성되는 경우, 연결부와 제1 반도체 다이(110u, 130u, 150u)의 사이의 공간에 몰딩부재(270)가 주입될 수 있어서 수평방향으로 서로 인접하는 제1 반도체 다이들(110u, 130u, 150u) 간의 전기적 절연도를 향상시킬 수 있다. 또한, 연결부와 제2 반도체 다이(110d, 130d, 150d)의 사이의 공간에도 몰딩부재(270)가 주입될 수 있어서 수평방향으로 서로 인접하는 제2 반도체 다이들(110d, 130d, 150d) 간의 전기적 절연도를 향상시킬 수 있다.
또한, 제1 및 제2 반도체 다이(110u~150d)가 범프(170u, 170d)를 포함하는 플립 칩 형태인 경우에는 범프들 사이 사이에도 몰딩부재(270)를 주입할 수 있다.
한편, 도 6에서는 리드 프레임을 결합하는 공정(S640)을 포함하는 것으로 도시하였지만, 리드 프레임(290)은 회로기판(210)을 이용하여 직접 구현할 수도 있기 때문에 이러한 경우 리드 프레임을 결합하는 공정은 생략될 수 있다.
본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 양면 방열 구조를 갖는 반도체 모듈
110u, 130u, 150u: 제1 반도체 다이
110d, 130d, 150d: 제2 반도체 다이
210: 회로기판
230u: 제1 방열 기판 230d: 제2 방열 기판
250u: 제1 도전성 클립 250d: 제2 도전성 클립

Claims (20)

  1. 제1 전극이 형성된 제1 면이 회로기판의 제1 면에 실장되는 제1 반도체 다이;
    상기 제1 전극이 형성된 제1 면이 상기 회로기판의 제2 면에 실장되는 제2 반도체 다이;
    상기 회로기판의 제1 면과 마주보도록 배치되고, 제2 전극이 형성된 상기 제1 반도체 다이의 제2 면에 결합되는 제1 방열 기판; 및
    상기 회로기판의 제2 면과 마주보도록 배치되고, 상기 제2 전극이 형성된 상기 제2 반도체 다이의 제2 면에 결합되는 제2 방열 기판을 포함하는 양면 방열 구조를 갖는 반도체 모듈.
  2. 제1항에 있어서,
    상기 제1 반도체 다이는, 상기 제1 반도체 다이의 제1 면과 상기 회로기판의 제1 면 사이에 배치되어 상기 제1 반도체 다이의 제1 전극을 상기 회로기판에 전기적으로 연결시키는 제1 범프를 포함하며,
    상기 제2 반도체 다이는, 상기 제2 반도체 다이의 제1 면과 상기 회로기판의 제2 면 사이에 배치되어 상기 제2 반도체 다이의 제1 전극을 상기 회로기판에 전기적으로 연결시키는 제2 범프를 포함하는 양면 방열 구조를 갖는 반도체 모듈.
  3. 제2항에 있어서,
    상기 제1 반도체 다이 및 상기 제2 반도체 다이는 복수개이고,
    상기 제1 범프 및 상기 제2 범프는 복수개이며,
    상기 제1 범프 각각의 두께는 상기 제1 범프가 연결되는 상기 제1 반도체 다이의 두께에 따라 결정되고, 상기 제2 범프 각각의 두께는 상기 제2 범프가 연결되는 상기 제2 반도체 다이의 두께에 따라 결정되는 양면 방열 구조를 갖는 반도체 모듈.
  4. 제1항에 있어서,
    상기 제1 반도체 다이의 제2 면을 커버하도록 상기 제1 반도체 다이의 제2 면과 상기 제1 방열 기판 사이에 배치되는 제1 도전성 클립; 및
    상기 제2 반도체 다이의 제2 면을 커버하도록 상기 제2 반도체 다이의 제2 면과 상기 제2 방열 기판 사이에 배치되는 제2 도전성 클립을 더 포함하는 양면 방열 구조를 갖는 반도체 모듈.
  5. 제4항에 있어서,
    상기 제1 및 제2 도전성 클립은,
    상기 제1 반도체 다이의 제2 면 또는 상기 제2 반도체 다이의 제2 면을 덮는 본체부; 및
    상기 본체부를 상기 회로기판에 전기적으로 연결시키는 적어도 하나의 연결부를 포함하는 양면 방열 구조를 갖는 반도체 모듈.
  6. 제5항에 있어서,
    상기 연결부는 경사면을 갖도록 형성되고,
    상기 제1 반도체 다이와 상기 경사면 사이의 공간과 상기 제2 반도체 다이와 상기 경사면 사이의 공간에는 몰딩부재가 주입되어 있는 양면 방열 구조를 갖는 반도체 모듈.
  7. 제4항에 있어서,
    상기 제1 반도체 다이의 제2 전극은 상기 제1 도전성 클립을 통해 상기 회로기판에 전기적으로 연결되고, 상기 제2 반도체 다이의 제2 전극은 상기 제2 도전성 클립을 통해 상기 회로기판에 전기적으로 연결되는 양면 방열 구조를 갖는 반도체 모듈.
  8. 제1항에 있어서,
    상기 제1 전극은 게이트 전극 및 상기 게이트 전극과 전기적으로 격리된 소스전극을 포함하고, 상기 제2 전극은 드레인 전극을 포함하는 양면 방열 구조를 갖는 반도체 모듈.
  9. 제1항에 있어서,
    상기 제1 반도체 다이는 상기 회로기판 중 제1 영역의 제1 면에 실장되고 상기 제2 반도체 다이는 상기 제1 영역의 제2 면에 실장되어 상기 제1 및 제2 반도체 다이가 적층구조를 형성하는 양면 방열 구조를 갖는 반도체 모듈.
  10. 제1항에 있어서,
    상기 반도체 모듈은.
    상기 회로기판의 제1 면에 수평방향으로 배치된 복수개의 상기 제1 반도체 다이를 포함하고,
    상기 회로기판의 제2 면에 수평방향으로 배치된 복수개의 상기 제2 반도체 다이를 포함하는 양면 방열 구조를 갖는 반도체 모듈.
  11. 제1항에 있어서,
    상기 제1 및 제2 반도체 다이는 전력반도체 또는 MCU(Micro Controller Unit)를 포함하는 양면 방열 구조를 갖는 반도체 모듈.
  12. 제1항에 있어서,
    상기 회로기판과 상기 제1 방열 기판 사이의 공간과 상기 회로기판과 상기 제2 방열 기판 사이의 공간에 주입된 몰딩부재를 더 포함하는 양면 방열 구조를 갖는 반도체 모듈.
  13. 제1항에 있어서,
    상기 제1 및 제2 방열 기판은,
    절연물질층;
    상기 절연물질층의 일면에 형성되며, 상기 회로기판과 마주보는 금속 배선층; 및
    상기 절연물질층의 타면에 형성되는 방열 금속층을 포함하는 양면 방열 구조를 갖는 반도체 모듈
  14. 제13항에 있어서,
    상기 제1 및 제2 반도체 다이의 제2 면을 각각 커버하는 도전성 클립을 더 포함하며,
    상기 금속 배선층은 각 도전성 클립과 전기적으로 연결되도록 패턴형성되어 있는 금속패턴을 포함하는 양면 방열 구조를 갖는 반도체 모듈.
  15. 제1항에 있어서,
    일단은 상기 회로기판에 연결되고, 타단은 외측으로 노출되는 리드 프레임을 더 포함하는 양면 방열 구조를 갖는 반도체 모듈.
  16. 제1 반도체 다이의 제1 면을 회로기판의 제1 면에 부착하고, 제2 반도체 다이의 제1 면을 상기 회로기판의 제2 면에 부착하는 단계;
    상기 회로기판의 제1 면과 마주보도록 상기 제1 반도체 다이의 제2 면에 제1 방열 기판을 결합시키고, 상기 회로기판의 제2 면과 마주보도록 상기 제2 반도체 다이의 제2 면에 제2 방열 기판을 결합시키는 단계; 및
    상기 회로기판과 상기 제1 방열 기판 사이의 공간 및 상기 회로기판과 상기 제2 방열 기판 사이의 공간에 몰딩부재를 주입하는 단계를 포함하는 양면 방열 구조를 갖는 반도체 모듈 제조 방법.
  17. 제16항에 있어서,
    상기 결합시키는 단계 이전에,
    상기 제1 반도체 다이의 제2 면을 커버하고 상기 제1 반도체 다이의 제2 면에 형성된 전극을 상기 회로기판에 전기적으로 연결시키는 제1 도전성 클립을 상기 제1 반도체 다이 및 상기 회로기판의 제1 면에 결합시키고, 상기 제2 반도체 다이의 제2 면을 커버하고, 상기 제2 반도체 다이의 제2 면에 형성된 전극을 상기 회로기판에 전기적으로 연결시키는 제2 도전성 클립을 상기 제2 반도체 다이 및 상기 회로기판의 제2 면에 결합시키는 단계를 더 포함하는 양면 방열 구조를 갖는 반도체 모듈 제조 방법.
  18. 제17항에 있어서,
    상기 제1 및 제2 도전성 클립은 경사면을 가지는 복수의 연결부를 포함하며,
    상기 몰딩부재를 주입하는 단계에서, 상기 제1 반도체 다이와 상기 경사면 사이의 공간과 상기 제2 반도체 다이와 상기 경사면 사이의 공간에 상기 몰딩부재를 주입하는 양면 방열 구조를 갖는 반도체 모듈 제조 방법.
  19. 제16항에 있어서,
    상기 몰딩부재를 주입하는 단계 이전에, 일단이 외측으로 노출되는 리드 프레임을 상기 회로기판에 연결시키는 단계를 더 포함하는 양면 방열 구조를 갖는 반도체 모듈 제조 방법.
  20. 제16항에 있어서,
    상기 부착하는 단계에서, 상기 제1 반도체 다이의 제1 면은 제1 범프를 통해 상기 회로기판의 제1 면에 전기적으로 연결되고, 상기 제2 반도체 다이의 제1 면은 제2 범프를 통해 상기 회로기판의 제2 면에 전기적으로 연결되며,
    상기 제1 및 제2 반도체 다이가 복수개이고, 상기 제1 및 제2 범프가 복수개인 경우, 상기 제1 범프 각각의 두께는 상기 제1 범프가 연결되는 상기 제1 반도체 다이의 두께에 따라 결정되고, 상기 제2 범프 각각의 두께는 상기 제2 범프가 연결되는 상기 제2 반도체 다이의 두께에 따라 결정되는 양면 방열 구조를 갖는 반도체 모듈 제조 방법.
KR1020220094821A 2022-07-29 2022-07-29 양면 방열 구조를 갖는 반도체 모듈 및 그 제조 방법 KR20240017263A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020220094821A KR20240017263A (ko) 2022-07-29 2022-07-29 양면 방열 구조를 갖는 반도체 모듈 및 그 제조 방법
JP2023122671A JP2024019127A (ja) 2022-07-29 2023-07-27 両面放熱構造を有する半導体モジュールおよびその製造方法
CN202310949243.9A CN117476571A (zh) 2022-07-29 2023-07-28 半导体模块及其制造方法
EP23188405.7A EP4322210A1 (en) 2022-07-29 2023-07-28 Semiconductor module and method for fabricating the same
US18/227,911 US20240038733A1 (en) 2022-07-29 2023-07-29 Semiconductor module and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220094821A KR20240017263A (ko) 2022-07-29 2022-07-29 양면 방열 구조를 갖는 반도체 모듈 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20240017263A true KR20240017263A (ko) 2024-02-07

Family

ID=87520121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220094821A KR20240017263A (ko) 2022-07-29 2022-07-29 양면 방열 구조를 갖는 반도체 모듈 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20240038733A1 (ko)
EP (1) EP4322210A1 (ko)
JP (1) JP2024019127A (ko)
KR (1) KR20240017263A (ko)
CN (1) CN117476571A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4326207A1 (de) * 1992-10-06 1994-04-07 Hewlett Packard Co Mechanisch schwimmendes Mehr-Chip-Substrat
US5396403A (en) * 1993-07-06 1995-03-07 Hewlett-Packard Company Heat sink assembly with thermally-conductive plate for a plurality of integrated circuits on a substrate
KR20010090354A (ko) * 1999-03-26 2001-10-18 가나이 쓰토무 반도체 모듈 및 그 실장 방법

Also Published As

Publication number Publication date
US20240038733A1 (en) 2024-02-01
EP4322210A1 (en) 2024-02-14
CN117476571A (zh) 2024-01-30
JP2024019127A (ja) 2024-02-08

Similar Documents

Publication Publication Date Title
US11532538B2 (en) Component structure, power module and power module assembly structure
US9490200B2 (en) Semiconductor device
US8981552B2 (en) Power converter, semiconductor device, and method for manufacturing power converter
US20140334203A1 (en) Power converter and method for manufacturing power converter
US9088226B2 (en) Power module for converting DC to AC
KR101321277B1 (ko) 전력 모듈 패키지 및 그 제조방법
US9437508B2 (en) Method for manufacturing semiconductor device and semiconductor device
WO2020241239A1 (ja) 半導体装置
US8261439B2 (en) Method for contacting electronic components by means of a substrate plate
US20200203252A1 (en) Semiconductor device and method of manufacturing the same
KR20240017263A (ko) 양면 방열 구조를 갖는 반도체 모듈 및 그 제조 방법
KR20230092516A (ko) 양면 방열 전력반도체모듈 및 그 제조방법
US20240096720A1 (en) Semiconductor module having a double-sided heat dissipation structure and A Method for fabricating the same
US20240096730A1 (en) Semiconductor Module Having Double Sided Heat Dissipation Structure and Method for Fabricating the Same
JP2002164503A (ja) パワー半導体装置
CN113614917A (zh) 功率半导体装置
US20220270988A1 (en) Electronic part and semiconductor device
KR20240022790A (ko) 양면 방열 구조의 반도체 모듈 및 그 제조 방법
CN113764357B (zh) 导电模块的封装结构
US20240071898A1 (en) Semiconductor device and semiconductor device manufacturing method
WO2024143541A1 (ja) 半導体デバイス、半導体モジュール、および製造方法
US20230317685A1 (en) Packaged electronic device comprising a plurality of power transistors
WO2024125777A1 (en) Double side cooled power package
JP2021002610A (ja) 半導体モジュール、車両、および半導体モジュールの製造方法
KR20210041425A (ko) 다층 접합 전력 모듈 및 그 제조 방법