TW462168B - Vertical cross phase demodulation circuit - Google Patents

Description

A7 A7 經濟部智慧財產局員Η消費合作、社印裝 ________B7___ 五、發明說明（1 ) [發明之所屬技術領域] 本發明係有關於使用作數位電視播送的垂直相位解調 電路之極佳垂直相位解調電路。 ^ [習知技術] 近年以來，以數位信號提供電視播送信號的技術已被 實際應用’而且亦開始了商業性的數位電視播送。數位電 視播送’係可分為使用衛星以傳送數位電視信號，以及以 :地面波傳送數位電視播送等兩種類。茲說明其中有關衛星 數位電視播送之情形。 第5圖係為表示在衛星數位播送接收機所接收的丨訊 框（frame)份的數位資料的構成。數位資料係在〗訊框包含 有39936符號（symbol)。此處所說的符號係指同步於1時 脈而接收之信號訊框的頭端部份係以TMCC信號（多重 傳送控制信號）和同步字組（word)信號所構成。TMCC信號 係為傳送有關於隙縫（slot)信號或傳送方式的控制資訊。同 步字組信號的符號數係共計有40符號。TMCC信號及同步 字組信號的總符號數係為192，作成BPSK(Binary PSK)調 變信號而傳送。 接績於TMCC信號及同步字組信號，為交互地配置之 資料(映像部份：聲音部份等）和載送時脈用猝射（burst)信 號。各資料的符號數係為2 0 3 ·而各載送時脈用猝射信號 的符號數則為4符號載送時脈用猝射信號係為B P S K調 變信號 將來g 2 ϋ 3 .符號所構成的資料部份和4符號所構成的 一- - ____ 1 -¾ & 茂.遇用中^ 脚—一: -----：----訂---------線 (請先閱讀背面之注意事項再填寫本頁) 462168 A7 經 濟 部 智 慧 財 產 局 員 工 消 f 合 作 社 印 製 B7 五、發明說明（2 ) 載送時脈用猝射信號部份作成1組（set)，連續的共計4組 ((203+4)χ 4符號）則稱為1隙缝。 . 隙縫的各個，係以各種調變方式而調變。在頻率引入 後’檢出同步字組，並取出訊框同步之後而解調TMCC信 號的内容’而可辨識出什麼樣的調變方式的資料是以什麼 順序來傳送的。而調變方式係例如8PSK、Q PSK(Q PSK : Quadrature PSK)或 B PSK 等。 繼之’第6圖表示有關衛星數位播送接收機的構成。 來自衛星所送來的數位電視信號係在調諧器（tuner )6 1進 行同步檢波的同時亦進行頻率的向下轉換（down downconvert)。而自調諧器61所取得的I及Q信號係以垂 直相位解調電路62作解調，而產生I及Q的基本頻帶（Base bamd)。此後，在PSK解調電路63因應於I及Q的基本頻 帶而進行各種PSK解調，在錯誤修正電路64進行PSK解 調信號的錯誤修正。經錯誤修正過的PSK解調信號係在信 號處理電路65藉由MPEG 1或MPEG 2方式而解碼成動畫 資料或聲音資料。 第3圖為表示垂直相位解調電路62的具體電路例^數 位電視信號係以構成準同步檢波器的乘算器〗及2作同步 檢波’並輸出ί及Q信號及Q信號係以AD轉換器3 及4變換成數位資料，而輸入至解調器5。 在解調器係修正I信號及Q信號的向量（Vect〇r)以使能 成為理想狀態，並作為I及Q基本頻帶而輸出基本頻 帶係輸入至時脈再生電路6，並藉由PLL (鎮相環路phase 本紙張尺度適用中國囷家標準（CNS)A4規格（210 X 297公釐〉 ------------；&------—-------^ <請先閲讀背面之注意事項再填寫本頁) 經 濟 部 智 慧 財 產 局 消 費 仓 ft .-j土 tv A； B7 五、發明說明（3 ) locked loop)的方法而產生同步於基本頻帶的再生時脈 CK。於時脈再生電路6係如第2圖a所示，檢出形成參考 信號的基本頻帶的零交點、並使該零交點和再生時脈CK 的上昇邊緣能形成相位同步，而進行時脈再生電路6中的 VCO的頻率控制。第2a圖係表示基本頻帶和再生時脈是 相位同步的情形的表示圖。 然而，在AD轉換器3及4，因應於該性能係有在輸 出數位資料上重疊著DC偏移的情形。當DC偏移的重疊 發生時，即產生如下之問題。 第4圖為表示QPSK調變方式的星座圖。QpsK調變 方式的情形下，在4個象限有表示基本帶的向量的各記號 點（A B C D) ’且因應於資料而遷移各記號點之間隔。 當DC偏移是發生於AD轉換器3及4之際，基本帶的向 量並不表示出理想狀態，而是因應於基本帶的大小表示出 其他的點。例如，當在Q基本帶發生偏移，即自理想狀態 的〇點偏離至•點。是故’ gj DC的偏移，基本帶的向量 是例如偏離至Α’.ϋ ,此情形時，因為偏移的大小，本來應 該是作為A點解調的基本頻帶，卻誤作為8點而解調。如 此第4圖的星座圖上的各記號間的距離亦即，比較於 DC偏移是無時的間隔(例如ADC偏移是有時的間隔 (例如即縮小，因而相對於在傳送路經所產生的雜音 的雜訊（n〇1Sem界即變小，故解調性（位元錯誤傳輸率）即 惡化。 ;本發明欲解決之課題丨 JIH29 裝-----；----訂------1---線 (請先閱讀背面之注意事項再填寫本頁) 4 6 2 16 8 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（4 ) 在第3圖之習知例中，作為清除DC偏移的方法，則 是在AD轉換器3及4與解調器5之間，插入DC偏移檢 出用的低通過濾器（l〇w pass filter)和DC偏移消除用的加 算器。藉由以低通過濾器將AD轉換器3及4的輸出資料 予以平坦化的處理，而檢出DC偏移，並經加算器之演算 結果而減算DC偏移份，據此以消除DC偏移。 但是’該低通過濾器因係必須檢出DC準位，而有必 要擴大時間常數’若欲藉由數位過濾器而實現時間常數大 的低通過濾器’則有電路規模變得非常大的問題。而且， 低通過濾器係連接於AD轉換器3及4的後段，故低通過 濾器亦變成必須和AD轉換器3及4相同之時脈來動作， 造成了必須高速動作的情況。若欲使如上述低通過濾器的 大規模電路作高速動作，雖可使用信號處理之管線（pipe line)化的技術’但隨著管線化的處理卻必須追加暫存器 (Register)。 [解決課題之方法] 本發明之用以解調具有垂直交錯關係的兩個基本頻帶 的垂直交錯相位解調電路，係倶備準同步檢波來自數位調 變信號的基本頻帶的準同步檢波器、和數位變換前述基本 頻帶的AD轉換器、和加算該AD轉換器的輸出資料與偏 移檢出信號的加算器、和產生同步於前述基本頻帶的時脈 的PLL(鎖相環路電路）；其特徵為前述PLL係為自基本頻 帶信號與同步信號的相位關係輸出偏移檢出信號、並以前 述加算器消除偏移。 I 11 I I — I—t.· · I I I ! I 訂.I 1 I 111 i I <請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格<210 X 297公釐） 4 311129 A7 A7 經濟部智慧財產局員工消費合^""&!' B7 五、發明說明（5 ) 特別是，前述PLL的相位比較器係檢出前述時脈上昇 時的基本頻帶的準位、並將該準位以偏移檢出信號輸出為 特徵。 進而，俱備檢出前述PLL是鎖定（i〇cked)狀態的時脈 檢出電路、和依據前述時脈檢出電路的輸出而導通偏移檢 出彳吕號的間電路為特徵。 且，俱備使偏移檢出信號平坦化並延遲的為特 徵且，則述PLL係與再生同步於包含於基本頻帶的位元 時脈的時脈之時脈再生電路併用為特徵。 根據本發明，當再生包含於基本頻帶信號中的位元時 脈之際，依據因應於偏移量而輪出之偏移檢出信號，即能 消除DC偏移成份。 [發明之實施形態] 第1圖係為表示本發明之實施形態的電路圖。有關和 s知例的第3圖相同的雷 ,, 子U的電路’則賦予和第3圖相同之符記， 亚嗜略其說明。 為時脈再生電路，係由輸出頻率為可變的VC。?、和 分頻器。8〇7的輪出信號的分頻器8、和比較Q基本頻帶及 較器9、的輸出信號的相位之相位比較器9，和將相位比 出頻率。嬈予以平垣化並產生控制VC07的輪 巧千旳頻率拉制 電路6係勺八 。、LPF1 0所構成。而且時脈再生 P.達 L〇 '的輪出頻率，且藉由計數值之 ‘連頂疋值而檢出ηι β兩 〜. | I ： Λ疋處於鎖定狀態的鎖定檢出電路 . . '1 ! .-Λ

Ul\29 I ill------- ! 1 I l·---^ > 1 I--I I I I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 462168 Δ7 ________ B7 五、發明說明（6 ) 12係為使從相位比較器9輸出的偏移檢出信號延遲且 平坦化、並使偏移修正迴路安定化的LPF。又，1 3係為當 時脈再生電路6是鎖定之際’使偏移檢出信號導通的閘電 路。此外’14及15係因應於偏移檢出信號而用以消除ad 轉換器3及4所輸出的偏移之加算葬。 首先’說明時脈再生電路6的動作。相位比較器9係 依據Q基本頻帶及分頻器8的輸出之相位差而輸出相位檢 出信號PCO。相位檢出信號PCO係以LPF1 0進行平坦化、 且作為控制信號而輸入至VC07。VC 07的輸出頻率係因應 於頻率控制信號而改變’且VC07的輸出信號係經分頻之 後’再輸入至相位比較器9。於是，如第2圖a所示，檢 出形成參考信號的Q基本頻帶的零交點，且使該零交點與 再生時脈CK的上昇邊緣能形成相位同步之狀態而進行 VC07的頻率控制》 此外’相位比較器9係輸出相位檢出信號和偏移信 號。相位檢出信號PC0係在基本帶的零交點附近，作為再 生時脈是上昇時的基本帶的準位而輸出。相位檢出信號 PC0係為基本頻帶是上昇時藉由將基本頻帶的準位予以非 反相的處理而輪出，且基本帶是下降時反相前述準位而輸 出。如第2圖C所示，在再生時脈是較基本頻帶超前時， 基本頻帶在零交點上昇時基本頻帶的準位為負，且雉持不 變地輸出負準位的相位檢出信號。此外，在基本頻帶下降 時’基本頻帶的準位雖係為正，卻反相而輸出負準位的相 位檢出信號》據此，對VC07的頻率控制信號係全體形成 ' ^ i I I K----訂-- -------線- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 6 311129 經濟部智慧財產局員1消費合".狂-:.髮 3ΙΠ29 A7 ----------B7___ 五、發明說明（7 ) 負準位，且VC07的輸出頻率係控制於下降的方向^ 此外，如第2圖d所示，再生時脈是較基本頻帶延遲 時，基本頻帶是在零交點上昇時，基本頻帶的準位係形成 正狀態，且維持不變地輪出正準位的相位檢出信號。又， 在基本頻帶的下降時，基本頻帶的準位係形成負，並反相 而輸出正準位的相位檢出信號。據此，對vc〇7的頻率控 制信號係全體形成正準位’ 1 vc〇7的輸出頻率係控制於 變高的方向。 第2圖b係表示時脈再生電路6是在鎖定狀態，且於 基本頻帶產生偏移時的波形s因基本頻帶全體是只上昇偏 移份’故基本頻帶的正負峰（peak)i間的中間值是位於偏 移份。如此，時脈再生電路6係控制著vc〇7以使再生時 脈CK的上昇相對於基本頻帶之偏移能相位同步於零交 點。此狀態下》相位檢出信號pC〇係因相同準位△ e的正 負信號是互為相異的輸出，故自LPF10所輸出的頻率控制 信號係形成i 0」’且維持著鎖定狀態。 又’鎖定時的準位差△E係表示由偏移準位。在維持 不變的準位而輪出準位差八£之狀態下，作為偏移檢出信 號而輸出：相位比較器9係因檢出零交射近的基本頻帶的 準位故不*附加新的電路，而能輸出來自相位比較電路 9的偏移檢出信號，， 偏移檢出信號係以LPF丨2作信號平坦化以消除偏移 如上所述偏移檢出係因能在pu鎖定時正確地檢出故 I K為時脈檢出電路n的輸出信號發生時使l·. ΡΠ ?的輪出 L . - | 裝-----^---i訂---------線 {請先閱讀背面之达意事項再填寫本頁) 462168 Α7 Β7 五、發明說明（8 ) (請先閱讀背面之注意事項再填寫本頁) 信號導通’且施加至加算器14及15。在加算器14及15 當中’係能以LPF12的輸出消除來自AD轉換器3及4的 偏移。此處，LPF12雖係具有將偏移檢出信號予以平垣化 的功能’但亦具有延遲或鈍化偏移檢出信號的功能。此結 果’在純化偏移修正迴路的感度下能達到安定化。DC偏 移因係能以相位比較器9檢出，故LPF12係不具有如習知 技術般之檢出DC偏移的功能《是故，該LPF12係不須較 習知技術具有更大的時間常數，而能將動作時脈定為 CK/2，且不須擴大電路規模。 另’作為鎖定檢出電路11’係只要能檢出PLL是在鎖 定狀態即可，並不限定於第1圖所記載之電路。 [發明之功效] 根據本發明，在產生同步於基本頻帶的時脈的PLL當 中，因能使用相位比較結果而檢出DC偏移，故能簡單地 作成電路且即使是無高速處理，亦能消除DC偏移。 此外，在本發明中，因能使用再生同步於基本頻帶的 時脈之電路而檢出DC偏移，故不須附加新的電路。 經濟部智慧財產局員工消費合作社印製 [圖面之簡單說明] 第1圖表示本發明之實施形態的方塊圖。 第2圖用以說明第1圖之時脈再生電路6的動作的波 形圖。 第3圖表示習知例的方塊圖。 第4圖表示QPSK方式的星座圖的特性圖》 第5圖表示數位電視信號的資料列之圓β 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公爱） 8 311129 五、發明說明（9 ) 第6圖表示衛星數位電視接收機的方塊圖 [符號說明] 經濟部智慧財產局員χ消費合作社1 -( Γ; 6 時脈再生電路 7 VCO 8 分頻器 9 相位比較器 10、12 LPF 11 鎖定檢出電路 13 閘電路 14、15 加算器 標 一境 1¾

31112° (請先閲讀背面之注意事項再填寫本頁> -裝 J11--------I ---

Claims (1)

1. 462168

   經濟部智慧財產局員工消費合作社印製 •一種垂直交錯相位解調電路，係用以解調具有垂直交錯 關係的2個基本頻帶，並俱備準同步檢波來自數位調變 4號的基本頻帶的準同步檢波器、和數位變換前述基本 頻帶的AD轉換器、和加算該八〇轉換器的輸出資料與 偏移檢出信號的加算器，和產生同步於前述基本頻帶的 時脈的PLL，其特徵為前述PLL係為自基本頻帶信號 與同步信號的相位關係輸出偏移檢出信號，並以前述加 算器消除偏移。 2.如申請專利範圍第丨項之垂直交錯相位解調電路，前述 PLL的相位比較器係檢出前述時脈上昇時的基本頻帶 的準位’並以該準位作為偏移檢出信號而輸出者。 3·如申請專利範圍第丨項垂直交錯相位解調電路，倶備檢 出前述PLL是鎖定狀態的時脈檢出電路，和依據前述 時脈檢出電路的輸出而導通偏移檢出信號的閘電路 者。 4. 如申請專利範圍第丨項之垂直交錯相位解調電路，倶備 使偏移檢出信號平坦化並延遲的LPF者《 5. 如申請專利範圍第丨項之垂直交錯相位解調電路，前述 PLL係與再生同步於包含於基本頻帶的位元時脈的時 脈之時脈再生電路兼用者。 (請先閲讀背面之注意事項再填寫本頁) 衣 訂卜· 線 本紙張尺度適用+1國國本標準（CNS)A4規格（210 X 297公爱） 3U210 10