CN1214632C - 垂直相位解调电路 - Google Patents

Abstract

在垂直相位解调电路中用简单的电路除去DC偏差。如果时钟再生电路6被锁定，那么用相位比较器9检测来自零交叉点的与真正0电平的电平差ΔE。电平差ΔE表示偏差电平，用原来的电平输出电平差ΔE。用LPF14使电平差ΔE平坦化，然后输入至加法器14和15，从而除去DC偏差部分。

Description

垂直相位解调电路

技术领域

本发明涉及适合在数字电视广播的垂直相位解调电路中使用的垂直相位解调电路。

背景技术

近年来，以数字信号形式供给电视广播信号的技术已实用化，已开始进行商业性的数字电视广播。在数字电视广播中，有使用卫星发送数字电视信号和用地面波发送数字电视广播这两种情况。其中，说明卫星数字电视广播。

图5是表示在卫星数字广播接收机中接收的1帧部分的数字数据的结构图。数字数据在一帧中包括39936个符号。其中，所谓符号是在1时钟内同步接收的信号。一帧的前头部分由TMCC信号(传送多路控制信号)和同步码信号构成。TMCC信号传送时间段(slot)信号和与传送方式相关的控制信息。同步码信号的符号数合计为40个符号。TMCC信号和同步码信号的总符号数为192，作为BPSK(Binary PSK)调制信号来传送。

在TMCC信号和同步码信号，交叉配置数据(图象部分、声音部分等)和用于载波锁定的色同步信号。各数据的符号数有203个，各载波锁定色同步信号的符号数有4个。载波锁定色同步信号为BPSK调制信号。

由203个符号构成的数据部分和由4个符号构成的载波锁定同步信号部分为1组，连续合计4组((203+4)×4个符号)称为1个时间段。

按各种调制方式调制各个时间段。在频率引入后，检测同步码，通过取出帧同步解调TMCC信号的内容，可辨认哪种调制方式的数据按哪种顺序传送。作为调制方式，可列举出8PSK、QPSK(QPSK：Quadrature PSK)和BPSK等。

下面，图6表示卫星数字广播接收机的结构。在调谐器61中对卫星传送的数字电视信号同步检波，同时进行频率降频转换。从调谐器61获得的I信号和Q信号用垂直相位解调电路62解调，生成I基带和Q基带。然后，用PSK解调电路63，按照I基带和Q基带，进行各种PSK解调，用误差校正电路64进行PSK解调信号的误差校正。用信号处理电路65按照MPEG1或MPEG2方式将误差校正过的PSK解调信号译码成动图象数据和声音数据。

图3表示垂直相位解调电路62的具体电路例。用构成准同步检波器的乘法器1和2对数字电视信号进行同步检波，输出I信号和Q信号。用A/D转换器3和4将I信号和Q信号转换成数字数据，输入至解调器5。

在解调器中，按可变为理想状态那样来校正I信号和Q信号的矢量，作为I基带和Q基带输出。I基带输入到时钟再生电路6，利用PLL(相位锁相环)方法再生与基带同步的再生时钟CK。在时钟再生电路6中，如图2的A所示，检测作为基准信号的Q基带的零交叉点，频率控制时钟再生电路6中的VCO，以便使该零交叉点与再生时钟CK的上升边缘达到相位同步。图2的A是表示基带与再生时钟相位同步的图。

但是，在A/D转换器3和4中，按照其性能，在输出数字数据中会重叠DC偏差。如果DC偏差重叠，那么会发生以下问题。

图4表示QPSK调制方式的构象。在QPSK调制方式的情况下，在四个象限中有表示基带矢量的各符号点(A、B、C、D)，按照数据在各符号点之间移动。如果DC偏差发生在A/D转换器3和4中，那么基带的矢量就不表示理想状态，按照基带的大小，基带的矢量会表示其它点。例如，如果在Q基带中发生偏差，那么从理想状态的○点偏移至●点。而且，因DC偏差，基带的矢量例如偏差至A’点。在这种情况下，按照偏差的大小，本来应该作为A点解调的基带被错误地作为B点解调。这样，由于与没有DC偏差时的间隔(例如A-B)相比，图4构象上的各符号间的距离即在存在DC偏差情况下的间隔(例如A’-B’)被压缩，相对于传送路径上产生的杂音的噪声容限变小，所以解调性能(位误差率)恶化。

在图3的以往例中，作为除去DC偏差的方法，在A/D转换器3和4与解调器5之间插入用于DC偏差检测的低通滤波器和用于除去DC偏差的加法器。通过用低通滤波器使A/D转换器3和4的输出数据平坦化，检测DC偏差，然后作为用加法器结果，减法运算DC偏差部分，除去DC偏差。

但是，由于必须检测DC电平，因而就必须使该低通滤波器的时间常数增大。如果要用数字滤波器实现时间常数大的低通滤波器，那么就存在电路规模变得非常大的问题。并且，由于低通滤波器连接在A/D转换器3和4的后级上，低通滤波器还不得不按与A/D转换器3和4相同的时钟操作，必须高速操作。如果使上述低通滤波器那样的大规模电路高速操作，那么可以采用所谓的信号处理的流水线化技术，但伴随着流水线化，会追加寄存器。

发明内容

本发明的特征在于，在解调有垂直关系的两个基带的垂直相位解调电路中，包括：根据数字调制信号准同步检波基带的准同步检波器，对所述基带进行数字转换的A/D转换器，将该A/D转换器的输出数据与偏差检测信号相加的加法器，和生成与所述基带同步的时钟的PLL，所述PLL根据基带信号与同步信号的相位关系输出偏差检测信号，用所述加法器消除偏差。

特别是，其特征在于，所述PLL相位比较器在所述时钟脉冲上升时检测基带的电平，将该电平作为偏差检测信号输出。

并且，其特征在于，所述PLL包括检测锁定的锁定检测电路，和根据所述锁定检测电路的输出使偏差检测信号导通的门电路。

此外，其特征在于还包括将偏差检测信号平坦化并使其延迟的LPF(低通滤波器)。并且，其特征在于，所述PLL兼用作再生与包括在基带中的位时钟同步的时钟的时钟再生电路。

按照本发明，在再生包括在基带信号中的位时钟时，利用根据偏差量输出的偏差检测信号，可以消除DC偏差成分。

附图说明

图1是表示本发明实施例的方框图。

图2是用以说明图1的时钟再生电路6的操作的波形图。

图3是表示以往例的方框图。

图4是表示QPSK方式的构象的特性图。

图5是表示数字电视信号的数据列的图。

图6是表示卫星数字电视接收机的方框图。

具体实施方式

图1是表示本发明实施例的电路图。对于与以往例的图3相同的电路被标以与图3相同的符号，并省略其说明。

6是时钟再生电路，由可变输出频率的VCO7、分频VCO7的输出信号的分频器8、进行Q基带和分频器8的输出信号的相位比较的相位比较器9、平坦化相位比较器9的相位检测信号并产生控制VCO7的输出频率的频率控制信号的LPF10构成。而且，时钟再生电路6包括计数VCO7的输出频率，通过使计数值变为预定值来检测PLL锁定的锁定检测电路11。

12是延迟并平坦化从相位比较器9输出的偏差检测信号，使偏差校正环稳定的LPF。此外，13是在时钟再现电路6被锁定时导通偏差检测信号的门电路。并且，14和15是根据偏差检测信号，消除从A/D转换器3和4输出的偏差的加法器。

首先说明时钟再生电路6的操作。相位比较器9根据Q基带与分频器8的输出的相位差输出相位检测信号PCO。用LPF10使相位检测信号PCO平坦化，作为控制信号输入至VCO7。根据频率控制信号变更VCO7的输出频率，VCO7的输出信号在分频后被再次输入至相位比较器9。并且，如图2的A所示，检测作为基准信号的Q基带零交叉点，频率控制VCO7，以便使该零交叉点与再生时钟CK的上升边缘达到相位同步。

但是，相位比较器8输出相位检测信号和偏差信号。在基带的零交叉附近，输出相位检测信号PCO作为再生时钟上升时的基带的电平。在基带上升时通过非反向基带电平来输出相位检测信号PCO，而在基带下降时通过使所述电平反向来输出。如图2的C所示，在再生时钟比基带超前的情况下，当基带在零交叉点上上升时，基带的电平变负，原样输出负电平的相位检测信号。此外，在基带下降时，虽然基带的电平变正，但使其反向，输出负电平的相位检测信号。因此，到VCO7的频率控制信号整体变负，在下降方向上控制VCO7的输出频率。

此外，如图2的D所示，在再生时钟比基带滞后的情况下，基带在零交叉点上升时，基带的电平变正，原样输出正电平的相位检测信号。此外，在基带下降时，基带的电平变负，使之反向输出正电平的相位检测信号。因此，到VCO7的频率控制信号整体变为正电平，向升高方向控制VCO7的输出频率。

在图2的B中，时钟再生电路6处于锁定状态，并且表示在基带中产生偏差时的波形。由于基带整体仅偏差部分上升，所以基带的±峰间的中间值处于偏差位置。于是，时钟再生电路6控制VCO7，以便再生时钟CK的上升在对基带偏差的零交叉点上相位同步。在该状态下，由于同一电平ΔE的正负信号被相互不同地输出，从LPF10输出的频率控制信号为‘0’，所以相位检测信号PCO维持锁定状态。

此外，锁定时的电平差ΔE表示偏差电平。通过按原来的电平输出电平差ΔE，输出偏差检测信号。由于相位比较器9检测零交叉附近的基带电平，所以不必附加新的电路，可以从相位比较器9输出偏差检测信号。

用LPF12使偏差检测信号平坦化为用于除去偏差的信号。如上所述，由于可以在锁定PLL时正确地检测偏差检测，所以仅在锁定检测电路11的输出信号发生时使LPF12的输出信号导通，施加到加法器14和15上。在加法器14和15中，来自A/D转换器3和4的偏差被LPF14的输出消除。其中，LPF12还具有平坦化偏差检测信号的作用，并且具有使偏差检测信号延迟或减弱的作用。其结果，通过使偏差校正环的灵敏度减弱，可以实现稳定化。由于可以用相位比较器9检测DC偏差，所以LPF12没有以往那样检测DC偏差的任务。因此，作为LPF12，与以往相比，不需要大的时间常数，就可以使操作时钟达到CK/2，此外，还不必增大电路规模。

再有，如果PLL是可以检测锁存状态的电路，作为锁定检测电路11，则不限于图1所示的电路。

按照本发明，在生成与基带同步的时钟的PLL中，由于使用相位比较结果可以检测DC偏差，所以使电路结构简单，并且即使不进行高速处理，也可以除去DC偏差。

此外，在本发明中，由于使用再生与基带同步的时钟的电路来检测DC偏差，所以不必附加新的电路。

Claims (5)

1.一种垂直相位解调电路，解调有垂直关系的两个基带，其特征在于，该电路包括：

由数字调制信号将I信号，Q信号进行准同步检波的准同步检波器，

将所述I信号和Q信号分别进行数字转换的A/D转换器，

将该A/D转换器的输出数据与偏差检测信号相加的加法器，

将所述加法器的输出信号解调、将I基带和Q基带解调的解调器，和

生成所述I基带和Q基带的相位锁相环，

所述相位锁相环根据基带信号与同步信号的相位关系输出偏差检测信号，用所述加法器消除偏差。

2.如权利要求1所述的垂直相位解调电路，其特征在于，所述相位锁相环相位比较器检测在所述时钟上升时的基带的电平，输出该电平作为偏差检测信号。

3.如权利要求1所述的垂直相位解调电路，其特征在于，包括检测所述相位锁相环被锁定的锁定检测电路，和根据所述锁定检测电路的输出使偏差检测信号导通的门电路。

4.如权利要求1所述的垂直相位解调电路，其特征在于，配有将偏差检测信号平坦化并使其延迟的低通滤波器。

5.如权利要求1所述的垂直相位解调电路，其特征在于，所述相位锁相环兼用作再生与包含在基带中的位时钟同步的时钟的时钟再生电路。

Images