TW461174B

TW461174B - Improved input buffer circuit for semiconductor device and method of testing a semiconductor device

Info

Publication number: TW461174B
Application number: TW089100109A
Authority: TW
Inventors: Masahito Isoda
Original assignee: Fujitsu Ltd
Priority date: 1999-01-25
Filing date: 2000-01-05
Publication date: 2001-10-21
Also published as: KR20000053564A; JP4226710B2; US20010011911A1; KR100625750B1; US6833739B2; JP2000216646A

Description

A7 B7 461174 五、發明說明（1 ) 發明領域本發明係關於半導體積«電路裝置之輸入緩衝器電路，且更特別關於接收一小幅度信號的一種輸入緩衝器電路° . 相關技術之描述如在第1圖中顯示的，半導體積體電路之一習用輸入緩衝器電路51包括一差分放大器電路52和一驅動器電路53 〇為一電流鏡式的差分放大器電路52具有P通道 MOS(PMOS)電晶體Tpl和Tp2、N通道MOS(NMOS)電晶體 Tnl和Tn2及一 NMOS電晶體Tn3 ; PMOS電晶體Tpl和Tp2 形成一電流鏡部段，NMOS電晶體Tnl和Τη2形成一差分放大器部段且NMOS電晶體Τη3形成一定電流部段。 NMOS電晶想Tnl和Τη2之源極被接在一起並經由 NMOS電晶體Τη3連接至一低電位供應電源VSS : —偏壓 BIAS被施加至NMOS電晶體Τη3之閘極；NMOS電晶體Tnl 之汲極經由PMOS電晶體Tpl連接至一高電位供應電源 VDD ; NMOS電晶體Tn2之汲極經由PMOS電晶體Tp2連接至高電位供應電源VDD : PMOS電晶體Τρ丨和Τρ2之閘極被接在一起並連接至NMOS電晶體Τη丨之汲極；NMOS電晶體Tn2之汲極被連接至驅動器電路53。驅動器電路53包括含有CMOS電晶體的一反相器電路 :驅動器電路53把對應於從在PMOS電晶體TP2和NMOS電晶體Tn2間的節點輸出之_信號2的一輸出信號out提供本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -----------1 30^ -----i t-------- (請先閱讀背面之ii意事項再填寫本頁) 绞濟^"^«时產^自'工消費合作社印製 4 A： B7 五、發明說明（2 ) 給半導體積體電路之内部電路（未顯示卜一輸入信號IN被施加至NMOS電晶體Τη 1之閘極，且為輸入信號IN之一互補信號的一信號/IN被施加至NMOS 電晶體Tn2之問極；差分放大器電路52放大輸入信號1N和 IN間的一電位差並把信號Ζ供給驅動器電路53 :經放大信號Z經由驅動器電路53被供應至半導體積體電路之内部電路作為一輸出信號OUT。輸入緩衝器電路5 1響應於都具有小幅度和高頻的輸 A、信號IN和/ΊΝ來產生具有一全幅度的輸出信號out。積體電路被設計以多種方式（不同的環境條件）來使用減少開發成本；半導體積體電路之操作速度一直增加著拽k 做了一些嘗试來增加在安裝在一基板上的積體電 _a•傳輸之信號的速度：使用一全幅度信號的介面使用包差分放大器電路的一輸入緩衝器電路來允許一小幅度 k ( π頻馆號）之傳輸：因此，當輸入信號IN和/1N具有 %度時.需要使用具有差分放大器電路52的輸入緩衝器硌〉1 .換言之，當輸入信號IN和/IN具有小幅度時’不 -k用輪緩衝器電路，其使用—〔μ 〇 ς電晶體式的 4器電路以珞々：而 h 4:路 ... 樣Λ. 即使無窝一全幅度輸出信號οιπ.(亦即差分 .之敌人榡作厂差分玟大器電路52總是操作 .Vi’差敦大器電路>2 :此不蚩增加電力發散之概要 "n、 . S €济提伊滅.：丨.U發散的…輪放且 (請先閱讀背面之;!惠事項再填寫本頁) -裝--------訂---------線------------ t i ϋ- n ft 461174 A7 B7 „'』,Γ:·π'ι>1)*. 4 M 工 4 馋合作社五、發明說明（3 ) 緩衝器電路" 本發明之一層面提供一種輪入緩衝器電路，其包括有用來接收第一和第二輸入信號並產生對應於該等第—和第二輸入信號間的一電壓差之一經放大信號的一差分放大器電路；一傳輸電路接收該第一輸入信號並輸出具有與該第一輸入信號相同的邏輯位準之一傳輸電路輸出信號；一控制電路連接至該差分放大器電路和該傳輸電路並依據_ 控制信號來選擇性致能該差分放大器電路和該傳輸電路。本發明之另一層面提供一種輸入緩衝器電路，其包括有用來接收第一和第二輸入信號並產生對應於該等第一和第二輸入信號間的一電壓差之一經放大信號的一差分故大器電路；一第一個三態反相器電路連接至該差分放大器電路並接收來自該差分放大器電路的該經放大信號；—第 —個二態反相器電路接收該第一輸入信號：_控制電路連接至或差分放大器電路和該等第—和第二個三態反相器電路並依據一控制信號來選擇性致能該差分放大器電路和該等第一和第二個三態反相器電路。本發明之又另一層面提供一種測試一半導體裝置之方法.該半導體裝置包括連接在一内部邏輯電路和一裝置堅塊間的一輸出緩衝器’及連接在該内部邏輯電路和該裝置要塊間的一輸入緩衝器；輸入緩衝器包括有一差分放大器電路用來選擇性放大輸入其中的一信號，及一傳輸電路，首先，一終端電阻器被連接在該裝置墊塊和一高電位供應電源之間；然後’輸入信號從該輸出緩衝器供應至該輸 ---裝--------訂- --------線 i if先閱讀背面之注帝？事項再填鸾本頁)

五、發明說明（4 ) A7 B7 緩衝器；玆輸入緩衝器之該差分放大器電路產生一經放大輸入信號而該輸入缓衝器之該傳輪電路產生具有與該輪入.彳§號相同的邏知位準之一傳輪信號丨一控制信號被提供至該輸入緩衝器來致能該差分放大器電路並解除該傳輸電路之動作= 從與伴隨圖式一起取用而藉由舉例本發明之原理來說明的下列描述 '本發明之其他層面和優點將變得明顯t 圊式之簡單描魂藉由參考目前較佳實施例之下列描述及伴隨式可最佳瞭解本發明以及其目的和優點其中：第1圖係一習用輸入緩衝器電路之電路園；第2圊係根據本發明之筮_參y t 實施例的一輸入緩衝器路之一電路圖：第3圖係根據本發明之定-每之第一實施例的一差分放大器路之一電路園：第4圖係根據本發明之第三實施例的路之一電路圖；第5圖係根據本發明少$ 货明之第四實施例的路之一電路圊：及第6圖先根據本發明 ^〜系五實拖A的一.輪八緩衝器電 1-電路圖 H ,ί.疤例之鉢細在圖式中相同栈眯4 — -十.、唬被通臬用於相入圖電電差分放大器電輸入緩衝器電瓦.件. -------------t--------訂---------線--------- <請先閱it背面之注意事項再填寫本頁) : 46 1174 A7 B7 五、發明說明（5 ) 請參考第2圖，將描述根據本發明之第一實施例的— 輸入緩衝器電路1 ;輸入緩衝器電路1具有一差分放大器電路2、一駆動器電路3、一傳輸電路4、一控制信號輸出電路5及一控制電路9 ;差分放大器電路在輸入信號·爪和/w 具有小幅度時被致能並在輸入信號IN和/IN具有全幅度時被解除動作；如在其中使用的，一全幅度係約1.2V或更高電壓範園信號而一小幅度係具有約0.3V至約1 ·2V的一信號 •’換言之’具有一全幅度的一輸入信號可被用為在TTL標準或JEDEC標準之CMOS標準中的一介面信號而具有一小幅度的輸入信號難以用作在上述標準中的一介面信號。差分放大器電路2和驅動器電路3分別具有與第丨围之差分放大器電路52和堪動器電路53相同的結構：控制電路 9包括有NMOS電晶雜Tn4和Tn5及PMOS電晶趙Tp3-Tp5 ; NMOS電晶體Τη4被連接在放大器電路2之NMOS電晶趙 Tn3和一低電位供應電源VSS間：NMOS電晶體Tn5被連接在差分放大器電路2之輸出端子（NMOS電晶體Τη2之没極）和骚動器電路3間，NMOS電晶體Τη4和Τη5之問極被接在 —起。 NMOS電晶體Τη4和Τη5響應於供應予其閘極的信號來導通或關斷；當NMOS電晶體Τη4導通時，一定電流流過 NMOS電晶體Τη3 :當NMOS電晶體Τη4導通時差分放大器電路2因此被致能：差分放大器電路2當NMOS電晶體Τη5 導通時經由NMOS電晶體Τη5把藉由放大輸入信號in和/IN 間的一電位差而產生之一信號Z提供予驅動器電路3。本紙張尺度遶用中固因家標準（CNS>A4規格（2】〇χ 297公爱） --------It---裝—111 —--訂·--- I----線 <請先Μ讀背面之注意事項再填寫本頁) A7 B；五、發明說明（傳輸電路4包括各包含有CMOS電晶體的串聯連接反相益電路6和7 ;反相器電路6和7之高電位供應電源端子分另J二由PMOS電晶體Tp3和Tp4被連接至高電位供應電源 V DD ’反相器電路6和7之低電位供應電源端子被連接至低電位供應電源VSS。輸入信號IN被供應至傳輸電路4之輸入端子（反相器電路6之輸入端子）；傳輸電路4之輸出端子（反相器電路7之輸出端子）經由PM〇S電晶體Tp5被連接至驅動器電路3 ; 因此，傳輸電路4在PMOS電晶體Τρ3和Τρ4導通時被致能，並在PMOS電晶體Τρ5導通時把與輸入信號⑴相同邏輯位準的一信號Υ經由PM0S電晶體丁ρ5提供予驅動器電路3 ,PMOS電晶體ΤΡ5和NMOS電晶體τη5形成一輸出選擇電硌：控制彳§號輸出電路5係包含CMOS電晶體的一反相器電路：當接收來自一外部電路之一輸入控制信號s時，控钊馆號輸出電路）把輪入控制信號s之經反相信號（控制户波提供予NMOS電晶體τη4和丁n5及pmos電晶體丁p3_ rp·^巧殛：當輪人信號丨n和，m具有+幅度時，輸八控制 3號S被設定於一L位準；，·小幅度、.為卽使在收到輪入信 ίΐ ; N S3各包言 L MUS電晶體並接收來自高電位供獲電洱 '•[小心低電处供應電源VSS的反相器電路〇也不實絶 I K撞$的—低幅度現在将討論餘崚衝器丨之操作. . --------訂--------- (請先閱讀背面之立意事項再填罵本頁}

:V A7 ___B7_ 五、發明說明（7 ) 路5接收低的輸入控制信號S ;然後，控制信號輸出電路5 把高的控制信號/S送到NMOS電晶體Tn4和Tn5及PMOS電晶體Τρ3-Τρ5;結果，NMOS電晶體Τη4和Τη5導通，而PMOS 電晶體Τρ3-Τρ5關斷；然後，差分放大器電路2響應於NMOS 電晶體Τη4之ON動作被致能：差分放大器電路2放大輸入信號IN和/IN間的電位差來產生信號Z並把此信號Z經由 NMOS電晶體Τη5供應至驅動器電路3 ;傳輸電路4響應於 PMOS電晶體Τρ3和Τρ4之OFF動作被解除動作，·當PMOS 電晶體Tp5關斷時，傳輸電路4之輸出端子從驅動器電路3 被電氣斷接。結果，驅動器電路3把對應於從差分放大器電路2提供的信號Ζ之一輸出信號OUT提供予一積體電路之内部電路；當輸入緩衝器電路1在小幅度輸入信號IN和/IN上實施一輸入操作時，它適於高頻輸入信號。當輸入信號IN具有一全幅度時，高的輸入控制信號s 被供應至控制信號輸出電路5 ;此時，輸入控制信號S被設定於反相器電路5可響應於輸入信號在其中實施一反相操作的一範圍。然後’控制信號輸出電路5把低的控制信號/s送到 NMOS電晶體Tn4和Tn5及PMOS電晶體Tp3-Tp5 :此關斷 NMOS電晶想Τη4和Τη5並導通PMOS電晶體Τρ3-Τρ5 ;響應於PMOS電晶體Τρ3和Τρ4之ON動作，傳輸電路4被致能 '引起信號Y從輸入信號IN經由反相器電路6和7來產生；信號Y經由PMOS電晶體Tp5被供應至驅動器電路3 ;藉本紙張尺度適用中固®家樣单（CNS〉A4規格（2】0 * 297公爱） -*1 ϋ n I I- n - - I n - 1— -ί-rOJI ϋ _ϋ - - f n I (請先閲讀背面之注意事項再填寫本頁) 10 A7 B7 五、發明說明（8

NMOS電晶體Tn4之〇FF動作，差分放大器電路2被解除動作.當NMOS電晶體τη5關斷時，差分放大器電路2之輸出端子從驅動器電路3被電氣斷接：因此，驅動器電路3把對應於來自傳輪電路4的信號γ之輸出信號〇υτ提供予積體電路之内部電路：因此，輸入緩衝器電路丨在具有—全幅度的輸入信號IN上實施一輸入操作。如從前面描述明顯的，根據第一實施例之輸入緩衝 ϋ電路1具有下列優點。當輸入信號IN和/IN具有小幅度時，響應於η位準控利is號S '差分放大器電路2被致能而傳輸電路4被解除動竹結果，在小幅度輸入信號…和/IN間的電位差被差分极大器電路2放大且然後被供應至駆動器電路3 :在此情形由 ' 輸八緩衝器電路1之消耗電力大致與習知技術之者相同. 當輪入信號IN和/in具有全幅度時.藉由低的控制信 S傳輙電路4被致能而差分故大器電路2被解除動作：」果軾’_、彳έ號i N經由反相器電路6和7被供應至驅動器 π珞-、：因為此時差分放大器電硌2被解除動作，故沒有定均N M (...)S電晶體丁η_3 >大致不引起電力消耗：此大〜起：緩衝器電路1之消耗電力：

目_基分故大器電路：的信號/被供應至驅動器電 - * H、電跆4從驅動器電路3被電氚斷接：當來自傳 “ u4:: 1使y托伊缚ί驅動器電路3時.差分攻大器電 ..t f拉φ .ώ. 珥電氣動接扦¥ .,χ.岐.4¾吟：鼾作..·τ. I： V 461174 Α7 B? "-t:-1··':」彳^4‘-4了1'1!货4'1|社^裂五、發明說明（9 ) 放大器電路2或傳輸電路4不利地影響輸入至驅動器電路3 之信號。堪動器電路3為差分放大器電路2和傳輸電路4所共用以迎合信號Y和Z兩者；此防止在輸入緩衝器電路】之電路尺度上的增加。第二實施例第一實施例可使用另一結構來選擇性引起一定電流流過NMOS電晶體Τπ3 ;如在第3圖中顯示的，差分放大器 2可以例如一差分放大器丨丨來取代，其中電晶體τη4 被省略且控制信號/S被供應至Nm〇S電晶體Τη3之閘極；此允許NMOS電晶體Τη3供用作一定電流電路並選擇性把差分放大器電路1]解除動作；再者，此結構減少在輸入緩衝益電路1中電晶趙之總數並因此使輸入緩衝器電路1之電路尺度較小^ 第二實施例只要能夠禁止一定電流，差分放大器電路2和11可以任何形式來修正。如在第4圖中顯示的，例如，一差分放大器電路丨2使用那些與在差分放大器電路丨丨和2中的的電晶體者相反傳導型式之電晶體；特別是，NMOS電晶體Tn6和Tn7形成一電流鏡部段、PMOS電晶體Τρ6和Τρ7形成一差分放大器部段且一 PMQS電晶體Τρ8形成一定電流部段。 PMOS電晶體Τρ6和Τρ7之源極被接在一起並經由 PMOS電晶體Τρ8連接至高電位供應電源VDD ; PMOS電晶本紙佐纥度邊用*因國家標準（CNS)A4規格（2I0 297公釐） -------------裝------- -訂·------— I線 {請先閲讀背面之汰意事項再填寫本頁} 12 η Α7 _______ Β7___ 五、發明說明（ι〇 ) 體Tp6t汲極經由NMOS電晶體Τη6連接至低電位供應電源 \^5,?^105電晶體丁口7之汲極經由^[1^05電晶體丁117連接至低電位供應電源VSS ; NMOS電晶體Τη6和丁…之閉柽被接在一起並連接至PM0S電晶體Τρ62汲極。控制信號S被供應至PMOS電晶體Τρ8之閘極：輸入信號IN被供應至差分放大器電路12之一輸入端子（pjvl〇s電晶體TP6之閘極）.而輸入信號/〗^^被供應至差分放大器電路Π之另一輸入端子（PM0S電晶體Τρ7之閘極）：當卩以^^ 電晶體Τρ8導通時.差分放大器電路12被致能來放大輸入信號IN和/IN間的電位差，產生信號ζ ,並把此信號ζ從其輪出端子（PMOS電晶體Τρ7之汲極）輸出》第四實苑例第ί圖係根據本發明之第四實施例的—輸入緩衝器電路U '其包括用來選擇信號ζ或信號Υ並把經選取信號供應至骚動器電路3的三態反相器電路I 3和1 4 :三態反相器電格1和14響應於控制信號S和/5把它們的輸出端子設定於一浮接狀態來選擇信號Ζ或信號Υ = 特灰是，三態反相器電路1 3包括包含有CMOS電晶體 .·反相器電路1 5 連接在反相器電路丨5和高電位供濟電 V丨間的一 F’MOS電晶體Γρ9 '及連接在反相器電路μ Α電位供麂電源\'SS間的一 NMOS電晶體Τηίί :三聲反 S Ε電路N t括包含有「MOS電晶體的…反相器電路16 . 遷括.4 .¾抱器電路丨ή夂高電位供庳電源v[M) «的一 pMns 品體：弋：!：祐ft呔相器電路丨（.' 炙e窜彳2供晋電, (請先閱讀背&之;1意事項再填寫本頁) 裝--------訂---------線--------- i：-S- A7 461174 B7__ 五、發明說明（) VSS間的一 NMOS電晶體Τη9。差分放大器電路11之輸出端子經由三態反相器電路13 被連接至驅動器電路3 ;輸入信號IN被供應至其輸出端子被連接至驅動器電路3的三態反相器電路14之輸入端子：三態反相器電路14選擇地把作為信號Y的輸入信號in供應至驅動器電路3。一控制信號輸出電路17包括各包含有CMOS電晶體的兩串聯連接反相器電路17a、17b:控制信號輸出電路〗7接收輸入控制信號S ;第一段反相器電路17a把控制信號/s供應至NMOS電晶體Tn3和Tn8及PMOS電晶體Tp 10之閘極；第二段反相器電路17b把控制信號S(亦即相同的信號位準）供應至NMOS電晶體Τπ9及PMOS電晶體Tp9之閘極。當輸入信號IN和/IN具有小幅度時，控制信號輸出電路1 7接收低的輸入控制信號S ;響應於來自控制信號輸出電路丨7的控制信號S和/S，NMOS電晶體Tn3和Τπ8及PMOS 電晶體Τρ9導通而NMOS電晶體Τη9及PMOS電晶體TplO關斷；響應於NMOS電晶體Τη3之ON動作，差分放大器電路丨1被致能來放大輸入信號IN和/IN間的電位差，因此產生信號Z;響應於NMOS電晶體Tn9及PMOS電晶體ΤρΙΟ之OFF 動作，三態反相器電路14被解除動作。因為NMOS電晶體Tn8及PMOS電晶體Tp9導通，故來自差分放大器電路11之信號Ζ經由三態反相器電路丨3被供應至驅動器電路3 :三態反相器電路14之輸出端子被留成洋接^ 本纸張尺度通用申國國家標準（CNS)A4規格（210x 297公轚 (請先閱讀背面之注S事項再填寫本頁) ^.§5-^'13;放^轉工：^費合作社印 ^ -東 - -----—訂------I--線一，'---------------------

I 14 I的較;/、·輸出緩赶.扣 J.L. 一輕 «. ίκ * ； A： ___ B7_ 五、發明說明（l2 ) 因此·驅動器電路3把對應於來自差分放大器電路11 的信號Z之輸出信號OUT提供予内部電路；因此，輸入緩衝器電路18在具有小幅度的輸入信號1N和/IN上實施一輸〜操作：當輸入信號IN和/IN具有全幅度時，控制信號輸出電路Π接收高的輸入控制信號s。響應於來自控制信號輸出電路Π的控制信號s和，S， NMOS電晶體Tn3和Tn8及PMOS電晶體Tp9關斷而NMOS電晶體Τη9及PMOS電晶體TplO導通；響應於NMOS電晶體 Τη9及PMOS電晶體TplO之ON動作，三態反相器電路14被致能使得輸入信號1N經由反相器電路16被輸出作為信號γ :響應於NMOS電晶體Tn3之OFF動作，差分放大器電路π 被醉除動作。 L時二態反相器電路1 3之輸出端子被留成浮接：因此.驅動器電路3把對應於來自三態反相器電路丨4的信虼、之輸出信號OUT提供予内部電路；因此，輸八緩衝器電路丨8在全幅度輸入信號IN和/IN上實施輸八操作；三態反相器電路丨4選擇地把信號Y供應至驅動器電路 '第Ώ實矻例因此減少在輸八緩衝器電路18内當旦牌夕吃m匕使其之電路尺度較小：篆五實祀ί气：本發明可ώ配備有輪八緩衝器電路 4.巧電路灸一隱次排吱肀器電路中來實耘：’H: s毐路Α匯：;c:铒y貪器電踢 ϋ υ I .^1 ^^1 tt l^i I an «^1 n n i i I (诗先間讀背面之;it事項再填寫本頁)

461174 A7 B7___五、發明說明（13 ) 如在第6圖中顯示的，例如，一半導體積體電路裝置 21具有一輸入/輸出缓衝器電路22 :輸入/輸出緩衝器電路 22包括一輸出緩衝器電路23和輸入緩衝器電路1;請注意到取代於互補性輸入信號IN和/IN，輸入信號IN被供應至差分放大器電路2之一輸入端子而一定電壓被供應至其之另一輸入端子。當積體電路裝置21被安裝在一印刷電路板上時，輸入緩衝器電路1接收具有一全幅度的輸入信號IN:攄此，傳輸電路4被用於正常使用；輸入緩衝器電路1經由一墊塊 P2接收一高的輸入控制信號St ;結果，一低的控制信號/St 被供應至第2圊的NMOS電晶體Tn4和Tn5及PMOS電晶體 Tp3-Tp;>i閘極；傳輸電路4被致能且用於全幅度輸入信號丨N的輸入操作以低電力消耗來實施。輸出緩衝器電路23把來自内部電路的—信號經由一墊塊P1提供至一外部電路。在出貨前積體電路裝置2 1之一操作測試被實施，其包括輸出緩衝器電路23之一操作測試。在具有一高輸出阻抗和—低驅動性能的一輸入/輸出緩衝益電路中，輸出波形被源自與測試裝置之阻抗的—阻抗不匹配之一反射現象所干擾，防止適當的測試：在如此一緩衝II電路之測試操作中，因此輸出波形應使用一終端電阻器來整形。在操作測試中，首先，一終端電阻器R被連接至墊塊 P1 '‘、、後仗輸出緩衝器電路23輸出的信號被觀察來判定 (碑先閱讚背面之注意事項再填驾本頁> --1 訂·--------線 I -------------------- t 本纸狀度適用中_家標j^s)A4規格⑵ 297公笼） 16 A7 __B7__ 五、發明說明（Μ ) 輸出緩衝器電路23是正常或故障。在操作測試中的終端電阻器R之值（例如50 Ω )經常不與在實際使用中的電阻值（亦即在一使用者使用輸入.輸出緩衝器電路22時的輸出阻抗）巴配；因此，供應至輸八緩衝莽電路1的輸入信號IN之上升被延遲且位準由於不匹g已的阻抗而變得不穩定；再者，輪入信號ίΝ之幅度被终端電阻益R之影響來減少；當輸入信號ΙΝ經由輸出緩衝器電路2 3被操作測試供應至輸入緩衝器電路時因此，—不穩定輸出信號OUT被提供予内部電路，使得一適當操作測試不被實施c 在操作測試模式中，因此，低的輸入控制信號St經由墊塊P2供應至控制信號輸出電路$，因而致能差分放大器电路-.此％，傳輸電路4被解除動作；結果從輸出緩衝器電路23耠出的輸入信號⑺經由差分放大器電路2被供應部电路作為一全幅度信號：此允許在輸出緩衝器電路 2 _、上的操作測試被正確執行。抝在钿作測試換式中藉由致能差分放大器電路2 . 在私出緩衝器電路23上的正確操作測試被實施：另一方面 "'吏円者使用輸八.輪出緩衝器電路22時 '藉由致能來"^輸八緩衝器電路i之消耗電力在.-匯流 I 3..’免路之情升、中 '使用丄述設封提供相同利益：在土二貫k 輸’緩衝器電路丨可被坟變成輸緩衝器

iu S ’ h巧朽砷者應_是.明顯的本發明可以鈐备 Γ請先閱讀背面之:1幸？事項再填寫本頁) -裝--------訂---------線------ 461174 A7 __ _ B7 ------ 五、發明說明（) 其他特殊形式來實施不致偏離本發明之精神或範特別是’應瞭解到本發明可以下列形式來實施。可以使用多個差分放大器電路2、11或12 ;在此情形中’當輸入信號IN和/IN具有全幅度時，消耗的電力更被縮減。當輸入信號IN和/IN依據使用的狀態（積體電路裝置被女裝在一電路板上的狀態）被設定於小幅度或全幅度時在各個上述個別實施例中使用輸入緩衝器電路是有效果的；另外’輸入信號IN和/IN可總是具有小幅度a 本例和實施例被考慮為說明性的而非限制性的且本發明不限於在此給予的細節，而可在所附申請專利範圍之範疇和等效者内來作修正。疋件標號對照 --------------裂i — iiif先閱讀背面之注意事項再填寫本頁) L 18.5卜’·輸入緩衝器電路 IUU2.52···差分放大器電路 3.53…驅動器電路 4…傳輸電路 5.1 7…控制信號輸出電路 6.7. b.丨6,17a. 17b…反相器電路 9…控制電路丨3.丨4···三態反相器電路 21…半導體積體電路裝置 22…輸入/輸出緩衝器電路 23…輸出緩衝器電路 P1，P2…墊塊R…電阻器 Tpl〜TplO…p通道 MOS(PMOS)電晶體 Τη】〜Tn9…N通道MOS(NMOS) 電晶體線！ 18

Claims

6 4 A8B8C8D8 經濟#智«^產局8工消費合作社印製六、申請專利範圍 1. 一種輸入緩衝器電路，其包含有： _差分放大器電路，用來接收第_和第二輸入信號並產生對應於該等第一和第二輸入信號間的一電壓差之一經放大信號； _傳輸電路，用來接收該第—輸入信號並輸出具有與該第一輸入信號相同的邏輯位準之一傳輸電路輸出信號：及一控制電路，連接至該差分放大器電路和該傳輸電路’用以依據一控制信號來選擇性致能該差分放大器電路和該傳輸電路。 2，依據申請專利範圍第丨項的輸入緩衝器電路，其中該控制電路在該等第一和第二輸入信號具有小幅度時致能該差分放大器電路，並把該傳輸電路解除動作。 3. 依據申請專利範圍第2項的輸入緩衝器電路，其中該控制電路在該等第一和第二輸入信號具有全幅度時把該差分放大器電路解除動作，並致能該傳輸電路。 4. 依據申請專利範圍第1項的輸入緩衝器電路，其中該差分放大器電路包括有一定電流電路，且該控制電路藉由阻停一電流流過該定電流電路把該差分放大器電路解除動作。 5. 依據申請專利範圍第4項的輸入緩衝器電路，其中該定電流電路包括有一定電流電晶體’且該控制電路藉由使該定電流電晶體裁止而把該差分放大器電路解除動作。本紙張尺度適用中關家標準（CNS>A4規格（2Κ)Χ 297公爱1 (請先閲讀背面之注意事項再填寫本頁) ' n —J n n 1 一-01 » H ^1 ^1 ί 線！ 19 C8 _______D8______ 六、申請專利範圍 6.依據申請專利範圍第5項的輪入緩衝器電路其中該定電流電晶體藉由把該控制信號施加於其閘極而讓該控制電路使之裁止。 ’依據申請專利範圍第1項的輸入緩衝器電路，其更包含一驅動器電路，該驅動器電路被連接至該差分放大器電路和該傳輸電路，用以在該放大器電路被致能時接收來自該差分放大器電路之經放大信號，且在該傳輸電路被致能時接收該傳輸電路輪出信號。 8.依據申請專利範圍第7項的輸入緩衝器電路，其中該控制電路包括有一輸出選擇電路，用來依據該控制信號來選擇來自該經致能差分放大器電路的該經放大信號或來自該經致能傳輸電路的該傳輸電路輸出信號，並 ί巴所選定信號供應至該驅動器電路。 9依據申請專利範圍第8項的輸入緩衝器電路，其中該輸出選擇電路包括有連接於該差分放大器電路和該驅動器電路間的一第一電晶體、及連接於該傳輸電路和該驅動器電路間的一第二電晶體，且該等第—和第二電晶體係不同傳導型並受該控制信號控制r 4依據申請專利範圍第8項的輸入緩衝器電路，其中該輸二迸釋電路包抬有連接於該差分放大器電路和該驅動器電路間並用來接收來自該差分放大器電路的該經放大馆號的一第您三.態反相器電路.及連接於該傳輸電路並弔來接Η欠玆傳較：電路輸出信號的—第二個三態 U器電路？t :該冥第和第：:偃卷反相器電珞 ϋ n n m ϋ I I . - in n I— n .一 *gJt t - Hr n n I (請先閱讀背面之注t-Ϋ項再填寫本頁) 6 4 4 則68"808 六、申請專利範圍依據該控制信號被互補地設定於—浮接狀態。 11.一種輸入緩衝器電路，其包含有：一差分放大器電路，用來接收第一和第二輸入信號，並產生對應於該等第一和第二輸入信號間的一電壓差之一經放大信號；一第一個三態反相器電路，連接至該差分放大器電路’用來接收來自該差分放大器電路的該經放大信號； —第二個三態反相器電路，用來接收該第一輸入信號；及 —控制電路，連接至該差分放大器電路和該等第一和第二個三態反相器電路，用以依據—控制信號來選擇性致能該差分放大器電路和該等第一和第二個三態反相器電路。 I 2.依據申請專利範圍第1】項的輸入緩衝器電路，.其中該控制電路在該等第一和第二輸入信號具有小幅度時致月b «玄差分放大器電路和該第—個三態反相器電路，並把該第二個三態反相器電路解除動作。 13. 依據申請專利範圍第丨2項的輸入緩衝器電路，其中該控制電路在該等第一和第二輸入信號具有全幅度時把該差分放大器電路和該第一個三態反相器電路解除動作’並致能該第二個三態反相器電路。 14. 笊據申請專利範圍第n項的輸入緩衝器電路，其更包含有一驅動器電路，該驅動器電路被連接至該等本紙張尺度適用中©國家標靴NS)A4規格⑵〇 X挪公髮) ------ — -2]- — — — — — — — — — — — — — * — — — — — — — ·Ιιίι1ιϊ — (請先閱讀背面之浼意事項再填寫本頁) A8B8C8D8 六、申請專利範圍和第二個三態反相器電路，用來接收來自被該控制電路致能的該等第一和第二個三態反相器電路中之被致能者的一輪出信號。 b.依據申請專利範圍第u項的輸入緩衝器電路，其中該等第一和第二個三態反相器電路各包括：一反相器；一個PMOS電晶體 '連接於該反相器和—高電位電源供應器間：及一個NMOS電晶體，連接於該反相器和_低電位電源供應器間。依據申請專利範圍第15項的輸入緩衝器電路，其中該控制電路產生彼此互補的第一和第二控制信號，且其中該第一個三態反相器電路之該PMOS電晶體和該第二满三態反相器電路之該NMOS電晶體係由該第一控制 if號來控制’而該第一個三態反相器電路之砝NM〇s 電晶體和該第二個三態反相器電路之該p Μ 〇 s電晶體係由該第二控制信號來控制= !— 一種::¾'試丰導趙裝置之方法，該半導體裝置包括連接在一，，§:;邏輯電路和一裝置墊塊間的一輸出緩衝器，夂連接在該$部邏輯電路和該裝置墊塊間的—輸八緩先器.且其中該相八緩衝器包括有差分放大器電路及…读忙電路玆差分放大器電路用來選擇性放大輸 .、其輸信號該方法！L含有τ列歩驟‘ K t;.沣電袓器邊栳在玆裝置墊塊知…高電π電 -------------裝--------訂---------線-------f i <it先閲讀背面之注意事項再填寫本頁) 滷斗：:r $ g H j “-ϋϋ 規格公.餐 6 4 A8B8C8D8 六、申請專利範圍源·供應器之間；把該輸入信號從該輸出緩衝器供應至該輸入緩衝器’其中該輸入緩衝器之該差分放大器電路產生一經放大輸入信號’而該輸入緩衝器之該傳輸電路產生具有與該輸入信號相同的邏輯位準之一傳輸信號；以及把一控制信號提供至該輸入緩衝器來致能該差分放大器電路並解除該傳輸電路之動作， 18.依據申請專利範圍第17項之方法，其中該輸入信號具有一小幅度。 ί請先閱讀背面之注意事項再填寫本買> N產局Μ工泊費合作社印製 τ I --— — — — — — ^--------I I ------------------I___ 本紙張尺度適用中國國家標準（CNS)Α4規格（210 297公龙） 23