TW459380B - Clock synchronous system - Google Patents

Clock synchronous system Download PDF

Info

Publication number
TW459380B
TW459380B TW088120602A TW88120602A TW459380B TW 459380 B TW459380 B TW 459380B TW 088120602 A TW088120602 A TW 088120602A TW 88120602 A TW88120602 A TW 88120602A TW 459380 B TW459380 B TW 459380B
Authority
TW
Taiwan
Prior art keywords
signal
clock
circuit
activation
activation signal
Prior art date
Application number
TW088120602A
Other languages
English (en)
Inventor
Haruki Toda
Kenji Tsuchida
Hitoshi Kuyama
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW459380B publication Critical patent/TW459380B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Description

qc^3Q〇 五、發明說明（1) ^ 發明之背景 本發明係關於一種與時鐘信號同步而控制的系統，例如 適用於同步DRAM(動態隨機存取記憶體）等半導體裝置的時 鐘同步系統，尤其是關於一種接收用以指示系統之各種動 作模式之複數個命令的命令接收器（c〇mmand receiver)。 例如同步DRAM ’其在與時鐘信號同步而控制的系統中， 為了要指定某一動作模式而需要動作命令。此命令係使用 複數個信號所構成’其可藉由該等信號之位準組合來表現 複數個命令。 圖4係顯示習知之命令接收器的一例。此命令接收器係 由接收電路1 1 - 0、1 1 - 1、1 1 - 2、11 - 3…所構成》在各接收 電路11，0、11-1、11-2 '11-3…上供給有用以構成命令的 信號/CMDO、/CMDl、/CMD2'/CMD3...( /係表示信號為低 時的活動（active))。各信號/CMDO、/CMDl、/CMD2、 /CMD3’·· ’例如係為低位址選通（i〇w address strobe)信 號/RAS、行位址選通信號/CAS、寫入致能（write enable) 信號/ W E、位址/ A D。各接收電路1 1 - 〇、1 1 - 1、η - 2、 11-3…係依命令閂鎖信號（command latch signal)CL而同 時被活性化。接收電路1 1 - 〇 ' 1 1 - 1、1 1 — 2、1 1 - 3…，係對 每一命令問鎖信號CL之每一週期取入信號/ CMDO、/CMDl、 /CMD2、/CMD3…，且從該等接收電路1 1-〇、ll-ι、11 — 2、 11-3 …中輸出内部信號ICMD0、ICMD1 、ICMD2、ICMD3 …。 該等内部信號ICMD0、ICMD1、ICMD2、ICMD3…係依未圖示 之解碼電路而被解碼，可生成預定的命令。
O:\61\61490.PTD 第5頁 五' 發㈣明⑵ =5係顯示習知之命令取入動作的時序圖。複數個接收 ^係在每一命令閂鎖信號“之時鐘週期（cl〇ck cyci 接收如圖4所示之複數個信號/CMDi(i=:〇、j、2 .)。 該等的信號/CMDi之位準組合對應預定的命令時，就會 收命令，而系統會成為對應該命令的動作模式。但是， 於對應命令之信號/CMDi不知何時會變化，所以有必要由 生在每一時鐘信號之每一週期用以驅動接收 鎖信號CL。 7閂 圖6顯示圖4所示之接收電路（CRCV) j j _〇、1丨_1、工卜2 11-3〜之一例。此接收電路（(^^)係由接收電路（代 、 和連接此接收電路（RCV)之輸出端的正反器電路叮 成。接收電路RCY之輸出信號係如後述之脈衝狀 為了要攸此仏號生成穩定的命令，而在接收電路^ 出端上，連接由二個NOR(非或閘）電路所構成 ^ 路FF。 及為電 圖7係顯示圖6之動作。如圖7所示，此正反器 係用以保持從接收電路Rcv所輸出的脈衝狀之作， D，藉以產生内部信號ICMD。此例之情況，正二器。=是 FF，係接收輸出信號/D以產生内部信號ICMD，且在蛀 出信號D之前會保持此内部信號丨CMD的狀皞。 *收輪 組合狀態被保持之内部信號丨CMD並取邏輯以生 八藉由 可穩定保持命令的狀態。因此’①需要使用特別：：路:P 可穩定保持對應命令之系統的動作狀態。 包路即 圖8係顯示圖6之接收電路RCV之—例。此接收電路心，
第6頁 五、發明說明（3)
係由P通道MOS電晶體Pi .. D 反相電路π、12所構成/=° M〇S電晶體N1...N7、及 成命令的信號/CMD，在t Β·二,之閘極上供給有用以構 Vre卜再者，命令問鎖二二體Ν6之閘極上供給有基準電壓 之問極上。 ^號CL係供給至電晶體Ν3及Ρ3…Ρ5 圖9係顯示圖§之動作& 接收電路RCV的動作加以圖’參照此圖就圖8所示之 號CL變成t付盘吐 ^ 5兒明。如圖9所示，當命令閂鎖信 ^準^ ’電晶體N 3就會被活性化，而雷s俨 可取入供給至電曰 隨之電阳體心…耵會被活性化，而 體Ν6之閘極上的：準C上的信號/CMD和供給至電晶 高於基準電壓Vref之位準：電！：p，=,謂之位準 節點nl就會變成低位準丰體N1之連接 丨…在連接節點ηι上連接有反相電路 路η:ΐΐίΓ'η2上連接有反相電路12。因此，反相電 路11之輸出k號D會變成高位準，而反相雷故丨9 + &山, 號/D會變成低位準。 +而反相電路12之輸出信 接⑽之位準低於基準電細之位準時，連 接即點nl就會變成高位 ^位半吁連 準，輸出信號D會變成^ M :點n2就會變成低位 準。另外，在人Apq 皁，而輸出信號/D會變成高位 會被活性化，“接mCL為低位準時，電晶體P3…P5 此，輪出作號η , η 雙方會成為向位準。因 =出L破D、/D皆可保持於低位準^ 上述接收電路RCV σ+ yv Λ 路队ν，、有在命令問鎖信號α被活性化時， 459380 五、發明說明（4) 才會保持信號/CMD之位準。又，在命令閂鎖信號CL被活性 化時，由於係高速感測信號之狀態所以會流動很大的電 流’且會消耗相當大的電力。 如上述般，由於圖4所示之習知的命令接收器無法知道 命令之狀態何時會變化，所以在每一時鐘信號之週期中就 要使複數個接收電路活性化以監視信號。因而，隨著命令 之數目增加，構成命令之信號增加，則由於同時以每一週 期活性化的接收電路之數目會增加，所以依該等接收電路 所消耗的電力就會增大。又，隨著電路動作之高速化，當 時鐘週期時間變短時，由於每一單位時間的週期數會加， 所以消耗電力就會更為增大。進而，難以正確調整高速動 作之全部的接收電路之準備時間（set-up time)、及保持 時間達到相等，而且在信號之取入時間或保持時間上發生 偏移時，就有生成錯誤的命令之虞。 發明之簡述 本發明係為了解決上述問題而成者，其目的係在於提供 一種可防止消耗電力之增大，同時可確實監視複數個信號 的時鐘同步系統。 本發明之目的係可由如下之裝置來達成。 一種時鐘同步系統，其係包含有：第一接收電路，用以 接收與時鐘信號同步並指示輸入信號之取入週期的指示信 號者；活性化信號生成電路，根據前述指示信號用以生成 活性化信號者；以及第二接收電路，按照前述活性化信號 而接收前述輸入信號者。
第8頁 459380 五、發明說明（5) 又，本發明之目的係由如下之裝置來達成。 一種時鐘同步系統，其係包含有：第一活性化信號生成 電路，用以每一時鐘生成與時鐘信號同步的第一活性化信 號；第一接收電路，按照由前述第一活性化信號生成電路 所供給的第一活性化信號，而接收用以指示輸入信號之取 入週期的指示信號者；第二活性化信號生成電路，根據來 自前述第一接收電路的前述指示信號用以生成第二活性化 信號者；以及第二接收電路，按照來自前述第二活性化信 號生成電路之前述第二活性化信號而接收前述輸入信號 者。 若依據本發明，則第二接收電路於平時並未被活性化， 而只有在接收輸入信號時才被活性化。因而，可刪減消耗 電力。而且，由於第一接收電路係與時鐘信號同步而動 作，所以可確實接收用以指示信號之取入週期的指示信 號，且第二接收電路可按照對應指示信號之活性化信號而 接收輸入信號。因而，可確實監視輸入信號。 圖式之簡單說明 圖1係概略顯示適用本發明之半導體記憶裝置的構成 圖。 圖2係顯示本發明之一實施例的電路構成圖。 圖3係顯示圖2之動作的時序圖。 圖4係顯示習知命令接收器之一例的構成圖。 圖5係顯示習知之命令取入動作的時序圖。 圖6係顯示圖4所示之接收電路CRCV之一例的電路圖。
4^938〇 五、發明說明（6) 圖7係顯示圖6之動作的時序圖。 圖8係顯示圖6之接收電路rcv之一例的電路圖。 圖9係顯示圖8之動作的時序圖。 較佳具艎抝之簡單說明 以下，係參照圖式而就本發明之實施形態加以說明。 美國專利中請案號第〇, 930, 5752號、第0, 935, 4102號、 第0,938,3193號及日本專利特願平1〇_337114號之揭示， 係依參照而編入於說明書中，以構成說明書之一部分。
圖1係顯示適用本發明之半導體記憶裝置例如同步DRAM 的一例。圖1中，位址信號An(n = l、2…）係介以未圖示之 位址緩衝電路而供給至列位址緩衝器21、行位址緩衝器2 2 上°該等列位址緩衝器2 1、行位址緩衝器2 2係連接在記憶 體塊23上。此記憶體塊23係具有複數個群組（bank)BK，各 群組具有記憶體單元陣列24、感測放大器2 5、行解碼器26 及列解碼器2 7 ^此列解碼器27係連接在前述列位址緩衝器 2 1上’且按照從此列位址緩衝器2丨所供給的列位址而選擇 字線WL °前述行解碼器26係連接在前述行位址緩衝器22 上’且按照從此行位址緩衝器22所供給的行位址而選擇位 凡線BL。在該等位元線BL和字線η之交又部上配置有記憶 體單元MC。 ☆在=述感測放大器2 5上連接有用以保持寫入資料的輸入 緩衝器2 y、和用以保持讀出資料的輸出緩衝器2 9。該等輸 入緩衝器28、輸出緩衝器29係介用以切換該等的切換控制 電路30而連接在輸出鲜塾31上。再者，_輸人緩衝器
第10頁 -5938η____ 五、發明說明（7) 28、輸出缓衝器29、切換控制電路3〇係連接在控制電路32 上。此控制電路32，係按照從後述之閂鎖電路3 6所供給之 用以顯示動作模式的信號而控制同#DRAM整體的動作。 另一方面’構成命令的複數個信號/CMD〇、/CMDl、 /CMD2’’’/CMDn係供給至命令接收器μ上。此命令接收器 33，係按照從詳細後述之活性化信號生成電路34所供給的 命令閂鎖信號CL1而取入前述複數個信號/cbo、/CMD1、 /CMD2…/CMDn，以生成對應該等信號的内部信號。該等内 部信號係供給至命令解碼器35上。此命令解碼器35係用以 解碼該等内部信號，以生成例如切換群組活動命令（bank active command)、資料之讀出命令或寫入命令、潛伏期 (latency)的命令等。此命令解碼器35之輸出信號係介以 閂鎖電路3 6而供給至前述控制電路3 2上。 圖2係具體顯示前述命令接收器33和活性化信號生成電 路34，在與圖1相同的部分上附記相同的元件編號。 命令接收器33，係由複數個接收電路33-0、33-1、 33-2···33-η所構成。該等接收電路33-〇、33-丨n2... 33-η ’係與圖6所示之電路相同。但是’圖2中，省略了基 準電壓Vref。供給至各接收電路33-0、33-1、3Π..33~η 上的k號/ CMDO '/CMD1、/CMD2…/ CMDn係例如分別為低 位址選通信號/RAS、行位址選通信號/CAS、寫入致能 (write enable)信號/WE ' —部分的位址信號Aj·。該等接 收電路33-0、33-1、33-2 ...33-η係依從活化性信號生成電 路34所供給的命令閂鎖信號CL而同時被活性化，藉此，信
第11頁 五、發明說明（8) 號/CMDO、/CMD1、/CMD2…/ CMDn就可取入於接收電路 33-0、33-1、33-2 …33-n 内。該等接收電路 33-0、33-1、 33- 2 _··33-η係對應被取入的信號而輸出内部信號ICMDO、 ICMD1 、 ICMD2 …ICMDn 。 活性化信號生成電路3 4係由接收電路3 4 - 1、延遲電路 34- 2及及閘（AND)電路34-3所構成。接收電路34-1，係與 圖6所示之電路相同的構成。但是，在接收電路34-1中， 省略了基準電壓Vref。在此接收電路34-1上供給有用以指 定命令週期的命令閂鎖致能信號（command latch enable s i g n a 1 ) / C L E、及活性化信號C L K 1，且按照此活性化信號 CLK1而取入命令閃鎖致能信號/CLE。此命令閃鎖致能信號 / C L E係用以指示命令之取入時間的信號，例如用以指示此 命令閂鎖致能信號/CLE之下一個週期構成命令的信號者。 前述接收電路34-1係取入命令問鎖致能信號/CLE，以從輸 出端輸出内部信號I C L E。從此接收電路3 4 - 1所輸出的内部 信號ICLE係與時鐘信號CLK同時供給至及閘電路34-3上。 此及閘電路34-3係從内部信號I CLE和時鐘信號CLK中生成 前述命令閃鎖信號C L 1。此命令閃鎖信號C L 1係供給至接收 電路33-0 、 33-1 、 33-2 …33-n 上。 其次，參照圖3 ’就圖2之具體的動作加以說明。如圖3 所示，前述命令W鎖致能信號/CLE係在取入命令用的命令 週期之前變成低位準。此低位準之命令閂鎖致能信號/CLE 係按照從延遲電路3 4 - 2所輸出的活性化信號C L K 1而取入於 接收電路3 4 - 1内，此接收電路3 4 - 1係輸出用以顯示命令週
O:\61\61490.PTD 第12頁 45^38〇 五、發明說明（9) 期的内部信號ICLE。前述命令閂鎖致能信號/CLE，例如係-· 由未圖示之控制器所產生的信號，此命令閂鎖致能信號 /CLE ’係當作外部信號而供給至接收電路34-1之輸入端 上。 上述接收電路34-1，由於取入無法知道何時會依命令接 收器33而變化的信號/CMD〇、/CMD1、/CMD2…/CMDn，所以 要檢測一個命令問鎖致能信號/CLE之變化。因此，如圖3 所示’用以驅動接收電路3 4-1之活性化信號CLK1，係有必 要在每一時鐘信號CLK之每一週期中產生。此實施例，係 利用前述延遲電路34-2使時鐘信號CLK之相位例如延遲270 度以生成活性化信號CLK 1。此理由，係因在命令週期之前 的時鐘週期的後半段，亦即命令週期的半週期前，要確實 取入成為低位準的命令閂鎖致能信號/ C L E，所以有必要在 命令閃鎖致能信號/CLE之狀態保持期間的中間使接收電路 3 4 - 1活性化之故。 用以生成前述活性化信號C L Κ 1的電路，並非被限定於延 遲電路，亦可適用可使信號之相位變化的PLL(Phase Locked Loop :鎖相迴路）電路等的同步電路β 又’使命令閃鎖致能信號/CLE之輸出時間或接收電路 3 4 - 1活性化的時間並非被限定於本實施例，只要對於依命 令而被驅動的系統設定最適當的時間即可。亦即，本實施 例中’雖然係從時鐘信號CLK開始延遲2 7 0度而產生活性化 信號CLK 1，但是並非被限定於此，只要對於系統設定最適 當的時間即可。
O:\61\61490.PTD 第13頁 45338〇 五、發明說明（ίο) 依從上述延遲電路34-2所輸出的活性化信號CLK1之時間-. 而取入於接收電路34-1内的命令閃鎖致能信號/(：1^，係可 在1時鐘週期之間保持《此係因每一週期會監視命令閂鎖-致能信號/ C L E之狀態所致。 圖3係顯示取入命令閂鎖致能信號/ c L E，且保持内部信 號I CL E的狀態。此内部信號I c L E成為高位準的週期係為命 令週期’而利用此命令週期内的時鐘信號c L K之上升即可 取入用以構成命令之複數個信號的狀態。亦即，從接收電 路3 4-1所輸出的内部信號I CLE係與時鐘信號CLK同時供給 至前述及問電路34-3上，並從此及閘電路34-3之輸出端輸 出命令閂鎖信號C L 1。此命令閂鎖信號c L 1 ，係供給至前述 接收電路33-0、33-1、33-2…33-n上。如圖3之實線所 示’此命令閂鎖信號CL 1 ，係只有在命令週期内產生，而 不在其他的週期内產生。接收電路33-0、33-1、33-2… 3 3 - η係依命令問鎖信號C L1而被活性化，並取入用以構成 命令的信號/CMDO、/CMDl、/CMD2…/ CMDn。亦即，接收電 路33-0、33-1、33-2…33-n係在命令週期中，只有產生命 令閂鎖信號C L1的期間中才被活性化，且按照已取入的信 號/ CMDO、/ CMD1、/CMD2 "./CMDn 而輸出内部信號ICMDO、 ICMD1、ICMD2 …ICMDn ° 若依據上述實施例，則只有接收電路3 4 - 1，可依與時鐘 信號同步的活性化信號C L K 1而在每一時鐘中被活性化，且 接收電路3 3 - 0、3 3 - 1、3 3 - 2…3 3 - η只有在命令期間被活性 化，而不會在每一時鐘中被活性化。因此，經常動作者只
O:\61\61490.PTD 第14頁 五'發明說明（11) 有接收電路34-1而已，接收電路33-0、33-1、33-2". 33-n 在命令期間以外會被形成非活化。因而，可比習知還大幅 地減低消耗電力。 又，用以構成信號/CMDO、/CMD1 、/CMD 2 ，只要 在由命令閂鎖致能信號/CLE所指定的命令週期之開頭確定 狀態即可，而沒有必要使之與高速的時鐘信號同步來確 定。要與高速的時鐘信號同步而同時確定用以構成命令之 複數個信號是很難的。但是，本實施例之情況，只要與在 遲於時鐘信號之時間所生成的命令閂鎖致能信號/CLE同步 而確定用以構成命令之複數個信號即可。因而，可很容易 生成該等的信號。 再者，由於接收電路33~0、33-1、33_2…33-n亦是不依 高速的時鐘信號而在每一時鐘中被活性化，所以在信號之 取入時間或保持時間中不易發生偏移。因而，可降低生成 錯誤之内部信號的機率。亦即，在依高速的時鐘信號而使 接收電路3 3 - 0、3 3 - 1、3 3 - 2…3 3 - η在每一時鐘中活性化 時，有時接收電路3 3 - 0、3 3 - 1、3 3 - 2…3 3 - η之内部連接節 點的電位不會被充分重設（r e s e t)。因此，有時會在信號 之取入時間或保持時間中發生偏移。但是，本實施例之情 況，係只有在供給命令閂鎖信號CL1時接收電路33-0、 3 3 - 1、3 3 - 2…3 3 - η才會被活性化，而不會在每一時鐘中被 活性化。因此，可充分重設内部連接節點的電位，且可使 信號之取入時間或保持時間一致。因而，可降低生成錯誤 的命令之機率。
O:\61\61490.PTD 第15頁 4^938〇 五、發明說明（12) 另外，上述 的情況加以說 鐘信號同步而 號同步而接收 再者，本發 而與時鐘信號 又’上述實 用以構成命令 準之D R A Μ，例 構成命令之信 令之信號的系 將命令閂鎖致 即可。
實施例，雖 明，但是並 取入信號之 命令的系統 明並非只有 同步被取入 施例，係以 的信號。但 如適用於不 號的全部， 統中。此情 能信號/CLE 係就將 非被限 例如位 等中。 命令而 的資料 時鐘信 是，亦 以時鐘 而以複 況，例 在複數 本發明適用於同步DRAM中 定於此， 亦可適用於與時 址閃鎖¢4/ 電路、或與時鐘信 已’亦可適用於按照命令 ，身之接收電路中。 ，之I逍期，而全部取入 ^，本發明例如R a m b u s標 ^號之1週期而取入用以 數個週期取入用以構成命 如圖3之虛線所示，只要 個時鐘之間保持於低位準 再者’上述實施例中，雖然在命令閂鎖致能信號/ C l E之 後會產生命令閂鎖信號C L1，但是並非被限定於此。例如 若明確命令閂鎖致能信號/C LE和用以構成命令之信號的關 係，則如圖3之虛線所示，亦可從命令閂鎖致能信號/CLE 開始數週期後才產生命令閂鎖信號C L 1。 又，接收電路33-0、33-1、33-2…33-n ’並非被限定於 圖6所記載之電路構成，亦可採用其他的構成。
第16頁

Claims (1)

  1. 4 5S 3 b u 六、申請專利範圍 1. 一種時鐘同步系統，其係包含有： 第一活性化信號生成電路，用以每一時鐘生成與時鐘 信號同步的第一活性化信號； 第一接收電路，按照由前述第一活性化信號生成電路 所供給的第一活性化信號，而接收用以指示輸入信號之取 入週期的指示信號，此第一接收電路係用以生成對應前述 指示信號的内部信號者； 第二活性化信號生成電路，用以供給由前述第一接收 電路所生成的内部信號、及前述時鐘信號，此第二活性化 信號生成電路係在生成前述内部信號之期間内用以生成與 前述時鐘信號同步的第二活性化信號者；以及 第二接收電路，用以供給由前述第二活性化信號生成 電路所輸出的第二活性化信號，此第二接收電路係按照前 述第二活性化信號而取入前述輸入信號者。 2. 如申請專利範圍第1項之系統，其中前述第一活性化 信號生成電路，係在前述輸入信號之取入週期前的前述時 以 用 内 期 週 之 lgJ 信 鐘 圍 々巳 ί JnJ ί 專 請 申 如 3 成1 生第 者 號 信 化 性 活 \ 第 化 性 活 一 第 述 前 中 其 統 系 之 項 以 用 段 半 後 的 期 週 各 之 Jg-3 # 信 鐘 時 述 1 前者第 在號圍 係信範 ，化利 路性專 電活請 成一申 生第如 號成4 信生 化 性 活 1 第 述 前 中 其 統 系 之 項 第 圍 々巳 ί ， #. 路 專 電 請 成。申 生者如 號成δ 信構 所 路 電 遲 延 的 &u 信 鐘 時 述 肯 遲 延 以 用 由 係 號 信 示 指 述 上月 中 其 統 系 之 項
    第17頁 六、申請專利範圍 係具有前述時鐘信號之數週期份的週期者。 6 ·如申請專利範圍第1項之系統，其中前述第二活性化 信號，係與前述第一活性化信號隔開數個時鐘者。 7. —種時鐘同步系統，其係包含有： 記憶體部，其與時鐘信號同步而動作； 第一活性化信號生成電路，用以每一時鐘生成與時鐘 信號同步的第一活性化信號； 第一接收電路，按照由前述第一活性化信號生成電路 所供給的第一活性化信號，而接收用以指示構成命令之複 數個信號之取入週期的指示信號，此第一接收電路係用以 生成對應前述指示信號的内部信號者； 第二活性化信號生成電路，在產生由前述第一接收電 路所生成的内部信號之期間内用以生成與前述時鐘信號同 步的第二活性化信號者； 複數個第二接收電路，按照由前述第二活性化信號生 成電路所供給的第二活性化信號，而接收用以構成前述命 令的複數個信號者； 解碼器，用以解碼由前述第二接收電路所供給的前述 信號以生成命令者；以及 控制部，按照由前述解碼器所供給的命令而控制前述 記憶體部者。 8. 如申請專利範圍第7項之系統，其中前述第一活性化 信號生成電路，係在構成前述命令之複數個信號之取入週 期前的前述時鐘信號之週期内用以生成第一活性化信號
    第18頁 4593 8 〇 六、申請專利範圍 者。 9.如申請專利範圍第7項之系統，其中前述第一活性化 信號生成電路，係在前述時鐘信號之各週期的後半段用以 生成第一活性化信號者。 1 〇.如申請專利範圍第7項之系統，其中前述第一活性化 信號生成電路，係由用以延遲前述時鐘信號的延遲電路所 構成者。 1 1.如申請專利範圍第7項之系統，其中前述指示信號， 係具有前述時鐘信號之數週期份的週期者。 1 2.如申請專利範圍第7項之系統，其中前述第二活性化 信號，係與前述第一活性化信號隔開數個時鐘者。 1 3. —種時鐘同步系統，其係包含有： 第一接收電路，用以接收與時鐘信號同步並指示輸入 信號之取入週期的指示信號者： 活性化信號生成電路，根據前述指示信號用以生成活 性化信號者；以及 第二接收電路，按照前述活性化信號而接收前述輸入 信號者。 1 4.如申請專利範圍第1 3項之系統，其中前述第一接收 電路，係與前述時鐘信號同步而被活性化者，而前述第二 接收電路，係依前述時鐘信號和非同步之前述活性化信號 而被活性化者。 1 5.如申請專利範圍第1 3項之系統，其中前述指示信號 係由遲於前述時鐘信號的時間所生成者。
    第19頁 4 59 3 8 0 六、申請專利範圍 1 6.如申請專利範圍第1 3項之系統，其中用以指示前述 輸入信號之取入週期的指示信號以外之信號，係與用以指 示前述輸入信號之取入週期的指示信號同步而被確定者。 1 7. —種時鐘同步系統，其係包含有： 第一活性化信號生成電路，用以每一時鐘生成與時鐘 信號同步的第一活性化信號； 第一接收電路，按照由前述第一活性化信號生成電路 所供給的第一活性化信號，而接收用以指示輸入信號之取 入週期的指示信號者； 第二活性化信號生成電路，根據來自前述第一接收電 路的前述指示信號用以生成第二活性化信號者：以及 第二接收電路，按照來自前述第二活性化信號生成電 路之前述第二活性化信號而接收前述輸入信號者。 1 8.如申請專利範圍第1 7項之系統，其中前述第一接收 電路，係與前述時鐘信號同步而被活性化者，而前述第二 接收電路，係依前述時鐘信號和非同步之前述第二活性化 信號而被活性化者。 1 9.如申請專利範圍第1 7項之系統，其中前述指示信號 係由遲於前述時鐘信號的時間所生成者。 2 0.如申請專利範圍第1 7項之系統，其中用以指示前述 輸入信號之取入週期的指示信號以外之信號，係與用以指 示前述輸入信號之取入週期的指示信號同步而被確定者。
    第20頁
TW088120602A 1998-11-27 1999-11-25 Clock synchronous system TW459380B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33711498A JP3725715B2 (ja) 1998-11-27 1998-11-27 クロック同期システム

Publications (1)

Publication Number Publication Date
TW459380B true TW459380B (en) 2001-10-11

Family

ID=18305579

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088120602A TW459380B (en) 1998-11-27 1999-11-25 Clock synchronous system

Country Status (4)

Country Link
US (1) US6185150B1 (zh)
JP (1) JP3725715B2 (zh)
KR (1) KR100338967B1 (zh)
TW (1) TW459380B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001014847A (ja) * 1999-06-30 2001-01-19 Toshiba Corp クロック同期回路
US6937683B1 (en) 2000-03-24 2005-08-30 Cirronet Inc. Compact digital timing recovery circuits, devices, systems and processes
JP4727799B2 (ja) * 2000-09-25 2011-07-20 富士通セミコンダクター株式会社 半導体集積回路及び外部信号の取り込み方法
JP4113338B2 (ja) * 2001-04-10 2008-07-09 富士通株式会社 半導体集積回路
DE10121165B4 (de) * 2001-04-30 2011-02-03 Qimonda Ag Verfahren und Vorrichtung zum Initialisieren einer asynchronen Latch-Kette
KR100401508B1 (ko) 2001-05-25 2003-10-17 주식회사 하이닉스반도체 램버스 디램의 뱅크 제어회로
US7009894B2 (en) * 2004-02-19 2006-03-07 Intel Corporation Dynamically activated memory controller data termination
US7280054B2 (en) * 2004-12-02 2007-10-09 Nokia Corporation Integrated circuit interface that encodes information using at least one input signal sampled at two consecutive edge transitions of a clock signal
JP4751178B2 (ja) * 2005-10-27 2011-08-17 エルピーダメモリ株式会社 同期型半導体装置
JP5418528B2 (ja) * 2011-03-25 2014-02-19 富士通セミコンダクター株式会社 半導体メモリ
JP2012226800A (ja) * 2011-04-19 2012-11-15 Elpida Memory Inc 半導体装置及びその制御方法並びに情報処理システム
KR20220026417A (ko) * 2020-08-25 2022-03-04 에스케이하이닉스 주식회사 집적 회로

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0756749B2 (ja) 1989-09-29 1995-06-14 株式会社東芝 機能選択回路
JP2605576B2 (ja) 1993-04-02 1997-04-30 日本電気株式会社 同期型半導体メモリ
JPH07130166A (ja) * 1993-09-13 1995-05-19 Mitsubishi Electric Corp 半導体記憶装置および同期型半導体記憶装置
JP2697634B2 (ja) * 1994-09-30 1998-01-14 日本電気株式会社 同期型半導体記憶装置
US5636173A (en) 1995-06-07 1997-06-03 Micron Technology, Inc. Auto-precharge during bank selection
JPH0922592A (ja) * 1995-07-03 1997-01-21 Sanyo Electric Co Ltd シンクロナスｄｒａｍ
JP3724654B2 (ja) 1995-07-06 2005-12-07 株式会社日立製作所 半導体集積回路装置
JP2904076B2 (ja) * 1995-11-10 1999-06-14 日本電気株式会社 半導体記憶装置

Also Published As

Publication number Publication date
JP3725715B2 (ja) 2005-12-14
US6185150B1 (en) 2001-02-06
JP2000163962A (ja) 2000-06-16
KR20000035737A (ko) 2000-06-26
KR100338967B1 (ko) 2002-05-30

Similar Documents

Publication Publication Date Title
JP5228468B2 (ja) システム装置およびシステム装置の動作方法
TWI296804B (en) Voltage generation control circuit in semiconductor memory device and method thereof
KR100586555B1 (ko) 내부전압 생성 제어회로 및 이를 이용한 내부전압 생성회로
JP2006309913A (ja) 半導体メモリ素子
JP2010033702A (ja) リフレッシュフラグを発生させる半導体メモリシステム
JP2000311485A (ja) 選択されるメモリモジュールのみをデータラインに連結するメモリモジュールシステム及びこれを利用したデータ入出力方法
JPH11149771A (ja) 同期型半導体記憶装置
JP2001060391A (ja) 半導体装置
TW459380B (en) Clock synchronous system
KR100691485B1 (ko) 액티브 모드시에 전류소모를 줄일 수 있는 반도체 메모리장치
TW587249B (en) Method and device for automatically performing refresh operation in semiconductor memory device
TW517236B (en) Synchronous semiconductor memory device and method for controlling input circuit of synchronous semiconductor memory device
JP2007310963A (ja) 半導体記憶装置
JP2000322886A (ja) 半導体記憶装置
JP2003297081A (ja) 半導体記憶装置
US8750067B2 (en) Semiconductor device having reset function
US7102938B2 (en) Internal voltage generation control circuit and internal voltage generation circuit using the same
TW200539181A (en) Semiconductor memory
JP2002109880A (ja) クロック同期回路
JP2005158224A (ja) オートリフレッシュ動作時に安定した高電圧を提供する半導体メモリ素子及びその方法
JP2003036674A (ja) 半導体メモリ装置の入力回路
JP2009151903A (ja) 半導体記憶装置
KR100642395B1 (ko) 반도체 장치
KR100798795B1 (ko) 내부 어드레스 생성장치 및 그의 구동방법
JP2009110567A (ja) 半導体メモリ装置の初期化回路および初期化方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees