TW454189B - Apparatus and method for performing data read operation in DDR SDRAM - Google Patents

Apparatus and method for performing data read operation in DDR SDRAM Download PDF

Info

Publication number
TW454189B
TW454189B TW088122563A TW88122563A TW454189B TW 454189 B TW454189 B TW 454189B TW 088122563 A TW088122563 A TW 088122563A TW 88122563 A TW88122563 A TW 88122563A TW 454189 B TW454189 B TW 454189B
Authority
TW
Taiwan
Prior art keywords
memory
bit data
data
signal
dual
Prior art date
Application number
TW088122563A
Other languages
English (en)
Inventor
Mi-Kyung Yun
Jong-Hee Han
Original Assignee
Hyundai Electronics Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Ind filed Critical Hyundai Electronics Ind
Application granted granted Critical
Publication of TW454189B publication Critical patent/TW454189B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/416—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Description

經濟部智慧財產局員工消費合作社印製 454189 五、發明說明（/ ) . 本發明係關於雙資料速率（DDR)同步動態存取記憶體（ SDRAM);更具體言之，係關於在DDRSDRAM上執行資料讀 出動作之装置及方法。 (先期技術之說明） 一般，使用與外部糸統時鐘脈衝同步之傳統之同步動 態随機存取記憶體（SDRAM)M改菩動態隨機存取記憶體 (DRAM)之動作速度。現今，為更進一步改良動作速度， 已有提出雙資料速率（DDR)同步動態隨機存取記憶體（S-DR AM)之想法。傳統之SDRAM僅採用時鐘脈衝之上昇緣， 但DDR SDRAM酣採用時鐘脈衝之上昇及下降緣兩者。 但是，用於對D R A Μ或:S D R A Μ執行資料讀出動作之傳統裝 置並不似DDR SDRAM在時鐘脈衝之上昇及下降緣時執行 資料之讀出動作。因此，極需要在DDR SDRAM上執行資 料謓出動作之裝置，此裝置能在時鐘脈衝之上昇及下降 緣時發送資料。 (發明之概述） 因此，本發明之目的係提供用於在DDR SDRAM上執行 資料諝出動作之裝置，該D D R S D R A Μ藉兩位元預先摘取 及管路式（Pipeline Scheme)而能在一個時鐘脈衝内有 效率地發送兩個資料。 因此，本發明之另外目的係提供用於在DDR SDRAM上 執行資料讀出動作之方法，該DDR SDRAM藉兩位元預先 摘取及管路式而能在一個時鐘脈衝内有效率地發送兩個 資料。 -3- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 ---------4 經濟部智慧財產局員工消費合作社印製 4 54 18 9 A7 B7 五、發明說明（>) 依本發明之一個型態，提供用於在雙資料速率同步動 態隨機存取記憶體（SDRAM)上執行讀出動作之裝置，其 包含：用於同時存取雙記憶體胞及預先摘取貯存於該雙 記憶體胞內之資料之記憶體胞核電路，該雙記憶體胞包 含第1和第2記憶體胞，第1和第2記憶體胞分別貯存 第1和第2位元資料；用於產生信號K使第1和第2位 元資料與時鐘脈衝之上昇和下降緣同步，及控制第1和 第2位元資料之發送之信號產生裝置；及用於閂鎖該記 憶體胞核電路之第1和第2位元資料及響應該信號產生 裝置產生之信號發送第1和第2位元資料之管路式閂鎖 裝置。 依本發明之另外型態，提供用於在雙資料速率（DDR) 同步動態隨機存取記憶體（SDRAM)上執行讀出資料之動 作之方法，其包含：a)同時存取雙記憶體胞及預先摘取 貯存於雙記憶體胞内之資料，該雙記憶體胞分別貯存第 1和第2位元資料：b )閂鎖該第1和第2位元資枓；c )產生信 號Μ使第1和第2位元資料與時鐘脈衝之上昇和下降緣同 步，及控制第1和第2位元資料之發送；及d)響應該產生 之信號發送第1和第2位元資料。 (圖面之簡述） 本發明之上述及其它目的和特徵將隨著下面參照附圖 對良好賁例所作之敘述而形清楚，其中：
第1圖示出在雙資料速率同步隨機存取記憶體（DDR SDRAM)上進行資料讀出動作時之時序圖；及 — 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------I----訂--------•線1、 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 54 1 8 9 A7 B7 五、發明說明（―） 第2圖示出用於在本發明之DDR SDRAM上執行資料讀 出動作之裝置之方塊圖。 (發明之細述） 參照第1圖，其示出在DDR SDRAM上進行資料讀出動 作時之時序圖。首先，行地址選通（C A S )等待值fc ο 1 u m η address strobe(CAS) latency value ”)一 詞係指自發出 講出指令後直到發出資料止那時所需之時鐘脈衝數。另 外，”資料組長值”（” b u r s t I e n g t h v a 1 u e ”）一詞係指連 纘之資料數。如所示，C A S等待值係為2，及資科組長值 係為4。當在DDR SDRAM上讀出資料時應響應資料選通信 號（data strobe signal)DQS之使能（enable)狀態在時 鐘脈衝之上昇和下降緣時發送資料。傳統之SDR AM僅使 明時鐘脈衝之上昇緣，但DDR SDRAM則使用時鐘脈衝之 上昇和下降緣兩者。因此，DDR SDRAM能執行高速動作。 參照第2圖，其示出用於在本發明之DDR SDRAM上執 行資料謓出動作之裝置。如所示，記憶體胞行列係被分 成偶數胞行列塊1 0 1及奇數胞行列塊1 〇 2。偶數胞行列塊 101存取偶數記憶體胞（未圖示）及預先摘取偶數記憶體 之偶數資料，該偶數胞行列塊101含有偶數記憶體胞。 奇數胞行列塊102存取奇數記憶體胞（未圖示）及預先摘 取奇數記憶體胞之奇數資料，該奇數胞行列塊102含有 奇數記憶體胞。 悄測放大器103a偵測放大偶數胞行列塊101預先摘取 之偶數資料。偵測放大器1 〇 3 b偵測故大奇數胞行列塊 -5 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂---------線 (請先閱讀背面之注咅？事項再填寫本頁) A7 4 54 1 8 9 B7_ 五、發明說明（* ) 102預先摘取之奇數資料。偵测放大器l〇3a及103b同時 分別偵測放大偶數及奇數資料。 (請先閱讀背面之注意事項再填寫本頁) 通用的輸人/輸出線（Global input/output line)係 分成通用的輸入/輸出線GI0_ EVEN及通用的輸入/輸出線 GI0_0DD。通用的輸人/輸出線GI0_EVEN傳送.被偵測放大 器103a偵測放大之偶數資料。通用的輸入/輸出線GI0_ ODD傳送被偵測放大器103b偵测放大之奇數資料。 管路式閂鎖104閂鎖從通用的輸人/輸出線G 10 _EV EN和 GI0_0DD送出之偶數和奇數資料。 控制信號產器107自地址鑀衝器105接收地址信號及自 指令解碼器106接收讀出指令READ。控制信號產生器1〇7 響應地址信號及讀出指令READ產生控制信號SOSEBjEAD 以決定偶數及奇數資料之發送優先順序。偶數及奇數資 料之優先顒序係藉地址信號決定。 經濟部智慧財產局員工消費合作社印制衣 計數信號產生器108響應謓出指令READ控制信號S0SEB_ READ, CAS等待信號CL,時鐘脈衝信號CLK及時鐘脈衝遲延 閉鎖環路信號CLK_DLL,產生計數信號PCHT_EVEN及PCHT-0DD,該CAS等持信號CL,時鐘脈衡信號CLK及時鐘脈衝遲延 閉鎖環路信號CLK_DLL係來自外部電路（未圖示）。計數信 號產生器108於時鐘脈衝之上昇緣時產生計數信號PC NT _ EVEN。另外計數信號產生器108在時鐘脈衝之下降緣時產 生計數信號PCNTJDD〇計數信號產生器1〇8響應控制信號 S0SEB_READ故動計數信號 PCNT — EVEN和 PCNT_0DD。
控制信號產生器109響應讀出指令READ,CAS等待信號CL 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4S(189
經濟部智慧財產局員工消費合作社印製 五、發明說明（r )
，時鐘脈衝信號CLK及時鐘脈衝遲延閉鎖環路信號CLK_DLL 偵测通用的輸人/輸出信號線GIO_EVEN和GIO_ODD是否有
V 戰入偁數及奇數資料。接著，控制信號產生器109產生控 制信號P D E L。 管路式閂鎖104響應計數信號PCHT_EVEN與PCNT_0DD間 被故動之信號及控制信號P DEL而發送偶數及奇數資料。 資料輸出驅動器110順序輸出來自管路式閂鎖104之偶 數及奇數資料。 因此，本發明之DDR SDRAM藉同時存取雙記憶體胞及 預先摘取貯存於雙記憶體胞內之偶數及奇數資料而能有 效率地在一個時鐘脈衝内發送偶數及奇數資料，產生用 以使偶數及奇數資料與時鐘脈衝之上昇和下降緣同步及 控制偶數及奇數資料之發送之信號，及響應該產生之信 號發送偁數和奇數資料。 雖然本發明已擧良好實例說明如上，但熟悉本項技術 者當瞭解可對本發明作各種變更，增加及替換而不會逾 越申請專利範圍各項陳述之本發明之範圍及精神。 符號之說明 101____偶數胞行列塊 102. ...奇數胞行列塊 103a,103b...偵測放大器 104 ____管路式閂鎖 105 ____地址鑀衝器 106 ____指令解碼器 -7- ^紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------------訂---------線,L (請先閱讀背面之注意事項再填寫本頁) A7 454 1 8 9 B7_ 五、發明說明（& ) 1 〇 7 , 1 0 9 ...控制信號產生器 108....計數信號產生器 110____資料輸出驅動器 ------------^ --------訂---------線( (請先閱讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 454 1 8 9 Μ C8 D8 六、申請專利範圍 1. 一種雙資料速率（DDR)同步隨機存取記憶體（SDRAM), 其包含： 記憶體胞核電路，此電路用於同時存取雙記憶體胞 及預先摘取貯存在雙記憶體胞內之資料，該雙記憶體 胞含有第1和第2記憶體胞，該第1和第2記憶體胞分別 貯存第1和第2位元資料； 信號產生裝置，係用於產生使第1和第2位元資料與 時鐘脈衝之上昇和下降緣同步及發送第1和第2位元資 料之信號；及 管路式閂鎖裝置，係閂鎖被該記憶體胞核電路預先 摘取之第1和第2位元資料及響應該信號產生裝置產生 之信號發送第1和第2位元資料。 2. 如申請專利範圍第1項之雙資料速率同步隨機存取記 憶體（DDR SDRAM),其中該記憶體胞核電路包含： 第1胞行列塊係用於存取第1記憶體胞及預先取貯 存於第1記憶體胞內之第1位元資料；該第1胞行列 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 胞， 第 第 體料 該 該 憶資 被 被 記元 大 大 2 位 放 放 第 2 測及測 取第 偵.，偵。 存之.，於料於料 於內胞用資用資 用胞體係元係元 係體憶器位器位 塊憶記大 1 大 2 5 記 2 放第放第 :行 2 第此之此之 胞此第有，取，取 體，於含器摘器摘 憶塊存塊大先大先 記列貯列故預放預 1 行取行測塊測塊 第胞摘胞偵列偵列 有 2 先 2 1 行 2 行 含第預第第胞第胞 塊及該 1 2 本紙張尺度逍用中國國家標準（CNS ) A4規格（210X297公釐） 45418 9 A8 B8 C8 D8 7T、申請專利範圍 3. 如申請專利範圖第2項之雙資料速率同步隨機存取記 憶體（DDR SDRAM),其中另包含： (請先閱讀背面之注意事項再填寫本頁) 第1通用的輸入/輸出線，此輸入/輸出線係用於從 記憶體胞核電路傳送第1位元資料至該管路式閂鎖裝 置；及 第2通用的輸入/輸出線，此輸入/輸出線係用於從 該記憶體胞核電路傳送第2位元資料至該管路式閂鎖 裝置。 4. 如申請專利範圍第3項之雙資料速率同步隨機存取記 憶體（DDR SDRAM),其中該信號產生裝置包含： 第1控制信號產生裝置，係用於響應地址信號及讀 出指令產生決定第1和第2位元資料發送之優先順序所 需之第1控制信號，其中第1和第2位元資料之優先順序 決定第1位和第2位元資料之發送順序； 經濟部智慧財產局員工消t'合作社印製 計數信號產生裝置，係用於響應第1控制信號CAS 等待信號，時鐘脈衝及時鐘脈衝延遲閉鎖環路信號啟 動第1和第2記數信號之一之第1和第2計數信號並輸 出該被啟動之信號至該管路式閂鎖裝置，該第1和第 2計數信號係分別在時鐘脈衝之上昇和下降緣時產生 ;及 第2控制信號產生裝置，係用於響應.謓出指令，CAS 等待信號，時鐘脈衝及時鐘脈衝遲延閂鎖環路信號偵 測該第1和第2通用的輸入/輸出線是否分別被載入第1和 第2位元資料，及產生並輸出第2控制信號至該管路式 -10- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 454 1 8 9 A8 B8 C8 D8 六、申請專利範圍 閂鎖裝置。 5. 如申請專利範圍第4項之雙資料速率同步隨機存取記 (請先閱讀背面之注意事項再填寫本頁) 憶體（DDR SDRAM)，其中該管路式閂鎖裝置閂鎖被該 記憶體胞核電路預先摘取之第1和第2位元資料，及響應 第2控制信號和被啟動之信號發送第1和第2位元資料。 6. 如申請專利範圍第4項之雙資料速率同步隨機存取記 憶體（DDR S.DRAM),其中第1和第2位元資料之優先順 序係被地址信號所決定。 7. 如申請專利範園第1項之雙資料速率同步隨機存取記 憶體（DDR SDRAM),其中另包含用於輸出來自該管路式 閂鎖裝置之第1和第2位元資料之裝置。 8 . —種用於在雙資料肆率（DDR)同步動態隨機存取記憶體（ SDRAM)上執行讀出資料動作之方法，其含有下列步驟： a)同時存取雙記憶體胞及預先摘取貯存在該雙記憶 體胞內之資料，該雙記憶體胞分別貯存第1和第2位元 資料； b )閂鎖第1和第2位元資料； 經濟部4曰慧財產局員工消^合作社印製 c) 產生用於使第1和第2位元資料與時鐘脈衝之上昇 和下降緣同步，及控制第1和第2位元資料之發送之信 號；及 d) 響應於產生之信號，發送第1和第2位元資料。 9.如申請專利範圍第8項之方法，其中該步驟a)另含有下 列步驟： al)同時存取雙記憶體胞及預先摘取貯存於該雙記 -11- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 45418 9 A8 B8 C8 D8 六、申請專利範圍 憶體胞內之第1和第2資料；及 a2)偵測放大被預先摘取之第1和第2位元資料。 (請先閱讀背面之注意事項再填寫本頁) 10. 如申請專利範圍第9項之方法，其中該步驟c)另含有 下列步驟·‘ cl)響應於地址信號及讀出指令，產生用於決定發 送第1和第2位元資料之優先順序，該第1和第2位 元資料之優先順序係決定第1和第2位元資料之發送 順序； c2)響應於第1控制信號，CAS等待信號，時鐘脈衝 及時鐘脈衝遲延閉鎖環路信號，產生用於啟動第1和 第2計數信號之一之第1和第2計數信號，該第1和第 2計數俸號係分別在時鐘脈衝之上昇和下降緣時產生 ;和 c3)響應講出指令C AS等待信號，時鐘脈銜及時鐘脈 衝遲延閂鎖環路信號，偵測通用的輸入/輸出線上是 否有分別載入第1和第2位元資料，及產生第2控制 信號。 經濟部智慧財產局員工消^合作社印製 11. 如申請專利範圍第10項之方法，其中該步驟d)另含有 響應於第2控制信號及在第1和第2計數信號間被啟 動之信號發送第1和第2位元資料之步驟。 12. 如申請專利範圍第11項之方法，其中該步驟cl)內之 第1和第2位元資料之優先順序係被地址信號所決定。 -12- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X2S»7公釐）
TW088122563A 1998-12-30 1999-12-21 Apparatus and method for performing data read operation in DDR SDRAM TW454189B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061071A KR100291194B1 (ko) 1998-12-30 1998-12-30 디디알 에스디램에서의 읽기 구동 방법 및 장치

Publications (1)

Publication Number Publication Date
TW454189B true TW454189B (en) 2001-09-11

Family

ID=19567827

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088122563A TW454189B (en) 1998-12-30 1999-12-21 Apparatus and method for performing data read operation in DDR SDRAM

Country Status (5)

Country Link
US (1) US6201760B1 (zh)
JP (1) JP2000195259A (zh)
KR (1) KR100291194B1 (zh)
DE (1) DE19963497B4 (zh)
TW (1) TW454189B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7529140B2 (en) 2005-09-29 2009-05-05 Hynix Semiconductor Inc. Semiconductor memory device
TWI496158B (zh) * 2010-01-29 2015-08-11 Hynix Semiconductor Inc 半導體記憶體資料輸出電路及其相關方法
TWI632554B (zh) * 2017-02-16 2018-08-11 瑞昱半導體股份有限公司 記憶體測試方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100341181B1 (ko) * 1999-11-05 2002-06-20 윤종용 연속적인 읽기 동작을 지원하는 동기형 마스크 롬 장치
JP4756729B2 (ja) * 2000-07-31 2011-08-24 エルピーダメモリ株式会社 半導体記憶装置
US6504767B1 (en) * 2000-08-30 2003-01-07 Micron Technology, Inc. Double data rate memory device having output data path with different number of latches
DE10114159C2 (de) * 2001-03-22 2003-09-11 Infineon Technologies Ag Verfahren und Vorrichtung zur Datenübertragung
US7082071B2 (en) * 2001-08-23 2006-07-25 Integrated Device Technology, Inc. Integrated DDR/SDR flow control managers that support multiple queues and MUX, DEMUX and broadcast operating modes
US6795360B2 (en) * 2001-08-23 2004-09-21 Integrated Device Technology, Inc. Fifo memory devices that support all four combinations of DDR or SDR write modes with DDR or SDR read modes
US6570791B2 (en) 2001-08-30 2003-05-27 Micron Technology, Inc. Flash memory with DDRAM interface
US7000065B2 (en) * 2002-01-02 2006-02-14 Intel Corporation Method and apparatus for reducing power consumption in a memory bus interface by selectively disabling and enabling sense amplifiers
KR100416619B1 (ko) 2002-04-06 2004-02-05 삼성전자주식회사 동기식 반도체 장치의 데이터 출력 회로 및 그 방법
US6678201B2 (en) * 2002-04-08 2004-01-13 Micron Technology, Inc. Distributed FIFO in synchronous memory
KR100484249B1 (ko) * 2002-08-07 2005-04-22 주식회사 하이닉스반도체 고속데이터 출력을 위한 동기식 메모리 장치의 파이프래치회로 및 그를 이용한 동기식 메모리 장치
KR100510512B1 (ko) 2002-11-18 2005-08-26 삼성전자주식회사 이중 데이터율 동기식 반도체 장치의 데이터 출력 회로 및그 방법
US7010713B2 (en) * 2002-12-19 2006-03-07 Mosaid Technologies, Inc. Synchronization circuit and method with transparent latches
KR100881748B1 (ko) * 2002-12-30 2009-02-06 주식회사 하이닉스반도체 고속으로 데이터를 출력하기 위한 메모리 장치
US7177379B1 (en) 2003-04-29 2007-02-13 Advanced Micro Devices, Inc. DDR on-the-fly synchronization
US7120075B1 (en) 2003-08-18 2006-10-10 Integrated Device Technology, Inc. Multi-FIFO integrated circuit devices that support multi-queue operating modes with enhanced write path and read path queue switching
US7634623B2 (en) * 2003-08-29 2009-12-15 Micron Technology, Inc. Method and apparatus for self-timed data ordering for multi-data rate memories and system incorporating same
KR100540487B1 (ko) * 2003-10-31 2006-01-10 주식회사 하이닉스반도체 데이터 출력제어회로
KR100613447B1 (ko) 2004-10-07 2006-08-21 주식회사 하이닉스반도체 데이터 래치회로 및 이를 이용한 반도체 장치
KR100642436B1 (ko) * 2004-12-22 2006-11-02 주식회사 하이닉스반도체 향상된 구조를 가지는 멀티-비트 프리페치 타입 반도체메모리 장치의 파이프 래치 회로
US7401179B2 (en) * 2005-01-21 2008-07-15 Infineon Technologies Ag Integrated circuit including a memory having low initial latency
KR100576505B1 (ko) * 2005-01-28 2006-05-10 주식회사 하이닉스반도체 Ｎ비트 프리페치 방식을 갖는 반도체 메모리 장치 및그것의 데이터 전송 방법
JP4617172B2 (ja) * 2005-02-17 2011-01-19 本田技研工業株式会社 移動体
KR100674712B1 (ko) * 2005-08-05 2007-01-25 삼성전기주식회사 Ｄｄｒ을 이용한 데이터의 스캔 시스템 또는 방법
KR100670731B1 (ko) * 2005-09-29 2007-01-17 주식회사 하이닉스반도체 반도체메모리소자
KR100945929B1 (ko) * 2008-03-17 2010-03-05 주식회사 하이닉스반도체 데이터 출력회로
KR101050404B1 (ko) 2008-12-04 2011-07-19 주식회사 하이닉스반도체 파이프 래치 회로와 그의 구동 방법
CN103198856B (zh) * 2013-03-22 2016-04-13 烽火通信科技股份有限公司 一种ddr控制器及请求调度方法
US9875209B2 (en) * 2013-05-06 2018-01-23 Qualcomm Incorporated Synchronous data-link throughput enhancement technique based on data signal duty-cycle and phase modulation/demodulation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10334659A (ja) * 1997-05-29 1998-12-18 Mitsubishi Electric Corp 同期型半導体記憶装置
JP3092556B2 (ja) * 1997-09-16 2000-09-25 日本電気株式会社 半導体記憶装置
JP3386705B2 (ja) * 1997-12-25 2003-03-17 株式会社東芝 半導体記憶装置およびそのバーストアドレスカウンタ
US6044032A (en) * 1998-12-03 2000-03-28 Micron Technology, Inc. Addressing scheme for a double data rate SDRAM

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7529140B2 (en) 2005-09-29 2009-05-05 Hynix Semiconductor Inc. Semiconductor memory device
US7675810B2 (en) 2005-09-29 2010-03-09 Hynix Semiconductor, Inc. Semiconductor memory device
TWI496158B (zh) * 2010-01-29 2015-08-11 Hynix Semiconductor Inc 半導體記憶體資料輸出電路及其相關方法
TWI632554B (zh) * 2017-02-16 2018-08-11 瑞昱半導體股份有限公司 記憶體測試方法

Also Published As

Publication number Publication date
DE19963497B4 (de) 2011-06-30
US6201760B1 (en) 2001-03-13
DE19963497A1 (de) 2000-07-06
KR20000044572A (ko) 2000-07-15
JP2000195259A (ja) 2000-07-14
KR100291194B1 (ko) 2001-06-01

Similar Documents

Publication Publication Date Title
TW454189B (en) Apparatus and method for performing data read operation in DDR SDRAM
US6615309B2 (en) Semiconductor memory device
US6445642B2 (en) Synchronous double data rate DRAM
JP4077874B2 (ja) ダイナミック・ランダム・アクセス・メモリ・システム
KR100254071B1 (ko) 동기형 반도체 기억 장치
KR100382017B1 (ko) 고속 사이클 ｒａｍ 및 그 데이터 판독 방법
US5715203A (en) Semiconductor memory device and automatic bit line precharge method therefor
KR970017656A (ko) 버스트 모드를 가진 고속 반도체 메모리
KR19990038915A (ko) 반도체 메모리 장치의 칼럼 선택 신호 제어기 및 칼럼 선택제어 방법
US6564287B1 (en) Semiconductor memory device having a fixed CAS latency and/or burst length
TW437071B (en) DRAM and data access method for DRAM
US6201756B1 (en) Semiconductor memory device and write data masking method thereof
JP2000011646A (ja) 電子装置及び半導体記憶装置
US7558932B2 (en) Semiconductor memory device and method for operating the same
TW504705B (en) Synchronous semiconductor memory device
TW529026B (en) Synchronous dynamic random access memory semiconductor device having write-interrupt write function
TW200409141A (en) Synchronous semiconductor memory device having multi-bank scheme
US6650573B2 (en) Data input/output method
TW425574B (en) A semiconductor memory device having a plurality of memory blocks
KR20040072224A (ko) 고속의 기입 및 독출동작을 가능하게 하는 입출력 구조를갖는 반도체 메모리장치
US6011728A (en) Synchronous memory with read and write mode
US7738307B2 (en) Data transmission device in semiconductor memory device
US10496368B1 (en) Systems and methods for memory FIFO control
US7177999B2 (en) Reading extended data burst from memory
US6457110B1 (en) Method of accessing syncronous dynamic random access memory in scanner

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent