TW444350B - Method of manufacturing a semiconductor device - Google Patents
Method of manufacturing a semiconductor device Download PDFInfo
- Publication number
- TW444350B TW444350B TW089107640A TW89107640A TW444350B TW 444350 B TW444350 B TW 444350B TW 089107640 A TW089107640 A TW 089107640A TW 89107640 A TW89107640 A TW 89107640A TW 444350 B TW444350 B TW 444350B
- Authority
- TW
- Taiwan
- Prior art keywords
- insulating layer
- layer
- patent application
- item
- scope
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 125000006850 spacer group Chemical group 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000009413 insulation Methods 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 239000010703 silicon Substances 0.000 claims abstract description 14
- 238000000137 annealing Methods 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 claims description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical group [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910000077 silane Inorganic materials 0.000 claims description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims 2
- 230000002079 cooperative effect Effects 0.000 claims 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims 1
- 229910052786 argon Inorganic materials 0.000 claims 1
- 238000002309 gasification Methods 0.000 claims 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims 1
- 229910052709 silver Inorganic materials 0.000 claims 1
- 239000004332 silver Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 67
- -1 boron fluoride ions Chemical class 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910015900 BF3 Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000238631 Hexapoda Species 0.000 description 1
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000015170 shellfish Nutrition 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
Description
4443 5 〇 Α7 Β7 經濟部智慧財產局員工消费合作杜印製 五、發明說明(f ) 發明之背景: 1.發明之領域: 本發明係有關於一種製造半導體設備之方法,尤指一種 有關於形成半導體設備之凸起源極/汲極區的方法。 2·習知技藝之說明: 第1Α至1C圖係為用於說明一種形成半導體設備之凸起 源極/沒極區的傳統方法之橫剖面圖。 參考第1Α圖,隔離裝置間的一隔離層12被形成於—半 導體基板11上。一個閘極氧化物層13被形成於隔離層12 形成於其中的半導體基板11上。在形成閘極氧化層後, 一閘極用的多晶矽層及一遮罩絕緣層依序被形成於一結果結 構上。該遮罩絕緣層、多晶矽層以及閘極氧化物層13被刻 畫’因而形成具有遮罩絕緣層15的一閘極14。 參考第1Β圖,一間隔物絕緣層被形成於第ιΑ圖的結構 上’且間隔物16係以乾式蝕刻法而被形成於閘極14壁面與 遮罩絕緣層15上。一形成於半導體基板η表面上的原始氧 化物層係以濕式潔淨法移除β —磊晶矽層17係以化學氣相 沈積而被選擇性地成長於為間隔物16所暴露的基板η上。 一雜質離子被植入該磊晶矽層,並進行退火。因此,該 雜質離子被活化並擴散進合基板11,以便形成一凸起的源 極與一汲極區18,如第(0圖所示。 另一方面,乾式蝕刻法使用電漿。基板11的表面係過 量暴露於電漿中,以便發生基板11的損耗,且其晶格為電 2 本纸張尺度適用中®國家標準(CNS)A4規格(21〇 χ 297公釐) ill------------— — — --^7wi {請先閱讀背面之注意事項再填寫本頁) 4443 5 0 經濟部智慧財產局貝工消费合作社印製 A7 B7 五、發明說明(» 浆損傷所破壞。問題在於蠢晶碎層的最初成長相當因難,且 小面(facet)在最初成長期間產生,因此該凸起源極與没 極18的摻雜縱深並不均勻。 發明之簡要說明: 因此,本發明之主要目的在於提供一種製造半導體設備 的方法,該方法在形成凸起源極與汲極區時,可解決並避免 基於形成間隔物之钮刻所造成的晶格破壞及基板損耗。 為達成上述目的,根據本發明之一種製造半導體設備的 方法其所包含之步驟為: 依序形成一閘極氧化物層、一閘極及一遮罩絕緣層於一 半導體基板上; 在形成該遮罩絕緣層後’依序形成第一與第二絕緣層於 一結果結構上; 藉由蝕刻該第二絕緣層,而形成一第一間隔物於該閘極 與具有第一絕緣層之遮罩絕緣層的壁面上; 蝕刻該第一絕緣層,以便形成一凹槽,以及該第一間隔 物二側的基板與遮罩絕緣層表面被暴露,藉此一第二間隔物 被形成於該閘極與遮罩絕緣層的壁面上; 形成一磊晶矽層於該暴露基板上;以及 藉由穿經蟲晶矽層植入雜質離子並藉由進行退火製程, 而形成凸起源極與汲極區於該基板中。 本紙張尺度適用中a Η家標筚(CNS>A4規格(210 * 297公釐) (請先閱讀背面之注意事項再填寫本頁) T裝--------訂 ii'lur 4443 5 〇 經濟部智慧財產局貝工消費合作社印製 12-隔離層 14-閘極 16-間隔物 18-源極與;ί及極區 22-隔離層 24-閘極 26_第一絕緣層 27- 第二絕緣層 28- 磊晶矽層 A7 B7 五、發明說明()) 圊式之簡要說明: 本發明的前述特性與其他特徵將於下列說明中結合附圖 作一說明,其中: 第1A至1C圖係為用於說明一種製造半導體設備的傳統 方法的橫剖面圖;以及 第2A至2F囷係為用於說明一種根據本發明之製造半導 體没備的方法的舉例橫剖面圖。 圖號說明: 1卜導體基板 13-閘極氧化物層 15-遮罩絕緣層 17'蟲晶珍層 21-半導體基板 23-閘極氧化物層 25-遮罩絕緣層 26a-第二間隔物 27a-第一間隔物 發明之詳細說明: 第2A至2F圖係為用於說明一種根據本發明之製造半導 體裝置的方法的橫剖面圖。 參考第2A圖,-隔離層22被形成於一半導體基板21 上’以將裝置間隔離。在形成隔離I 22後,—閘極氧化物 4 本紙張尺度適用中Β困家揉準(CNS)A4規& (21(公爱) H --------) 裝--- - <請先閱讀背面之注意事項再填寫本頁) 訂 4443 5 〇 A7 B7 五、發明說明() 層23、一閘極多晶妙層及一遮罩絕緣層係依序被形成於一 結果結構上。該遮罩絕緣層、多晶矽層及閘極氧化物層23 被刻畫,以使得具有該遮罩絕緣層於其上的一閘極24被形 成。 參考第2B圖,第一與第二絕緣層26,27係依序被形成 於第2A圖的結構上。該第一絕緣層係以厚度為5〇至15〇 埃的氡化物層形成,以及該第二絕緣層27係以厚度為3〇〇 至600埃的氮化物層形成係為所希冀。 如第2C圖所示’藉由乾式蝕刻法钮刻該第二絕緣層27, 則一第一間隔物27a被形成於具有第一絕緣層26的閘極24 與遮罩絕緣層25的壁面上。進行低於1〇〇%過度餘刻的乾式 蚀刻法。當第二絕緣層27被乾式姓刻時,該第一絕緣層26 作為基板21的保護層,藉此避免基板21的晶格破壞且後續 製程變得容易。 如第2D圖所示,該第一絕緣層26係以濕式蝕刻法被飯 刻’以使得該第一間隔物27a二側的基板21與遮罩絕緣層 25的表面被暴露,因而形成一第二間隔物26a於閘極與遮 罩絕緣層24, 25的壁面上。該濕式蝕刻法使用RCA潔淨、 紫外光臭氧潔淨或氟化氩浸泡,並進行至深度彳&於1〇〇埃的 凹槽被形成於該第二間隔物26a的較低部分為止。再者,該 濕式蝕刻法可使用一濕式潔淨,以移除原始氧化物層。 參考第2E囷,一磊晶矽層28係以低壓化學氣相沈積或 超高真空化學氣相沈積法,而被選擇性地成長於暴露在該第 一與第二間隔物27a,26a二側的基板21上,其中所形成的 本紙張尺度適用中8 B家橾準(CNS>A4规格<210 297公漦) ------丨—丨丨丨'.^-裝— (請先閲讀背面之注意事項再填寫本頁) 訂 ο. 經濟部智慧財產局貝工消費合作社印製 4443 50 經濟部智慧財產局負工消费合作社印製 A7 B7 五、發明說明(/ ) 磊晶矽層28具有500至2000埃的厚度。在使用低壓化學氣 相沈積法的狀況中,以即時的方法進行氫氣烘烤,以避免在 磊晶矽層28形成前,在800至900。(:的溫度,於一至五分 鐘之間,產生一個氧化物層。其次,該低壓化學氣相沈積的 進行係藉由30至300 seem的DCS沈積氣體,以及30至200 seem的氣化氫,在1〇至5〇拖耳的壓力下,以及在75〇至950 °C的溫度下3至10分鐘。進行超高真空化學氣相沈積的條 件為600至70(TC的溫度,低於1拖耳的壓力,以及使用矽 烷或二矽烷之沈積氣體。在磊晶矽層的成長中,影響最初小 面定位的小面係藉由產生於該第二間隔物26a較低部分上的 凹槽,而佔用閘極的較低部分’因而抑制小面的產生。 參考第2F圊’一濃度為ιχ i(p至lx 1〇n i〇n/cm2的 雜質離子係穿經該蟲晶碎層而被植入基板中,並進行一爐體 退火製程或快速加熱退火。該爐體退火製程係於氮氣環境與 800至950°C溫度的條件下,進行1〇至30分鐘。該快速加 熱退火係於900至1050°C溫度與氮氣或氫氣環境的條件下, 進行1至30秒’其中升溫速率為每秒3〇至20(TC。藉由該 退火製程的方法,雜質離子被活化並擴散進入基板中,因而 形成凸起源極與没極區29。當該凸起源極與没極區29為P 型時’硼或氟化硼離子被植入,而當該區域29為N型時, 砷或磷離子被植入。硼離子以5至50 KeV的能量被植入, 以及氟化硼離子以10至1〇〇 KeV的能量被植入,砷離子以 10至100 KeV的能量被植入,磷離子以1〇至70 KeV的能 量被植入為所希冀。 本纸張尺度適用中B國家棵準(CNS)A4规格(210 X 297公釐》 ---------— ! 裝— i — I 訂---- (請先閱讀背面之注意事項再填寫本頁) 4443 50 經濟部智慧財產局貝工消费合作社印製 A7 五、發明說明(L) 如上述,閘極壁面間隔物係以第-與第二絕緣層形 成’以及當第二絕緣層乾式餘刻時,該基板係為第一絕緣層 所保護,藉此聽基於_所造叙基板關傷與晶格破壞 且蟲晶成長變得料。再者,_小_產生絲置於間隔 物較低部分的凹槽所抑制,所以得以形成具有均句雜質濃度 縱深的凸起祕與源極區。亦即,製程被穩定,且裝置特性 被改良。 本發明已參考結合特定應㈣特定實關作—說明。舉 凡熟習此項技藝之人均作之運航改㈣涵蓋林發明範 _内。 因此,任何之修飾及改變均未脫明之申請專利範圍。 I,---_---------------->wl U--------訂--------A W----------------------- (靖先閱讀背面之注意事項¾¾寫木真) '___
Claims (1)
- 0^88^ ^Bcs 4443 5〇 /、、申請專利範圍 1. 一種製造半導體設備之方法,包含下列步驟: 依序形成-閘極氧化物層、一閘極及一遮罩絕緣層於 一半導體基板上; 在形成該遮罩絕緣層後,依序軸第—與第二絕緣層 於一結果結構上; 藉由餘刻該第二絕緣層,而形成m隔物於該閑 極與具有第一絕緣層之遮罩絕緣層的壁面上; 银刻該第-絕緣層,以便形成一凹槽,以及該第一間 隔物二側的基板與遮罩絕緣層表面被暴露,藉此一第二間 隔物被形成於該閘極與遮罩絕緣層的壁面上; 形成一磊晶矽層於該暴露基板上;以及 藉由穿經蠢晶石夕層植入雜質離子並藉由進行退火製 程,而形成凸起源極與汲極區於該基板中。 2-如申請專利範圍第i項之方法,其中該第_絕緣層係由一 個氧化層形成’而該第二絕緣層係她化層形成。. 3. 如申請專概㈣丨項之枝,其帽戦賴氧化層具 有50至150埃的厚度’而所形成的該氣化層具有識至 600埃的厚度。 4. =請專利範圍第i項之方法,其中該第二絕緣層係係以 乾式蝕刻法蝕刻’’而該第一絕緣層係以濕式侧法 雌㈣4狀麵,其式侧法係為低 於100%的過度蝕刻。 6.如申請專利範圍第4項之方法’其中該濕式侧法係以似 本紙張尺度適用中國因家標準(CNS)A4規格(21〇x2^^j· ------------裝---------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局貝工消費合作社印製 4443 5 〇 A8 B8 C8 D8 六、申請專利範圍 潔淨、紫外光臭氧潔淨以及氟化氫潔淨進行。 7. 如申請專利範圍第6項之方法,其中該濕式蝕刻法被進行 至深度低於100埃的凹槽被形成於該第二間隔物的較低部 分為止。 8. 如申請專利範圍第1項之方法,其中該磊晶矽層係以低壓 化學氣相沈積或超高真空化學氣相沈積法形成,其具有5〇〇 至2000埃的厚度。 9·如申請專利範圍第8項之方法,其中在使用該低壓化學氣 相沈積法的狀況中,於該磊晶矽層形成前進行氫氣烘烤β 10. 如申請專利範圍第9項之方法,其中該氫氣烘烤係以即 時的方法,在800至90(TC的溫度,進行一至五分鐘。 11. 如申請專利範圍第9項之方法,其中該低壓化學氣相沈 積的進行係藉由30至300 seem的DCS沈積氣體,以及 30至200 seem的氣化氩’在1〇至5〇拖耳的壓力下, 以及在750至950°C的溫度下3至10分鐘。 12. 如申請專利範圍第8項之方法,其中進行該超高真空化 學氣相沈積的條件為600至70(TC的溫度,低於1拖耳 的壓力,以及使用矽烷或二矽烷之沈積氣體。 13. 如申請專利範圍第1項之方法,其中該雜質離子係以工 X 1〇15至 lx 1017 ion/cm2的濃度植入。 14. 如申請專利範圍第1項之方法,其中該退火製程為爐體 退火製程快速加熱退火製程。 15. 如申請專利範圍第14項之方法,其中該爐體退火製程係 於氮氣環境與800至950°C溫度的條件下,進行1〇至30 9 本紙張尺度適用中0困家標準(CNS)A4規格(210 X 297公·〉 (請先閱讀背面之注意事項再填寫本頁) 1 t n tj ] ϋ D 1- * 1 —i n n n I . 經濟部智慧財產局員工消费合作社印製 4443 5 〇 經濟部智慈財產局員工消費合作社印製 Α8 Β8 C8 D8 六、申請專利範圍 分鐘。 16.如申請專利範圍第14項之方法,其中該快速加熱退火係 於900至1050°C溫度與氮氣或氫氣環境的條件下,進行 1至30秒,其中升溫速率為每秒30至200°C。 本紙張尺度適用中國國家棵準(CNS)A4規格(210 * 297公釐) {請先閱讀背面之注意事項再填寫本頁)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990012824A KR100314276B1 (ko) | 1999-04-12 | 1999-04-12 | 반도체 소자의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW444350B true TW444350B (en) | 2001-07-01 |
Family
ID=19579522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089107640A TW444350B (en) | 1999-04-12 | 2000-04-24 | Method of manufacturing a semiconductor device |
Country Status (4)
Country | Link |
---|---|
US (1) | US6277677B1 (zh) |
JP (1) | JP2000323711A (zh) |
KR (1) | KR100314276B1 (zh) |
TW (1) | TW444350B (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100301246B1 (ko) * | 1999-06-30 | 2001-11-01 | 박종섭 | 반도체 소자의 제조 방법 |
JP2001068673A (ja) * | 1999-07-21 | 2001-03-16 | Motorola Inc | 半導体装置の形成方法 |
KR100333372B1 (ko) * | 2000-06-21 | 2002-04-19 | 박종섭 | 금속 게이트 모스팻 소자의 제조방법 |
KR100680943B1 (ko) * | 2001-06-28 | 2007-02-08 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 형성방법 |
KR100396895B1 (ko) * | 2001-08-02 | 2003-09-02 | 삼성전자주식회사 | L자형 스페이서를 채용한 반도체 소자의 제조 방법 |
KR100407999B1 (ko) * | 2001-12-26 | 2003-12-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
US6872606B2 (en) * | 2003-04-03 | 2005-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with raised segment |
US6911367B2 (en) * | 2003-04-18 | 2005-06-28 | Micron Technology, Inc. | Methods of forming semiconductive materials having flattened surfaces; methods of forming isolation regions; and methods of forming elevated source/drain regions |
KR100621546B1 (ko) | 2003-05-14 | 2006-09-13 | 삼성전자주식회사 | 엘리베이티드 소오스/드레인 구조의 모스트랜지스터 및 그제조방법 |
KR101025740B1 (ko) * | 2003-12-19 | 2011-04-04 | 주식회사 하이닉스반도체 | 증착 접합을 갖는 트랜지스터의 제조 방법 |
US8679936B1 (en) * | 2005-05-26 | 2014-03-25 | National Semiconductor Corporation | Manufacturing resistors with tightened resistivity distribution in semiconductor integrated circuits |
US7579617B2 (en) | 2005-06-22 | 2009-08-25 | Fujitsu Microelectronics Limited | Semiconductor device and production method thereof |
JP4984665B2 (ja) | 2005-06-22 | 2012-07-25 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
US7611955B2 (en) * | 2006-06-15 | 2009-11-03 | Freescale Semiconductor, Inc. | Method of forming a bipolar transistor and semiconductor component thereof |
CN110867412B (zh) * | 2019-11-19 | 2022-06-03 | 上海华力微电子有限公司 | Mos器件的制造方法 |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54158880A (en) | 1978-06-06 | 1979-12-15 | Matsushita Electric Ind Co Ltd | Compound semiconductor device and its manufacture |
US5032538A (en) | 1979-08-10 | 1991-07-16 | Massachusetts Institute Of Technology | Semiconductor embedded layer technology utilizing selective epitaxial growth methods |
US4738937A (en) | 1985-10-22 | 1988-04-19 | Hughes Aircraft Company | Method of making ohmic contact structure |
US4728623A (en) | 1986-10-03 | 1988-03-01 | International Business Machines Corporation | Fabrication method for forming a self-aligned contact window and connection in an epitaxial layer and device structures employing the method |
KR880010481A (ko) | 1987-02-21 | 1988-10-10 | 강진구 | 액상 박막 결정 성장방법 및 장치 |
US5322814A (en) | 1987-08-05 | 1994-06-21 | Hughes Aircraft Company | Multiple-quantum-well semiconductor structures with selective electrical contacts and method of fabrication |
US5594280A (en) | 1987-10-08 | 1997-01-14 | Anelva Corporation | Method of forming a thin film and apparatus of forming a metal thin film utilizing temperature controlling means |
JPH01105529A (ja) | 1987-10-19 | 1989-04-24 | Toshiba Corp | 半導体装置の製造方法 |
JPH0237745A (ja) | 1988-07-28 | 1990-02-07 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
US5030583A (en) | 1988-12-02 | 1991-07-09 | Advanced Technolgy Materials, Inc. | Method of making single crystal semiconductor substrate articles and semiconductor device |
JPH02260667A (ja) | 1989-03-31 | 1990-10-23 | Mitsubishi Electric Corp | シリコン基板上化合物半導体太陽電池およびその作製方法 |
US5378652A (en) | 1989-04-19 | 1995-01-03 | Kabushiki Kaisha Toshiba | Method of making a through hole in multi-layer insulating films |
KR920008886B1 (ko) | 1989-05-10 | 1992-10-10 | 삼성전자 주식회사 | 디램셀 및 그 제조방법 |
JP2656397B2 (ja) | 1991-04-09 | 1997-09-24 | 三菱電機株式会社 | 可視光レーザダイオードの製造方法 |
JP3229012B2 (ja) | 1992-05-21 | 2001-11-12 | 株式会社東芝 | 半導体装置の製造方法 |
US5633201A (en) | 1992-11-30 | 1997-05-27 | Hyundai Electronics Industries, Co., Ltd. | Method for forming tungsten plugs in contact holes of a semiconductor device |
US5322802A (en) | 1993-01-25 | 1994-06-21 | North Carolina State University At Raleigh | Method of fabricating silicon carbide field effect transistor |
EP0671770B1 (en) | 1993-02-09 | 2000-08-02 | GENERAL SEMICONDUCTOR, Inc. | Multilayer epitaxy for a silicon diode |
KR100320364B1 (ko) | 1993-03-23 | 2002-04-22 | 가와사키 마이크로 엘렉트로닉스 가부시키가이샤 | 금속배선및그의형성방법 |
JPH06296060A (ja) | 1993-04-08 | 1994-10-21 | Mitsubishi Electric Corp | 半導体可視光レーザダイオードの製造方法 |
US5494837A (en) | 1994-09-27 | 1996-02-27 | Purdue Research Foundation | Method of forming semiconductor-on-insulator electronic devices by growing monocrystalline semiconducting regions from trench sidewalls |
JP2586345B2 (ja) | 1994-10-14 | 1997-02-26 | 日本電気株式会社 | コバルトシリサイド膜より成る半導体装置及び該装置の製造方法 |
JP3497627B2 (ja) * | 1994-12-08 | 2004-02-16 | 株式会社東芝 | 半導体装置およびその製造方法 |
US5677219A (en) | 1994-12-29 | 1997-10-14 | Siemens Aktiengesellschaft | Process for fabricating a DRAM trench capacitor |
JPH08330582A (ja) * | 1995-06-02 | 1996-12-13 | Oki Electric Ind Co Ltd | Mosfetおよびその製造方法 |
JPH098292A (ja) * | 1995-06-21 | 1997-01-10 | Hitachi Ltd | 半導体装置及びその製造方法 |
JPH0945907A (ja) * | 1995-07-28 | 1997-02-14 | Nec Corp | 半導体装置の製造方法 |
US5712202A (en) * | 1995-12-27 | 1998-01-27 | Vanguard International Semiconductor Corporation | Method for fabricating a multiple walled crown capacitor of a semiconductor device |
US5808362A (en) * | 1996-02-29 | 1998-09-15 | Motorola, Inc. | Interconnect structure and method of forming |
JP2935346B2 (ja) * | 1996-07-30 | 1999-08-16 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JP2964960B2 (ja) | 1996-09-27 | 1999-10-18 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US5804470A (en) | 1996-10-23 | 1998-09-08 | Advanced Micro Devices, Inc. | Method of making a selective epitaxial growth circuit load element |
US5773350A (en) | 1997-01-28 | 1998-06-30 | National Semiconductor Corporation | Method for forming a self-aligned bipolar junction transistor with silicide extrinsic base contacts and selective epitaxial grown intrinsic base |
JP3457532B2 (ja) * | 1997-07-01 | 2003-10-20 | 株式会社東芝 | 半導体装置の製造方法 |
JPH1197519A (ja) | 1997-09-17 | 1999-04-09 | Sony Corp | 半導体装置の製造方法 |
-
1999
- 1999-04-12 KR KR1019990012824A patent/KR100314276B1/ko not_active IP Right Cessation
-
2000
- 2000-04-10 US US09/546,289 patent/US6277677B1/en not_active Expired - Lifetime
- 2000-04-11 JP JP2000109254A patent/JP2000323711A/ja active Pending
- 2000-04-24 TW TW089107640A patent/TW444350B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20000066007A (ko) | 2000-11-15 |
JP2000323711A (ja) | 2000-11-24 |
US6277677B1 (en) | 2001-08-21 |
KR100314276B1 (ko) | 2001-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW444350B (en) | Method of manufacturing a semiconductor device | |
JP4698021B2 (ja) | 半導体素子の製造方法 | |
TW457595B (en) | Method of manufacturing a transistor in a semiconductor device | |
US6440807B1 (en) | Surface engineering to prevent EPI growth on gate poly during selective EPI processing | |
TW466598B (en) | Method of manufacturing a semiconductor device | |
US6346468B1 (en) | Method for forming an L-shaped spacer using a disposable polysilicon spacer | |
TW200415732A (en) | Method and apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier | |
TW465023B (en) | Method of increasing trench density for semiconductor devices | |
TWI226667B (en) | Transistor fabrication method | |
KR0161430B1 (ko) | 스페이서를 이용한 트렌치 형성방법 | |
KR101017051B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
TW439299B (en) | Manufacturing method of metal oxide semiconductor having selective silicon epitaxial growth | |
JP2720677B2 (ja) | Misトランジスタとその形成方法 | |
TW451313B (en) | Manufacturing method of gate electrode sidewall silicide | |
TW449804B (en) | Method of manufacturing a semiconductor device | |
JP2006114802A (ja) | Iii−v族半導体層に上部層が積層されている構造体とその製造方法 | |
TWI828907B (zh) | 半導體製程 | |
KR100855263B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
KR100633988B1 (ko) | 반도체 소자 및 그 제조 방법 | |
TW388925B (en) | Method of improving the characteristics of gate oxide layer for semiconductor transistor | |
KR100371146B1 (ko) | 선택적 에피택셜 성장에 의한 셸로우정션 형성방법 | |
TW426890B (en) | Fabrication method of metal oxide semiconductor transistor | |
TW588459B (en) | Metal-oxide-semiconductor transistor with selective epitaxial growth films | |
TW406360B (en) | Manufacturing the gate oxide of integrated circuit | |
KR100494127B1 (ko) | 반도체소자의 플러그 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |