KR100371146B1 - 선택적 에피택셜 성장에 의한 셸로우정션 형성방법 - Google Patents
선택적 에피택셜 성장에 의한 셸로우정션 형성방법 Download PDFInfo
- Publication number
- KR100371146B1 KR100371146B1 KR10-2001-0006246A KR20010006246A KR100371146B1 KR 100371146 B1 KR100371146 B1 KR 100371146B1 KR 20010006246 A KR20010006246 A KR 20010006246A KR 100371146 B1 KR100371146 B1 KR 100371146B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- source
- drain
- forming
- epitaxial growth
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 239000010410 layer Substances 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 239000013078 crystal Substances 0.000 abstract description 4
- 230000003213 activating effect Effects 0.000 abstract 1
- 230000004913 activation Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 선택적 에피택셜 성장에 의한 셸로우졍션 형성방법에 관한 것으로, 특히, 정션의 콘택이 형성될 영역에 미리 원하는 정션의 깊이 만큼 식각한 후, 선택적 에피택셜 성장방법을 사용하여 소오스/드레인을 형성함으로써, 정확한 깊이의 정션을 형성할 수 있으며, 콘택 식각 시 발생하는 소오스/드레인의 손실을 막을 뿐만 아니라 정션에 균일한 불순물 도핑 농도를 얻을 수 있고, 상기 선택적 에피택셜 성장에 의해 불순물이 단결정으로 성장되기 때문에 불순물의 활성화를 위한 열처리를 생략할 수 있는 것을 특징으로 하여 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있는 매우 유용하고 효과적인 장점을 지닌 발명에 관한 것이다.
Description
본 발명은 반도체소자의 선택적 에피택셜 성장에 의한 셸로우졍션 형성방법에 관한 것으로, 보다 상세하게는, 정션의 콘택이 형성될 영역에 미리 원하는 정션의 깊이 만큼 식각한 후, 선택적 에피택셜 성장방법을 사용하여 소오스/드레인을 형성함으로써, 정확한 깊이의 정션을 형성할 수 있으며, 콘택 식각 시 발생하는 소오스/드레인의 손실을 막을 수 있는 것을 특징으로 하는 선택적 에피택셜 성장에 의한 셸로우정션 형성방법에 관한 것이다.
최근에는 반도체소자의 크기 및 디자인 룰이 점차 축소됨에 따라, 반도체소자를 구성하는 중요한 요소인 MOSFET의 크기 축소도 점점 가속화되고 있다.
그러나, MOSFET의 크기의 감소는 게이트 유효 채널길이를 감소시켜 소오스와 드레인 사이의 펀치쓰루(punch through) 특성을 열화시키는 단채널효과(short channel length)를 유발시키는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위해, 종래에는 소오스/드레인 영역을 엘디디(LDD : Lightly Doped Drain 이하 'LDD'라 칭함)구조로 형성하거나, 펀치쓰루 정지 등의 이온주입 기술을 사용하고 있으며, 소오스/드레인 형성시 정션을 얕게 형성시키는 셸로우정션 형성을 위한 이온주입 기술을 사용하였다.
그러나, 상기와 같이 종래 셸로우정션 형성을 위한 이온주입 기술을 사용하기 위해서는 낮은 이온주입 에너지와 활성화 열처리 시에 불순물의 재분포, 또는정션 형성 후 소오스/드레인 콘택 식각 시 정션의 손실 발생되는 것과 같은 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 정션의 콘택이 형성될 영역에 미리 원하는 정션의 깊이 만큼 식각한 후, 선택적 에피택셜 성장방법을 사용하여 소오스/드레인을 형성함으로써, 정확한 깊이의 정션을 형성할 수 있으며, 콘택 식각 시 발생하는 소오스/드레인의 손실을 막을 뿐만 아니라 정션에 균일한 불순물 도핑 농도를 얻을 수 있고, 상기 선택적 에피택셜 성장에 의해 불순물이 단결정으로 성장되기 때문에 불순물의 활성화를 위한 열처리를 생략할 수 있는 것이다.
도 1 내지 도 7은 본 발명에 따른 선택적 에피택셜 성장에 의한 셸로우정션 형성방법을 순차적으로 나타낸 단면도이다.
-- 도면의 주요부분에 대한 부호의 설명 --
100 : 반도체 기판 110 : 금속배선
120 : 층간절연막 130 : 제 1 감광막
140 : P+ 소오스/드레인 형성부위
150 : P+ 소오스/드레인 160 : 보호막
170 : 제 2 감광막
180 : N+ 소오스/드레인 형성부위
190 : N+ 소오스/드레인
상기 목적을 달성하기 위하여, 본 발명은 반도체 기판 상에 금속배선라인을 형성한 후, 층간절연막 및 P+ 영역의 소오스/드레인을 형성하기 위한 제 1 감광막을 도포하는 단계와; 상기 제 1 감광막을 마스크로 하여 제 1 감광막 패터닝 식각공정을 진행하여 P+ 영역의 소오스/드레인 형성부위를 형성하는 단계와; 상기 제 1 감광막을 제거하고, 실리콘의 선택적 에피택셜 성장을 시켜서 P+ 영역의 소오스/드레인을 형성하는 단계와; 상기 결과물 상에 보호막을 증착하는 단계와; 상기 보호막 상에 N+ 영역의 소오스/드레인을 형성하기 위한 제 2 감광막을 도포한 후, 상기제 2 감광막 패터닝 식각 공정을 진행하여 N+ 영역의 소오스/드레인 형성부위를 형성하는 단계와; 상기 제 2 감광막을 제거한 후, 실리콘의 선택적 에피택셜 성장을 시켜서 N+ 영역의 소오스/드레인을 형성하는 단계와; 상기 보호막을 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 선택적 에피택셜 성장에 의한 셸로우정션 형성방법을 제공한다.
본 발명은 실리콘의 선택적 에피택셜 성장에 의해 P+ 영역과 N+ 영역의 소오스/드레인을 형성하는 것으로써, 반도체 기판 상에 정확한 깊이의 정션을 형성할 수 있으며, 콘택 식각 시 발생하는 소오스/드레인의 손실을 막을 뿐만 아니라 정션에 균일한 불순물 도핑 농도를 얻을 수 있는 것을 특징으로 한다.
또한, 본 발명은 상기 실리콘의 선택적 에피택셜 성장에 의해 불순물이 단결정으로 성장되기 때문에 불순물의 활성화를 위한 열처리를 생략할 수 있는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.
도 1 내지 도 7은 본 발명에 따른 선택적 에피택셜 성장에 의한 셸로우정션 형성방법을 순차적으로 나타낸 단면도이다.
도 1에 도시된 바와 같이, 반도체 기판(100) 상에 금속배선라인(110)을 형성한 후, 층간절연막(120)을 증착한다.
그리고, 상기 층간절연막(120) 상에 P+ 영역의 소오스/드레인을 형성하기 위해 제 1 감광막(130)을 도포하면, P+ 영역의 소오스/드레인이 형성될 부위를 제외한 층간절연막(120) 전면에 제 1 감광막(130)이 도포된다.
이어서, 도 2에 도시된 바와 같이, 상기 제 1 감광막(130)을 마스크로 하여 건식 또는 습식식각을 실시하며, 그 결과, 상기 p+ 영역의 반도체 기판(100)이 식각되어 P+ 영역의 소오스/드레인 형성부위(140)가 형성된다.
도 3에 도시된 바와 같이, 상기 제 1 감광막(130)을 제거하고, 진공 반응기 또는 고진공 반응기 내에서 실리콘의 선택적 에피택셜 성장을 시켜서 P+ 영역의 소오스/드레인(150)을 형성한다.
이때, 상기 진공 반응기 내에서는 1∼160torr 정도의 압력에서 SiH2Cl2또는 SiH2Cl3중 적어도 어느 하나의 가스와 HCl가스를 조합하여 사용하며, 고진공 반응기 내에서는 10-5∼10-10torr 정도의 압력에서 Si2H6또는 Si2H6가스와 Cl2가스가 조합된 가스 중 적어도 어느 하나의 가스를 사용한다.
또한, 상기 P+ 영역의 소오스/드레인(150) 형성 시에 불순물 도핑 가스로는 보론이 포함된 가스를 사용한다.
그리고, 도 4에 도시된 바와 같이. 상기 결과물 상에 순수 실리콘 산화막을 사용하여 보호막(160)을 증착한다.
이때, 상기 보호막(160)은 화학기상증착법을 이용하여, 후속공정인 N+ 영역 소오스/드레인 형성부위의 전세정 공정이 진행된 후에도 10∼20Å 정도 남을 수 있는 두께로 증착한다.
이어서, 도 5에 도시된 바와 같이, 상기 보호막(160) 상에 N+ 영역의 소오스/드레인을 형성하기 위한 제 2 감광막(170)을 도포한 후, 상기 제 2 감광막(170)을 마스크로 하여 습식 또는 건식식각 공정을 진행하여 N+ 영역의 소오스/드레인 형성부위(180)를 형성한다.
그 결과, 상기 P+ 영역의 반도체 기판(100)이 식각되어 P+ 영역의 소오스/드레인 형성부위(180)가 형성된다.
그리고, 도 6에 도시된 바와 같이, 상기 제 2 감광막(170)을 제거한 후, 진공 반응기 또는 고진공 반응기 내에서 실리콘의 선택적 에피택셜 성장을 시켜서 N+ 영역의 소오스/드레인(190)을 형성한다.
이때, 상기 진공 반응기 내에서는 1∼160torr 정도의 압력에서 SiH2Cl2또는 SiH2Cl3중 적어도 어느 하나의 가스와 HCl가스를 조합하여 사용하며, 고진공 반응기 내에서는 10-5∼10-10torr 정도의 압력에서 Si2H6또는 Si2H6가스와 Cl2가스가 조합된 가스 중 적어도 어느 하나의 가스를 사용한다.
또한, 상기 N+ 영역의 소오스/드레인(190) 형성 시에 불순물 도핑 가스로는 PH3또는 AsH3가스를 사용한다.
계속하여, 도 7에 도시된 바와 같이, 상기 보호막(160)을 제거하는 것으로 셸로우정션이 형성된다.
따라서, 상기한 바와 같이, 본 발명에 따른 선택적 에피택셜 성장에 의한 셸로우정션 형성방법을 이용하게 되면, 반도체 기판 상에 정확한 깊이의 정션을 형성할 수 있으며, 콘택 식각 시 발생하는 소오스/드레인의 손실을 막을 뿐만 아니라 정션에 균일한 불순물 도핑 농도를 얻을 수 있고, 상기 선택적 에피택셜 성장에 의해 불순물이 단결정으로 성장되기 때문에 불순물의 활성화를 위한 열처리를 생략할 수 있는 매우 유용하고 효과적인 발명에 관한 것이다.
Claims (9)
- 반도체 기판 상에 금속배선라인을 형성한 후, 층간절연막 및 P+ 영역의 소오스/드레인을 형성하기 위한 제 1 감광막을 도포하는 단계와;상기 제 1 감광막을 마스크로 하여 제 1 감광막 패터닝 식각공정을 진행하여 P+ 영역의 소오스/드레인 형성부위를 형성하는 단계와;상기 제 1 감광막을 제거하고, 실리콘의 선택적 에피택셜 성장을 시켜서 P+ 영역의 소오스/드레인을 형성하는 단계와;상기 결과물 상에 보호막을 증착하는 단계와;상기 보호막 상에 N+ 영역의 소오스/드레인을 형성하기 위한 제 2 감광막을 도포한 후, 상기 제 2 감광막 패터닝 식각 공정을 진행하여 N+ 영역의 소오스/드레인 형성부위를 형성하는 단계와;상기 제 2 감광막을 제거한 후, 실리콘의 선택적 에피택셜 성장을 시켜서 N+ 영역의 소오스/드레인을 형성하는 단계와;상기 보호막을 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 선택적 에피택셜 성장에 의한 셸로우정션 형성방법.
- 제 1항에 있어서, 상기 P+ 영역과 N+ 영역의 소오스/드레인 형성부위를 형성 시, 건식식각 또는 습식식각을 이용하여 식각하는 것을 특징으로 하는 선택적 에피택셜 성장에 의한 셸로우정션 형성방법.
- 제 1항에 있어서, 상기 P+ 영역과 N+ 영역의 소오스/드레인 형성 시, 진공 반응기 또는 고진공 반응기 내에서 형성하는 것을 특징으로 하는 선택적 에피택셜 성장에 의한 셸로우정션 형성방법.
- 제 1항 및 제 3항에 있어서, 상기 P+ 영역과 N+ 영역의 소오스/드레인 형성 시. 진공 반응기 내에서는 1∼160torr 정도의 압력에서 SiH2Cl2또는 SiH2Cl3중 적어도 어느 하나의 가스와 HCl가스를 조합하여 사용하는 것을 특징으로 하는 선택적 에피택셜 성장에 의한 셸로우정션 형성방법.
- 제 1항 및 제 3항에 있어서, 상기 P+ 영역과 N+ 영역의 소오스/드레인 형성 시. 고진공 반응기 내에서는 10-5∼10-10torr 정도의 압력에서 Si2H6또는 Si2H6가스와 Cl2가스가 조합된 가스 중 적어도 어느 하나의 가스를 사용하는 것을 특징으로 하는 선택적 에피택셜 성장에 의한 셸로우정션 형성방법.
- 제 1항에 있어서, 상기 P+ 영역의 소오스/드레인 형성 시, 불순물 도핑 가스로 보론이 포함된 가스를 사용하는 것을 특징으로 하는 선택적 에피택셜 성장에 의한 셸로우정션 형성방법.
- 제 1항에 있어서, 상기 N+ 영역의 소오스/드레인 형성 시, 불순물 도핑 가스로 PH3또는 AsH3가스를 사용하는 것을 특징으로 하는 선택적 에피택셜 성장에 의한 셸로우정션 형성방법.
- 제 1항에 있어서, 상기 보호막 증착 시, 순수 실리콘 산화막을 사용하여 화학기상증착법으로 증착하는 것을 특징으로 하는 선택적 에피택셜 성장에 의한 셸로우정션 형성방법.
- 제 1항 및 제 8항에 있어서, 상기 보호막은 N+ 소오스/드레인 형성 시, P+ 소오스/드레인쪽의 에피택셜 성장을 억제하는 것을 특징으로 하는 선택적 에피택셜 성장에 의한 셸로우정션 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0006246A KR100371146B1 (ko) | 2001-02-08 | 2001-02-08 | 선택적 에피택셜 성장에 의한 셸로우정션 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0006246A KR100371146B1 (ko) | 2001-02-08 | 2001-02-08 | 선택적 에피택셜 성장에 의한 셸로우정션 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020066063A KR20020066063A (ko) | 2002-08-14 |
| KR100371146B1 true KR100371146B1 (ko) | 2003-02-06 |
Family
ID=27693786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0006246A KR100371146B1 (ko) | 2001-02-08 | 2001-02-08 | 선택적 에피택셜 성장에 의한 셸로우정션 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100371146B1 (ko) |
-
2001
- 2001-02-08 KR KR10-2001-0006246A patent/KR100371146B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020066063A (ko) | 2002-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297132B1 (en) | Process to control the lateral doping profile of an implanted channel region | |
| US4855247A (en) | Process for fabricating self-aligned silicide lightly doped drain MOS devices | |
| US5877041A (en) | Self-aligned power field effect transistor in silicon carbide | |
| US6475888B1 (en) | Method for forming ultra-shallow junctions using laser annealing | |
| US5175119A (en) | Method of producing insulated-gate field effect transistor | |
| US4908326A (en) | Process for fabricating self-aligned silicide lightly doped drain MOS devices | |
| US6376318B1 (en) | Method of manufacturing a semiconductor device | |
| US6534388B1 (en) | Method to reduce variation in LDD series resistance | |
| US5677217A (en) | Method for fabricating a mosfet device, with local channel doping and a titanium silicide gate | |
| US5698461A (en) | Method for fabricating lightly doped drain metal oxide semiconductor field effect transistor | |
| US6583016B1 (en) | Doped spacer liner for improved transistor performance | |
| US6969646B2 (en) | Method of activating polysilicon gate structure dopants after offset spacer deposition | |
| US5723352A (en) | Process to optimize performance and reliability of MOSFET devices | |
| KR100371146B1 (ko) | 선택적 에피택셜 성장에 의한 셸로우정션 형성방법 | |
| KR0156156B1 (ko) | 반도체 장치 제조방법 | |
| US6211024B1 (en) | Method for forming a semiconductor device by using multiple ion implantation sequence to reduce crystal defects and to allow the reduction of the temperature used for a subsequent rapid thermal anneal procedure | |
| KR100209232B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| KR100247694B1 (ko) | 반도체소자의 제조 방법 | |
| KR0161384B1 (ko) | 얇은 접합을 갖는 반도체 장치의 제조방법 | |
| KR100326246B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR100209229B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| KR100402105B1 (ko) | 반도체 소자의 제조 방법 | |
| US6362061B1 (en) | Method to differentiate source/drain doping by using oxide slivers | |
| KR100502676B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100233280B1 (ko) | 미세한 크기의 전계효과 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |