TW437086B - Semiconductor device, electrostatic protective element, and dielectric breakdown preventing method - Google Patents
Semiconductor device, electrostatic protective element, and dielectric breakdown preventing method Download PDFInfo
- Publication number
- TW437086B TW437086B TW087118830A TW87118830A TW437086B TW 437086 B TW437086 B TW 437086B TW 087118830 A TW087118830 A TW 087118830A TW 87118830 A TW87118830 A TW 87118830A TW 437086 B TW437086 B TW 437086B
- Authority
- TW
- Taiwan
- Prior art keywords
- well
- contact area
- gate electrode
- semiconductor device
- gate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 230000015556 catabolic process Effects 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 title claims description 10
- 230000001681 protective effect Effects 0.000 title abstract 2
- 238000009413 insulation Methods 0.000 claims abstract description 18
- 230000003071 parasitic effect Effects 0.000 claims abstract description 14
- 230000006378 damage Effects 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 5
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 238000009825 accumulation Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 229910052778 Plutonium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 2
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910052776 Thorium Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052704 radon Inorganic materials 0.000 description 1
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
43 708 6 五、發明說明（1) 發明背景 發明之領域 本發明係關於半導體裝置、靜電放電保護元件及靜電 破壞防止方法的技術，特別是關於Μ 0 S電晶體之絕緣破壞 的技術。 相關技術之描述 在半導體裝置中，特別是包含M0S電晶體的積體電路 中，從外部向著信號輸入/輸出部的靜電放電很容易導致 閘極絕緣破壞，且因此在輸入/輸出部提供靜電破壞防止 元件是必要的。 圖1為顯示日本專利公開公報第2 - 2 3 8 6 6 8號所揭露之 習知半導體裝置之靜電放電保護元件的平面圖，而圖2為 顯示習知靜電破壞保護元件的橫别面圖3 在此等圖中，參考號數3代表閘極電極，5代表汲極接 觸區，6代表閘極接觸區，7代表源極接觸區，8代表井接 觸區，9代表用於連接到ρ井的〆擴散層，1 0代表源極，1 1 代表汲極，1 2代表ρ井，2 0代表用於連接閘極電極與井的 鋁配線，2 1代表用於連接到井的f擴散層，而2 2代表用於 連接閘極電極與井的接觸孔。此外’丨3代表閘極氧化膜， 而1 4代表場氧化膜。 在此習知技術中，作為被保護元件的一内部電路與一 輸入/輸出焊墊係連接到汲極1 1 。閘極電極3係由鋁紀線 20、接觸孔22與ρ —擴散層21連接到ρ井12。此外，ρ井12係 由〆擴散層9連接到接地電極。
C:\ProgramFiles\Patent\Pl252.ptd 第 5 頁 .‘、43 70 8 6 五、發明說明（2) 以下將說明此靜電破壞保護元件的運作。當對連接到 輸入/輸出焊墊的汲極1 1梅加高電壓時，在汲極1 1與井1 2 間之接合處發生破壞，而電流由汲極π流通到丼1 2，而保 護了内部電路。即使在破壞期間藉由流到P井1 2的電流使ρ 井1 2的電位提高，仍由於閘極電極3係連接到p井1 2 ，而閘 極電極3與ρ井1 2具有大約相等的電位，而因此並不會發生 閘極絕緣膜被閘極電極3與ρ井丨2間之電位差異所損壞的情 況。 . 然而，在習知靜電放電保護元件中’在擴散層與井間 之接合處的破壞被用來作靜電保護。接合處的破壞電壓取 決於接合部分的雜質濃度，且通常其約為8〜1 Ο V。另一方 面，MOS電晶體的閘極氧化膜無論膜厚為何均會由於約1 5 _\I V / c m以上的電場而損壞。因此-若藉由Μ 0 S電晶體的微細 化將閘極氧化膜薄膜化，則致使閘極絕緣破壞的電壓變成 小於接合處的破壞電壓s 舉例來說，在膜厚為4 n m的閘極氧化膜中，在6 V下 閘極氧化膜導致絕緣破壞，且此顯然小於接合處的破壞電 壓8 V。因此，在將接合處的破壞用於保護元件之運作原 理的情況下，則保護内部MOS電晶體變得不可能。 發明概要 本發明的一目的為提供：一種靜電放電保護元件，其 籍由在電壓小於將導致閘極絕緣破壞之電壓運作而可防止 内部電路的閘極絕緣破壞；一種半導體裝置，其包含該靜
C:\Prograjn Files\Patent\P1252. ptd 第6頁 43 70 8 6 五、發明說明（3) 電放電保護元件；與靜電破壞防止方法。 依照本發明的半導體裝置為一種可防止閘極絕緣破壞 的半導體裝置，此乃藉由從外部向著包含M0S電晶體之積 體電路的信號輸入/輸出部的靜電放電。此半導體裝置的 構成為：井接觸孔對於井的接觸面積係由設置在接觸孔區 中的閘極電極所限制，以使對於井的連接電阻提高。 在此情況下，最好是將接觸孔對於井的連接電阻設定 為一電阻值可使M 0S電晶體的寄生雙極電晶體位於電壓小 於將導致閘極絕緣破壞之電壓的導通狀態。 此外 '依照本發明的另一種半導體裝置，包含： 輸入/輸出配線； 電源線，用於供應接地電位與源極電位； 一種導電型的井，其係形成於一導電型之半導體基板 的表層部分，且具有較半導體基板高的雜質濃度； 具相反導電型的源極與汲極，其係形成於一導電型之 井的表層部分，且由一通道區所分隔，該汲極係連接到該 輸入/輸出配線且該源極係連接到該電源線； 一種導電型的井接觸區，其係形成於一導電型之井的 表層部分上，且籍由場絕緣膜與該源極與該汲極分隔，井 接觸區係連接到電源線； 接觸孔，其形成於半導體基板的表面上，並連接井接 觸區上的金屬配線與井接觸區； 閘極電極，其隔著朝向半導體基板表面的閘極絕緣膜 形成於通道區；與
C:\Program Files\Patent\P1252. ptd 第7頁 43708 6 五 '發明說明（4) 閘極電極，其隔著朝向半導體基板表面的閘極絕緣膜 形成於井接觸孔區。 接著，將汲極連接到輸入/輸出配線，且將該源極、 閘極電極與井接觸區連接到電源線的接地電位或電源電 位。 在此情況下，也可具有以下構成：對於一導電型之井 的接觸面積係藉由形成於井接觸孔區的閘極電極而加以限 制。 . 此外，也可具有以下構成：對於一導電型之井的接觸 面積係藉由將形成於井接觸孔區的閘極電極排列在井接觸 區之兩惻上而加以限制。 此外，也可具有以下構成：對於一導電型之井的接觸 面積係藉由將形成於井接觸孔區的閘極電極排列成圍繞井 接觸區周邊的方式而加以限制。 此外，也可具有以下構成：對於一導電型之井的接觸 面積係藉由將形成於井接觸孔區的閘極電極排列在井接觸 區之中央部分而加以限制。 此外，也可具有以下構成：對於一導電型之井的接觸 面積係藉由將形成於井接觸孔區的閘極電極連接到形成於 通道區的閘極電極而加以限制。 再者，本發明的靜電放電保護元件為包含M0S電晶體 之半導體裝置的靜電放電保護元件，其中將源極、閘極與 井連接到電源線的接地電位或電源電位與將设極連接到輸 入/輸出配線。此靜電放電保護元件包含以下功能：藉由
C:\Program Files\Patent\P1252.ptd 第8頁 43 70 8 6 五、發明說明（5) 以井接觸區中所設置的閘極絕緣膜而從井絕緣的閘極電極 來限制丼接觸孔向著該井的接觸面積，與使M0S電晶體的 寄生雙極電晶體的運作容易進行，使得可執行靜電保護。 另一方面，依照本發明的靜電保護方法為一種半導體 裝置的絕緣破壞防止方法，用於防止閘極絕緣破壞，此乃 藉由從外部向著包含M0S電晶體之積體電路的輸入/輸出部 的靜電放電°在此靜電保護方法中，井接觸孔對於井的接 觸面積係藉由接觸孔區中設置的問_極電極所限制，以使對 於井的連接電阻提高，且因此使M0S電晶體的寄生雙極電 晶體位於電壓小於將導致閘極絕緣破壞之電壓的導通狀 態，使得施加到汲極的過量電壓可以流到接地電極或電源 電極。 在本發明中，井接觸孔對於丼的接觸面積係藉由接觸 孔區令設置的問極電極所限制，使得對於井的連接電阻提 高。因此，使M0S電晶體的寄生雙極電晶體位於電壓小於 將導致閘極絕緣破壞之電壓的導通狀態。因此，施加到汲 極的過量電壓可以流到接地電極或電源電極，使得可以保 護電路免受靜電破壞。 因此，依照本發明，可獲得的技術包括：一種靜電放 電保護元件可以在構件微小化的同時防止閘極絕緣膜的靜 電破壞；一種半導體裝置具有靜電放電保護元件；與一種 絕緣破壞防止方法。 圖式之簡單說明
C:\Program Files\Patent\P1252. ptd 第9頁 '4370 8 6 五、發明說明（6) 圖1為習知半導體裝置之靜電放電保護元件的平面 圖。 圖2為習知半導體裝置之靜電放電保護元件的橫剖面 構造圖。 圖3.為依照本發明之第1實施例的半導體裝置的平面 圖。 圖4為沿著圖3之I V - I V的橫剖面圖。 圖5為說明本發明之第1實施例中寄生雙極電晶體之等 效電路的橫剖面圖。 圖6為依照本發明之第2實施例的半導體裝置的平面 圖。 圖7為依照本發明之第3實施例的半導體裝置的平靣 圖。 圖8為依照本發明之第4實施例的半導體裝置的伞面 圖。 符號說明 1〜輸入/輸出焊墊 2〜接地電極 3 ~間極電極 4〜閘極電極 5〜没極接觸區 6 ~閘極接觸區 7 源極接觸lik
C:\Program Files\Patent\P1252. ptd 第10頁 ·.〆 43 70 8 6 五、 發明說明（7) 8〜 井接觸區 9〜 用於連接到P井的〆擴散層 10 〜源極 11 ~ ί及極 12 〜Ρ井 13 •閘極氧化膜 14 〜場氧化膜 20 -用於連接閛極電極與井的鋁配線 21 〜用於連接到井的Ρ+擴散層 22 〜用於連接間極電極與井的接觸孔 較 佳實施例之詳細說明 以下將參考附圖說明本發明 之較佳實施例 Q 圖3為顯示依照本發明之第1 貫施例的.靜電 放電 保護 元 件 的平面圖，而圖4為沿著圖3之 I V _ I V連線的橫剖面圖 如圖3所示，從接地電極2引 導到ρ井1 2之井接觸區8 的 接 觸面積係藉由設置在接觸區兩 邊的問極電極4所限制。 間極電極4係措由與閘極電極3之圖案化相 同的 方法 所 形 成。將閘極電極3與源極1 0連接到接地電極2 ，並 將汲 極 11 連接到輸入/輸出悍墊1與作為 被保護元件的 内部 電路 0 此 外，參考號數5為汲極接觸區 參考號數6為 閘極 接觸 區 1而參考號數7為源極接觸區 由於設置在井接觸區8周邊的閘極電極4係 圖案 化於 形 成 閛極電極3的同時，故如圖4所 示閘極電極4係藉由閘極
C:\Program Files\Patent\P1252. ptd 第丨[頁 43708 6 五、發明說明（8) 氧化膜1 3而與p井丨2絕緣且以區域B連接到ph擴散層9，且 因此向著p井1 2的連接電阻增大到大於當其以一般接觸尺 寸連接到P井1 2時的電阻。此外，參考號數1 4為場氧化 膜。 接著，將說明本實施例之靜電保護的運作。 如圖5所示，作為保護元件的M0S電晶體為寄生雙極電 晶體，其中等效地汲極1 1為集極，P井1 2為基極，而源極 1 0為射極。 . 當將高電壓施加到連接到輸入/輸出焊墊1的汲極1 1 時，一遺漏電流從汲極1 1流到P井1 2。此時，由於Cr .井丨又 到接地電極的連接電阻很iu，故汲極1 1的電位提高。 此p井1 2的電位提高等於寄生雙極電晶體的基極電位 提高，且因此若當與作為射極的源極1 0比較時基極電位提 高約0. 6 V ，則寄生雙極電晶體變為導通狀態，且電流從 作為集極的汲極丨1流到作為射極的源極1 〇 ，以保護内部電 路避免高電壓施加於内部電路。 在習知靜電放電保護元件的構造令，作為保護元件之 M0S電晶體之源極1 〇與P井1 2的接觸區為毗鄰，且源極1 0與 p井1 2之間的電位差幾乎不會提高。即，靜電保護係藉由 執行汲極1 1之接合處的破壞而執行，並不操作寄生雙極電 晶體3 由於接合處的破壞電壓係完全由接合部分的雜質濃度 所決定，故在習知靜電放電保護元件中只要未對靜龟放電 保護元件注入雜質或其它物質1便不可能去設定保護元件
C:\Program Files\Patent\P1252. ptd 第12頁 43708 6 五、發明說明（9) 的操作電壓 另一方面，在本發明中，由於藉由井接觸區8之連接 電阻的靜電放電，故可以設定井的電壓提高。 如前所述，藉由井的電壓提高使寄生雙極電晶體變到 導通狀態，其用作靜電放電保護元件，且因此可以藉由使 开接觸區8之運接電阻增加的閘極電極4來設定靜電放電保 護元件的操作電壓。 此外，在本發明中，藉由與閛極電極3之圖案化同時 形成的閘極電極4來限制井接觸區8向著〆擴散層9的接觸 面積，而增加向著p井12的連接電阻。 藉由縮小接觸孔的尺寸也可得到相同的效果。然而， 刺穿一微小接觸孔是困難的，如周知的蝕刻等期間的微負 載效應。 在本發明中，接觸孔的尺寸為可以刺穿的尺寸，而井 接觸區8的接觸面積係藉由使用在半導體裝置的設計規則 中為最小型之閘極電極的圖案化而加以限制= 如前所述，依照本發明，可以製造具有低操作電壓的 靜電放電保讀元件，而不增加步驟數且不改變製程。 接著，將說明依照本發明之第2實施例的靜電放電保 護元件。在本實施例中，藉由限制井接觸區8向著〆擴散 層之接觸面積的閘極電極4的形狀被做成迴路型，而使p井 1 2的連接電阻提高。 依照此構造，當接觸孔以光刻法所圖案化時，即使將 接觸孔傳送到閘極電極4有所偏移，只要閘極電極4的中央
C：\Program F i1es\Patent\Pl252. ptd 第13頁 4370 8 6 五、發明說明（ίο) 此存在於接觸孔中，仍可以得到相同的連接電阻。因此， 可以穩定保護元件的操作電壓。 接著，將說明本發明之第3實施例。圖7顯示依照本發 明之第3實施例的靜電放電保護元件。在本實施例中，藉 由排列在井接觸區8之中央的閘極電極4 ，而對向著〆擴散 層之接觸面積加以限制。 依照本實施例，當與第1及第2實施例比較時可以使向 著p井12的連接電阻提高。 ' 接著，將說明本發明之第4實施例。圖8為顯示本實施 例的圖。在本實施例中，藉由將限制對於井之接觸面積的 閘極電極連接到M0S電晶體的閘極電極3，使得間極接觸區 變得不必要。 此外，將閘極電極3連接到向著p丼1 2的井接觸區8 ， 且閘極電極3的電位變成約等於p'擴散層9者，且f擴散層9 的電位約等於p井1 2的電位，且因此可以完成關於緩和施 加到作為保護元件之MOS電晶體之閘極氧化膜1 3上之電場 的功能，與保護閘極氧化膜丨3免受絕緣破壞= 附帶一提，在上述各實施例中，以η通道型電晶體作 為例子來作為靜電放電保護元件，但也可使用Ρ通道型Μ 0 S 電晶體在同樣構造中完成靜電保護。
C:\Program Files\Patent\P1252. ptd 第14頁
Claims (1)
- 4370 8 6 六、申請專利範圍 1. 一種半導體裝置，用於防止由於從外部朝向包含 Μ 0 S電晶體之積體電路的信號輸入/輸出部的靜電放電所造 成的閘極絕緣破壞 '其特徵為：丼接觸孔對於井的接觸面 積係由設置在接觸孔區中的閘極電極所限制，以提高對於 井的連接電阻。 2. 如申請專利範圍第1項之半導體裝置，其中接觸 孔對於井的連接電阻被.設定為一電阻值可使M0S電晶體的 寄生雙極電晶體位於電壓小於足以.導致閘極絕緣破壞之電 壓下的導通狀態。 3. —種半導體裝置*包含： 一輸入/輸出配線； 一電源線，用於供應接地電位與源極電位； 一種導電型的井，其係形成於一導電型之半導體基板 的表層部分，且具有較半導體基板之雜質濃度高的雜質濃 度； 具相反導電型的源極與汲極，其係形成於一導電型之 井的表層部分，且由一通道區所分隔，該汲極係連接到該 輸入/輸出配線且該源極係連接到該電源線； 一種導電型的井接觸區，其係形成於一導電型之井的 表層部分上，且藉由場絕緣膜與該源極及該汲極分隔，井 接觸區係連接到電源線； 一接觸孔，其形成於該半導體基板的表面上，並連接 該丼接觸區上的金屬配線與井接觸區； 一第1閘極電極，其隔著該半導體基板之表面上的閘C:\Program Files\Patent\P1252. ptd 第15頁 4370 8 6 六、申請專利範圍 極絕緣膜形成於通道區上，第1閘極電極係連接到電源 線；與 一第2閘極電極，其隔著該半導體基板之表面上的閘 極絕緣膜形成於井接觸孔區中，第2.閘極電極係連接到電 源線。 4. 如申請專利範圍第3項之半導體裝置，其係配置 成：藉由形成於該井接觸孔區的閘極電極而限制對於該一 導電型之井的接觸面積。 . 5. 如申請專利範圍第3項之半導體裝置，其係配置 成：藉由將形成於該井接觸孔區的閘極電極排列在井接觸 區之兩側而限制對於該一導電型之井的接觸面積。 6. 如申請專利範圍第3項之半導體裝置，其係配置 成：籍由將形成於該井接觸孔區的閘極電極排列成圍繞井 接觸區周邊的方式而限制對於該一導電型之井的接觸面 積。 7. 如申請專利範圍第3項之半導體裝置，其係配置 成：藉由將形成於該井接觸孔區的閘極電極排列在井接觸 區之中央部分而限制對於該一導電型之丼的接觸面積。 8. 如申請專利範圍第3項之半導體裝置，其係配置 成：藉由將形成於該井接觸孔區的閘極電極連接到形成於 該通道區的閘極電極而限制對於該一導電型之井的接觸靣 積。 9. 一種半導體裝置的靜電放電保護元件，具有M0S 電晶體，此半導體裝置的靜電放電保護元件包含：C:\Program Files\Patent\P1252, ptd 第 16 頁 43708 6 六、申請專利範圍 一源極、一閘極與一井，其連接到電源線的接地電位或電 源電位， 一汲極，其連接到輸入/輸出配線；與 一開極絕緣膜，其設置在井接觸區中以絕緣並分隔該 閘極電極與該井，其中包含以下功能：藉由該閘極電極來 限制井接觸孔對於該井的接觸面積，與使M0S電晶體的寄 生雙極電晶體的運作容易進行，俾靜電保護得以達成。 10. 一種半導體裝置的絕緣破.壞防止方法，用以防止 由於從外部朝向包含M 0S電晶體之積體電路的信號輸入/輪 出部的靜電放電所造成的閘極絕緣破壞，其中井接觸孔對 於井的接觸面積係藉由接觸孔區中設置的閘極電極所限 制，以使對於井的連接電阻提高，且因此使Μ 0 S電晶體的 寄生雙極電晶體位於電壓小於將導致閘極絕緣破壞之電壓 的導通狀態，且施加到汲極的過量電壓可以流到接地電極 或電源電極。C:\.ProgramFiles\Patent\P1252.ptd 第 Π 頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9325156A JP3033548B2 (ja) | 1997-11-12 | 1997-11-12 | 半導体装置、静電保護素子及び絶縁破壊防止方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW437086B true TW437086B (en) | 2001-05-28 |
Family
ID=18173655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW087118830A TW437086B (en) | 1997-11-12 | 1998-11-11 | Semiconductor device, electrostatic protective element, and dielectric breakdown preventing method |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6281553B1 (zh) |
| EP (1) | EP0917200A1 (zh) |
| JP (1) | JP3033548B2 (zh) |
| KR (1) | KR100309883B1 (zh) |
| CN (1) | CN1217577A (zh) |
| TW (1) | TW437086B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003007844A (ja) * | 2001-04-09 | 2003-01-10 | Seiko Instruments Inc | 半導体装置 |
| CN100438017C (zh) * | 2001-12-25 | 2008-11-26 | 原相科技股份有限公司 | 静电防护电路 |
| US20040105202A1 (en) * | 2002-12-03 | 2004-06-03 | Industrial Technology Research Institute | Electrostatic discharge protection device and method using depletion switch |
| US8363365B2 (en) * | 2008-06-17 | 2013-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN105097795B (zh) * | 2014-05-04 | 2018-03-16 | 无锡华润上华科技有限公司 | 具esd保护结构的半导体器件 |
| KR102591727B1 (ko) * | 2016-09-13 | 2023-10-23 | 삼성디스플레이 주식회사 | 정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치 |
| CN109755313B (zh) * | 2017-11-06 | 2024-02-20 | 华润微集成电路(无锡)有限公司 | 用于提高高压启动电路静电释放能力的ldmos器件及电路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2679046B2 (ja) * | 1987-05-22 | 1997-11-19 | ソニー株式会社 | メモリ装置 |
| JP2676888B2 (ja) * | 1989-03-10 | 1997-11-17 | 富士通株式会社 | 半導体装置 |
| JP3149999B2 (ja) * | 1992-10-31 | 2001-03-26 | 日本電気株式会社 | 半導体入出力保護装置 |
| US5838033A (en) * | 1993-09-08 | 1998-11-17 | Lucent Technologies Inc. | Integrated circuit with gate conductor defined resistor |
| DE4341170C2 (de) * | 1993-12-02 | 2001-05-03 | Siemens Ag | ESD-Schutzstruktur für integrierte Schaltungen |
| JP3283736B2 (ja) | 1995-09-30 | 2002-05-20 | 日本電気株式会社 | 半導体集積回路装置 |
| US5637902A (en) * | 1996-01-16 | 1997-06-10 | Vlsi Technology, Inc. | N-well resistor as a ballast resistor for output MOSFET |
-
1997
- 1997-11-12 JP JP9325156A patent/JP3033548B2/ja not_active Expired - Lifetime
-
1998
- 1998-11-11 EP EP98121454A patent/EP0917200A1/en not_active Withdrawn
- 1998-11-11 TW TW087118830A patent/TW437086B/zh not_active IP Right Cessation
- 1998-11-12 CN CN98124727A patent/CN1217577A/zh active Pending
- 1998-11-12 KR KR1019980048387A patent/KR100309883B1/ko not_active IP Right Cessation
- 1998-11-12 US US09/190,827 patent/US6281553B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6281553B1 (en) | 2001-08-28 |
| KR100309883B1 (ko) | 2001-12-17 |
| KR19990045225A (ko) | 1999-06-25 |
| EP0917200A1 (en) | 1999-05-19 |
| CN1217577A (zh) | 1999-05-26 |
| JP3033548B2 (ja) | 2000-04-17 |
| JPH11145454A (ja) | 1999-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6861711B2 (en) | Thick gate oxide transistor and electrostatic discharge protection utilizing thick gate oxide transistors | |
| JP2002094063A (ja) | 半導体装置 | |
| JP3144330B2 (ja) | 半導体装置 | |
| JP2626229B2 (ja) | 半導体入力保護装置 | |
| JP2638537B2 (ja) | 半導体装置 | |
| TW437086B (en) | Semiconductor device, electrostatic protective element, and dielectric breakdown preventing method | |
| US6864537B1 (en) | Thick gate oxide transistor and electrostatic discharge protection utilizing thick gate oxide transistors | |
| JP3169844B2 (ja) | 半導体装置 | |
| JP3275850B2 (ja) | 高耐圧ダイオードとその製造方法 | |
| JP4795613B2 (ja) | 半導体装置 | |
| JP3450244B2 (ja) | 半導体保護装置 | |
| JPH02238668A (ja) | 半導体装置 | |
| JP2854900B2 (ja) | 半導体装置 | |
| JP3283736B2 (ja) | 半導体集積回路装置 | |
| JP2785271B2 (ja) | 半導体装置 | |
| JP2743814B2 (ja) | 半導体装置 | |
| JPH07147384A (ja) | 半導体装置 | |
| JP2585633B2 (ja) | 半導体装置 | |
| JP2001036006A (ja) | 半導体集積回路の入出力保護装置 | |
| JP3187773B2 (ja) | 入力保護素子を備えた半導体装置 | |
| JPH09129856A (ja) | 半導体装置及びその製造方法 | |
| JPH0240960A (ja) | 入力保護回路装置 | |
| JP3017083B2 (ja) | 入出力保護回路 | |
| JPH0374870A (ja) | 半導体装置 | |
| JPH0158670B2 (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |