TW432455B - Complementary differential input buffer of semiconductor memory device - Google Patents

Complementary differential input buffer of semiconductor memory device Download PDF

Info

Publication number
TW432455B
TW432455B TW088121674A TW88121674A TW432455B TW 432455 B TW432455 B TW 432455B TW 088121674 A TW088121674 A TW 088121674A TW 88121674 A TW88121674 A TW 88121674A TW 432455 B TW432455 B TW 432455B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
metal oxide
output
input buffer
voltage
Prior art date
Application number
TW088121674A
Other languages
English (en)
Inventor
Kyu-Hyoun Kim
Soo-Bong Chang
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW432455B publication Critical patent/TW432455B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Description

A7 432455 ____B7____ 五、發明說明(1 ) 發明背景 1 .發明領域 本發明關於一種半導體記憶體裝置,及更有關於一種半 導體s己憶體裝置的一輸入緩衝器。 2.相關技藝説明 半導體記憶體裝置包括輸入缓衝器用以轉換一外侧的訊 號輸入的電壓位準至一内部電路適合的電壓位準。該電壓 緩衝器應正確地檢測該外部訊號的電壓位準以使得半導體 記憶體裝置可正常地作動。 圖1是一傳統丰導體記憶體裝置的N型的輸入緩衝器電路 圃。參閲圖1,一傳統N型半導體記憶體裝置101包括一 N型 金屬氧化半導體電晶體111用以接收外部資料IN,一 N型金 屬氧化半導體電晶體112用以接收一參考電壓Vref,一由P 型金屬氧化半導體電晶體121和122構成的電流鏡13 1,一 P 型金屬氧化半導體電晶123用以提供一供給電壓Vdd至電流 鏡131以響應一外部控制訊號PBPUB,及一反向器141用以轉 化節點N1資料及輸出N型輸入緩衝器1 〇 1的輸出資料out。 在該例其中外部資料IN在N型輸入緩衝器i〇1内爲邏輯高 ,當有噪音在地電壓Vss時,其需要較多時間以將節點N.;[ 資料輸出從因噪音變化的,輯高傳送至邏輯低。因此,非 對稱當節點N1資料輸出被從邏輯高傳送至邏輯低,即是, 高電I非對稱變得更大。因此,的輸入緩衝器1〇〗輸出 的資料OUT輸出之設定時間及保持時間邊限被減少。 圖2是一傳统半導體記憶體裝置的p型的輸入緩衝器之一 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公愛 — — — — — — — — — lint ------I — ^ « — — — — — It f請先閱讀背面之注音?事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 432455 經濟部智慧財產局員工消費合作社印制衣 A7 -—-—--^__ 五、發明說明(2 ) %路圖。參閲圖2,一傳統P型的輸入缓衝器201包括一P型 金屬氧化半導體電晶體21〗用以接收外部資料IN,一 p型金 屬氧化半導體電晶體2〗2用以接收一參考電壓,一由N型金 屬氧化半導體電晶體221和222構成的電流鏡231,一P型金 屬氧化半導體電晶213用以提供—供給電壓vdd至p钽金屬 氧化半導體電晶體2Π和212以響應一外部控制訊號PBPUB 及—反向器241用以轉化節點N 2資料及輸出P型輸入缓衝 器的輸出資料out。 在孩例其中外部資料IN在P型輸入緩衝器201内爲邏輯低 ’备有噪晋在供給電壓:Vdd時,其需要較多時間以將節點 N2資料輸出從因噪音變化的邏輯低傳送至邏輯高。因此, 非對稱當節點N 2資料輸出被從邏輯低傳送至邏輯高,即是 ’低4壓非對稱變得更大。因此,p型的輸入緩衝器2〇1輸 出的資料OUT輸出之設定時間及保持時間邊限被減少。 如上述’根據傳統技術,因爲輸入緩衝器1 0 1和2 0 1的資 料OUT輸出之高電壓非對稱或低電壓非對稱爲大,資料 OUT輸出之設定時間及保持時間邊限被減少。此外,當供 給電壓Vdd變低’其非常困難減少資料u T的非對稱。 發明概诚 爲解決上述問题,本發明的一目的即是提供一種半導體 冗憶體裝置的一輸入缓衝器及由此可以減少輸出資料的非 對稱。 本發明的另一目的是提供一種半導體記憶體裝置的一輸 入緩衝器及當供給電壓爲低時由此可以減少輸出資料的非 -5- 本紙張尺度適用令國國家標準(CNS)AO見格(210 X 297公釐) ---I I----- -裝 ------- 訂--------1線 {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制^ ,4 $. 2 4 5 5 A7 —___________B7 五、發明說明(3 ) 對稱。 因此,爲獲致上述目的,其提供—種半導體記憶體裝置 的一輸入緩衝器,包含—第一差動放大淳包括—第一金屬 氧化半導體電晶體用以接收一第—外埠訊號及—第二金屬 氧化半導體電晶體用以接收一第二外埠訊號,用以放大第 一和第二外部訊號的電壓差異及輸出該放大的電壓差異及 一第一差動放大埠包括一第三金屬氧化半導體電晶體用以 接收第一外部訊號及第四金屬氧化半導體電晶體用以接收 第外邵訊號,用以放大第一和第二外部訊號間的電壓差異 及輸出放大的電壓差異,其中第一放大埠的輸出則與第二 放大埠的輸出結合及該結合結果被輸出如—輸出訊號。 根據本發明的輸入緩衝器之輸出訊號輸出的設定時間及 保持時間界限則被改善。 圖式之簡犟説明 本發明得上述目的和優點將經由較佳具體例及參閲附圖 之説明而更清楚,其中: 圖1是一傳統半導體記憶體裝置的N型的輸入缓衝器電路 圖; 圖2是一傳統半導體記憶體裝置的p型的輸入缓衝器之— 電路圖; 圖3是根據本發明得較佳具體例之一半導體記憶體裝置的 輸入緩衝器電路圖。 輕佳具體例説明 爲完全暸解本發明’本·發明運作之優點,及經由具體化 -6- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------I I---裝 it----^訂--------—線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 d 3 2d 5 5 A7 _B7_ 五、發明說明(4 ) 本發明所獲之目的,本發明的較佳具體例所示附圖及該等 附圖之提供之内容應被參照。 因此,本發明將經由本發明得較佳具體例及參閲附圖予 以詳細説明。該等附圖中相同參考編號表示相同組件。 根據本發明的較佳具體例的一半導體記憶體裝置的輸入 緩衝器將參閲圖3説明。一種輸入緩衝器301包括一第一差 動放大器3 11和一第二差動放大3 12。該第一和第二差動放 大器3 11和3 1 2皆接收第一和第二外部訊號Vinl和Vin2及產 生輸出訊號Voutl及Vout2。輸入缓衝器301的輸出訊號V o u t 則經由增加輸出訊號Vout】和Vout2至彼此而獲得。 第一差動放大器3 Π包括一第一電流鏡341及第一和第二N 型金屬氧化半導體電晶體321和322。第一 N型金屬氧化半導 體電晶體321則經由第一外部訊號Vinl開啓或關閉。如當第 一外部訊號Vin 1爲邏輯高,第一N型金屬氧化半導體電晶 體3 21被啓動及降低一節點N 3至地電壓Vss位準。當外部訊 號Vinl爲邏輯低,第一 N型金屬氧化半導體電晶體321被關 閉。第二N型金屬氧化半導體電晶體322則經由第二外部訊 號Vin2開啓或關閉。如當第二外部訊號Vin2的電壓位準, 其係輸入至第二N型金屬氧化半導體電晶體322,比第一外 部訊號Vinl者爲邏輯高,第二N型金屬氧化半導體電晶體 322比第一 N型金屬氧化半導體電晶體321先啓動。因此,一 節點N4的電壓被降低至地電壓。當第二外部訊號Vin2係輸 入至第二N型金屬氧化半導體電晶體322,者爲低,第二N 型金屬氧化半導體電晶體322被關閉。因此,節點4爲浮動 本纸張尺度適用中國國家標準(OsTS)A4規格(210 X 297公釐) ------1 I-----裝·------f 訂----------線 (請先閱讀背面之注意事項再填寫本頁) 432455 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(5 ) 0 第一電流鏡341包括P型金屬氧化半導體電晶體333和334 及其係連接至第一和第二N型金屬氧化半導體電晶體321和 322。第一電流鏡341則經由節點4產生的電壓開啓或關閉。 如當第二N型金屬氧化半導體電晶體322被開啓及節點N4產 生的電壓被降低至地電壓Vss位準,P型金屬氧化半導體電 晶體333和334被開啓及提供供給電,壓至節點N 3。當第二N 型金屬氧化半導體電晶體322被關閉,節點N4爲浮動及是 在一高阻抗狀態。因此,JP型金屬氧化半導體電晶體3 3 3和 3 3 4被關閉,因此非提供供給電壓V d d至節點N 3。 第一差動放大器3 11的運作現將予以説明。當第一外部訊 號Vinl比第二外部訊號Vin2的電壓爲高,第一 N型金屬氧化 半導體電晶體321比第二N型金屬氧化半導體電晶體322者先 啓動。接著,節點N 3的電壓被降低至地電壓Vss位準。無 論如何,因爲節點N 4的電壓係高於地電壓Vss,P型金屬氧 化半導體電晶體333和334被關閉。因此,輸出訊號Voutl變 爲邏輯低。當第二外部訊號Vin2的電壓高於第一外部訊號 Vinl者,第二N型金屬氧化半導體電晶體322比第一 N型金 屬氧化半導體電晶體32〗者先啓動。接著,節點N4的電壓 被降低至地電壓Vss位準及節點N 3的電壓係高於地電壓Vss 者。因此,P型金屬氧化半導體電晶體333和3 3 4被啓動。 因此,因爲節點N 3的電壓被增加至供給電壓V d d的位準, 輸出訊號Voutl變爲邏輯高。 第一差動放大器3 11大大地受到地電壓· Vss的噪音影響。 -8- 本紙張尺度適用令國國家標準(CNS)A4規格(210x297公釐) ----I I ---------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制^ A7 _B7___ 五、發明說明(6 ) 無論如何,其僅稍微受到供給電壓Vdd產生的噪音影響。 第二差動放大器312包括一第二電流鏡342及第一和第二P 型金屬氧化半導體電晶體331和332。第一 P型金屬氧化半導 體電晶體33 1則經由第一外部訊號Vinl開啓或關閉。如當第 一外部訊號Vinl爲邏輯低,第一P型金屬氧化半導體電晶體 33 1被啓動,因此增加節點N 5的電壓至供給電壓Vdd位準。 當第一外部訊號Vinl爲邏輯高,第一 P型金屬氧化半導體電 晶體33 1被關閉。第二P型金屬氧化半導體電晶體332則經由 第二外部訊號Vin2開啓或關閉。如當第二外部訊號Vin2爲 邏輯低,第二P型金屬氧化半導體電晶體332被啓動,因此 增加節點6的位準至供給電壓Vdd的位準。當第二外部訊號 Vin2爲邏輯高,第二P型金屬氧化半導體電晶體被關閉。 第二電流鏡342包括P型金屬氧化半導體電晶體323和3 24 及其係連接至第一和第二P型金屬氧化半導體電晶體33 1和 332。第二電流鏡342則經由節點6產生的電壓開啓或關閉。 如當第二P型金屬氧化半導體電晶體332被開啓及節點N 6產 生的電壓被增加至供給電壓Vdd位準,N型金屬氧化半導體 電晶體323和324被開啓,因此降低節點N 5的電壓至地電壓 Vss的位準。當第二P型金屬氧化半導體電晶體332被關閉, 節點N 6爲浮動及是在一高阻抗狀態。因此,N型金屬氧化 半導體電晶體323和324被關閉,因此非降低節點N 5電壓至 地電壓Vss的位準。 第二差動放大器3 12的運作現將予以説明。當第一外部訊 號Vin 1比第二外部訊號Vin2的電壓爲高,第二P型金屬氧化 -9- 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------裝-------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制农 432455 A7 _B7_ 五、發明說明(7 ) 半導體電晶體332比第二P型金屬氧化半導體電晶體331者先 啓動。因此,節點N 6的電壓被降低至地電壓Vss位準。因 此,輸出訊號Vout2變成邏輯低。當第二外部訊號Vin2的電 壓高於第一外部訊號Vin1者,第一P型金屬氧化半導體電晶 體331比第二N型金屬氧化半導體電晶體332者先啓動。因此 ,節點N 6爲浮動及是在一高阻抗狀態,N型金屬氧化半導 體電晶體323和324被關閉。因爲供給電壓Vdd被提供至節點 N5於此狀態,節點N 5被增加至供給電壓Vdd的位準。因此 ,輸出訊號Vout2變爲邏輯高。 第二差動放大器3〗2大大地受到供給電壓Vdd的噪音影響 。無論如何,其僅稍微受到地電壓Vss產生的噪音影響。 輸入緩衝器301的整個運作將參閲圖3説明。當第一外部 訊號Vinl比第二外部訊號Vin2的電壓爲高,第一 N型金屬氧 化半導體電晶體32〗及第二N型金屬氧化半導體電晶體332被 啓動°接著,因爲節點N 3的電赛被降低至地電壓Vss位準 ,輸出訊號Voutl變成邏輯低及節點N 6的電壓被增加至供 給電壓Vdd的位準。當節點N 6的電壓增加至供給電壓Vdd的 位準,N型金屬氧化半導體電晶體323和324被啓動。因此, 節點N 5的電壓被降低至地電壓Vss的位準。因此輸出訊號 Vout2變爲邏輯低。因此,產生的輸出訊號Vout爲邏輯低, 因爲輸出訊號Voutl和Vout2爲邏輯低。 當第二外部訊號Vin2的電壓比第一外部訊號Vinl者爲高 ,第二N型金屬氧化半導體電晶體322及第一 P型金屬氧化 半導體電晶體33 1被啓動。接著,因爲節點N 5的電壓被增 -10- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 432455 A7 _B7______ 五、發明說明(8 ) 加至供給電壓Vdd位準,輸出訊號Vout2變成邏輯高及節點 N 4的電壓被降低至地電壓Vss的位準。當節點N 4的電壓降 低至地電壓Vss的位準,P型金屬氧化半導體電晶體3 3 3和 334被啓動。因此,節點N 3的電壓被增加至供給電壓V d d 的位準。因此,輸出訊號Voutl變爲邏輯高。因此,產生的 輸出訊號Vout爲邏輯高。因此產生的Vout輸出訊號爲邏輯 高,因爲輸出訊號Voutl和Vout2爲邏輯高。 第一外部訊號或第二外部訊號可由參考電壓更換之。 當噪音產生在供給電壓Vdd,第二差動放大器312内第一 和第二P型金屬氧化半導體電晶體33 1和332的閘極和源極間 電壓Vgs改變,及第一和第二P型金屬氧化半導體電晶體33 1 和332間汲極電流改變。因爲僅第二N型金屬氧化半導體電 晶體322和P型金屬氧化半導體電晶體3 33的汲極和源極間電 壓Vds和第一N型金屬氧化半導體電晶體321的閘極和源極 間電壓不會在第一差動放大器311内改變,該第一和第二P 型金屬氧化半導體電晶體33 1和332的汲極不會改變。因此 ,輸出訊號Vout的改變被減少爲僅使用差動放大器3 1 2者之 一半。如,雖然噪音產生在供給電壓Vdd内,輸出訊號Vout 改變僅有一些。 當噪音產生在地電壓Vss,在第一差動放大器3 1 1内,因 爲第一和第二N型金屬氧化半導體電晶體321和322的閘極源 極電壓改變,第一和第二N型金屬氧化半導體電晶體321和 322的汲極電流改變。在第二差動放大器3 12内,因爲僅第 二P型金屬氧化半導體電晶體332和N型金屬氧化半導體電 -11 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------裝-------訂,-------*線 (請先間讀背面之注意事項再填寫本頁) 4 3 2^.: A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(9 ) 晶體323的閘極源極電壓Vds改變及第—p型金屬氧化半導體 電晶體3:31的汲極電流不會改變,第一和第二N型金屬氧化 半導體電晶體321和322的没極電流不會改變。因此,輸出 訊號Vout的改變被降低爲僅使用第一差動放大器3丨:者之一 半。如,雖然噪音產生在地電壓Vss内,輸出訊號¥〇加改 變僅有一些。 根據圖3所示輸入緩衝器301,當噪音產生在地電歷Vss内 ,第一差動放大器3 Π的高電壓非對稱被減少,其是經由第 —差動放大器3 12補償。當噪音產生在供給電壓内,第 二差動放大器312的低電壓非對稱被減少,其是經由第一差 動放大器31丨補償。因此,因爲緩衝放大器3〇1的輸出訊號 Vout輸出的高電壓非對稱和低電壓非對稱被改善,輸出訊 號的設定時間和保持時間被改善。特別地,雖然供給至輸 ^缓衝器30】的供給電壓Vdd爲低,輸入緩衝器3〇1的輸出訊 唬Vout輸出的設定時間和保持時間邊限僅略爲影響及被改 善。 如上述,根據本發明,因爲輸出訊號v〇ut輸出的高電壓 非_ ί稱和低兒壓非對稱被大幅減少,雖然噪音產生在供給 電壓vdd和地電壓Vss内,輸出訊號v〇ut輸出的設定時間和 保持時間邊限被改善。特別地,輸出訊號的高電壓非 對稱和低電壓非對稱被大幅減少即使是—低供給電愿。 在圓式和詳細説明中,其有揭露本發明之典型較佳且體 例及,雖然特定項目被使用,它們僅作爲一般的和説明用 而非爲限制之目的。因此’對習知本技藝者將明瞭在不背 __ - 12- 本紙‘尺度適用中國準(c&s)剷規格⑵· --------------* ------訂 ----I---- (請先閱讀背面之注意事項再填寫本頁) 432455 A7 _B7 五、發明說明(1〇 ) 離申請專利範園所界定之本發明的精神和範_,形式和内 容之改變皆爲可行。本發明之範園將如下列申請專利範園 所陳述。 . I ------I-----裝-----ί — 訂----------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -13- 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐)

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 4 3 2 4- δ b as C8 D8 六、申請專利範圍 1. 一種半導體記憶體裝置的輸入緩衝器,包含: 一第一差動放大埠,包括一第一金屬氧化半導體電晶 體用以接收一第一外埠訊號及一第二金屬氧化半導體電 _晶體用以接收一第二外埠訊號,用以放大第一和第二外 部訊號的電壓差異及輸出該放大的電壓差異;及 一第二差動放大埠,包括一第三金屬氧化半導體電晶 體用以接收第一外部訊號及第四金屬氧化半導體電晶體 用以接收第二外部訊號,用以放大第一和第二外部訊號 間的電壓差異及輸出放大的電壓差異, 其中第一放大埠的輸出則與第二放大埠的輸出結合及 該結合結果被輸出如一輸出訊號。 2. 如申請專利範園第1項之輸入緩衝器,其中第一和第二 金屬氧化半導體電晶體是由N型金屬氧化半導體電晶體 構成及第三和第四金屬氧化半導體電晶體是由P型金屬 氧化半導體電晶體構成。 3. 如申請專利範園第2項之輸入緩衝器,其中第一差動放 大埠包含一第一電流鏡經由第二金屬氧化半導體電晶體 的輸出啓動或關閉,用以提供一供給電壓至第一和第二 金屬氧化半導體電晶體。 4. 如申請專利範圍第3項之輸入緩衝器,其中一第一電流 鏡是由多個P型金屬氧化半導體電晶體所組成。 5. 如申請專利範園第I項之輸入缓衝器,其中第二差動放 大埠包含一第二電流鏡經由第四金屬氧化半導體電晶體 的輸出啓動或關閉,用以提供一地電壓至第三和第四金 -14- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 43 24 5 b έΐ C8 D8 六、申請專利範圍 屬氧化半導體電晶體。 6. 如申請專利範圍第5項之輸入緩衝器’其中第二電流鏡 是由多個N型金屬氧化半導體電晶體所組成。 7. 如申請專利範固第1項之輸入緩衝器,其中第一外部訊 號或第二外部訊號是一參考電壓。 I------------裝---------訂---------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -15- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW088121674A 1999-03-29 1999-12-10 Complementary differential input buffer of semiconductor memory device TW432455B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990010795A KR100287186B1 (ko) 1999-03-29 1999-03-29 반도체 메모리 장치의 상보형 차동 입력 버퍼

Publications (1)

Publication Number Publication Date
TW432455B true TW432455B (en) 2001-05-01

Family

ID=19578068

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088121674A TW432455B (en) 1999-03-29 1999-12-10 Complementary differential input buffer of semiconductor memory device

Country Status (4)

Country Link
US (1) US6327190B1 (zh)
JP (1) JP2000306385A (zh)
KR (1) KR100287186B1 (zh)
TW (1) TW432455B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002171164A (ja) * 2000-11-30 2002-06-14 Mitsubishi Electric Corp 半導体装置の入力バッファ
KR100400311B1 (ko) * 2001-06-29 2003-10-01 주식회사 하이닉스반도체 반도체 메모리 소자의 신호 지연 제어 장치
JP2004104681A (ja) 2002-09-12 2004-04-02 Renesas Technology Corp 入力バッファ回路
DE102004015318B3 (de) * 2004-03-30 2005-09-01 Infineon Technologies Ag Eingangsschaltung für eine elektronische Schaltung
KR100598017B1 (ko) * 2004-09-20 2006-07-06 삼성전자주식회사 기준 전압 변화에 따른 출력 특성 보정이 가능한 입력버퍼 및 출력 특성 보정이 가능한 입력 버퍼링 방법
KR100661310B1 (ko) * 2004-09-22 2006-12-27 한양대학교 산학협력단 고속 인터페이스 회로
US7355450B1 (en) 2005-05-27 2008-04-08 Altera Corporation Differential input buffers for low power supply
KR101062744B1 (ko) * 2009-05-15 2011-09-06 주식회사 하이닉스반도체 차동 증폭 장치
KR101033467B1 (ko) * 2009-06-09 2011-05-09 주식회사 하이닉스반도체 반도체 집적 회로의 클럭 리시버 및 그 제어 방법
US8816723B1 (en) 2013-02-28 2014-08-26 Kabushiki Kaisha Toshiba Buffer circuit
US10333501B2 (en) * 2017-06-29 2019-06-25 SK Hynix Inc. Buffer circuit and device including the same
CN109872736B (zh) * 2017-12-04 2021-03-05 长鑫存储技术有限公司 缓冲电路、时钟树、存储器以及专用集成电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2885120B2 (ja) * 1995-01-27 1999-04-19 日本電気株式会社 演算増幅器
JPH08330939A (ja) * 1995-06-05 1996-12-13 Toshiba Microelectron Corp レベルシフタ回路
JP3612634B2 (ja) * 1996-07-09 2005-01-19 富士通株式会社 高速クロック信号に対応した入力バッファ回路、集積回路装置、半導体記憶装置、及び集積回路システム
KR100232896B1 (ko) * 1996-12-31 1999-12-01 김영환 저전력형 반도체 메모리 소자
US5963053A (en) * 1997-10-09 1999-10-05 Pericom Semiconductor Corp. Self-biasing CMOS PECL receiver with wide common-mode range and multi-level-transmit to binary decoder

Also Published As

Publication number Publication date
US6327190B1 (en) 2001-12-04
KR20000061625A (ko) 2000-10-25
JP2000306385A (ja) 2000-11-02
KR100287186B1 (ko) 2001-04-16

Similar Documents

Publication Publication Date Title
TW432455B (en) Complementary differential input buffer of semiconductor memory device
TW520496B (en) Duty cycle correction circuits that reduce distortion caused by mismatched transistor pairs
US5834974A (en) Differential amplifier with reduced current consumption
KR100480597B1 (ko) 출력 피드백 신호를 사용하여 오프셋 전압을 조절하는입력 수신기
US7250795B2 (en) High-speed, low-power input buffer for integrated circuit devices
KR100618862B1 (ko) 낮은 공통모드 싱글 엔디드 차동 입력신호를 사용하는감지증폭기
US20040008068A1 (en) Flip-flop for high-speed operation
US6847559B2 (en) Input buffer circuit of a synchronous semiconductor memory device
KR100307637B1 (ko) 부스팅 커패시터를 구비하는 입력버퍼 회로
US7262638B2 (en) Current sense amplifier
US8942053B2 (en) Generating and amplifying differential signals
JP3357634B2 (ja) 構成可能なハーフ・ラッチによる高速シングルエンド・センシング
KR20030087741A (ko) 기준전압 변동을 감소시키는 차동 타입의 입출력 버퍼
JP4491730B2 (ja) 一定遅延零待機の差動論理レシーバおよび方法
JPS6282595A (ja) 共通ゲ−トを有するmos差動センス増幅器
TW295664B (zh)
US6225833B1 (en) Differential sense amplifier with voltage margin enhancement
TW313702B (zh)
JP2006217612A (ja) 特に半導体コンポーネント用のコンパレータ回路アッセンブリ
JP2000036198A (ja) 半導体装置の増幅回路及びその制御方法
JP2002246892A (ja) 入力バッファ回路
KR100583109B1 (ko) 저전력 푸쉬 풀 증폭기
JP3091601B2 (ja) バッファ回路
JP3091602B2 (ja) バッファ回路
KR100377170B1 (ko) 전류 센스앰프

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees