KR101062744B1 - 차동 증폭 장치 - Google Patents

차동 증폭 장치 Download PDF

Info

Publication number
KR101062744B1
KR101062744B1 KR1020090042604A KR20090042604A KR101062744B1 KR 101062744 B1 KR101062744 B1 KR 101062744B1 KR 1020090042604 A KR1020090042604 A KR 1020090042604A KR 20090042604 A KR20090042604 A KR 20090042604A KR 101062744 B1 KR101062744 B1 KR 101062744B1
Authority
KR
South Korea
Prior art keywords
differential amplifier
signal
level
voltage
input signal
Prior art date
Application number
KR1020090042604A
Other languages
English (en)
Other versions
KR20100123394A (ko
Inventor
김미혜
이재진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090042604A priority Critical patent/KR101062744B1/ko
Priority to US12/494,620 priority patent/US7999611B2/en
Publication of KR20100123394A publication Critical patent/KR20100123394A/ko
Application granted granted Critical
Publication of KR101062744B1 publication Critical patent/KR101062744B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 따른 차동 증폭 장치는 입력신호 및 기준전압을 수신하고, 감지신호가 제 1 레벨일 때 상기 입력신호를 증폭하여 출력신호를 생성하도록 구성된 제 1 차동 증폭부 및 상기 입력신호 및 상기 기준전압을 수신하고, 상기 감지신호가 제 2 레벨일 때 상기 입력신호를 증폭하여 상기 출력신호를 생성하도록 구성된 제 2 차동 증폭부를 포함한다.
차동 증폭, 전압 레벨

Description

차동 증폭 장치{Differential Amplifying Device}
본 발명은 반도체 메모리 장치에 관한 것으로, 더 상세하게는 반도체 메모리 장치의 차동 증폭 장치에 관한 것이다.
반도체 메모리 장치는 입력신호의 센싱 효율 향상을 위해 차동 증폭기(Differential Amplifier)를 구비하여 사용한다. 상기 차동 증폭기는 서로 상보적인 신호를 입력 받아 증폭하기 때문에, 상기 두 신호의 전압 차이가 미세하더라도 증폭이 수월하게 이루어질 수 있다는 장점을 갖고 있다.
도 1은 종래기술에 따른 차동 증폭기의 구성을 보여주는 도면이다. 도 1에서, 종래기술에 따른 차동 증폭기는 제 1 및 제 2 입력 트랜지스터(N1, N2), 제 1 및 제 2 미러 트랜지스터(P1, P2), 싱크 트랜지스터(N3)로 구성된다.
상기 제 1 입력 트랜지스터(N1)는 입력신호(IN)를 수신하고, 제 2 입력 트랜지스터(N2)는 기준전압(Vref)을 수신한다. 일반적으로, 상기 제 1 및 제 2 입력 트랜지스터(N1, N2)는 같은 종류의 트랜지스터로 구성된다. 일반적으로, 상기 기준전압(Vref)은 외부전압(VDD)의 하프 레벨(VDD/2)에 해당하는 전압이다.
도 1에서는 대표적으로 상기 제 1 및 제 2 입력 트랜지스터(N1, N2)가 엔모 스 트랜지스터로 구성되는 엔모스 타입의 차동 증폭기의 예를 도시하였다. 상기 차동 증폭기는 버퍼 인에이블 신호(buf_en)가 인에이블 되면 상기 싱크 트랜지스터(N3)가 턴온되면서 활성화 되고, 상기 입력신호(IN) 및 상기 기준전압(Vref)의 레벨에 따라 출력신호(OUT)를 출력할 수 있다.
그러나, 종래기술에 따른 차동 증폭기는 입력신호(IN)의 전압 레벨이 낮아지는 경우 출력신호(OUT)의 출력이 지연되는 문제가 발생한다. 상기 입력신호(IN)의 전압 레벨이 낮은 경우 차동 증폭기가 정상적으로 증폭을 수행하기 어렵기 때문이다. 이는, 상기 입력신호(IN)를 입력 받는 트랜지스터(N1)가 엔모스 트랜지스터로 구성되기 때문이다. 즉, 엔모스 트랜지스터는 게이트로 인가되는 전압의 레벨이 높은 경우에는 잘 응답하지만, 게이트로 인가되는 전압의 레벨이 낮은 경우에는 잘 응답하지 않기 때문이다.
도 2는 입력신호의 전압 레벨에 따라 차동 증폭기의 지연 정도를 보여주는 도면이다. 도 2는 상기 차동 증폭기의 입력 트랜지스터(N1, N2)가 엔모스 트랜지스터로 구성되었을 경우를 보여준다. 엔모스 트랜지스터는 문턱전압 특성상 게이트로 인가되는 전압의 레벨이 높은 경우에 안정적으로 동작한다. 따라서, 입력신호(IN)의 전압 레벨이 낮아지면 상기 엔모스 트랜지스터의 턴온 동작이 지연되면서, 차동 증폭기의 증폭 또한 지연되는 것이다. 도 2에서, 입력신호(IN)의 전압 레벨이 기준전압(Vref)의 레벨보다 높을 때는 출력신호(OUT)가 출력되는 지연시간(t_delay)이 일정하지만, 입력신호(IN)의 전압 레벨이 기준전압(Vref)의 레벨보다 낮아지면서 출력신호(OUT)가 출력되는 지연시간(t_delay)이 증가하는 것을 알 수 있다.
차동 증폭기로 입력되는 입력신호는 PVT 영향에 의해 그 전압 레벨이 변동되는 것이 일반적이므로, 입력신호의 전압 레벨이 낮아지면 차동 증폭기의 출력신호 생성이 지연되어 반도체 메모리 장치에서 오동작이 발생할 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해서 입력신호의 전압 레벨이 변동하더라도 안정적으로 출력신호를 생성할 수 있는 차동 증폭 장치를 제공하는 것을 그 목적으로 한다.
본 발명의 실시예에 따른 차동 증폭 장치는 입력신호 및 기준전압을 수신하고, 감지신호가 제 1 레벨일 때 상기 입력신호를 증폭하여 출력신호를 생성하도록 구성된 제 1 차동 증폭부 및 상기 입력신호 및 상기 기준전압을 수신하고, 상기 감지신호가 제 2 레벨일 때 상기 입력신호를 증폭하여 상기 출력신호를 생성하도록 구성된 제 2 차동 증폭부를 포함한다.
또한, 본 발명의 실시예에 따른 차동 증폭 장치는 인에이블 신호에 응답하여 활성화되고, 입력신호 및 기준전압을 입력 받아 차동 증폭 동작을 수행하도록 구성된 제 1 차동 증폭부, 상기 인에이블 신호에 응답하여 활성화되고, 상기 입력신호 및 상기 기준전압을 입력 받아 차동 증폭 동작을 수행하도록 구성된 제 2 차동 증폭부 및 버퍼 인에이블 신호의 인에이블 여부 및 상기 입력신호의 전압 레벨과 비교전압의 레벨의 비교 결과에 따라 상기 제 1 및 제 2 차동 증폭부를 선택적으로 활성화시키는 상기 인에이블 신호를 생성하도록 구성된 제어부를 포함한다.
또한, 본 발명의 실시예에 따른 차동 증폭 장치는 엔모스 타입의 차동 증폭기 및 피모스 타입의 차동 증폭기를 포함하는 차동 증폭 장치로서, 입력신호의 전 압 레벨이 비교전압의 레벨보다 높은 경우 상기 엔모스 타입의 차동 증폭기를 활성화시켜 증폭 동작을 수행하고, 상기 입력신호의 전압 레벨이 상기 비교전압의 레벨보다 낮은 경우 상기 피모스 타입의 차동 증폭기를 활성화시켜 증폭 동작을 수행하도록 구성된다.
본 발명에 의하면, 입력신호의 전압 레벨에 따라 각기 다른 특성을 갖는 차동 증폭기를 선택적으로 동작시켜 출력신호를 생성함으로써, 안정적으로 출력신호를 생성할 수 있는 효과가 있다.
또한, 본 발명은 안정적으로 출력신호를 생성하여 반도체 메모리 장치의 오동작을 방지할 수 있다.
도 3은 본 발명의 일 실시예에 따른 차동 증폭 장치의 개략적인 구성을 보여주는 도면이다. 도 3에서, 본 발명의 일 실시예에 따른 차동 증폭 장치(1)는 제 1 차동 증폭부(310) 및 제 2 차동 증폭부(320)를 포함한다. 상기 제 1 및 제 2 차동 증폭부(310, 320)는 각각 입력신호(IN)와 기준전압(Vref)을 입력 받고, 감지신호(det)에 따라 증폭동작을 수행한다. 예를 들어, 상기 감지신호(det)가 제 1 레벨일 때 상기 제 1 차동 증폭부(310)가 차동 증폭 동작을 수행하여 출력신호(OUT)를 생성하고, 상기 감지신호(det)가 제 2 레벨일 때 상기 제 2 차동 증폭부(320)가 차동 증폭 동작을 수행하여 출력신호(OUT)를 생성한다.
본 발명의 일 실시예에 따른 차동 증폭 장치(1)는 전압 감지부(330)를 더 포 함한다. 상기 전압 감지부(330)는 상기 입력신호(IN)의 전압 레벨과 비교전압(Vin)의 레벨을 비교하여 상기 감지신호(det)를 생성한다. 예를 들어, 상기 전압 감지부(330)는 상기 입력신호(IN)의 전압 레벨이 상기 비교전압(Vin)의 레벨보다 높은 경우 제 1 레벨의 상기 감지신호(det)를 생성하고, 상기 입력신호(IN)의 전압 레벨이 상기 비교전압(Vin) 레벨보다 낮은 경우 제 2 레벨의 상기 감지신호(det)를 생성한다. 본 발명의 실시예에서, 상기 제 1 레벨은 하이 레벨을 의미하고, 상기 제 2 레벨은 로우 레벨을 의미할 수 있다. 상기 비교전압(Vin)은 기준전압(Vref)과 같이 외부전압(VDD)의 하프 레벨을 갖는 전압으로 설정될 수도 있고, 어플리케이션에 따라 소정 레벨을 갖는 임의의 전압으로 설정될 수 있다.
상기 제 1 차동 증폭부(310)는 상기 입력신호(IN)와 상기 기준전압(Vref)을 수신하는 입력 단이 엔모스 트랜지스터로 구성되는 엔모스 타입의 차동 증폭기로 구성되고, 상기 제 2 차동 증폭부(320)는 상기 입력신호(IN)와 상기 기준전압(VREF)을 수신하는 입력 단이 피모스 트랜지스터로 구성되는 피모스 타입의 차동 증폭기로 구성되는 것이 바람직하다.
엔모스 타입의 차동 증폭기는 입력 단을 구성하는 엔모스 트랜지스터의 게이트로 인가되는 전압의 레벨이 높을수록 빠르게 응답하고, 피모스 타입의 차동 증폭기는 입력 단을 구성하는 피모스 트랜지스터의 게이트로 인가되는 전압의 레벨이 낮을수록 빠르게 응답한다. 따라서, 본 발명의 일 실시예에 따른 차동 증폭 장치(1)는 입력신호(IN)의 전압 레벨을 감지하고, 입력신호(IN)의 전압 레벨에 따라 제 1 및 제 2 차동 증폭부(310, 320)가 선택적으로 차동 증폭 동작을 수행하도록 구성하는 것이다.
도 4는 본 발명의 다른 실시예에 따른 차동 증폭 장치의 개략적인 구성을 보여주는 블록도이다. 본 발명의 다른 실시예에 따른 차동 증폭 장치(2)는 반도체 메모리 장치 내부에서 사용될 수 있도록 구성된 것이다. 도 4에서, 본 발명의 실시예에 따른 차동 증폭 장치(2)는 제 1 차동 증폭부(410), 제 2 차동 증폭부(420) 및 제어부(430)를 포함한다.
상기 제 1 차동 증폭부(410)는 입력 단이 엔모스 트랜지스터로 구성된 엔모스 타입의 차동 증폭기로 구성되고 인에이블 신호(en)에 응답하여 활성화 된다. 상기 제 2 차동 증폭부(200)는 입력 단이 피모스 트랜지스터로 구성된 피모스 타입의 차동 증폭기로 구성되고 상기 인에이블 신호(en)에 응답하여 활성화 된다. 본 발명의 실시예에 따른 차동 증폭 장치(2)는 게이트로 인가되는 전압의 레벨이 높을 때 엔모스 트랜지스터가 빠르게 응답하고, 게이트로 인가되는 전압이 낮을 때 피모스 트랜지스터가 빠르게 응답하는 점을 이용하여, 상기 제 1 및 제 2 차동 증폭부(410, 420)를 서로 다른 특성을 갖는 차동 증폭기로 구성한 것이다.
상기 제어부(430)는 버퍼 인에이블 신호(buf_en), 입력신호(IN) 및 비교전압(Vin)을 입력 받아 상기 제 1 및 제 2 차동 증폭부(410, 420)를 선택적으로 활성화시키는 상기 인에이블 신호(en)를 생성한다. 상기 비교전압(Vin)은 기준전압(Vref)과 마찬가지로 외부전압(VDD)의 하프 레벨(VDD/2)될 수도 있고, 어플리케이션에 따라 소정 레벨을 갖는 임의의 전압이 될 수 있다. 상기 제어부(430)는 입력신호(IN)의 전압 레벨과 비교전압(Vin)의 레벨을 비교하고, 상기 비교 결과 및 상기 버퍼 인에이블 신호(buf_en)의 인에이블 여부에 따라 상기 인에이블 신호(en)를 인에이블 시키거나 디스에이블 시킨다. 본 발명의 실시예에서, 상기 제어부(430)는 상기 버퍼 인에이블 신호(buf_en)가 인에이블 되었을 때, 상기 입력신호(IN)의 전압 레벨이 상기 비교전압(Vin)의 레벨보다 높으면 상기 인에이블 신호(en)를 인에이블 시키고, 상기 입력신호(IN)의 전압 레벨이 상기 비교전압(Vin)의 레벨보다 낮으면 상기 인에이블 신호(en)를 디스에이블 시킨다. 따라서, 본 발명의 실시예에 따른 차동 증폭 장치(2)는 상기 입력신호(IN)의 전압 레벨이 상기 비교전압(Vin)의 레벨보다 높을 때 상기 인에이블 신호(en)를 인에이블시켜 상기 제 1 차동 증폭부(100)의 출력신호(OUT1)를 출력신호(OUT)로 생성하고, 상기 입력신호(IN)의 전압 레벨이 상기 비교전압(Vin)의 레벨보다 낮을 때 상기 인에이블 신호(en)를 디스에이블 시켜 상기 제 2 차동 증폭부(420)의 출력신호(OUT2)를 상기 출력신호(OUT)로 생성한다.
도 4에서, 상기 제어부(430)는 전압 감지부(431) 및 스위칭부(432)로 구성된다. 상기 전압 감지부(431)는 상기 입력신호(IN)와 상기 비교전압(Vin)을 입력 받고, 상기 입력신호(IN) 전압 레벨과 상기 비교전압(Vin)의 레벨을 비교하여 감지신호(det)를 생성한다. 예를 들어, 상기 입력신호(IN)의 전압 레벨이 상기 비교전압(Vin)의 레벨보다 높으면 상기 감지신호(det)를 인에이블 시키고, 상기 입력 신호(IN)의 전압 레벨이 상기 비교전압(Vin)의 레벨보다 낮으면 상기 감지신호(det)를 디스에이블 시킨다. 상기 전압 감지부(310)는 일반적인 전압 비교기로 구성될 수 있다. 상기 스위칭부(320)는 상기 감지신호(det) 및 버퍼 인에이블 신 호(buf_en)를 입력 받아 상기 인에이블 신호(en)를 생성한다. 상기 버퍼 인에이블 신호(buf_en)는 제 1 및 제 2 차동 증폭부(410, 420)를 동작시키기 위해 반도체 메모리 장치 내부적으로 생성될 수 있는 신호이다. 상기 스위칭부(432)는 상기 버퍼 인에이블 신호(buf_en)가 인에이블 되었을 때, 상기 감지신호(det)가 인에이블 되었는지 여부에 따라 상기 인에이블 신호(en)를 인에이블 시키거나 디스에이블 시킨다.
본 발명의 실시예에 따른 차동 증폭 장치(2)는 선택 전송부(440)를 더 포함할 수 있다. 상기 선택 전송부(440)는 상기 감지신호(det)에 응답하여 상기 제 1 및 제 2 차동 증폭부(410, 420)의 출력신호(OUT1, OUT2)를 선택적으로 상기 출력신호(OUT)로 제공한다. 상기 선택 전송부(440)에 대한 설명은 이하에서 다시 서술하기로 한다.
도 5는 도 4의 제 1 및 제 2 차동 증폭부, 선택 전송부의 실시예의 개략적인 구성을 보여주는 도면이다. 도 4에서, 상기 제 1 차동 증폭부(410)는 제 1 및 제 2 피모스 미러 트랜지스터(PM1, PM2), 제 1 및 제 2 엔모스 입력 트랜지스터(NI1, NI2), 엔모스 싱크 트랜지스터(NS1)를 포함한다. 상기 제 1 및 제 2 엔모스 입력 트랜지스터(NI1, NI2)는 상기 입력신호(IN) 및 상기 기준전압(Vref)을 각각 입력 받는다. 상기 제 2 차동 증폭부(420)는 제 1 및 제 2 엔모스 미러 트랜지스터(NM1, NM2), 제 1 및 제 2 피모스 입력 트랜지스터(PI1, PI2), 피모스 싱크 트랜지스터(PS1)를 포함한다. 상기 제 1 및 제 2 입력 피모스 트랜지스터(PI1, PI2)는 상기 입력신호(IN) 및 상기 기준전압(Vref)을 각각 입력 받는다. 상기 제 1 및 제 2 차 동 증폭부(410, 420)는 각각 상기 엔모스 싱크 트랜지스터(NS1)와 피모스 싱크 트랜지스터(PS1)의 게이트로 상기 인에이블 신호(en)를 입력 받는다. 따라서, 상기 제 1 및 제 2 차동 증폭부(410, 420)는 상기 인에이블 신호(en)의 인에이블 여부에 따라 선택적으로 활성화될 수 있다. 상기 제 1 및 제 2 차동 증폭부(410, 420)는 종래의 엔모스 타입의 차동 증폭기 및 피모스 타입의 차동 증폭기와 동일한 구성을 갖는다.
상기 선택 전송부(440)는 상기 감지신호(det)에 응답하여 상기 제 1 및 제 2 차동 증폭부(410, 420)의 출력신호(OUT1, OUT2)를 선택적으로 상기 출력신호(OUT)로 제공한다. 상기 선택 전송부(440)는 제 1 내지 제 3 인버터(IV1~IV3), 제 1 및 제 2 패스 게이트(PG1, PG2)로 구성될 수 있다. 상기 제 1 인버터(IV1)는 상기 제 1 차동 증폭부(410)의 출력신호(OUT1)를 반전 증폭하고, 상기 제 2 인버터(IV2)는 상기 제 2 차동 증폭부(420)의 출력신호(OUT2)를 반전 증폭한다. 상기 제 1 패스 게이트(PG1)는 상기 감지신호(det) 및 상기 감지신호의 반전신호(detb)에 응답하여 상기 제 1 차동 증폭부(410)의 출력신호(OUT1)를 선택적으로 전송한다. 상기 제 1 패스 게이트(PG1)는 상기 감지신호(det)가 인에이블 될 때 상기 제 1 차동 증폭부(410)의 출력신호(OUT1)를 전송한다. 상기 제 2 패스 게이트(PG2)는 상기 감지신호(det) 및 상기 감지신호의 반전신호(detb)에 응답하여 상기 제 2 차동 증폭부(420)의 출력신호(OUT2)를 선택적으로 전송한다. 상기 제 2 패스 게이트(PG2)는 상기 감지신호(det)가 디스에이블 될 때 상기 제 2 차동 증폭부(420)의 출력을 전송한다. 상기 제 3 인버터(IV3)는 상기 제 1 및 제 2 패스 게이트(PG1, PG2)의 출 력을 반전 증폭하여 상기 출력신호(OUT)로 제공한다.
상기 선택 전송부(440)를 더 구비하는 이유는 다음과 같다. 상기 제 1 및 제 2 차동 증폭부(410, 420)는 상기 인에이블 신호(en)에 의해 선택적으로 활성화 되지만, 디지털 회로의 특성상 상기 인에이블 신호(en)에는 노이즈(Noise)가 발생할 수 있으므로, 제 1 차동 증폭부(410)가 활성화되는 경우에도 제 2 차동 증폭부(420)가 전혀 동작하지 않는 것은 아니다. 따라서, 상기 제 2 차동 증폭부(420)가 동작하는 경우 제 1 및 제 2 차동 증폭부(410, 420)의 출력신호(OUT1, OUT2)가 겹쳐 출력신호(OUT)의 왜곡이 일어날 수도 있으므로 이를 방지하기 위해, 상기 선택 전송부(440)는 활성화된 차동 증폭부의 출력이 상기 출력신호(OUT)로 제공되도록 구비되는 것이다.
도 6은 도 4의 스위칭부의 실시예의 개략적인 구성을 보여주는 도면이다. 도 6에서, 상기 스위칭부(432)는 제 1 낸드 게이트(ND1) 및 제 4 인버터(IV4)로 구성된다. 상기 제 1 낸드 게이트(ND1)는 상기 감지신호(det) 및 상기 버퍼 인에이블 신호(buf_en)를 입력 받는다. 상기 제 4 인버터(IV4)는 상기 제 1 낸드 게이트(ND1)의 출력을 반전시켜 상기 인에이블 신호(en)를 생성한다. 따라서, 상기 버퍼 인에이블 신호(buf_en)가 인에이블 되었을 때, 상기 감지신호(det)가 인에이블 되면 인에이블된 상기 인에이블 신호(en)를 생성하고, 상기 감지신호(det)가 디스에이블되면 디스에이블 된 상기 인에이블 신호(en)를 생성할 수 있다.
도 4 내지 도 6을 참조하여 본 발명의 실시예에 따른 차동 증폭 장치(2)의 동작을 살펴보면 다음과 같다. 먼저, 차동 증폭 장치(2)를 동작시키기 위해 반도체 메모리 장치의 내부에서 버퍼 인에이블 신호(buf_en)가 인에이블 된다. 상기 전압 감지부(431)는 상기 입력신호(IN)의 전압 레벨과 상기 비교전압(Vin)의 레벨을 비교한다. 상기 입력신호(IN)의 전압 레벨이 상기 비교전압(Vin)의 레벨보다 높을 때, 상기 전압 감지부(431)는 상기 감지신호(det)를 인에이블 시킨다. 상기 스위칭부(432)는 인에이블 된 상기 버퍼 인에이블 신호(buf_en) 및 인에이블 된 상기 감지신호(det)를 입력 받아 인에이블된 상기 인에이블 신호(en)를 생성한다. 상기 엔모스 싱크 트랜지스터(NS1)는 상기 인에이블 신호(en)에 응답하여 턴온되므로 상기 제 1 차동 증폭부(410)는 활성화되고, 상기 피모스 싱크 트랜지스터(PS1)는 상기 인에이블 신호(en)에 응답하여 턴오프되므로 상기 제 2 차동 증폭부(420)는 비활성화된다. 따라서 입력신호(IN)와 기준전압(Vref)을 입력 받는 제 1 차동 증폭부(100)는 증폭 동작을 수행한다. 상기 선택 전송부(440)의 상기 제 1 패스 게이트(PG1)는 인에이블된 상기 감지신호(det)에 응답하여 상기 제 1 차동 증폭부(410)의 출력신호를(OUT1) 전송하고, 상기 제 2 패스 게이트(PG2)는 인에이블된 상기 감지신호(det)에 응답하여 상기 제 2 차동 증폭부(420)의 출력신호(OUT2)의 전송을 차단시킨다. 따라서, 본 발명의 실시예에 따른 차동 증폭 장치(2)는 입력신호(IN)의 전압 레벨이 비교전압(Vin)의 레벨보다 높을 때 제 1 차동 증폭부(410)를 통해 출력신호(OUT)를 생성할 수 있다.
위와 반대로, 상기 입력신호(IN)의 전압 레벨이 상기 비교전압(Vin)의 레벨보다 낮을 때, 상기 전압 감지부(431)는 상기 감지신호(det)를 디스에이블 시킨다. 따라서, 상기 스위칭부(432)는 상기 인에이블 신호(en)를 디스에이블시키고, 상기 제 2 차동 증폭부(420)가 활성화된다. 상기 선택 전송부(440)의 상기 제 2 패스 게이트(PG2)는 디스에이블 된 상기 감지신호(det)에 응답하여 상기 제 2 차동 증폭부(420)의 출력신호(OUT2)를 출력신호(OUT)로 제공한다. 따라서, 본 발명의 실시예에 따른 차동 증폭 장치(2)는 입력신호(IN)의 전압 레벨이 비교전압(Vin)의 레벨보다 낮을 때 제 2 차동 증폭부(420)를 통해 출력신호(OUT)를 생성할 수 있다.
따라서, 본 발명의 실시예에 따른 차동 증폭 장치(2)는 입력신호의 전압 레벨에 따라 엔모스 타입 및 피모스 타입의 차동 증폭부를 선택적으로 활성화시켜 증폭동작을 수행함으로써 안정적으로 출력신호를 생성할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 종래기술에 따른 차동 증폭기의 구성을 보여주는 도면,
도 2는 입력신호의 레벨 변화에 따라 차동 증폭기의 동작이 지연되는 정도를 보여주는 그래프,
도 3은 본 발명의 일 실시예에 따른 차동 증폭 장치의 구성을 개략적으로 보여주는 블록도,
도 4는 본 발명의 다른 실시예에 따른 차동 증폭 장치의 구성을 개략적으로 보여주는 블록도,
도 5는 도 4의 제 1 차동 증폭부, 제 2 차동 증폭부 및 선택 전송부의 실시예의 구성을 보여주는 도면,
도 6은 도 4의 스위칭부의 실시예의 구성을 보여주는 도면이다.
<도면의 주요부분에 대한 부호의 설명>
310/410: 제 1 차동 증폭부 320/420: 제 2 차동 증폭부
330/431: 전압 감지부 430: 제어부
432: 스위칭부 440: 선택 전송부

Claims (17)

  1. 입력신호 및 기준전압을 수신하고, 감지신호가 제 1 레벨일 때 상기 입력신호를 증폭하여 출력신호를 생성하도록 구성된 제 1 차동 증폭부; 및
    상기 입력신호 및 상기 기준전압을 수신하고, 상기 감지신호가 제 2 레벨일 때 상기 입력신호를 증폭하여 상기 출력신호를 생성하도록 구성된 제 2 차동 증폭부; 를 포함하고,
    상기 감지신호는 상기 입력신호의 전압 레벨이 비교전압 레벨보다 높을 때 상기 제 1 레벨이 되고, 상기 입력신호의 전압 레벨이 상기 비교전압 레벨보다 낮을 때 상기 제 2 레벨이 되는 차동 증폭 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 비교전압과 상기 입력신호의 전압 레벨을 비교하여 상기 감지신호를 생성하도록 구성된 전압 감지부를 더 포함하는 것을 특징으로 하는 차동 증폭 장치.
  4. 제 1 항에 있어서,
    상기 제 1 차동 증폭부는, 엔모스 타입의 차동 증폭기로 구성되는 것을 특징 으로 하는 차동 증폭 장치.
  5. 제 1 항에 있어서,
    상기 제 2 차동 증폭부는, 피모스 타입의 차동 증폭기로 구성되는 것을 특징으로 하는 차동 증폭 장치.
  6. 인에이블 신호에 응답하여 활성화되고, 입력신호 및 기준전압을 입력 받아 차동 증폭 동작을 수행하도록 구성된 제 1 차동 증폭부; 및
    상기 인에이블 신호에 응답하여 활성화되고, 상기 입력신호 및 상기 기준전압을 입력 받아 차동 증폭 동작을 수행하도록 구성된 제 2 차동 증폭부; 및
    버퍼 인에이블 신호의 인에이블 여부 및 상기 입력신호의 전압 레벨과 비교전압의 레벨의 비교 결과에 따라 상기 제 1 및 제 2 차동 증폭부를 선택적으로 활성화시키는 상기 인에이블 신호를 생성하도록 구성된 제어부; 를 포함하고,
    상기 인에이블 신호가 인에이블되면 상기 제 1 차동 증폭부가 활성화되고, 상기 인에이블 신호가 디스에이블되면 상기 제 2 차동 증폭부가 활성화 되는 차동 증폭 장치.
  7. 삭제
  8. 제 6 항에 있어서,
    상기 제 1 차동 증폭부는, 엔모스 타입의 차동 증폭기로 구성되는 것을 특징으로 하는 차동 증폭 장치.
  9. 제 8 항에 있어서,
    상기 제 2 차동 증폭부는, 피모스 타입의 차동 증폭기로 구성되는 것을 특징으로 하는 차동 증폭 장치.
  10. 제 6 항에 있어서,
    상기 제어부는, 상기 버퍼 인에이블 신호가 인에이블 되었을 때, 상기 입력신호의 전압 레벨이 상기 비교전압의 레벨보다 높으면 상기 인에이블 신호를 인에이블 시키고, 상기 입력신호의 전압 레벨이 상기 비교전압의 레벨보다 낮으면 상기 인에이블 신호를 디스에이블 시키는 것을 특징으로 하는 차동 증폭 장치.
  11. 제 6 항에 있어서,
    상기 제어부는, 상기 입력신호 및 상기 비교전압의 레벨을 비교하여 감지신호를 생성하도록 구성된 전압 감지부; 및
    상기 감지신호 및 상기 버퍼 인에이블 신호를 입력 받아 상기 인에이블 신호를 생성하도록 구성된 스위칭부;
    로 구성된 것을 특징으로 하는 차동 증폭 장치.
  12. 제 11 항에 있어서,
    상기 감지신호에 응답하여 상기 제 1 차동 증폭부의 출력 및 상기 제 2 차동 증폭부의 출력을 선택적으로 출력신호로 제공하는 선택 전송부를 더 포함하는 것을 특징으로 하는 차동 증폭 장치.
  13. 엔모스 타입의 차동 증폭기 및 피모스 타입의 차동 증폭기를 포함하는 차동 증폭 장치로서,
    입력신호의 전압 레벨이 비교전압의 레벨보다 높은 경우 상기 엔모스 타입의 차동 증폭기를 활성화시켜 증폭 동작을 수행하고, 상기 입력신호의 전압 레벨이 상기 비교전압의 레벨보다 낮은 경우 상기 피모스 타입의 차동 증폭기를 활성화시켜 증폭 동작을 수행하고, 상기 엔모스 타입의 차동 증폭기 및 상기 피모스 타입의 차동 증폭기는 감지신호에 응답하여 선택적으로 활성화되는 차동 증폭 장치.
  14. 삭제
  15. 제 13 항에 있어서,
    상기 입력신호의 전압 레벨과 상기 비교전압의 레벨의 비교 결과에 따라 상기 감지신호를 인에이블 시키거나 디스에이블 시키는 전압 감지부를 더 포함하는 것을 특징으로 하는 차동 증폭 장치.
  16. 제 13 항에 있어서,
    상기 엔모스 타입의 차동 증폭기는, 활성화 되었을 때 상기 입력신호 및 기준전압을 입력받아 차동 증폭 동작을 수행하는 것을 특징으로 하는 차동 증폭 장치.
  17. 제 13 항에 있어서,
    상기 피모스 타입의 차동 증폭기는, 활성화 되었을 때 상기 입력신호 및 기준전압을 입력받아 차동 증폭 동작을 수행하는 것을 특징으로 하는 차동 증폭 장치.
KR1020090042604A 2009-05-15 2009-05-15 차동 증폭 장치 KR101062744B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090042604A KR101062744B1 (ko) 2009-05-15 2009-05-15 차동 증폭 장치
US12/494,620 US7999611B2 (en) 2009-05-15 2009-06-30 Differential amplifying device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090042604A KR101062744B1 (ko) 2009-05-15 2009-05-15 차동 증폭 장치

Publications (2)

Publication Number Publication Date
KR20100123394A KR20100123394A (ko) 2010-11-24
KR101062744B1 true KR101062744B1 (ko) 2011-09-06

Family

ID=43068025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090042604A KR101062744B1 (ko) 2009-05-15 2009-05-15 차동 증폭 장치

Country Status (2)

Country Link
US (1) US7999611B2 (ko)
KR (1) KR101062744B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140025726A (ko) * 2012-08-22 2014-03-05 에스케이하이닉스 주식회사 반도체 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101096198B1 (ko) 2010-06-01 2011-12-22 주식회사 하이닉스반도체 레일-투-레일 증폭기
KR101101617B1 (ko) * 2010-06-10 2012-01-02 한국과학기술원 전력 증폭기
KR102237733B1 (ko) 2014-12-05 2021-04-08 삼성전자주식회사 기준 전압 신호의 변동에 강인한 버퍼 회로
KR102670995B1 (ko) * 2017-01-23 2024-05-30 삼성전자주식회사 차동 모드 및 단일 종단 모드가 지원되는 증폭 회로 및 이를 포함하는 입력버퍼
TWI790000B (zh) 2021-11-18 2023-01-11 立積電子股份有限公司 都卜勒雷達裝置及其窄頻干擾抑制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060091955A1 (en) 2004-09-24 2006-05-04 Yoon-Kyung Choi Circuits and methods for improving slew rate of differential amplifiers
US20070115047A1 (en) 2003-09-26 2007-05-24 D Abramo Paolo Differential amplifier arrangement
US20070236289A1 (en) 2006-03-23 2007-10-11 Nec Corporation Differential amplifier, digital-to-analog converter and display device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11127069A (ja) 1997-10-22 1999-05-11 Hitachi Ltd 半導体集積回路
KR100287186B1 (ko) 1999-03-29 2001-04-16 윤종용 반도체 메모리 장치의 상보형 차동 입력 버퍼
JP4216415B2 (ja) 1999-08-31 2009-01-28 株式会社ルネサステクノロジ 半導体装置
JP2001177391A (ja) 1999-12-20 2001-06-29 Nec Corp 差動出力バッファ、差動入力バッファ、半導体集積回路、トランシーバ回路、バス、情報処理装置
KR100351931B1 (ko) 2000-05-30 2002-09-12 삼성전자 주식회사 반도체 메모리 장치의 전압 감지 회로
JP3794347B2 (ja) 2002-05-29 2006-07-05 日本電気株式会社 差動出力バッファ、差動入力バッファ、半導体集積回路、及び回路基板
JP3990966B2 (ja) * 2002-10-08 2007-10-17 松下電器産業株式会社 差動増幅器
US6801080B1 (en) 2003-04-07 2004-10-05 Pericom Semiconductor Corp. CMOS differential input buffer with source-follower input clamps
US7355450B1 (en) 2005-05-27 2008-04-08 Altera Corporation Differential input buffers for low power supply

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070115047A1 (en) 2003-09-26 2007-05-24 D Abramo Paolo Differential amplifier arrangement
US20060091955A1 (en) 2004-09-24 2006-05-04 Yoon-Kyung Choi Circuits and methods for improving slew rate of differential amplifiers
US20070236289A1 (en) 2006-03-23 2007-10-11 Nec Corporation Differential amplifier, digital-to-analog converter and display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140025726A (ko) * 2012-08-22 2014-03-05 에스케이하이닉스 주식회사 반도체 장치
KR102083318B1 (ko) * 2012-08-22 2020-03-02 에스케이하이닉스 주식회사 반도체 장치

Also Published As

Publication number Publication date
KR20100123394A (ko) 2010-11-24
US20100289581A1 (en) 2010-11-18
US7999611B2 (en) 2011-08-16

Similar Documents

Publication Publication Date Title
KR101062744B1 (ko) 차동 증폭 장치
TWI479802B (zh) Input circuit
KR100656431B1 (ko) 트랜지스터를 이용한 온도 감지 장치
US8890613B2 (en) Signal amplification circuit
JP5175142B2 (ja) ショート検出回路
KR100287186B1 (ko) 반도체 메모리 장치의 상보형 차동 입력 버퍼
US7733727B2 (en) Receiver circuit of semiconductor memory apparatus
KR100794996B1 (ko) 반도체 메모리의 펄스 생성 장치
US7573755B2 (en) Data amplifying circuit for semiconductor integrated circuit
KR101492568B1 (ko) 준안정성을 검출하는 비교 장치
JP2011061289A (ja) 入力バッファ回路
KR100920833B1 (ko) 반도체 집적 회로의 입력 버퍼
KR100766383B1 (ko) 반도체 메모리 장치의 증폭 회로
KR20070115054A (ko) 반도체 메모리의 차동 증폭기
KR100940852B1 (ko) 라이트 드라이버
KR102083318B1 (ko) 반도체 장치
US8284618B2 (en) Data input device of semiconductor memory appartus and control method thereof
KR20090098296A (ko) 입력 버퍼
US8665659B2 (en) Data transmission circuit
KR101053524B1 (ko) 반도체 버퍼 회로
KR20090087549A (ko) 반도체 메모리 장치의 입력 버퍼
KR20090079724A (ko) 입력회로를 가지는 반도체 집적회로
KR20110035786A (ko) 차동 증폭 회로 및 이를 이용한 반도체 메모리 장치의 입력 버퍼
KR20100048612A (ko) 반도체 메모리 장치의 비트 라인 센스 앰프 구동 회로 및 비트 라인 센스 앰프 구동 회로의 동작 방법
KR20110040238A (ko) 수신제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee