KR100940852B1 - 라이트 드라이버 - Google Patents

라이트 드라이버 Download PDF

Info

Publication number
KR100940852B1
KR100940852B1 KR1020080088660A KR20080088660A KR100940852B1 KR 100940852 B1 KR100940852 B1 KR 100940852B1 KR 1020080088660 A KR1020080088660 A KR 1020080088660A KR 20080088660 A KR20080088660 A KR 20080088660A KR 100940852 B1 KR100940852 B1 KR 100940852B1
Authority
KR
South Korea
Prior art keywords
output line
driver
driving
global input
unit
Prior art date
Application number
KR1020080088660A
Other languages
English (en)
Inventor
추신호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080088660A priority Critical patent/KR100940852B1/ko
Application granted granted Critical
Publication of KR100940852B1 publication Critical patent/KR100940852B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명에 따른 라이트 드라이버는 인에이블 신호에 응답하여 활성화 되고, 입력 받은 데이터를 차동 증폭하여 제 1 및 제 2 구동신호를 생성하는 구동신호 생성부; 상기 제 1 및 제 2 구동신호에 응답하여 글로벌 입출력 라인을 구동하는 드라이빙부; 및 상기 제 1 및 제 2 구동신호의 인에이블 여부 및 상기 글로벌 입출력 라인의 레벨에 따라 활성화 여부가 결정되어 상기 글로벌 입출력 라인을 래치하는 제어 래치부; 를 포함한다.
라이트 명령, 래치

Description

라이트 드라이버{Write Driver}
본 발명은 반도체 메모리 장치의 설계에 관한 것으로, 더 상세하게는 라이트 드라이버에 관한 것이다.
일반적으로 반도체 메모리 장치는 라이트 드라이버(Write Driver)를 구비하여 라이트(Write) 동작을 수행한다. 상기 라이트 드라이버는 반도체 메모리 장치의 라이트 동작시 글로벌 입출력 라인(Global I/O Line)을 활성화시키게 된다.
도 1은 종래기술에 따른 반도체 메모리 장치의 라이트 드라이버의 회로도이다.
종래기술에 따른 라이트 드라이버는 드라이빙부(10) 및 래치부(20)로 구성된다. 상기 드라이빙부(10)는 데이터(Din)를 입력 받아 글로벌 입출력 라인(GIO)을 풀업 또는 풀다운 구동한다. 상기 드라이빙부(10)는 피모스 트랜지스터(PD) 및 엔모스 트랜지스터(ND)로 구성된다. 상기 피모스 트랜지스터(PD)는 로우 레벨의 데이터(Din)가 입력될 때 턴온되어, 글로벌 입출력 라인(GIO)을 외부전압(VDD) 레벨로 풀업 구동한다. 상기 엔모스 트랜지스터(ND)는 하이 레벨의 데이터(Din)가 입력될 때 턴온되어, 글로벌 입출력 라인(GIO)을 접지전압(VSS) 레벨로 풀다운 구동한다.
상기 래치부(20)는 상기 글로벌 입출력 라인(GIO)의 레벨을 래치한다. 상기 래치부(20)는 일반적으로 서로의 출력을 입력으로 하는 인버터 두 개(IV1, IV2)로 구성된다.
상기 글로벌 입출력 라인(GIO)의 안정성을 위해서 상기 래치부(20)를 구성하는 트랜지스터의 사이즈(Size)를 크게 하는 것이 바람직하다. 그러나 종래기술은 상기 래치부(20)를 구성하는 트랜지스터의 사이즈를 크게 하는데 한계를 갖고 있다. 즉, 래치부(20)를 구성하는 트랜지스터의 사이즈를 너무 크게 키울 경우, 글로벌 입출력 라인(GIO)을 반대 레벨로 구동하는데 오랜 시간을 요하고 이는 전류소모가 커지는 문제점을 발생시킨다.
본 발명은 상기와 같은 문제점을 해결하기 위해서 래치 기능을 강화하면서도 글로벌 입출력 라인을 빠르게 구동할 수 있는 라이트 드라이버를 제공하는데 그 목적이 있다.
본 발명의 실시예에 따른 라이트 드라이버는 인에이블 신호에 응답하여 활성화 되고, 입력 받은 데이터를 차동 증폭하여 제 1 및 제 2 구동신호를 생성하는 구동신호 생성부; 상기 제 1 및 제 2 구동신호에 응답하여 글로벌 입출력 라인을 구동하는 드라이빙부; 및 상기 제 1 및 제 2 구동신호의 인에이블 여부 및 상기 글로벌 입출력 라인의 레벨에 따라 활성화 여부가 결정되어 상기 글로벌 입출력 라인을 래치하는 제어 래치부; 를 포함한다
또한, 본 발명의 실시예에 따른 라이트 드라이버는 인에이블 신호에 응답하여 활성화 여부가 결정되고, 데이터를 입력 받아 상기 글로벌 입출력 라인을 하이 레벨로 풀업 구동, 로우 레벨로 풀다운 구동하거나 상기 글로벌 입출력 라인을 플로팅 시키는 3 상태 드라이빙부; 및 상기 3상태 드라이빙부가 상기 글로벌 입출력 라인을 반대 레벨로 풀업 또는 풀다운 구동할 때부터 소정 시점까지 비활성화 되어있다가, 상기 소정 시점 이후 활성화되어 상기 글로벌 입출력 라인을 래치하는 래치 제어부; 를 포함한다.
본 발명에 의하면, 글로벌 입출력 라인을 래치하는 트랜지스터의 사이즈를 확장시킬 수 있어 글로벌 입출력 라인의 안정성을 확보할 수 있다. 또한, 글로벌 입출력 라인을 빠르게 구동하여 동작속도를 향상시키고, 전류소모를 감소시킬 수 있는 효과가 있다.
도 2는 본 발명의 실시예에 따른 라이트 드라이버의 구성을 보여주는 블록도이다.
본 발명의 실시예에 따른 라이트 드라이버는 구동신호 생성부(100), 드라이빙부(10) 및 제어 래치부(200)를 포함한다. 상기 구동신호 생성부(100)는 데이터(Din, Dinb)를 인가 받고, 인에이블 신호(wtclk)에 응답하여 상기 데이터(Din, Dinb)를 차동 증폭하여 제 1 및 제 2 구동신호(A, B)를 생성한다. 상기 드라이빙부(10)는 상기 제 1 및 제 2 구동신호(A, B)에 응답하여 글로벌 입출력 라인(GIO)을 구동한다. 상기 제어 래치부(200)는 상기 제 1 및 제 2 구동신호(A, B)에 응답하여 활성화 여부가 결정되고, 상기 글로벌 입출력 라인(GIO)의 레벨에 따라 상기 글로벌 입출력 라인(GIO)을 래치 구동한다.
상기 구동신호 생성부(100)는 상기 인에이블 신호(wtclk) 및 데이터(Din, Dinb)를 입력 받아 제 1 및 제 2 구동신호(A, B)를 생성한다. 즉, 상기 구동신호 생성부(100)는 차동 증폭부(110), 비반전 증폭부(120) 및 반전 증폭부(130)로 구성된다. 상기 차동 증폭부(110)는 상기 인에이블 신호(wtclk)에 의해 활성화 되어 상기 데이터(Din, Dinb)를 입력 받아 제 1 및 제 2 드라이버 입력신호(D, Db)를 생성 한다. 상기 비반전 증폭부(120)는 상기 제 1 드라이버 입력신호(D)를 비반전 증폭하여 상기 제 1 구동신호(A)를 생성한다. 상기 반전 증폭부(130)는 상기 제 2 드라이버 입력신호(Db)를 반전 증폭하여 상기 제 2 구동신호(B)를 생성한다.
상기 데이터(Din, Dinb)는 외부에서 라이트 명령(Write Command)이 인가 되면, 데이터 패드(Data Pad)를 통해 입력될 수 있다. 상기 인에이블 신호(wtclk)는, 예를 들어, 반도체 메모리 장치의 액티브(Active) 동작 시에 활성화되고, 반도체 메모리 장치가 스탠바이(Standby) 상태일 때는 디스에이블 되는 라이트 클럭(Write Clock)일 수 있다.
또, 상기 드라이빙부(10)는 상기 제 1 및 제 2 구동신호(A, B)를 입력 받아 상기 글로벌 입출력 라인(GIO)을 구동하도록 종래기술과 동일하게 구성될 수 있다.
특히 상기 구동신호 생성부(100)와 상기 드라이빙부(10)는 데이터와 인에이블 신호에 따라 상기 글로벌 입출력 라인을 3가지 상태로 만든다. 즉, 상기 인에이블 신호(wtclk)가 인에이블 되었을 때, 상기 데이터(Din, Dinb)에 따라 상기 글로벌 입출력 라인(GIO)을 풀업 구동하거나 풀다운 구동하고, 상기 인에이블 신호(wtclk)가 디스에이블 되었을 때는 상기 데이터(Din, Dinb)에 무관하게 상기 글로벌 입출력 라인(GIO)을 플로팅(Floating) 시킨다. 상기와 같은 동작을 수행하므로 상기 구동신호 생성부(100) 및 상기 드라이빙부(10)는 3 상태 드라이버(Tri-state Driver)라고도 불린다.
상기 제어 래치부(200)는 상기 제 1 및 제 2 구동신호(A, B)에 응답하여 글로벌 입출력 라인(GIO)의 상태에 따라 다른 동작을 수행한다. 상기 제어 래치 부(200)는 상기 제 1 및 제 2 구동신호(A, B)가 디스에이블 되면 상기 글로벌 입출력 라인(GIO)을 래치한다. 상기 제어 래치부(200)는 상기 제 1 구동신호(A)가 인에이블 되면 상기 글로벌 입출력 라인(GIO)의 레벨에 따라 외부전압(VDD)을 인가하여 상기 글로벌 입출력 라인(GIO)을 래치하고, 상기 제 2 구동신호(B)가 인에이블 되면 상기 글로벌 입출력 라인(GIO)의 레벨에 따라 접지전압(VSS)을 인가하여 상기 글로벌 입출력 라인(GIO)을 래치한다. 본 발명의 실시예에서 상기 제 1 구동신호(A)는 로우로 인에이블 되는 신호이며, 상기 제 2 구동신호(B)는 하이로 인에이블 되는 신호이다.
더 상세히 설명하면, 상기 인에이블 신호(wtclk)가 디스에이블 되는 경우, 상기 제어 래치부(200)는 상기 글로벌 입출력 라인(GIO)을 래치한다. 상기 인에이블 신호(wtclk)가 인에이블 되어 상기 글로벌 입출력 라인(GIO)이 로우 레벨에서 하이 레벨로 풀업 구동될 때, 상기 제어 래치부(200)는 상기 글로벌 입출력 라인(GIO)이 로우 레벨에서 하이 레벨로 천이하기 전까지는 비활성화 되고, 하이 레벨로 천이하는 시점부터 상기 글로벌 입출력 라인(GIO)을 풀업 구동함과 동시에 래치한다. 마찬가지로, 상기 글로벌 입출력(GIO)이 하이 레벨에서 로우 레벨로 풀다운 구동될 때, 상기 제어 래치부(200)는 상기 글로벌 입출력 라인이 하이 레벨에서 로우 레벨로 천이하기 전까지는 비활성화 되고, 로우 레벨로 천이하는 시점부터 상기 글로벌 입출력 라인(GIO)을 풀다운 구동함과 동시에 래치한다.
도 3은 본 발명의 실시예에 따른 구동신호 생성부(100)의 상세한 구성을 보여주는 회로도이다.
상기 구동신호 생성부(100)는 차동 증폭부(110), 비반전 구동부(120), 반전 구동부(130)로 구성된다. 상기 차동 증폭부(110)는 제 1 내지 제 5 피모스 트랜지스터(P1~P5) 및 제 1 내지 제 5 엔모스 트랜지스터(N1~N5)를 포함한다. 상기 차동 증폭부(110)는 데이터(Din, Dinb)를 입력 받아 차동 증폭시켜 제 1 드라이버 입력신호(D) 및 제 2 드라이버 입력신호(Db)를 생성한다.
상기 비반전 증폭부(120)는 직렬로 연결된 짝수개의 인버터로 구성될 수 있다. 본 발명의 실시예에서는, 상기 비반전 구동부(120)는 두 개의 인버터(IV3, IV4)로 구성됨을 예로 보였다. 상기 반전 증폭부(130)는 직렬로 연결된 홀수개의 인버터로 구성될 수 있다. 본 발명의 실시예에서는 상기 반전 구동부가 한 개의 인버터(IV5)로 구성됨을 예로 보였다.
도 4는 본 발명의 실시예에 따른 라이트 드라이버의 드라이빙부(10) 및 제어 래치부(200)의 상세한 구성을 보여주는 회로도이다.
상기 드라이빙부(10)는 풀업 드라이버(11) 및 풀다운 드라이버(12)를 포함한다. 상기 풀업 드라이버(11)는 상기 제 1 구동신호(A)를 입력 받아 상기 글로벌 입출력 라인(GIO)을 외부전압(VDD) 레벨로 풀업 구동한다. 상기 풀업 드라이버(11)는 게이트로 상기 제 1 구동신호(A)를 인가받고, 소스 단으로 외부전압(VDD)을 인가 받으며, 드레인 단이 상기 글로벌 입출력 라인(GIO)과 연결되는 피모스 트랜지스터(PD)로 구성될 수 있다.
상기 풀다운 드라이버(12)는 상기 제 2 구동신호(B)를 입력 받아 상기 글로벌 입출력 라인(GIO)을 접지전압(VSS) 레벨로 풀다운 구동한다. 상기 풀다운 드라 이버(12)는 게이트로 상기 제 2 구동신호(B)를 인가 받고, 소스 단이 접지전압(VSS) 단과 연결되며, 드레인 단이 상기 글로벌 입출력 라인(GIO)과 연결되는 엔모스 트랜지스터(ND)로 구성될 수 있다.
상기 제어 래치부(200)는 전압 감지부(210) 및 래치 구동부(220)를 포함한다. 상기 전압 감지부(210)는 입력 단이 상기 글로벌 입출력 라인(GIO)과 연결된다. 상기 전압 감지부(210)는 글로벌 입출력 라인(GIO)의 레벨이 반전된 신호를 상기 래치 구동부(220)에 인가하도록 구성된다. 본 발명의 실시예에서 상기 전압 감지부(210)는 일반적인 인버터(IV1)로 구현할 수 있다.
상기 래치 구동부(220)는 제 1 및 제 2 구동신호(A, B)에 의해 활성화 여부가 결정되어, 상기 제어 래치부(200)가 상기 글로벌 입출력 라인(GIO)을 래치하도록 한다. 상기 래치 구동부(220)는 글로벌 입출력 라인(GIO)이 플로팅 되면 상기 글로벌 입출력 라인(GIO)이 플로팅 되기 직전의 레벨을 유지하도록, 제어 래치부(200)가 상기 글로벌 입출력 라인(GIO)을 래치하도록 한다.
상기 래치 구동부(220)는 상기 글로벌 입출력 라인(GIO)이 로우 레벨에서 풀업 구동될 때, 하이 레벨로 천이하기 직전까지는 상기 제어 래치부(200)를 비활성화 시켜, 드라이빙부(10)가 글로벌 입출력 라인(GIO)을 충분히(Fully) 풀업 구동하도록 한다. 이후 글로벌 입출력 라인(GIO)이 하이 레벨로 천이하는 시점부터는, 상기 제어 래치부(200)가 드라이빙부(10)와 함께 상기 글로벌 입출력 라인(GIO)을 풀업 구동함과 동시에 래치하는 기능을 수행하도록 한다.
마찬가지로, 상기 래치 구동부(210)는 상기 글로벌 입출력 라인(GIO)이 하이 레벨에서 로우 레벨로 풀다운 구동될 때, 로우 레벨로 천이하기 직전까지는 상기 제어 래치부(200)를 비활성화 시켜, 드라이빙부(10)가 글로벌 입출력 라인(GIO)을 충분히 풀다운 구동하도록 하고, 이후 글로벌 입출력 라인(GIO)이 로우 레벨로 천이하는 시점부터는 상기 제어 래치부(200)가 드라이빙부와 함께 상기 글로벌 입출력 라인(GIO)을 풀다운 구동함과 동시에 래치하는 기능을 수행하도록 한다.
상기 래치 구동부(220)는 저전압 인가부(221), 고전압 인가부(222) 및 스위칭부(223)로 구성된다. 상기 저전압 인가부(221)는 제 1 구동신호(A)에 응답하여 접지전압(VSS)을 제공한다. 상기 고전압 인가부(222)는 제 2 구동신호(B)에 응답하여 외부전압(VDD)을 제공한다. 상기 스위칭부(223)는 전압 감지부(210)의 출력에 응답하여 상기 저전압 인가부(221) 및 상기 고전압 인가부(222)와 선택적으로 연결된다.
본 발명의 실시예에서, 상기 래치 구동부(220)는 3 상태 인버터(Tri-state Inverter, TIV)로 구성됨을 예로 들었다. 상기 3 상태 인버터(TIV)는 상기 제 1 구동신호(A) 및 상기 제 2 구동신호(B)에 의해 턴온 여부가 결정되고, 입력 단이 상기 인버터(IV)의 출력 단과 연결되며, 출력 단이 상기 글로벌 입출력 라인(GIO)과 연결된다. 상기 3 상태 인버터(TIV)는 제 1 및 제 2 피모스 트랜지스터(PI1, PI2)와 제 1 및 제 2 엔모스 트랜지스터(NI1, NI2)를 포함한다. 상기 제 1 피모스 트랜지스터(PI1)는 게이트로 상기 제 2 구동신호(B)를 인가 받으며, 소스 단으로 외부전압(VDD)이 인가된다. 상기 제 2 피모스 트랜지스터(PI2)는 게이트가 상기 인버터(IV)의 출력 단과 연결되고, 소스 단이 상기 제 1 피모스 트랜지스터(PI1)의 드 레인 단과 연결되며, 드레인 단이 상기 글로벌 입출력 라인(GIO)과 연결된다. 상기 제 1 엔모스 트랜지스터(NI1)는 게이트로 상기 제 1 구동신호(A)를 인가 받고, 소스 단이 접지전압(VSS) 단과 연결된다. 상기 제 2 엔모스 트랜지스터(NI2)는 게이트가 상기 인버터(IV)의 출력 단과 연결되고, 소스 단이 상기 제 1 엔모스 트랜지스터(NI1)의 드레인 단과 연결되며, 드레인 단이 상기 글로벌 입출력 라인(GIO)과 연결된다.
도 2 내지 도 4를 참조하여 본 발명의 실시예에 따른 라이트 드라이버의 동작을 살펴보면 다음과 같다.
반도체 메모리 장치가 스탠바이 상태일 때 상기 인에이블 신호(wtclk)가 로우로 디스에이블 된다. 따라서, 상기 구동신호 생성부(100)는 상기 데이터(Din, Dinb)와 무관하게 상기 제 1 및 제 2 드라이버 입력신호를(D, Db)를 하이 레벨로 고정시킨다. 상기 제 1 및 제 2 드라이버 입력신호(D, Db)가 하이 레벨로 고정되면, 상기 제 1 드라이버 입력신호(D)는 비반전 증폭부(120)에 의해 비반전 증폭되어 하이 레벨로 비반전 증폭된 제 1 구동신호(A)가 상기 풀업 드라이버(11)를 구성하는 피모스 트랜지스터(PD)의 게이트 및 상기 래치 구동부(220)의 상기 제 1 엔모스 트랜지스터(NI1)의 게이트로 인가된다. 따라서 상기 피모스 트랜지스터(PD)는 턴오프되고, 상기 제 1 엔모스 트랜지스터(NI1)는 턴온된다. 상기 제 2 드라이버 입력신호(Db)는 반전 증폭부(130)에 의해 반전 증폭되어 로우 레벨로 반전 증폭된 제 2 구동신호(B)가 상기 풀다운 드라이버(12)을 구성하는 엔모스 트랜지스터(ND)의 게이트 및 상기 래치 구동부(220)의 제 1 피모스 트랜지스터(PI1)의 게이트로 인가된다. 따라서 상기 엔모스 트랜지스터(ND)는 턴오프되고, 상기 제 1 피모스 트랜지스터(PI1)는 턴온된다. 상기 피모스 트랜지스터(PD) 및 상기 엔모스 트랜지스터(ND)가 턴오프되어, 상기 드라이빙부(10)는 상기 글로벌 입출력 라인(GIO)을 구동하지 않고 플로팅 시킨다. 상기 제 1 피모스 트랜지스터(PI1) 및 상기 제 1 엔모스 트랜지스터(NI1)는 턴온되어 래치 구동부(220)를 구성하는 상기 3 상태 인버터(TIV)가 일반적인 인버터의 기능을 수행하도록 한다. 따라서 상기 제어 래치부(200)는 인버터(IV1)와 상기 3 상태 인버터(TIV)를 통해 상기 글로벌 입출력 라인(GIO)을 래치하게 된다.
반도체 메모리 장치의 액티브 동작 시 라이트 명령이 인가되면, 상기 인에이블 신호(wtclk)는 인에이블 된다. 상기 인에이블 신호(wtclk)가 인에이블 되면, 상기 구동신호 생성부(100)는 외부에서 입력되는 데이터(Din, Dinb)에 응답하여 상기 제 1 또는 제 2 드라이버 입력신호(D, Db)를 선택적으로 인에이블 시킨다. 본 발명의 실시예에서는, 상기 데이터(Din, Dinb)는 한쌍의 신호로 이루어 질 수 있다. 예를 들어, 데이터(Din)가 하이 레벨이면 그의 상보신호(Dinb)는 로우 레벨이 되고, 상기 데이터(Din)가 로우로 레벨이면 그의 상보신호(Dinb)는 하이 레벨이 된다. 상기 데이터(Din)가 하이 레벨이고, 그의 상보신호(Dinb)는 로우 레벨인 경우, 상기 제 1 드라이버 입력신호(D)는 로우 레벨이 되고, 상기 제 2 드라이버 입력신호(Db)는 하이 레벨이 된다.
상기 제 1 드라이버 입력신호(D)는 비반전 증폭되어 로우 레벨의 제 1 구동신호(A)가 되고, 상기 제 1 구동신호(A)는 상기 풀업 드라이버(11)를 구성하는 피 모스 트랜지스터(PD)의 게이트 및 상기 래치 구동부(220)의 제 1 엔모스 트랜지스터(NI1)로 인가된다. 따라서, 상기 피모스 트랜지스터(PD)는 턴온되고, 상기 제 1 엔모스 트랜지스터(NI1)는 턴오프된다.
상기 제 2 드라이버 입력신호(Db)는 반전 증폭되어 로우 레벨의 제 2 구동신호(B)가 되고, 상기 제 2 구동신호(B)가 상기 풀다운 드라이버(12)를 구성하는 엔모스 트랜지스터(ND)의 게이트 및 상기 래치 구동부(220)의 제 1 피모스 트랜지스터(PI1)의 게이트로 인가된다. 따라서, 상기 엔모스 트랜지스터(ND)는 턴오프되고, 상기 제 1 피모스 트랜지스터(PI1)는 턴온된다.
그러므로, 상기 드라이빙부(10)는 상기 풀업 드라이버(11)를 통해 상기 글로벌 입출력 라인(GIO)을 외부전압(VDD) 레벨로 풀업 구동한다. 상기 제어 래치부(200)는 글로벌 입출력 라인(GIO)이 하이 레벨로 천이되기 전까지는 제 2 피모스 트랜지스터(PI2)를 턴오프시켜 비활성화 상태를 유지하고, 글로벌 입출력 라인(GIO)이 하이 레벨로 천이하는 시점부터는 상기 제 2 피모스 트랜지스터(PI2)를 턴온시켜 상기 글로벌 입출력 라인(GIO)을 외부전압(VDD) 레벨로 풀업 구동한다.
반대로 상기 데이터(Din)가 로우 레벨이고, 그의 상보신호(Dinb)가 하이 레벨인 경우, 상기 제 1 드라이버 입력신호(D)는 하이 레벨이 되고 상기 제 2 드라이버 입력신호(Db)는 로우 레벨이 된다.
상기 제 1 드라이버 입력신호는(D)는 비반전 증폭되어 하이 레벨의 제 1 구동신호(A)가 되고, 상기 제 1 구동신호(A)가 상기 풀업 드라이버(11)를 구성하는 피모스 트랜지스터(PD)의 게이트 및 상기 래치 구동부(220)의 제 1 엔모스 트랜지 스터(NI1)의 게이트로 인가된다. 따라서, 상기 피모스 트랜지스터(PD)는 턴오프되고 상기 제 1 엔모스 트랜지스터(NI1)는 턴온된다.
상기 제 2 드라이버 입력신호(Db)는 반전 증폭되어 하이 레벨의 제 2 구동신호(B)가 되고, 상기 제 2 구동신호(B)가 상기 풀다운 드라이버(12)를 구성하는 엔모스 트랜지스터(ND)의 게이트 및 상기 래치 구동부(220)의 제 1 피모스 트랜지스터(PI1)의 게이트로 인가된다. 따라서, 상기 엔모스 트랜지스터(ND)는 턴온되고, 상기 제 1 피모스 트랜지스터(PI1)는 턴오프된다.
그러므로, 상기 드라이빙부(10)는 상기 풀다운 드라이버(12)를 통해 상기 글로벌 입출력 라인(GIO)을 접지전압(VSS) 레벨로 풀다운 구동한다. 상기 제어 래치부(200)는 글로벌 입출력 라인(GIO)이 로우 레벨로 천이되기 전까지는 제 2 엔모스 트랜지스터(NI2)를 턴오프시켜 비활성화 상태를 유지하고, 글로벌 입출력 라인(GIO)이 로우 레벨로 천이하는 시점부터는 상기 제 2 피모스 트랜지스터(NI2)를 턴온시켜 상기 글로벌 입출력 라인(GIO)을 외부전압(VDD) 레벨로 풀업 구동한다.
인에이블 신호(wtclk)가 디스에이블 되면, 제어 래치부(200)가 글로벌 입출력 라인(GIO)을 래치하는 기능을 수행한다. 인에이블 신호(wtclk)가 인에이블 되어 상기 드라이빙부(10)가 상기 글로벌 입출력 라인(GIO)을 풀업 구동하는 경우, 상기 제어 래치부(200)는 상기 드라이빙부(10)의 풀업 구동을 방해하지 않으면서 상기 글로벌 입출력 라인(GIO)을 풀업 구동함과 동시에 래치기능을 수행한다. 또한 상기 인에이블 신호(wtclk)가 인에이블 되어 상기 드라이빙부(10)가 상기 글로벌 입출력 라인(GIO)을 풀다운 구동하는 경우, 상기 제어 래치부(200)는 상기 드라이빙부(10) 의 풀다운 구동을 방해하지 않으면서 상기 글로벌 입출력 라인(GIO)을 풀다운 구동함과 동시에 래치기능을 수행한다.
따라서, 글로벌 입출력 라인의 안정성을 증가시키기 트랜지스터의 사이즈를 크게 하여 래치 기능을 강화할 수 있다. 또한, 래치 기능을 수행하는 트랜지스터의 사이즈를 키우더라도, 드라이빙부가 글로벌 입출력 라인을 충분히 구동할 수 있도록 하고, 아울러 일정시점 이후에는 추가적인 구동력을 제공하도록 구성됨으로써 라이트 드라이버의 동작속도를 향상 시킬 수도 있다.
도 5는 종래기술 및 본 발명의 실시예에 따른 글로벌 입출력 라인(GIO)의 동작파형을 나타낸 도면이다.
도 5에서 볼 수 있는 바와 같이, 본 발명에서는 종래기술보다 글로벌 입출력 라인의 슬롭(Slope)이 예리해져(Sharp), 안정적인 파형을 이루고 있음을 확인할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 종래기술에 따른 라이트 드라이버의 회로도,
도 2는 본 발명의 실시예에 따른 라이트 드라이버의 구성을 보여주는 블록도,
도 3은 도 2의 구동신호 생성부의 상세한 구성을 보여주는 회로도,
도 4는 도 2의 드라이빙부 및 제어 래치부의 상세한 구성을 보여주는 회로도,
도 5는 종래기술과 본 발명의 실시예에 따른 글로벌 입출력 라인의 동작 파형을 비교한 파형도이다.
<도면의 주요부분에 대한 부호의 설명>
10: 드라이빙부 100: 구동신호 생성부
300: 제어 래치부 310: 전압 감지부
320: 래치 구동부

Claims (18)

  1. 인에이블 신호에 응답하여 활성화 되고, 입력 받은 데이터를 차동 증폭하여 제 1 및 제 2 구동신호를 생성하는 구동신호 생성부;
    상기 제 1 및 제 2 구동신호에 응답하여 글로벌 입출력 라인을 구동하는 드라이빙부; 및
    상기 제 1 및 제 2 구동신호의 인에이블 여부 및 상기 글로벌 입출력 라인의 레벨에 따라 활성화 여부가 결정되어 상기 글로벌 입출력 라인을 래치하는 제어 래치부;
    를 포함하는 라이트 드라이버.
  2. 제 1 항에 있어서,
    상기 제어 래치부는, 상기 제 1 및 제 2 구동신호가 모두 디스에이블 될 때 상기 글로벌 입출력 라인의 레벨을 래치하는 것을 특징으로 하는 라이트 드라이버.
  3. 제 1 항에 있어서,
    상기 제어 래치부는, 상기 제 1 구동신호가 인에이블 되면 상기 글로벌 입출력 라인의 레벨에 따라 상기 글로벌 입출력 라인에 외부전압을 인가하는 것을 특징으로 하는 라이트 드라이버.
  4. 제 1 항에 있어서,
    상기 제어 래치부는, 상기 제 2 구동신호가 인에이블 되면 상기 글로벌 입출력 라인의 레벨에 따라 상기 글로벌 입출력 라인에 접지전압을 인가하는 것을 특징으로 하는 라이트 드라이버.
  5. 제 1 항에 있어서,
    상기 제어 래치부는, 입력 단이 상기 글로벌 입출력 라인의 레벨을 감지하는 전압 감지부; 및
    상기 제 1 및 제 2 구동신호에 응답하여 활성화되고, 상기 전압 감지부의 출력에 응답하여 상기 글로벌 입출력 라인을 래치하도록 구성된 래치 구동부;
    로 구성되는 것을 특징으로 하는 라이트 드라이버.
  6. 제 5 항에 있어서,
    상기 래치 구동부는, 제 1 구동신호에 응답하여 접지전압을 제공하는 저전압 인가부;
    제 2 구동신호에 응답하여 외부전압을 제공하는 고전압 인가부; 및
    상기 전압 감지부의 출력에 응답하여 상기 저전압 인가부 및 상기 고전압 인가부와 선택적으로 연결되는 스위칭부;
    로 구성되는 것을 특징으로 하는 라이트 드라이버.
  7. 제 5 항에 있어서,
    상기 래치 구동부는, 상기 제 1 및 제 2 구동신호에 의해 턴온 여부가 결정되고, 입력 단으로 상기 전압 감지부의 출력을 입력 받으며, 출력 단이 상기 글로벌 입출력 라인과 연결되는 트리 스테이트 인버터(Tri-state Inverter)로 구성되는 것을 특징으로 하는 라이트 드라이버.
  8. 제 1 항에 있어서,
    상기 구동신호 생성부는, 상기 인에이블 신호 및 상기 데이터를 입력 받아 제 1 및 제 2 드라이버 입력신호를 생성하는 차동 증폭부;
    상기 제 1 드라이버 입력신호를 비반전 증폭하여 상기 제 1 구동신호를 생성하는 비반전 증폭부; 및
    상기 제 2 드라이버 입력 신호를 반전 증폭하여 상기 제 2 구동신호를 생성하는 반전 증폭부;
    로 구성되는 것을 특징으로 하는 라이트 드라이버.
  9. 제 8 항에 있어서,
    상기 차동 증폭부는, 상기 인에이블 신호가 인에이블 되면 상기 데이터에 따라 다른 서로 다른 레벨을 갖는 상기 제 1 및 제 2 드라이버 입력 신호를 생성하고, 상기 인에이블 신호가 디스에이블 되면 상기 데이터에 무관하게 상기 제 1 및 제 2 드라이버 입력 신호를 동일한 레벨로 고정시키는 것을 특징으로 하는 라이트 드라이버.
  10. 제 1 항에 있어서,
    상기 드라이빙부는, 상기 제 1 구동신호에 응답하여 상기 글로벌 입출력 라인을 풀업 구동하는 풀업 드라이버; 및
    상기 제 2 구동신호에 응답하여 상기 글로벌 입출력 라인을 풀다운 구동하는 풀다운 드라이버;
    로 구성되는 것을 특징으로 하는 라이트 드라이버.
  11. 인에이블 신호에 응답하여 활성화 여부가 결정되고, 데이터를 입력 받아 글로벌 입출력 라인을 하이 레벨로 풀업 구동, 로우 레벨로 풀다운 구동하거나 상기 글로벌 입출력 라인을 플로팅 시키는 3 상태 드라이빙부; 및
    상기 3상태 드라이빙부가 상기 글로벌 입출력 라인을 반대 레벨로 풀업 또는 풀다운 구동할 때부터 소정 시점까지 비활성화 되어있다가, 상기 소정 시점 이후 활성화되어 상기 글로벌 입출력 라인을 래치하는 제어 래치부;
    를 포함하는 라이트 드라이버.
  12. 제 11 항에 있어서,
    상기 제어 래치부는, 상기 3 상태 드라이빙부가 상기 글로벌 입출력 라인을 플로팅 시킬 때, 상기 글로벌 입출력 라인을 래치하는 것을 특징으로 하는 라이트 드라이버.
  13. 제 11 항에 있어서,
    상기 제어 래치부는, 상기 3 상태 드라이빙부가 상기 글로벌 입출력 라인을 로우 레벨에서 하이 레벨로 풀업 구동할 때, 상기 글로벌 입출력 라인이 하이 레벨로 천이하기 이전에는 비활성화 되어 있다가, 하이 레벨로 천이하는 시점부터 활성화되어 상기 글로벌 입출력 라인을 래치하는 것을 특징으로 하는 라이트 드라이버.
  14. 제 11 항에 있어서,
    상기 제어 래치부는, 상기 3 상태 드라이빙부가 상기 글로벌 입출력 라인을 하이 레벨에서 로우 레벨로 풀다운 구동할 때, 상기 글로벌 입출력 라인이 로우 레벨로 천이하기 이전에는 비활성화 되어 있다가, 로우 레벨로 천이하는 시점부터 활성화되어 상기 글로벌 입출력 라인을 래치하는 것을 특징으로 하는 라이트 드라이버.
  15. 제 11 항에 있어서,
    상기 3 상태 드라이빙부는, 상기 인에이블 신호에 응답하여 활성화되고, 입력 받는 상기 데이터를 차동 증폭하여 제 1 및 제 2 드라이버 입력신호를 생성하는 차동 증폭부;
    상기 제 1 드라이버 입력 신호를 비반전 증폭하여 제 1 구동신호를 생성하는 비반전 증폭부;
    상기 제 2 드라이버 입력신호를 반전 증폭하여 제 2 구동신호를 생성하는 반전 증폭부; 및
    상기 제 1 및 제 2 구동신호에 응답하여 상기 글로벌 라인을 구동하거나 플로팅 시키는 드라이빙부;
    로 구성되는 것을 특징으로 하는 라이트 드라이버.
  16. 제 15 항에 있어서,
    상기 제어 래치부는, 입력 단이 상기 글로벌 입출력 라인의 레벨을 감지하는 전압 감지부; 및
    상기 제 1 및 제 2 구동신호에 응답하여 활성화되고, 상기 전압 감지부의 출력에 응답하여 상기 글로벌 입출력 라인을 래치하는 래치 구동부;
    로 구성되는 것을 특징으로 하는 라이트 드라이버.
  17. 제 16 항에 있어서,
    상기 래치 구동부는, 제 1 구동신호에 응답하여 접지전압을 제공하는 저전압 인가부;
    제 2 구동신호에 응답하여 외부전압을 제공하는 고전압 인가부; 및
    상기 전압 감지부의 출력에 응답하여 상기 저전압 인가부 및 상기 고전압 인가부와 선택적으로 연결되는 스위칭부;
    로 구성되는 것을 특징으로 하는 라이트 드라이버.
  18. 제 16 항에 있어서,
    상기 래치 구동부는, 상기 제 1 및 제 2 구동신호에 의해 턴온 여부가 결정되고, 입력 단으로 상기 전압 감지부의 출력을 입력 받으며 출력 단이 상기 글로벌 입출력 라인과 연결되는 3 상태 인버터(Tri-state Inverter)로 구성되는 것을 특징으로 하는 라이트 드라이버.
KR1020080088660A 2008-09-09 2008-09-09 라이트 드라이버 KR100940852B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080088660A KR100940852B1 (ko) 2008-09-09 2008-09-09 라이트 드라이버

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080088660A KR100940852B1 (ko) 2008-09-09 2008-09-09 라이트 드라이버

Publications (1)

Publication Number Publication Date
KR100940852B1 true KR100940852B1 (ko) 2010-02-09

Family

ID=42083101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080088660A KR100940852B1 (ko) 2008-09-09 2008-09-09 라이트 드라이버

Country Status (1)

Country Link
KR (1) KR100940852B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101747206B1 (ko) * 2010-12-29 2017-06-27 에스케이하이닉스 주식회사 라이트 회로

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080001386A (ko) * 2006-06-29 2008-01-03 주식회사 하이닉스반도체 내부 전원 발생 장치
KR20080087441A (ko) * 2007-03-27 2008-10-01 주식회사 하이닉스반도체 반도체 메모리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080001386A (ko) * 2006-06-29 2008-01-03 주식회사 하이닉스반도체 내부 전원 발생 장치
KR20080087441A (ko) * 2007-03-27 2008-10-01 주식회사 하이닉스반도체 반도체 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101747206B1 (ko) * 2010-12-29 2017-06-27 에스케이하이닉스 주식회사 라이트 회로

Similar Documents

Publication Publication Date Title
US9251889B2 (en) Area-efficient, high-speed, dynamic-circuit-based sensing scheme for dual-rail SRAM memories
US11120846B2 (en) Sense amplifier based flip-flop capable of resolving metastable state by removing unintentional current from output nodes
TW200828333A (en) Sense amplifier circuit and sense amplifier-based flip-flop having the same
JP2008171546A (ja) 半導体メモリ素子及びその駆動方法
US20080084758A1 (en) Sense amplifier for non-volatile memory
KR100599213B1 (ko) 입출력 라인 프리차지 회로, 이를 구비한 반도체 메모리장치, 및 입출력 라인 프리차지 방법
US9489991B2 (en) Memory reading circuit, memory device and method of operating memory device
KR20190075329A (ko) 스트로브 신호 생성 회로 및 이를 포함하는 반도체 장치
KR100940852B1 (ko) 라이트 드라이버
KR20000004192A (ko) 레벨 쉬프터 및 이를 이용한 반도체 메모리 장치
KR100772721B1 (ko) 반도체 메모리 장치
JP3357634B2 (ja) 構成可能なハーフ・ラッチによる高速シングルエンド・センシング
KR100656471B1 (ko) 입력 버퍼
KR100651958B1 (ko) 상보형 데이터를 고속으로 출력하는 출력 래치 회로를구비하는 반도체 장치
KR100772561B1 (ko) 반도체 메모리 장치 및 비트라인감지증폭기드라이버드라이빙신호 생성회로
JPH10188568A (ja) 基準クロック発生回路
KR100958800B1 (ko) 반도체 메모리 소자
US20070097752A1 (en) High speed digital signal input buffer and method using pulsed positive feedback
KR101559500B1 (ko) 반도체 메모리 장치의 비트 라인 센스 앰프 구동 회로 및 비트 라인 센스 앰프 구동 회로의 동작 방법
KR100670709B1 (ko) 저전력 파워 소모를 갖는 반도체메모리소자
KR20140028556A (ko) 차동 신호 전송 구조를 가진 반도체 집적회로 및 그의 구동방법
KR100558537B1 (ko) 고속 데이터 출력용 반도체 장치
KR100851999B1 (ko) 입출력 센스 앰프
CN106960684A (zh) 限制翻转的动态逻辑电路及静态随机存取存储器
KR100271651B1 (ko) 센스증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee