KR100377170B1 - 전류 센스앰프 - Google Patents

Abstract

본 발명은 반도체 메모리 장치에서 단일 신호라인 구조를 채택하여 양 방향 전류신호를 고속으로 센싱 및 증폭할 수 있도록 한 전류 센스앰프에 관한 것으로, 특히 양방향성 전류신호를 단일 입력 신호라인을 통해 입력받아 내부의 정전류원 특성으로 야기되는 전류변화에 의한 유기전압을 검출하여 입력 데이터 신호를 고속으로 센싱하는 전류 센싱수단과, 상기 전류 센싱수단의 출력신호를 입력받아 전위레벨을 증폭하여 출력하는 출력 구동수단을 구비하므로써, 신호라인의 구성에 요구되는 실리콘 웨이퍼 면적 소모를 감소시킴과 동시에 기존의 전압신호 사용시에 비해 신호라인간의 노이즈 발생율을 크게 저하시켜 전체적인 회로동작의 안정화를 꾀할 수 있도록 한 전류 센스앰프에 관한 것이다.

Description

전류 센스앰프{Current Sense Amp}

본 발명은 반도체 메모리 장치에서 데이터 신호의 검출 및 증폭에 사용되는센스앰프에 관한 것으로, 보다 상세하게는 단일 신호 입력라인 구조를 채택하여 양 방향 전류신호를 고속으로 검출할 수 있도록 한 전류 센스앰프에 관한 것이다.

일반적으로, 데이터 센싱을 위해 데이터 버스라인을 리드(read)용과 라이트(write)용으로 분리한 직접 센싱(Direct sensing)방식에서는 비트라인쌍의 차동 전압이 충분히 증폭되기 전에 센싱하는 방식이 주로 채택되고 있다. 그러므로, 리드용 데이터 버스 라인쌍에 저항(부하 MOS)을 연결하여 커먼 소오스 증폭기용 모스의 드레인단측 즉, 데이터 버스라인 쪽에서 전압을 바로 얻은 후 이를 다시 전압 검출형 증폭기로 증폭하는 방식은 상기 데이터 버스라인의 신호 전압이 충분하지 않아서 사용하기 곤란하다. 이러한 이유로, 비트라인 센스 앰프가 충분히 증폭하기를 기다려 이를 직접 센싱하게 되면 데이터 버스라인에 충분한 전압차를 유기시켜 검출할 수는 있게 되지만 이는 직접 센싱의 장점을 오히려 포기하는 것이 되고 만다. 이러한 점의 보완을 위해 사용하는 것이 '전류 센스앰프'이다.

전류신호는 전압 신호에 비해 신호의 스윙폭이 작고 노이즈에 강하며 응답속도가 빠르다는 장점에도 불구하고, 신호 처리구조가 매우 복잡하기 때문에 반도체 메모리장치의 일반 로직 구성의 대부분은 전압 신호를 사용하고 있으며, 신호 전송부분에만 극히 제한적으로 사용되고 있다. 이러한 이유로, 데이터 센스앰프로도 전압 검출형 센스앰프가 일반적으로 사용되고 있으나, 일부 64M 디램과 저전압용 디램에서는 직접 센싱법과 함께 전류 검출형 전류 센스앰프가 채택되고 있다.

도 1a 및 도 1b는 각각 종래에 사용된 전류 센스앰프의 기본 구성을 나타낸 회로 구성도로, 각각의 드레인단과 소오스단을 통해 입력되는 전류신호(Iin)를 검출하는 N채널 모스 트랜지스터(Q1)와 P채널 모스 트랜지스터(Q2), 상기 각 모스 트랜지스터(Q1, Q2)의 소오스단 및 드레인단과 접지단 사이에 각각 접속된 저항(R1, R2)과, 상기 각 모스 트랜지스터(Q1, Q2)와 각각의 저항(R1, R2) 연결에 의한 전압분배로 전압변화된 전압신호(Vin)를 일측 입력신호로 입력받고 외부로부터 기준 비교전압 신호(Vref)를 타측 입력신호로 입력받아 상기 두 전압신호(Vin, Vref)의 전위비교를 수행하되 출력신호를 상기 각 모스 트랜지스터(Q1, Q2)의 게이트 제어신호로 피드백시키는 비교기(10, 12)를 구비하여 구성된다.

상기 구성을 갖는 종래의 전류 센스앰프 구조는 전류 입력신호(Iin)의 방향성 즉, 극성이 회로 구조에 따라 결정되어 있으며, 고속용 신호 전위비교를 위한 기준 전위신호(Vref)를 입력하기 위한 별도의 회로 구성이 반드시 요구되어지면서 회로의 설계면적 부담으로 작용되는 문제점이 발생한다. 또한, 2개의 입력라인을 반드시 필요로 하게 되면서 신호선 배열에 어려움이 따르는 동시에 고집적화에 제한을 가하게 되는 문제점이 발생한다.

본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 단일의 전류신호 입력라인을 사용하여 양방향성 전류 신호의 검출을 수행하므로써 고속의 저전압 동작을 실현할 수 있도록 한 전류 센스앰프를 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명에 의한 전류 센스앰프는 양방향성 전류신호를 단일 입력 신호라인을 통해 입력받아 내부의 정전류원 특성으로 야기되는전류변화에 의한 유기전압을 검출하여 입력 데이터 신호를 센싱하는 전류 센싱수단과,

상기 전류 센싱수단의 출력신호를 입력받아 전위레벨을 증폭하여 출력하는 출력 구동수단을 구비하는 것을 특징으로 한다.

또한, 본 발명의 일 실시예에 따른 상기 전류 센싱수단은 외부로부터 양방향성 전류신호를 입력받는 단일 신호라인과,

상기 단일 신호라인에 소오스단이 접속된 제1 모스 트랜지스터와,

상기 제1 모스 트랜지스터와는 각각의 드레인단이 타측 트랜지스터의 게이트단으로 상호 크로스 커플구조로 접속된 채 상기 제1 모스 트랜지스터에 병렬 접속되는 제2 모스 트랜지스터와,

상기 제1 및 제2 모스 트랜지스터와 제1 전원전압단 사이에 각각 접속되는 정전류원 및,

상기 제1 및 제2 모스 트랜지스터와 제2 전원전압단 사이에 양측 출력단에 의해 각각 접속되는 저항을 구비하는 것을 특징으로 한다.

한편, 본 발명의 다른 실시예에 따른 상기 전류 센싱수단은 각각의 게이트단이 타측 트랜지스터의 드레인단에 상호 크로스 커플구조로 접속되며, 각각의 드레인단이 저항을 거쳐 전원전압 공급단에 공통연결된 제1 모스 트랜지스터군과,

상기 제1 모스 트랜지스터군과 동일한 구조를 갖고 이루어져, 상기 제1 모스 트랜지스터와는 병렬로 접속된 제2 모스 트랜지스터군과,

상기 제1 모스 트랜지스터군을 이루는 두 모스 트랜지스터 각각의 소오스단과 상기 제2 모스 트랜지스터군을 이루는 두 모스 트랜지스터 각각의 드레인단을 연결한 두 연결노드와 접지단 사이에 각각 연결된 정전류원을 구비하는 것을 특징으로 한다.

도 1a 및 도 1b는 각각 종래에 사용된 전류 센스앰프의 기본 구성을 나타낸 회로 구성도,

도 2는 본 발명에 따른 전류 센스앰프의 블록 구성도,

도 3a 내지 도 3c는 각각 도 2에 도시된 전류 센싱수단의 각 실시예에 따른 회로 구성도,

도 4a 및 도 4b는 각각 도 2에 도시된 출력 구동수단의 각 실시예에 따른 회로 구성도.

<도면의 주요부분에 대한 부호의 설명>

10, 12: 전압 비교기 20: 전류 센싱수단

22: 출력 구동수단

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

도 2는 본 발명에 따른 전류 센스앰프의 블록 구성도를 도시한 것으로, 양방향성 전류신호(push신호, pull신호)를 단일 입력 신호라인을 통해 입력받아 내부의 정전류원 특성으로 야기되는 전류변화에 의한 유기전압을 검출하여 입력 데이터 신호를 센싱하는 전류 센싱수단(20)과, 상기 전류 센싱수단(20)의 출력신호(Vout)를 입력받아 전위를 증폭하여 출력하는 출력 구동수단(22)을 구비하여 구성된다.

도 3a는 도 2에 도시된 전류 센싱수단(20)의 일 실시예에 따른 회로 구성도를 나타낸 것으로, 외부로부터 양방향성 전류신호(push신호, pull신호)를 입력받는 단일 신호라인(N1)과, 상기 단일 신호라인(N1)에 소오스단이 접속된 N채널 모스 트랜지스터(Q1)와, 상기 N채널 모스 트랜지스터(Q1)와는 각각의 드레인단이 타측 트랜지스터의 게이트단으로 상호 크로스 커플구조로 접속된 채 상기 N채널 모스 트랜지스터와는 병렬로 접속된 N채널 모스 트랜지스터(Q2)와, 상기 두 N채널 모스 트랜지스터(Q1, Q2)와 전원전압(Vcc) 인가단 사이에 각각 접속되는 정전류원(IS1, IS2)및, 상기 N채널 모스 트랜지스터(Q1, Q1)와 접지단(Vss) 사이에 양측 출력단(Vout1, Vout2)에 의해 각각 접속되는 저항(R1, R2)을 구비하여 구성된다.

이때, 상기 정전류원(IS1, IS2)은 회로에 흐르는 전류를 일정하게 유지하기 위해 구비하는 한편, 상기 저항(R1, R2)의 경우는 출력전압(Vout1, Vout2) 신호의 전위레벨을 결정하기 위해 구비하게 된다.

상기 구성을 갖는 전류 센싱수단의 기본 동작을 살펴보면 다음과 같다.

우선, 전류 입력신호(Iin)로 푸쉬(push) 신호를 입력하게 될 경우, 단일 신호 입력라인(N1)을 통해 전류를 공급해 주게 된다. 이 경우, 상기 입력라인(N1)에 연결된 정전류원(IS1)의 동작 특성으로 인해 흐르는 전류량이 일정해야 하기 때문에, N채널 모스 트랜지스터(Q1)에 흐르는 전류량은 상기 푸쉬 전류량만큼 감소하게 된다. 이에 따라, 상기 N채널 모스 트랜지스터(Q1)의 드레인 전압(Vout1)은 증가하게 된다. 이와 같이 증가된 전압(Vout1) 신호는 병렬 연결된 N채널 모스 트랜지스터(Q2)의 게이트단으로 전달되어 이를 고속으로 턴-온시키게 되면서, 타측 출력전압 신호(Vout2)의 전위를 하강시키게 된다. 상기한 일련의 동작은 포지티브(+) 피드백 역할에 의해 일측 출력전압(Vout1) 신호의 전위는 더욱 상승하여 '로직하이' 레벨을 유지하게 되는 한편, 타측 출력전압(Vout2) 신호의 전위는 더욱 하강하게 되면서 '로직로우' 레벨을 유지하게 된다.

반면, 전류 입력신호(Iin)로 풀(pull) 신호를 입력하게 될 경우, 단일 신호 입력라인(N1)을 통해 전류를 빼주게 된다. 이 경우, 상기 입력라인(N1)에 연결된 정전류원(IS1)의 동작 특성으로 인해 흐르는 전류량이 일정해야 하기 때문에, N채널 모스 트랜지스터(Q1)에 흐르는 전류량은 상기 풀 전류량만큼 증가하게 된다. 이에 따라, 상기 N채널 모스 트랜지스터(Q1)의 드레인 전압(Vout1)이 그만큼 감소하게 된다. 이와 같이 감소된 전압(Vout1) 신호는 병렬 연결된 N채널 모스 트랜지스터(Q2)의 게이트단으로 전달되어 이의 턴-온을 지속적으로 저지시키게 되면서, 타측 출력전압 신호(Vout2)의 전위를 상승시키게 된다. 또한, 이와 같이 상승한 전압(Vout1) 신호는 타측 모스 트랜지스터(Q1)의 게이트단으로 피드백되어 이를 강하게 턴-온시키게 되면서 타측 출력전압(Vout1) 신호를 계속 '로직로우'레벨로 유지시키게 된다.

상기한 일련의 동작은 포지티브(+) 피드백 역할에 의해 일측 출력전압(Vout1) 신호의 전위는 더욱 상승하여 '로직하이' 레벨을 유지하게 되는 한편, 타측 출력전압(Vout2) 신호의 전위는 더욱 하강하게 되면서 '로직로우' 레벨을 유지하도록 제어하게 된다.

이러한 동작에 의해, 단일 입력 신호라인(N1)을 통해 입력되는 양방향성 전류신호(push신호, pull신호)의 고속센싱이 가능해지는 것이다.

도 3b는 도 2에 도시된 전류 센싱수단(20)의 다른 실시예에 따른 회로 구성도를 도시한 것으로, 도 3a에 도시된 제1 실시예의 구성에서 상호 병렬구조를 갖고 게이트단이 크로스 커플 구조로 연결된 두 N채널 모스 트랜지스터(Q1, Q2)를 각각 P채널 모스 트랜지스터(Q3, Q4)로 대체한 구성이 된다. 이에 따라, 정전류원(IS3, IS4)은 전원전압(Vcc) 인가단과 상기 두 P채널 모스 트랜지스터(Q3, Q4)의 소오스단 사이에 각각 접속하게 되며, 저항(R3, R4)의 경우도 상기 두 P채널 모스 트랜지스터(Q3, Q4)의 드레인단과 접지단(Vss) 사이에 각각 접속시키는 구성상이 차이가 존재한다. 이때, 단일의 전류 입력라인(N1)은 상기 일측 P채널 모스 트랜지스터(Q3)의 소오스단에 접속하게 된다.

상기 구성을 갖는 전류 센스앰프의 동작은 도 3a에 도시된 일 실시예에서와 유사한데, 예를 들어 푸쉬(push) 전류신호를 입력하는 경우 공급되는 전류량만큼 상기 일측 P채널 모스 트랜지스터(Q3)의 전류량이 증가하게 되면서 이의 드레인 전압(Vout3)가 증가하게 된다. 이와 같이 증가된 전압(Vout3) 신호는 타측의 P채널 모스 트랜지스터(Q4)의 게이트단으로 입력되어 이의 전유량을 감소시키게 되면서 타측 출력 전압(Vout4) 신호의 전위를 하강시키게 된다. 이하, 자세한 동작 설명은 설명의 중복을 피하기 위해 생략하기로 한다.

도 3c는 도 2에 도시된 전류 센싱수단(20)의 또 다른 실시예에 따른 회로 구성도를 도시한 것이다. 이는 도 3a에 도시된 일 실시예에 따른 회로 구성과 도 3b에 도시된 다른 실시예에 따른 회로 구성을 병렬결합한 구성으로, 각각의 게이트단이 타측 트랜지스터의 드레인단에 상호 크로스 커플구조로 접속되며 각각의 드레인단이 각각의 저항(R1, R2)을 거쳐 전원전압(Vcc) 공급단에 공통연결된 제1 모스 트랜지스터군(Q, Q2)과, 상기 제1 모스 트랜지스터군(Q1, Q2)과 동일한 구조를 갖고 이루어져 상기 제1 모스 트랜지스터와는 병렬로 접속된 제2 모스 트랜지스터군(Q3, Q4)과, 상기 제1 모스 트랜지스터군을 이루는 두 모스 트랜지스터(Q1, Q2) 각각의 소오스단과 상기 제2 모스 트랜지스터군을 이루는 두 모스 트랜지스터(Q3, Q4) 각각의 드레인단을 연결한 두 연결노드(N2, N3)와 접지단(Vss) 사이에 각각 연결된정전류원(IS1, IS2)을 구비하여 구성된다.

동 도면에서는 상기 제1 모스 트랜지스터군을 이루는 각각의 모스 트랜지스터(Q1, Q2)는 N채널 모스 트랜지스터로, 그리고 상기 제2 모스 트랜지스터군을 이루는 각각의 모스 트랜지스터(Q3, Q4)는 P채널 모스 트랜지스터로 구현하고 있다. 또한, 단일 신호 입력라인(N1)은 상기 제2 모스 트랜지스터군내 일측 P채널 모스 트랜지스터(Q3)의 소오스단에 접속하고 있으나, 이는 일 실시예에 따른 접속구조일 뿐 반드시 이에 한정되지는 않는다. 예를 들어, 상기 단일 신호 입력라인(N1)은 기타 트랜지스터(Q1, Q2, Q4)의 소오스단이나, 이 모든 트랜지스터(Q1내지 Q4)의 드레인단에 접속시키는 구성 또한 모두 가능하다고 할 수 있겠다.

동 도면에 도시된 바와 같은 회로 구성은 N채널 모스 트랜지스터(Q1, Q2)와 P채널 모스 트랜지스터(Q3, Q4)의 장점을 결합한 회로로, 응답속도를 더욱 증가시킬 수 있는 장점이 추가될 뿐 기본 회로동작은 상기한 두 실시예에서와 동일하게 수행된다.

도 4a 및 도 4b는 도 2에 도시된 출력 구동수단(22)의 각 실시예에 따른 회로 구성도를 도시한 것으로, 각각 전류미러 구조의 차동 증폭기 및 인버터 구성을 하고 있다. 우선, 도 4a에 도시된 차동 증폭기의 경우 전단에 연결된 전류 센싱수단(20)을 거쳐 고속으로 센싱된 양측 출력 전압(Vout1, vout2) 신호를 전달받아 풀 CMOS 레벨의 전위신호를 얻을 수 있게 되는 한편, 도 4b에 도시된 인버터의 경우에는 전단에 연결된 전류 센싱수단(20)의 일측 전압신호만을 전달받아 이를 전위 반전시켜 최종적으로 출력하게 된다.

이상에서 설명한 바와 같이 본 발명에 따른 전류 센스앰프에 의하면, 단일의입력신호라인을 사용하여 데이터 센싱을 수행하게 되므로써, 신호라인의 구성에 요구되는 실리콘 웨이퍼 면적 소모를 감소시킬 수 있게 되는 매우 뛰어난 효과가 있다.

또한, 전류신호를 사용할 수 있게 되어 기존의 전압신호 사용시에 비해 신호라인간의 노이즈 발생율을 크게 저하시킬 수 있게 되므로써, 전체적인 회로동작의 안정화를 꾀할 수 있음과 동시에, 저전압하에 고속의 데이터 센싱이 가능해지는 매우 뛰어난 효과가 있다.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (6)

1. 양방향성 전류신호를 단일 입력 신호라인을 통해 입력받아 내부의 정전류원 특성으로 야기되는 전류변화에 의한 유기전압을 검출하여 입력 데이터 신호를 센싱하는 전류 센싱수단과,

   상기 전류 센싱수단의 출력신호를 입력받아 전위레벨을 증폭하여 출력하는 출력 구동수단을 구비하는 것을 특징으로 하는 전류 센스앰프.
2. 제 1 항에 있어서,

   상기 전류 센싱수단은 외부로부터 양방향성 전류신호를 입력받는 단일 신호라인과,

   상기 단일 신호라인에 소오스단이 접속된 제1 모스 트랜지스터와,

   상기 제1 모스 트랜지스터와는 각각의 드레인단이 타측 트랜지스터의 게이트단으로 상호 크로스 커플구조로 접속된 채 상기 제1 모스 트랜지스터에 병렬 접속되는 제2 모스 트랜지스터와,

   상기 제1 및 제2 모스 트랜지스터와 제1 전원전압단 사이에 각각 접속되는 정전류원 및,

   상기 제1 및 제2 모스 트랜지스터와 제2 전원전압단 사이에 양측 출력단에 의해 각각 접속되는 저항을 구비하는 것을 특징으로 하는 전류 센스앰프.
3. 제 2 항에 있어서,

   상기 제1 및 제2 모스 트랜지스터는 각각 N채널 모스 트랜지스터로 구현하되, 상기 제1 전원전압단은 Vss 인가단을 그리고, 제2 전원전압단은 Vcc 인가단을 사용하는 것을 특징으로 하는 전류 센스앰프.
4. 제 2 항에 있어서,

   상기 제1 및 제2 모스 트랜지스터는 각각 P채널 모스 트랜지스터로 구현하되, 상기 제1 전원전압단은 Vcc 인가단을 그리고, 제2 전원전압단은 Vss 인가단을 사용하는 것을 특징으로 하는 전류 센스앰프.
5. 제 1 항에 있어서,

   상기 전류 센싱수단은 각각의 게이트단이 타측 트랜지스터의 드레인단에 상호 크로스 커플구조로 접속되며, 각각의 드레인단이 저항을 거쳐 전원전압 공급단에 공통연결된 제1 모스 트랜지스터군과,

   상기 제1 모스 트랜지스터군과 동일한 구조를 갖고 이루어져, 상기 제1 모스 트랜지스터와는 병렬로 접속된 제2 모스 트랜지스터군과,

   상기 제1 모스 트랜지스터군을 이루는 두 모스 트랜지스터 각각의 소오스단과 상기 제2 모스 트랜지스터군을 이루는 두 모스 트랜지스터 각각의 드레인단을 연결한 두 연결노드와 접지단 사이에 각각 연결된 정전류원을 구비하는 것을 특징으로 하는 전류 센스앰프.
6. 제 5 항에 있어서,

   상기 제1 모스 트랜지스터군은 각각 N채널 모스 트랜지스터로, 그리고 상기 제2 모스 트랜지스터군은 각각 P채널 모스 트랜지스터로 구현하는 것을 특징으로 하는 전류 센스앰프.