KR0132438Y1 - 잡음보상형 감지증폭기 - Google Patents

잡음보상형 감지증폭기 Download PDF

Info

Publication number
KR0132438Y1
KR0132438Y1 KR2019930001544U KR930001544U KR0132438Y1 KR 0132438 Y1 KR0132438 Y1 KR 0132438Y1 KR 2019930001544 U KR2019930001544 U KR 2019930001544U KR 930001544 U KR930001544 U KR 930001544U KR 0132438 Y1 KR0132438 Y1 KR 0132438Y1
Authority
KR
South Korea
Prior art keywords
amplifier
voltage
noise
sai
data signal
Prior art date
Application number
KR2019930001544U
Other languages
English (en)
Other versions
KR940021285U (ko
Inventor
이철희
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR2019930001544U priority Critical patent/KR0132438Y1/ko
Publication of KR940021285U publication Critical patent/KR940021285U/ko
Application granted granted Critical
Publication of KR0132438Y1 publication Critical patent/KR0132438Y1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

본 고안은 잡음보상형 감지증폭기에 관한 것으로, 종래 감지증폭기는 데이타 신호전압(VSAI)이 인가되는 지점에는 여러개의 비트선(BL)이 연결되어 있으나 전압(VR1)이 인가되는 지점에는 하나의 기준셀이 연결되어 있어 데이타 신호전압(VSAI)측의 용량성 부하가 훨씬크므로 과전류로 인해 칩내부 접지선의 신호 파형이 흔들리면 데이타 신호전압(VSAI)과 전압(VRI)과의 전압차이가 달라지게되어 감지증폭기가 잡음을 증폭하는 문제점이 있었다.
본 고안은 이와같은 종래 감지증폭기의 문제점을 감안하여 메모리셀과 동일한 제조 순서를 갖고 크기가 동일하여 동일한 용량성 부하를 갖는 더미셀을 구성시켜 잡음응답을 보상하는 잡음보상형 감지증폭기를 안출한 것이다.

Description

잡음보상형 감지증폭기
제1도는 종래 감지증폭기 회로도.
제2도는 종래 감지증폭기 각지점의 파형도.
제3도는 종래 감지증폭기 오동작시 각 지점의 파형도.
제4도는 본 고안 잡음보상형 감지증폭기의 회로도.
제5도는 본 고안 잡음보상형 감지증폭기 각 지점의 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 감지증폭기 2,3 : 메모리셀
4,5 : 기준셀 11 : 잡음보상형 감지증폭기
12,13 : 메모리셀 14,15 : 기준셀
16 : 더미셀 A1-A3: 증폭기
I1-I3: 인버터 Q1-Q3: 풀업(Pull Up) 트랜지스터
Q4-Q7: 스위칭트랜지스터
본 고안은 감지증폭기에 관한 것으로, 특히 메모리소자에 사용되는 감지증폭기에 더미셀을 구성시켜 칩 내부에서 접지선이 흔들림이 발생하더라도 감지증폭기가 잡음을 증폭하지 않도록 한 잡음보상형 감지증폭기에 관한 것이다.
종래 감지증폭기는 제1도에 도시된 바와같이, 스위칭 트랜지스터(Q6),(Q7)는 게이트에 각각 어드레스신호(Yj),(Yi)가 인가되고 소오스는 메모리셀(2),(3)에 각각 연결되고 드레인은 증폭기(A1) 입력단에 각각 공통접속되고, 이 접속점이 게이트가 증폭기(A1) 출력단에 연결된 풀업트랜지스터(Q1) 소오스 및 드레인을 통하여 공급전원(VDD)에 연결되고, 게이트에 공급전압(VDD)이 인가된 스위칭 트랜지스터(Q4),(Q5) 소오스는 각각 기준셀(4),(5)에 연결되고 드레인을 각각 증폭기(A2) 입력단과 증폭기(A3) 입력단에 연결되고, 증폭기(A2) 입력단은 게이트가 증폭기(A1) 출력단에 연결된 풀업트랜지스터(Q2) 소오스 및 드레인을 통하여 공급전압(A2) 출력단에 연결된 풀업트랜지스터(Q3) 소오스 및 드레인을 통하여 공급전압(VDD)에 연결되고, 증폭기(A3) 출력단은 인버터(I1-I3)를 거쳐 출력단(ㄹ)에 연결되도록 구성되어 있다.
이와같이 구성된 종래 감지증폭기의 작용을 제1도에서 제3도를 참조로 상세히 설명하면 다음과 같다.
풀업트랜지스터(Q1-Q3) 및 스위칭 트랜지스터(Q4),(Q5)는 항상 온 상태이다. 어드레스신호(Yj) 또는 (Yi)가 입력되면 스위칭 트랜지스터(Q6) 또는 (Q7)이 온되어 메모리셀(2) 또는 (3)으로부터 비트라인(BL)을 통해 약 1.6볼트의 데이터신호전압(VSAI)이 증폭기(A1) 입력단(ㄱ) 지점으로 출력된다.
풀업트랜지스터(Q1-Q3)는 항상 온상태이므로 증폭기(A)에 입력되는 데이터신호전압(VSAI)의 변동상태는 그대로 증폭기(A1),(A2),(A3)를 거치면서 증폭된후 인버터(I1-I3)를 거쳐 출력전압(VSAO)으로 출력된다.
여기서 제2도에 도시된 바와같이 데이터신호전압(VSAI)이 증폭기(A2) 입력전압(VR1) 보다 크면 출력전압(VSAO)은 약 5볼트의 하이전압이 되고 데이터신호전압(VSAI)이 증폭기(A2) 입력전압(VR1) 보다 작으면 출력전압(VSAO)은 0볼트의 로우전압이 된다.
그러나 이와같이 구성된 종래 감지증폭기는 데이터신호전압(VSAI)이 인가되는 지점에는 여러개의 비트선(BL)이 연결되어 있으나 전압(VR1)이 인가되는 지점에는 하나의 기준셀이 연결되어 있어 데이터신호전압(VSAI)측의 용량성 부하가 훨씬크므로 과전류로 인해 칩내부 접지선의 신호 파형이 흔들리면 제3도에 도시된 바와같이 데이터신호전압(VSAI)과 전압(VR1)과의 전압차이가 달라지게되어 감지증폭기가 잡음을 증폭하는 문제점이 있었다.
본 고안은 이와같은 종래 감지증폭기의 문제점을 감안하여 메모리셀과 동일한 제조 순서를 갖고 크기가 동일하여 동일한 용량성 부하를 갖는 더미셀을 구성시켜 잡음응답을 보상하는 잡음보상형 감지증폭기를 안출한 것으로 이하 첨부한 도면을 참조로 상세히 설명한다.
본 고안 잡음보상형 감지증폭기는 제4도에 도시된 바와같이, 스위칭 트랜지스터(Q6),(Q7)는 게이트에 각각 어드레스신호(Yj),(Yi)가 인가되고 소오스는 메모리셀(2),(3)에 각각 연결되고 드레인은 증폭기(A1) 입력단에 각각 공통접속되고, 이 접속점이 게이트가 증폭기(A1) 출력단에 연결된 풀업트랜지스터(Q2) 소오스 및 드레인을 통하여 공급전원(VDD)에 연결되고, 게이트에 공급전압(VDD)이 인가된 스위칭트랜지스터(Q4),(Q5) 소오스는 각각 기준셀(4),(5)에 연결되고 드레인을 각각 증폭기(A) 입력단과 증폭기(A3)입력단에 연결되고, 증폭기(A2)입력단은 게이트가 증폭기(A1) 출력단에 연결된 풀업트랜지스터(Q2) 소오스 및 드레인을 통하여 공급전압(A2) 출력단에 연결된 풀업트랜지스터(Q3) 소오스 및 드레인을 통하여 공급전압(VDD)에 연결되고, 증폭기(A3) 출력단은 인버터(I1-I3)를 거쳐 출력단(ㄹ)에 연결되고, 일측단이 접지된 더미셀(16)의 타측단이 증폭기(A2) 입력단에 연결되도록 구성되어 있다.
이와같이 구성된 본 고안 잡음보상형 감지증폭기의 작용효과를 제4도 및 제5도를 참조로 상세히 설명하면 다음과 같다.
풀업트랜지스터(Q1-Q3) 및 스위칭 트랜지스터(Q4),(Q5)는 항상 온 상태이다. 어드레스신호(Yj) 또는 (Yi)가 입력되면 스위칭 트랜지스터(Q6) 또는 (Q7)이 온되어 메모리셀(2) 또는 (3)으로부터 비트라인(BL)을 통해 약 1.6볼트의 데이터신호전압(VSAI)이 증폭기(A1) 입력단(ㄱ) 지점으로 출력된다.
풀업트랜지스터(Q1-Q3)는 항상 온상태이므로 증폭기(A1)에 입력되는 데이터신호전압(VSAI)의 변동상태는 그대로 증폭기(A1),(A2),(A3)를 거치면서 증폭된후 인버터(I1-I3)를 거쳐 출력전압(VSAO)으로 출력된다.
여기서 데이터신호전압(VSAI)이 증폭기(A2) 보다 크면 출력전압(VSAO)는 약 5볼트의 하이전압이 되고 데이터신호전압(VSAI)이 증폭기(A2) 입력전압(VR1) 보다 작으면 출력전압(VSAO)은 0볼트의 로우전압이 된다.
만일 과전류로 인해 칩내부로 접지선의 신호파형이 흔들려도 더미셀(16)로 인해 데이터신호전압(VSAI)과 전압(VR1)과의 전압차이가 발생하지않아 제5도와 같은 파형이 출력되어 잡음을 증폭하지 않는다.
이와같이 구성된 본 고안 잡음보상형 감지증폭기를 사용하면 칩내부 접지선의 파형이 흔들릴 경우에도 잡음이 증폭되지않아 감지증폭기의 동작이 안정되는 효과가 있다.

Claims (1)

  1. 스위칭 트랜지스터(Q6),(Q7)는 게이트에 각각 어드레스신호(Yj),(Yi)가 인가되고 소오스는 메모리셀(2),(3)에 각각 연결되고 드레인은 증폭기(A1) 입력단에 각각 공통접속되고, 이 접속점이 게이트가 증폭기(A1) 출력단에 연결된 풀업트랜지스터(Q1) 소오스 및 드레인을 통하여 공급전원(VDD)에 연결되고, 게이트에 공급전압(VDD)이 인가된 스위칭 트랜지스터(Q4),(Q5) 소오스는 각각 기준셀(4),(5)에 연결되고 드레인을 각각 증폭기(A2) 입력단과 증폭기(A3) 입력단에 연결되고, 증폭기(A2) 입력단은 게이트가 증폭기(A1) 출력단에 연결된 풀업트랜지스터(Q2) 소오스 및 드레인을 통하여 공급전압(A2) 출력단에 연결된 풀업트랜지스터(Q3) 소오스 및 드레인을 통하여 공급전압(VDD)에 연결되고, 증폭기(A3) 출력단은 인버터(I1-I3)를 거쳐 출력단(ㄹ)에 연결되고, 일측단이 접지된 더미셀(16)의 타측단이 증폭기(A2) 입력단에 연결되도록 구성된 것을 특징으로 하는 잡음보상형 감지증폭기.
KR2019930001544U 1993-02-06 1993-02-06 잡음보상형 감지증폭기 KR0132438Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930001544U KR0132438Y1 (ko) 1993-02-06 1993-02-06 잡음보상형 감지증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930001544U KR0132438Y1 (ko) 1993-02-06 1993-02-06 잡음보상형 감지증폭기

Publications (2)

Publication Number Publication Date
KR940021285U KR940021285U (ko) 1994-09-24
KR0132438Y1 true KR0132438Y1 (ko) 1999-02-01

Family

ID=19350416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930001544U KR0132438Y1 (ko) 1993-02-06 1993-02-06 잡음보상형 감지증폭기

Country Status (1)

Country Link
KR (1) KR0132438Y1 (ko)

Also Published As

Publication number Publication date
KR940021285U (ko) 1994-09-24

Similar Documents

Publication Publication Date Title
KR940001816B1 (ko) 슬루우레이트 스피드엎 회로
KR100394573B1 (ko) 반도체 메모리장치의 센스앰프회로
US20020070762A1 (en) Amplifier for use in semiconductor integrated circuits
KR930001226A (ko) 고속 센싱 동작을 수행하는 센스 앰프
KR950034259A (ko) 전류차 감지 방식의 고속 감지 증폭기
KR100287186B1 (ko) 반도체 메모리 장치의 상보형 차동 입력 버퍼
KR0155374B1 (ko) 집적 전계 효과 트랜지스터 메모리
US6414521B1 (en) Sense amplifier systems and methods
JP2756797B2 (ja) Ｆｅｔセンス・アンプ
US4658160A (en) Common gate MOS differential sense amplifier
KR100335275B1 (ko) 센스앰프 구동 제어장치
US5089726A (en) Fast cycle time clocked amplifier
KR0132438Y1 (ko) 잡음보상형 감지증폭기
US6243314B1 (en) Apparatus for sensing a current direction of an input signal and amplifying the sensed input signal in semiconductor memory device
US5019725A (en) Input circuit
US5412607A (en) Semiconductor memory device
US6519196B1 (en) High sensitive data signal amplifying circuit
US5436866A (en) Low-power, high-speed sense amplifier
US5361236A (en) Serial access memory
US6597612B2 (en) Sense amplifier circuit
US6114881A (en) Current mirror type sense amplifier
JPH07230692A (ja) マルチポートメモリ
KR100422820B1 (ko) 반도체 메모리 소자의 감지 증폭기
CN116168737B (zh) 感测放大电路以及数据读出方法
KR950005094Y1 (ko) 데이타 감지 증폭기 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20040820

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee