JPS6282595A

JPS6282595A - 共通ゲ−トを有するｍｏｓ差動センス増幅器

Info

Publication number: JPS6282595A
Application number: JP61133990A
Authority: JP
Inventors: イアン・エイ・ヤング
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 1985-10-01
Filing date: 1986-06-11
Publication date: 1987-04-16
Also published as: US4658160A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔利用分野〕本発明はセンス増幅器の分野に関するものであシ、特に
集積回路の一部であるセンス入出力線に関するものであ
る。

〔発明の背景〕

メモリの情報を得るためにはメモリ回路の人出力線で信
号を感知することが望まれる。また、信号を感知したら
、それを増幅して回路の他の部分を動作するために利用
することが望まれる。特に、メモリ回路の入出力線で感
知され増幅された増幅信号は出力バッファに供給される
。

従来は通常、信号は入出力線に接続した、１つもしくは
それ以上の段階が対になっている共通ソース差動増幅器
で感知される。共通ソース増幅器はソース領域で対を作
っている１対のトランジスタを利用している。直流電流
レベルの変化が必要となる場合には、従来のセンス増幅
器は入出力線とセンス増幅器の中間の回路を備えた差動
ソースを利用していた。

従来のセンス増幅の方法にはいくつかの欠点がある。た
とえば、もしレベル変化回路を使用しないと第１段階増
幅器のゲイン（もし１つもしくはそれ以上の段階を使用
した場合）は貧弱になる。

もし回路を備えだソースが、第１段階がレベル変化と改
良されたゲインを供給するように使用されても、信号線
内で遅れが大きくなシ、回路をバイアスするのにより大
きな電流の供給が必要になる。

従来のセンス増幅器のさらに大きな欠点は、ゲートにバ
イアスされる電圧のトランジスタを有している動作負荷
を使用することである。この装置だと、過渡変化に対し
て敏感すぎるのでゲインの予測がつかず、センス増幅回
路の遅れの基となる。

結局、典型的な従来のセンス増幅器は入力ソース対のよ
うなチャンネルの短いＭＯ８装置を用いている。結果と
して、増幅器が熱の電子の多大な影響を受けてしまう。

従って、本発明の目的は、レベル変化回路の追加を必要
とせず、過渡変化に敏感すぎず、且つ熱の電子の影響を
受けにくいセンス増幅器を供給することにある。

〔発明の概要〕

本発明は、共通ゲートを有する平衡のとれた一対の差動
増幅器から成る。作動する機器はｎチャンネルの電気反
射負荷を供給される。共通ゲートはミラー容量を信号線
から除去して接地する小さな交流電流を供給する共通電
圧基準バイアスに結合している。その結果、入力段階に
おける超高速動作が行なえる。さらに、レベル変化のあ
る回路を必要としないので、より低電力の消費でも高速
度が得られる。

〔発明の実施例〕

共通ゲートトランジスタを利用した差動センス増幅器に
ついて説明する。本発明は直流レベル変化のための回路
を付加する必要がなく、しかも従来のセンス増幅器より
高速、低電力で動作する。

次の説明で、本発明の全体的な理解のために、例えば伝
導率タイプ、電圧というようなたくさんの特定な細部用
語を使用する。しかしながら、尚業者にはこれらの用語
についての詳しい説明々しに本発明を実施できるであろ
う。また本発明の内容を不明瞭にしないために、従来の
回路の詳しい説明は行なわない。

先行技術について集積回路メモリ装置では、入力−出力線で信号を感知す
るために差動センス増幅器が使用され、信号を増幅して
その増幅信号を出力バッファのようなメモリ装置の他の
部分に供給している。従来のセンス増幅器の一例を第１
図に示す。

入力−出力線１０及び１１が従来のセンス増幅器回路に
接続している。図示された回路は三段階のセンス増幅器
である。第一段階はレベル変化回路でトランジスタ１２
〜トランジスタ１８を有する。トランジスタ１２とトラ
ンジスタ１４のゲートは入出力線１１に接続している。

接続点３７においてトランジスタ１２のソースはトラン
ジスタ１３のドレインに接続している。トランジスタ１
３のソースは接地しており、一方トランジスタ１２のド
レインは電圧源ＶＣＣ９３に接続している。トランジス
タ１４のソースとドレインは両方共、トランジスタ１２
のソースとトランジスタ１３のドレインと同様に接続点
３Ｔに接続している。

入力−出力線１０はトランジスタ１６のゲートとトラン
ジスタ１８のゲートに接続している。接続点３８におい
て、トランジスタ１６のソースはトランジスタ１７のド
レインに接続している。トランジスタ１Ｂのドレインは
ＶＣＣ９３に接続している。なおトランジスタ１８のソ
ースとドレインはそれぞれ接続点３８に接続している。

トランジスタ１３とトランジスタ１７のゲートはそれぞ
れ接続点１５に接続している。接続点１５はＶＲＥＦＮ
に接続している。￥ＲＥＦＮはトランジスタ１３とトラ
ンジスタ１７のゲートに電圧基準バイアスを供給してい
る。

従来のセンス増幅器回路の第二段階はゲイン段階であり
、トランジスタ２２〜トランジスタ２５を有する。トラ
ンジスタ２２とトランジスタ２４はＰチャンネルトラン
ジスタでこの段階に負荷を供給するために使用される。

トランジスタ２３とトランジスタ２５はｎチャンネルト
ランジスタである。トランジスタ２２とトランジスタ２
３のドレインは両方共接続点３６に接続している。トラ
ンジスタ２２のソースはＶＣＣ９３に接続している。

トランジスタ２３のゲートは段階への接続点３Ｔに接続
する一方、トランジスタ２２のゲートは接続点１９を介
して、ゲート電圧バイアスを供給しティるＶＲＥＦＰに
接続している。トランジスタ２４とトランジスタ２５の
ドレインは共に接続点３５に接続しており、それと共に
トランジスタ２５のゲートは段階への接続点３８に接続
している。トランジスタ２４のゲートは接続点１９を介
してＶＲＥＦＰに接続している。トランジスタ２４のソ
ースはＶＣＣ９３に接続している。トランジスタ２３と
トランジスタ２５のソースは共に、トランジスタ２６の
ドレインと同様に接続点２Ｔに接続している。トランジ
スタ２６のソースは接地し、トランジスタ２６のゲート
はＶＲＥＦＮに接続している。

トランジスタ２６はトランジスタ２３とトランジスタ２
５から成る差動ゲイン段階の電流源である。

従来の回路の第３段階はＰチャンネル負荷装置２８及び
３０とｎチャンネルトランジスタ２９及び３１から成る
。この段階はまた、ゲイン段階である。トランジスタ２
８とトランジスタ２９のドレインは接続している。トラ
ンジスタ２９のゲートは段階２の接続点３６に接続して
いる。トランジスタ３０とトランジスタ３１のドレイン
は接続している。トランジスタ３１のゲートは段階２の
接続点３５に接続している。トランジスタ２Ｂとトラン
ジスタ３０のゲートは接続点３２を介してＶＲＥＦＰ　
に接続している。トランジスタ２８とトランジスタ３０
のソースはＶＣＣ９３に接続している。トランジスタ２
９とトランジスタ３１のソースは共に接続点３４を介し
てトランジスタ３３に接続している。トランジスタ３３
のソースは接地しており、トランジスタ３３のゲートは
ＶＲＥＦＮに接続している。トランジスタ３３はトラン
ジスタ２９とトランジスタ３１とから成る差動ゲイン段
階の電流源である。

線１０と線１１とから信号がセンス増幅器回路の第一段
階に入力され、増幅されて、線３９と線４０（それぞれ
接続点３８と接続点３７にも置き替えられる）を介して
第二段階へ伝達される。これらの信号は次に第二段階で
増幅されて、線４１と線４２（それぞれ接続点３５と接
続点３６とも置き替えられる）とを介して最終段階へ伝
達され、そこで三たび増幅されて線４３と線４４とを介
して５ＰＲＥによって制御されているインバータゲイン
段階へと出力されて、そこから線４５と線４６を通して
最終的に出力される。

第三段階の後のインバータは、線４３に接続したＰチャ
ンネルトランジスタ４Ｔ及びｎチャンネルトランジスタ
５０と、線４４に接続したＰチャンネルトランジスタ５
４及びｎチャンネルトランジスタ５３とから成る。イン
バータはＰチャンネルトランジスタ４８及び５１とｎチ
ャンネルトランジスタ４９及び５２とによってパワーが
加減される。

トランジスタ５１のドレインは接続点５７でトランジス
タ５２に接続している。トランジスタ５３のドレインは
トランジスタ５２のソースに接続しており、同時にトラ
ンジスタ５３のソースは接地している。トランジスタ５
４のソースはＶＣＣ９３に接続している。トランジスタ
５３及び５４は線４４に接続している。

トランジスタ４８のドレインは接続点５８でトランジス
タ４９のドレインに接続している。トランジスタ４９０
ソースは、ソースが接地されているトランジスタ５０の
ドレインに接続されている。

トランジスタ４７のドレインは接続点５８に接続してい
る。トランジスタ４７及び５０のゲートは線４３に接続
している。

トランジスタ４８．４９，５１　、及び５２のゲートは
信号５ＰＲＥに接続している。トランジスタ４Ｔ及び５
４のソースはトランジスタ４８及び５１のソースと一緒
ＫＶＣＣ９３に接続している。

上記の従来の実施例では、センス増幅器の第二及び第三
段階でＩ１０信号が４倍に増幅される。増幅器の第一段
階のレベルシフト回路では信号を約１／２に減衰させる
。従って、３つの段階ではＩ１０信号に対して２０〜３
０の増幅ゲインを与えることが必要である。この段階数
のため死帯域では貴重なシリコン空間が使用される。さ
らに直流電流のレベル変化を行なうため、ｌ１０５とセ
ンス増幅器の間に回路を追加することが必要であシ、さ
らにその回路の一部では信号を１／２倍に減衰する。

回路の動作中の負荷部は、そのゲートがバイアス電圧Ｖ
ＲＥＦＰに接続しているトランジスタ２４゜２２．３０
、及び２８を利用している。この構成は変化を処理する
ための感度が高く、たとえば性能に影響を与え、これら
の負荷の電流がトランジスタ２６及び３３のそれぞれが
形成している電流源に対応しこれに一致することで生じ
る。

入力段階では、段階１の差動ゲインを決めている２５及
び２３のようなＮチャンネルトランジスタや段階２の３
１及び２９のようなＮチャンネルトランジスタを利用し
ている。これらのＮチャンネルトランジスタによる装置
は熱い電子の影響を受は易いという弊害がある。

本発明によるより好ましい実施例本発明によるより好ましい実施例を第２図に示す。入力
−出力（Ｉｌｏ）線５９及び６０は、Ｐチャンネルトラ
ンジスタ８９及び９０からの信号が伝達されない時は、
電圧源ｖＣＣによりＱ圧がＶｄａａｔに保たれる。ｒ１
０５１５９に接続したトランジスタ８９とＩ１０線６Ｇ
に接続したトランジスタ９０は、それらのゲートに接続
したインバータ８７及び８８を介して伝達される信号９
１によって接地される。

トランジスタ８９及び９０のソースはＶＣＣに接続して
おり、Ｉ１０線からＶＣＣへ電流を流す（ドレインから
ソースへの飽和電圧降下よりは小さい）。

本実施例ではトランジスタ８９及び９０はＰチャンネル
トランジスタである。ｌ１０５はこの２つのＰチャンネ
ルトランジスタの２対の共通ゲートに接続している。ト
ランジスタＴ３及び７４は共通ゲートが接続している１
対のトランジスタであシ、一方トランジスタロ１及び６
２が他の１対をつくっている。Ｉ１０線はトランジスタ
と直交接続による平衡した結合をしており、たとえばＩ
１０線５９はトランジスタ７３及び６１と接続し、一方
ｌ１０ｆ、ｙ’ｉ　６０２：　ｌ−ランジスタＴ４及び
６２と接続している。トランジスタの各対のゲートは、
ｖＣＣを（Ｖｄ−ａａｔ＋Ｖｔ）よυ少し大きい値で割
った値より小さい値の基準電圧源ｖＲＥＦ　６３と接続
している。■のＦ１ａは接続しているトランジスタ９４
及び９５のドレインによって作られる。トランジスタ９
４は、そのソースがＶＣＣ９３に接続し、且つそのゲー
トがそのドレインに接続したＰチャンネルトランジスタ
である。Ｎチャンネルトランジスタ９５のソースは接地
してお沙、且つそのゲートはＶＣＣに接続している。Ｖ
ＲＥＦはトランジスタ９４のゲートとドレイ／、及びト
ランジスタ９５のドレインとの接続点に生じる。トラン
ジスタ９４のゲートとドレインが接続しているので、Ｖ
ＲＥＦ６３の値は式ｖｃｃ−，ｖｔ　（）ランジスタ９
４の電圧の閾値）÷（Ｖｇｔ　（ゲートの電位）−Ｖｔ
（ソースの電位））の値よりも小さくなる。したがって
ＶＲＥＦ　＝　ＶＣＣ÷Ｖｔ÷（Ｖｇｓ　−Ｖ　ｔ　）
と見なせる。ＶＲＥＦ６３に対しトランジスタのゲート
にバイアスをかけることによって、もし信号が！１０線
を伝達されていても非平衡な直流電流が発生して、４つ
のトランジスタの各々をＶＣＣから動作中の負荷である
ｎチャンネル電流反射体へと流れる。

トランジスタ６１及び６２用の電流反射体はトランジス
タ６６及び６７の１対から成る。トランジスタ６５及び
６６のドレインは接続点６４でトランジスタ６１と接続
している。トランジスタ６７及び６８のドレインは接続
点６９でトランジスタ６２と接続している。トランジス
タ６５〜トランジスタ６Ｂのそれぞれのソースは接地し
ている。

トランジスタ６６及び６Ｔのゲートは接続点６９で互い
に接続している。トランジスタ６５及び６８のゲートは
、それぞれ線８６を介して５ＰＲＥ９２に接続している
。５ＰＲＥ９２は強化信号である。

トランジスタＴ３及び７４のための電流反射体も同様に
以下のような接続をしている。トランジスタＴ６及びＴ
７の１対のドレインは接続点８０テトランジスタフ３と
接続しており、且つその１対のソースは接地している。

トランジスタ７８及び７９のドレインはトランジスタ７
４に接続しており、且つまたそれらのソースは接地して
いる。

トランジスタ７７及びＴ８のゲートは接続点８０で互い
に接続している。トランジスタ７６及ヒフ９のゲートは
それぞれ線８６を介して５ＰＲＥ９２に接続している。

接続点６４に接続した出力線は、出力点８４で終わる１
対の非平衡終端インバータＴ１及び７２から成るセンス
増幅器の出力点に接続している。２番目の出力線は接続
点７５に接続し、信号は出力点８３で終わる一連の非平
衡終端インバータ８１及び８２を介して伝達される。

トランジスタの対と接続したゲートの共通電圧源ＶＲＥ
Ｆ６３は小さな交流信号は接地してしまう。

共通ゲートトランジスタはＩ１０信号をｖＣＣから約１
７２　ＶＣＣまで直流でレベル変化させる。その結果、
センス増幅器のために新たにレベル変化回路を追加する
必要がなくなる。共通ゲートトランジスタによって負荷
電流反射体での信号の高速増幅が可能になる。信号がＩ
１０線５９及び６０のどちらかを伝達されている時、違
う要素のゲートとソースの間に非平衡が発生し、その結
果トランジスタ７３及び７４−＝にたトランジスタ６１
及び６２の対の要素中を流れる電流の差が発生する。負
荷電流反射体は差動装置として非平衡終端変換を行ない
、１／２ＶＣＣを中心とした平衡状態の差動出力値を得
る。

出力信号を１／２　ｖｃｃを中心に相称的に展開するこ
とにより、出力値振動は最大と々る。この出力電圧は次
にある出力信号のためのインバータゲイン段階である７
１及び７２や、その他のまだ動作されていない出力信号
のためのたとえば出力バッファのようなゲイン段階８１
及び８２を通過して、さらに増幅される。

センス増幅器の入力段階が接地された共通ゲート装置で
あるので、ミラー容量は信号線を通って接地される。こ
のように、入力段階は超高速（広いバンド幅）でアシ、
インピーダンスは低い。本発明の単一平衡差動段階では
レベル変化のために大きな直流ゲインが供給されるが、
従来は２つのゲイン段階がちった。差動ゲインの数が減
ったので回路の電力消費量はさらに小さくてすむように
なる。このことは速さ／達れパラメータの性能を犠牲に
することなく達成できる。さらに、センス増幅器はこの
場合入力装置がＰチャンネル装置なので熱の電子に影響
されにくい。

本発明のセンス増幅器はまた、Ｉｙ’Ｏｆ３５９及び６
０を介して、情報を記憶している複数の記憶要素に接続
している。図示されていないが、記憶要素は典型的には
、アクセストランジスタを介してｉ１０線と直交して接
続するｎチャンネルのプルダウントランジスタから成る
。

第３図は本実施例で動作中の信号の関係を示すタイミン
グ図である。グラフのＹ軸は電圧、Ｙ軸は＋１秒のオー
ダーの時間である。第３図に示すように、■１０線５９
及び６０の電圧のレベルはｖＣＣ付近に維持されている
。ＷＥＤ　９１は通常トランジスタ８９及び９０に導電
してＩ１０線を（ＶＣＣ−Ｖｃｌｓｉｔ）の電圧に維持
している。初期に読み込まれる値は％１１で、約６０＋
１秒後書き込みが行なわれてメモリ要素に１１１と書き
込まれる。Ｘ１０線５９は電圧がｖＣＣになシ、Ｘ１０
線６０は接地される。

この状態では、ｗＥＤは高い値にな、］）ラランジメタ
８９び９０を遮断し、書き込んだ信号を、１０線５９及
び６０に伝達する。５ＰＲＥ　９２の電圧も同様に高く
なシ、そのためにセンス増幅器は書き込み動作中には信
号を検知しない。グラフに示されるように、工１０線６
０の電圧が低くなるとＸ１０線５９の電圧は高く保たれ
、値％１〃が線５９及び６０上のメモリ要素に書き込ま
れる。

１００＋１秒付近では、１０１′が読み込まれる。読み
込み動作中には、５ＰＲＥ９２　の電圧は低くなシ、セ
ンス増幅器のパワーが大きくなる。ＷＥＤ　９１の電圧
は小さくなシ、そのためにＸ１０線５９及び６０の電圧
は再びＶＣＣに設定される。値１０＃がメモリ要素に書
き込まれるので、■１０線５９の電圧がＶＣＣより小さ
いあるＩ１０信号値に下げられる一方で、Ｘ１０線６０
の電圧は値ＶＣＣに引き上げられる。

結果として、差動増幅器の対７４と７３及び６１と６２
の共通ゲートを介して！１０線５９と６０との間にＮＫ
差が発生する。Ｉ１０＃ｉ！６０の高い電圧値とＸ１０
線５９の低い電圧値とは、差動増幅器７４に差動増幅器
Ｔ３より大きい電流を発生させ、その結果接続点Ｔ５の
電圧は高くなり、従って出力線８３の電圧は高くなる。

Ｉ１０線５Ｑの高い信号値とＸ１０線５９の低い信号値
は、同様にして、差動増幅器６２に差動増幅器６１より
大きい電流を発生させる。結果として、接続点６４の電
圧は低くなシ、従って出力線８４の電圧は高くなる。こ
の状態を、第３図内の出力線８３のグラフの８０〜１０
０＋１秒の印の部分に示す。

このように、センス増幅器は直＃ｆ、電流レベル変化の
ための回路の追加を必要とせず、熱の電子の影響を受け
にくく、しかも従来の回路より低電力で従来の回路と同
等の速さ／遅れの性能を有している。

【図面の簡単な説明】

第１図は先行技術のセンス増幅器の回路図、第２図は本
発明の実施例の電気略図、第３図は本発明のタイミング
図を示す。１０．１１．５９，６０・・・・入出力線、１２〜１８
．６１．６２，６５，６６．６７．６８，７３，７４，
７８，７９゜８９．９０・・・・トランジスタ、２２，
２４，２５゜４７．４８．５１．８９．９Ｇ、９４．９
５　　・・・・Ｐチャンネルトランジスタ、２３，２５
，２９，３１．４９．５０゜５２．５３・・−・ｎチャ
ンネルトランジスタ、ＶＣＣ９３・・拳・電圧源、８７
．８８・・・昏インバータ、ＶＲＥＦ６３　　”　”　
”　’基準電圧６Ｘ、７１゜７２・・・・非平衡終端イ
ンバータ。

Claims

【特許請求の範囲】

（１）第１及び第２データ線でデータを検知するセンス
増幅器であつて、このセンス増幅器は；前記第１及び第
２データ線に交差して接続した第１導電型の共通ゲート
形第１第２トランジスタ対と；前記共通ゲート形トラン
ジスタの第１対に接続する第１動作負荷と；前記の共通
ゲートトランジスタの第２対に接続する第２動作負荷と
；前記の第１及び第２動作負荷に接続する第１及び第２
出力線；とを有することを特徴とするセンス増幅器。
（２）特許請求の範囲第１項に記載のセンス増幅器であ
つて、前記の共通ゲートトランジスタの第１対が第１及
び第２のＰチャンネルトランジスタを有し、前記の共通
ゲートトランジスタの第２対が第３及び第４のＰチャン
ネルトランジスタを有することを特徴とするセンス増幅
器。
（３）特許請求の範囲第２項に記載のセンス増幅器であ
つて、前記の第１及び第３のＰチャンネルトランジスタ
のソースが前記の第１データ線に接続しており、前記の
第２及び第４のＰチャンネルトランジスタのソースが前
記の第２データ線に接続していることを特徴とするセン
ス増幅器。
（４）特許請求の範囲第３項に記載のセンス増幅器であ
つて、前記の共通ゲートトランジスタの第１及び第２対
が基準電圧源に接続しており、前記の基準電圧値が前記
の第１及び第２データ線を伝達される信号の電圧値より
低いことを特徴とするセンス増幅器。
（５）特許請求の範囲第４項に記載のセンス増幅器であ
つて、前記の第１動作負荷が第１、第２、第３、及び第
４のｎチャンネルトランジスタから成る電流反射体を有
することを特徴とするセンス増幅器。
（６）特許請求の範囲第５項に記載のセンス増幅器であ
つて、前記の第２動作負荷が第５、第６、第７、及び第
８のｎチャンネルトランジスタから成る電流反射体を有
することを特徴とするセンス増幅器。
（７）特許請求の範囲第６項に記載のセンス増幅器であ
つて、前記の第１及び第２のｎチャンネルトランジスタ
のドレインが前記の第１のＰチャンネルトランジスタの
ドレインに接続し、ソースは接地し、前記の第３及び第
４のｎチャンネルトランジスタのドレインが前記の第２
のＰチャンネルトランジスタのドレインに接続し、ソー
スは接地し、前記の第２及び第３のｎチャンネルトラン
ジスタのゲートが前記の第１のＰチャンネルトランジス
タのドレインに接続し、前記の第１及び第４のｎチャン
ネルトランジスタのゲートが第１制御信号に接続するこ
とを特徴とするセンス増幅器。
（８）特許請求の範囲第７項に記載のセンス増幅器であ
つて、前記の第５及び第６のｎチャンネルトランジスタ
のドレインが前記の第３のＰチャンネルトランジスタの
ドレインに接続し、ソースは接地し、前記の第７及び第
８のｎチャンネルトランジスタのドレインが前記の第４
のＰチャンネルトランジスタのドレインに接続し、ソー
スは接地し、前記の第６及び第７のｎチャンネルトラン
ジスタのドレインが前記の第４のＰチャンネルトランジ
スタのドレインに接地し、前記の第５及び第８のｎチャ
ンネルトランジスタのゲートが前記の第１制御信号に接
続することを特徴とするセンス増幅器。
（９）特許請求の範囲第８項に記載のセンス増幅器であ
つて、前記の第１出力線が前記の第２のＰチャンネルト
ランジスタのドレインに接続することを特徴とするセン
ス増幅器。
（１０）特許請求の範囲第９項に記載のセンス増幅器で
あつて、前記の第２出力線が前記の第３のＰチャンネル
トランジスタのドレインに接続することを特徴とするセ
ンス増幅器。
（１１）第１・第２データ線を検知する回路であつて、
この回路は第１導電型の第１ゲート結合形トランジスタ
対と；前記第１導電型の第２ゲート結合形トランジスタ
対と；前記第１トランジスタ対に接続し、第２導電形で
且つ前記第１トランジスタ対の動作負荷を供給する第１
の複数のトランジスタと；前記第２トランジスタ対に接
続し、第２の導電形で且つ前記第２トランジスタ対の動
作負荷を供給する第２の複数のトランジスタと；前記第
１対のゲートトランジスタと第１の複数のトランジスタ
とに接続し、この第１対ゲートトランジスタと第１の複
数のトランジスタによつて発生する信号を増幅する第１
増幅装置と；前記第２対のゲートトランジスタと第２の
複数のトランジスタとに接続し、この第２対のゲートト
ランジスタと第２の複数のトランジスタによつて発生す
る信号を増幅する第２増幅装置；とを具備しており、前
記第１・第２対のゲートトランジスタは前記第１・第２
データ線と交叉接続していることを特徴とするデータ線
検出回路。
（１２）特許請求の範囲第１１項に記載の回路であつて
、トランジスタに接続した前記のゲートの第１対が第１
及び第２のＰチャンネルトランジスタを有し、前記の第
１のＰチャンネルトランジスタのソースが前記の第１デ
ータ線に接続し、前記の第２のＰチャンネルトランジス
タのソースが前記の第２データ線に接続することを特徴
とする回路。
（１３）特許請求の範囲第１２項に記載の回路であつて
、トランジスタに接続した前記のゲートの第２対が第３
及び第４のＰチャンネルトランジスタを有し、前記の第
３のＰチャンネルトランジスタのソースが前記の第１デ
ータ線に接続し、前記の第４のＰチャンネルトランジス
タのソースが前記の第２データ線に接続することを特徴
とした回路。
（１４）特許請求の範囲第１３項に記載の回路であつて
、前記の第１の複数のトランジスタが第１、第２、第３
、そして第４のｎチャンネルトランジスタを有し、前記
の第１及び第２のｎチャンネルトランジスタのドレイン
が前記の第１のＰチャンネルトランジスタのドレインと
前記の第２及び第３のｎチャンネルトランジスタのゲー
トに接続し、前記の第３及び第４のｎチャンネルトラン
ジスタのドレインが前記の第２のＰチャンネルトランジ
スタのドレインに接続し、前記の第１、第２、第３、そ
して第４のｎチャンネルトランジスタのソースが接地し
、前記の第１及び第４のｎチヤンネルトランジスタのゲ
ートが第１制御信号に接続することを特徴とする回路。
（１５）特許請求の範囲第１４項に記載の回路であつて
、前記の増幅器の第１対が前記の第２のＰチャンネルト
ランジスタのドレインに接続することを特徴とする回路
。
（１６）特許請求の範囲第１５項に記載の回路であつて
、前記の第２の複数のトランジスタが第５、第６、第７
、そして第８のｎチャンネルトランジスタを有し、前記
の第５及び第６のｎチャンネルトランジスタのドレイン
が前記の第３のＰチャンネルトランジスタのドレインに
接続し、前記の第７及び第８のｎチャンネルトランジス
タのドレインが前記の第４のＰチャンネルトランジスタ
と前記の第６及び第７のｎチャンネルトランジスタのゲ
ートに接続し、前記の第５、第６、第７、そして第８の
ｎチャンネルトランジスタのソースが接地し、前記の第
５及び第８のｎチャンネルトランジスタのゲートが前記
の第１制御信号に接続することを特徴とする回路。
（１７）特許請求の範囲第１６項に記載の回路であつて
、前記の増幅器の第２対が前記の第３のＰチャンネルト
ランジスタのドレインに接続することを特徴とする回路
。
（１８）特許請求の範囲第１７項に記載の回路であつて
、前記の第１及び第２増幅装置がそれぞれ１対の接続し
た増幅器を有することを特徴とする回路。
（１９）特許請求の範囲第１８項に記載の回路であつて
、前記の第１、第２、第３、そして第４のＰチャンネル
トランジスタのゲートが基準電圧源に接続しており、前
記の基準電圧源が前記の第１及び第２データ線の信号電
圧より小さい電圧であることを特徴とする回路。