A7 A7 經濟部中央標準局員工消費合作社印製 B7 __ 五、發明説明（1 ) [發明所屬之技術領域] 本發明有關於如同蘭陣列，ECA(E mbed ded Cell Array) 等之半導體積體電路裝置*尤其關於使用在該半導體積體 ； 電路之用以形成AND電路，正反器電路等之邏輯電路之巨 單元和周邊電路之布置。 [習知之技術] 在近年來之處理技術中為著提高電晶體之性能，普遍使 用之半導體技術是使用TiSi2，c〇Si5等自行整合型矽化物（ 亦即鋁物），經由使矽表面層和鈦Ti或鈷Co等之高熔點 金屬進抒合金化用來減低電阻。通常經由形成物層藉 K成為合金之場效電晶體之源極一吸極區、阱區域等之電 阻值，當與未使用初鋁物化方法製成者比較時，大約下降 為1/10，利用該特徵可Μ更進一步的進行技術改良。 圖20是構造圖，用來表示習知衣舖滿费閛陣列之主晶片 圖像。在該圖中，符號121、124基州〇5雷晶體群* 122' 123是NM0S電晶體群，125是周邊電路（I/O介面）。另外， 閘陣列尚有通道固定型，複合型，QT AT等之型式，其中以 密集度和裝置性能之觀點來看時，Μ細滿墊最佳，下面將 Κ其為代表進行說明。 圖21表示Μ閘陣列，ECA等構成_輯電路之圖20之單元 區域之基本單元，在該圖中，巧Γ號121是> 本單元，122是 P Μ 0 S電晶體，1 2 3是H Μ 0 S電晶體，1 2 4、1 2 5、1 2 6分別為 PM0S電晶體之閘極，源極一吸極，附菌域，127、128、 129分別為HM0S電晶體之閘極，源極一區域，阱區域 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X 297公釐）~' ' \ 一 4 南 (請先閱讀背责之注意事項再填寫本頁)
--------------^^衣 I 訂-- ____---- 經濟部中央標準局貝工消費合作社印衆 A7 B7 -五、發明説明（2 ) ’ 10a(l)〜l〇a(n)為横向之配線晶格，lla(1)〜lla(n)為 縱向之配線晶格。另外，使用被配置成陣列狀之基本單元 用來進行巨單元之布置，經由對巨單元進行配置—配線等 用來構成具有邏輯功能之半導體積體電路。 圖4是日本國專利案特開平7-7 141號所揭示之習知之Μ 閛陣列，ECA等構成3輸入AND電路時之布置圖，圖3為其電 路圖。在該等圖中，符號la是電源配線（VDD)，lb是接地 配線（GND)，3是接觸部，lc是第1A1配線，A、B、C分別為 3輸入AND電路之輸入端子，y為其輸出端子。 通常，巨單元之布置如圖4所示，其構成是具有邏輯功 能’使用接觸部3和第1A1配線lc用來使基本單元之閘極， 源極一吸極區域*和阱區域進行電連接。這時，儘可能將 接觸部配置在電晶體之源極一吸極區域和阱區域上，利用 第1A1配線使其進行電連接，藉以減小源極一吸極區域和 阱區域之寄生電阻。另外，為著要進行巨單元之電連接， 所Μ在縱向使用第2A1配線和連接元件之路徑（via)。 另外，對於K上述方法布置後之AND電路，正反器電路 等之邏輯電路》經由進行配置和配線用來構成半導體積體 電路裝置◊這時，巨單元間之輸入/輸出連接梢，對於横 向之配線使用第1A1配線，對於縱向之配線使用第2A1配線 ’使其經由路徑，接觸部等進行電連接。 另外，圖12是構造圖，用來表示習知之閘陣列，ECA等 之電晶體扣電源/接地配線之連接，圖13是沿著圖12之II - I 線之剖面圖。在該等圖中，符號84a、84b是第1A1配線， 本紙張尺度適用中國國家標準（CNS ) A4規格（210x 297公釐） --------费II (請先閲讀背面之注意事項再填寫本I·) 訂 /C: — 經濟部中央標隼局員工消費合作社印製 A7 B7 — .- . . -- —- -五、發明説明（3 ) 83是接觸部*81a是電源配線’ 81b是接地配媒’該等配線 通常Μ鋁等之金靥配線形成。在一般之CM0S閘陣列中構成 使PMOS電晶體和NMOS電晶體鄰接’在PMOS電晶體之一側是 Μ第1A1配線構成之電源配線81a，在NMOS電晶體之一側是 接地配線81b。該電源配線81a用來使晶片之兩端連接到晶 片之電源，接地配線δ11>亦同樣的用來使晶片之兩端連接 到晶片之接地線。 在使該PMOS電晶體之源極區域連接到電源之情況時，從 電源配線81a經由第1Α1配線84a，Κ多個接觸部83連接到 PMOS電晶體之源極區域。另外一方面’在將NMOS電晶體之 源極區域接地之情況時，從接地配線81b經由第1AI配線 84b，Μ接觸部33連接NMOS電晶體之源極區域。 [發明所欲解決之問題] 習知之閘陣列，ECA等之半導體積體電路之布置當Μ上 述之圖3、4所示之3輸入AND電路為例時，横向之配線晶格 全部Μ第U1配線布置。因此在第1A1E-EJEJI使用橫向之 配線晶格作為配線區域。另外’因為電源配線以第1Α1配 線配置在巨單元之上下，所縱向之信號配線被限制成必需 使用第1Α1配線Μ外之第2Α1配線等之配線層。亦即，在半 導體積體電路裝置之布置時，因為必需要有個別之巨單元區 域和配線區域，所Κ特別是在複雜之積體電路中，配線區 域會變大，造成半導體晶片面稹之變大等為其問題。 另外一方面，電源/接地配線如上述之圖12、13所示* Κ第1Α1配線布置，在Μ該等阱區域連接時，為著使電阻 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公疫) _ (請先閲讀背面之注意事項再填寫本頁) --------------衣-- 訂-- A7 B7 五、發明説明（4 ) 降低，所Μ必需設置多個接觸部83，用Μ構成第1A1配線 之鋁因為受到電子移動之影響，會有在裝置動作中造成中 斷等之問題。 本發明用來解決上述之問題，其目的是用Μ獲得半導體 積體電路裝置及其布置方法，利用被妨鋁ώ化之源極一吸 極區域和阱區域作為配線層之一部份，可Κ使巨單元或周 邊電路易於布置。 [解決問題之手段] 依照第1態樣之本發明之半導體積體電路裝置是在矽基 板表面具備有：第1場效電晶體群，依一方向排列，用來 與供給第1電位之第1電源配·線連接；第2場效電晶體群， 形成與第1場效電晶體群並排，用來與供給比第1電位低之 第2電位之第2電源配線連接；和導電性配線，用來使該等 電晶體互相連接；其中：在第1和第2場效電晶體群之至少 一方之電晶體群之各個電晶體之源極一吸極區域形成矽化 物層，使其成為與導電性配線連接之配線層，在該配線層 之上方利用導電性配線可Μ配置信號配線。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 依照第2態樣之本發明之半導體積體電路裝置是在各個 電晶體之源極一吸極區域包含有多個配線晶格，依第1和 第2場效電晶體之排列方向之垂直方向被配置，在選擇矽 化物層作為配線層之倩況時，上述配線晶格中之至少2個 被使用作為接觸部。 依照第3態樣之本發明之半導體積體電路裝置是在矽基 板表面具備有：第1場效電晶體群，依一方向排列，用來 本纸張尺度適用中國國家標隼（CNS ) Α4規格（210X 297公釐） -7 - 經濟部中央標隼局員工消費合作社印製 A7 B7 五、發明説明（5 ) 與供給第1電位之第1電源配線連接；第2場效電晶體群， 形成與第1場效電晶體群並排，用來與供給比第1電位低之 第2電位之第2電源配線連接；第1導電性配線，用來使選 自第1場效電晶體群中之第1電晶體和選自第2場效電晶體 群中之第2電晶體互相連接；钓化物層，形成在第1和第2 電晶體之源極一吸極中之至少一部份；和第2導電性配線 *用來與韵化物層連接。 依照第4形態之本發明之半導體積體電路裝置是在矽基 板表面具備有：第1電源配線，用來與第1電源連接；第1 場效電晶體群，依一方向排列；第1導電性配線，用來使 第1電源配線和選自第1場效電晶體群中之第1電晶體互相 連接；第2電源配線，用來與供給比第1電源低之電位之第 2電源連接；第2場效電晶體群，與第1場效電晶體並行的 排列；和第2導電性配線，用來使第2電源配線和選自第2 場效電晶體群中之第2電晶體互相連接；其中在 接合阱 區域之第1和第2電源配線與第1和第2場效電晶體群之源極 一吸極之至少一部份形成矽化物層，該矽化物層用來形成 與導電性配線連接之配線層。 依照第5形態之本發明之半導體積體電路裝置是在矽基 板表面具備有：第1導電性配線，用來與電源連接；場效 電晶體群，依一方向排列；第1電晶體，在選自場效電晶 體群中之源極一吸極之至少一部份形成有矽化物；第2和 第3電晶體，用來使鄰接第1電晶體之源極一吸極形成與第 1導電性配線連接；第2導電性配線，Μ矽化物之一部份作 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨Ο X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------------參衣------1Τ-- .01. -8 - A7 B7 五、發明説明（6 為配線層；和第3導電性配線層，形成在配線層之上方。 依照第6形態之本發明之半導體積體電路裝置是在矽基 板表面具備有：第1電源配線，用來與第1電源連接；第1 場效電晶體群，依一方向排列；第1導電性配線，用來使 第1電源配線和選自第1場效電晶體群中之第1電晶體互相 連接；第2電源配線，用來與供給比第1電源低之電位之第 2電源連接；第2場效電晶體群，與第1場效電晶體並排的 排列；和第2導電性配線，用來使第2電源配線和選自第2 場效電晶體群中之第2電晶體互相連接；其中：在接合阱 區域之第1和第2電源配線與第1和第2場效電晶體群之源極 一吸極形成矽化物層，該矽化物層用來形成與導電性配線 連接之配線層。 依照第7形態之本發明之半導體積體電路裝置是矽化物 層利用高熔點金屬形成後之熱處理用來進行低電阻化。 [發明之實施形態] 下面將說明本發明之實施之一形態。 簧施形態1 . 經濟部中央標準局負工消費合作社印製 圖1是依照本實施形態1之使用有矽鋁物化之電晶體構造 之基本單元之3輸入AND電路之布置圖，圖2是沿著圖1之電 路布置之I-Ι線之剖面圖，圖3是其電路圖，圖4是依照習 知技術之布置圖。在該等圖中，符號la、lb是第1A1配線 ，分別表示電源配線和接地配錄，2 a、2 b是被釣鋁物化之 源極一吸極區域，3a〜3d是接觸部，4是使用第1A1配線之 其他配線，5是場氧化膜，6是層間絕緣膜，A、B、C是輸 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -Π 9 B7 五、發明説明（7) 入端子閛，Y是輸出端子。另外，在各個源極一吸極區域 包含有多個之配線晶格（亦即柵網），在該圖1中該配線晶 格被配置成 >縱向排列4個（參照圖8 )。 其中，矽鋁物Μ指形成自行整合型之高熔點金屬釣化物 ，利用熱處理等使其電阻變低。亦即，在其形成時可以在 矽基板之活性化區域形成鈷、鈦、鉬、鎢等之高熔點金屬 層，經由施加熱處理等使其產生反應成為V初化#等之合金 藉Κ使其電阻下降，未反應部份和不需要之部份使用影印 法等將其除去。 在閘陣列，ECA等之中，對被稱為單元之HAND，N OR.， F/F之比較單純之小規模之邏輯功能進行標準化·庫館化 ，將其組合用來設計晶Η。尤其在舖滿型閘陣列之情況時 ，裝載有百萬個程度之單元。在圖1之PM0S電晶體，NM0S 電晶體形成依横方向鄰接。在鄰接之吸極之間被分離成具 有閘極幅度部份之間隔，用來使其不會互相影響。 下面將說明有關之動作。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本¥ο 利用高熔點金屬之韵鉑物化使電阻降低為通常之1 / 1 0程 度之源極一吸極區域2a、2b因為可Μ作為第1Α1配線乏&用 品，所Μ接觸部3a、3b間和3c、3d間之源極一吸極通過層 間絕緣膜6之下部，可以經由卻鋁物層進行電連接，亦即 進行通電。依照此種構造時，因為在接觸部3a、3b間和3c 、3d間具有1個配線晶格之部份之空間，所Μ可以讓使用 有第1/U配線之其他信號配線通過。因此，在晶片之布置 時，假如利用該空的配線晶格，可Μ依横向在配線區域形 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210Χ 297公釐） -10 - A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( 8 ) 1 1 成 所 欲 使 用 之 配 線 0 1 1 I 如 上 所 述 依 昭 本實 施 形 態 1時 因為利用被卻 鋁物化 1 I 之 源 極 — 吸 極 層 作 為第 1 A 1配線之- -部份，所以在 基本單 請 先 閱 1 1 I 元 內 可 Η 配 置 信 號 配線 等 之 其 他 配 線。因此，具有使半導 讀 背 1 1 體 積 體 電 路 之 晶 片 布置 易 於 進 行 之 效果。 之 注 1 I 意 1 I 實 施 形 態 2 . 事 項 1 I 再 1 圖 5是依照本實施形態2之 選 擇 器 電路之布置圖 圖7是 填 寫 ΓΤΖΤΤ 本 装 該 選 擇 器 電 路 之 電 路圖 IOT 圓 6是依照習知技術之布 置圖。 頁 1 I 在 該 等 圖 中 AW 付 號 21a- -21c 是 第 1 A 1配線，分別表 不電源 1 1 1 配 線 和 接 地 配 線 22a 22b 是 被 名夕 鋁物化之配線源極一吸 1 1 極 區 域 24 是 第 2A 1配線 25a 25d是導電性之連 接元件 1 訂 之 路 徑 0 圖 5之配線布置方法與實施形態1所述之方法相同 1 | t 23 a 和 23b 間 之 電 連接 是 利 用 Μ 鋁物形成之被合金化之 1 [ 吸 極 區· 域 22 a之- -部份作為配線層( 1 1 Ϊ 下 面 將 說 明 有 關 之動 作 Ο 1 € 例 如 在 圖 5之接觸部2 3 a 、 23b之間，以經由釣 鋁物化 1 1 成 為 低 電 阻 之 源 極 -吸 極 區 域 之 一 部份作為第1 A 1 配線， 1 | 在 該 空 的 空 間 可 Μ 使別 的 配 線 通 過 。而且在使用矽鋁物層 1 I 作 為 配 線 層 之 情 況 時， 接 觸 部 最 少 只要2個即可。 1 1 另 外 方 面 在 習知 技 術 中 為 著要連接到源極一吸極 1 1 區 域 因 為 具 有 高 電阻 所 Μ 要 製 造敷個接觸部用來使電 1 1 阻 降 低 不 可 避 免 的會 造 成 第 1 A 1配線之佔用面積 之擴大 1 | f 而 且 由 圖 7之布置可Μ瞭解 •必需使用用以連接 第1 A 1配 1 | 線 和 第 2Α 1配線之路徑25a 25d和第2Α1配線24a、 24b。在 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（21GX 297公釐） 11 一 A7 B7 五、發明説明（9 ) 本實施形態2之布置中，利用矽鋁物層之活用可K使接觸 部成為最少限度和可K省略第2 A 1配線，因為可Μ利用晶 片布置時之信號配線在巨單元上進行配線藉Μ確保縱向之 配線晶格，所Μ可Μ使半導體積體電路之晶片面積變小。 如上所述，依照本實施形態2時，使用被矽鋁物化之電 晶體構造之基本單元用來實施巨單元之布置，尤其是經由 利用電晶體之吸極區域作為配線層，可Μ在巨單元内配置 信號配線，藉以製作配線晶格。而且可Μ利用該配線晶格 作為Μ多個巨單元構成之半導體積體電路之晶片布置之配 線區域，可Μ有效的進行配線之配置，具有可Μ使半導體 積體電路之晶Η面積減小之效果。亦即，具有可Κ使巨單 元易於布置之效果。_ 實施形態3 . 圖8是本實施形態3之2輸入NAND電路之布置画，圖9是其 電路圖。在該圖中，符號31a〜31c是第1Α1配線，32a、 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 32 b是被矽鋁物化之吸極區域，33a(yl)，33b(y2)是接觸 部，34是第2A1配線，36a〜36f是各個被矽鋁物化之吸極 所含之配線晶格，A、B是輸入端子，Y是輸出端子。 下面將說明有關之動作。 依照本實施形態3時，與2輸入NAHD電路之輸出端子Y之 梢之定義有關之布置，因為利用被矽鋁物化成為低電阻之 吸極區域作為配線層|所先經由接觸部33a(yl)和 33b(y2)使輸出端子y之第1A1配線連接到被对鋁物化之吸 極區域32a、32b，其次使用巨單元間之配線將第2Α丨配線 本紙張尺度適用中國國家標準（CNS ) A4規格（210'X297公釐） 12 - A7 B7 五、發明説明（ίο ) 之梢定義成接觸部36a〜36f的其中之一。利用瑄種方式， 用來定義具有2輸入NAND電路等之邏輯電路之巨單元之輸 入/輸出權/時，可Μ増加能夠進行輸入/輸出梢之信號配線 連接之區域。另外，可Κ使其他之信號配線通過空的區域藉 Μ提高布置之彈性。亦即，巨單元間之信號配線變成易於 進行，可Κ縮短晶片布置時間，和可Μ縮小晶片面積。 Κ圖8之實例進行說明時，將配線晶格36a定義為第2/U 配線之梢，經由將接觸部33a(yl)和33b(y2)設定為輸出端 子y，在配線.晶格點36b、36c和36d〜36f不需要讓該輸出 端子用之第1或第2A1配線通過，可K利用在其他之信號配 線等之布置。另外一方面，依照習知技術之梢之定義時， 第2A1配線因為必需與接觸部33a(yl)、33b(y2)的其中之 一連接，所Μ以圖8為例時，配線晶格36a〜36c，36d〜 36f之任何一方之配線晶格群至少會受到輸出端子y用之第 1或第2A1配線之布置之影響使其彈性受到限制。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 依照上述方式之本實施形態3時，巨單元之梢之定義亦 可適用於被矽鋁物化之吸極區域，用來使巨單元間之信號 配線之連接變成易於進行，具有可K縮短晶片布置時間， 和可K縮小晶片面積之效果。 .實陁形態4. 圖10是布置圖，用來表示該實施形態4之閘陣列，EC A等 之電晶體一配線構造，圖11是沿著圖10之II-II線之剖面 圖，圖12是布置圖|用來表示依照習知技術之閘陣列， ECA等之電晶體一配線構造，圖13是沿著圖12之m-Π[線之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 13 經濟部中央標準局員工消費合作社印繁 A7 —一 _B7__ -五、發明説明（1 1) 剖面圖。在該等附圖中，符號81a是電源配線，81b是接地 配線，在此處之情況是以鋁等之金屬配線形成，符號82a 、82b是被巧鋁物化之源極區域，82c是利用阱區域之釣鋁 物化而形成之電源配線，8 2 d是利用阱區域之釣鋁物化而 形成之接地配線，83是接觸部，84a、84b是第1 A配線。 在通常之圖12所示之習知之閘陣列中，其構成是使PMOS 電晶體和NMOS電晶體互相鄰接，在PMOS電晶體之一側是Μ 第1Α1配線構成之電源配線81a，在NMOS電晶體之一側是接 地配線81b。在該電源配線81aM晶片之兩端連接晶片之電 源*接地配線8 1 b亦同樣的，K晶片之兩端連接到晶片之 接地線。在使該PMOS電晶體之源極區域連接到電源之情況 時，從電源配線81a經由第1A1配線84b，利用接觸部83連 接到PMOS電晶體之源極區域。另外一方面，在使NMOS電晶 體之源極區域接地之情況時，從接地配線81b經由第1A1配 線84a，利用接觸部83連接到HMOS電晶體之源極區域。
另外一方面，如圖10，圖11所示，在本實施形態4中， 連接到電源之n +阱區域82c和連接到接地線之P +阱區域82d ，和NM0S電晶體82a和PMOS電晶體之源極區域82b之矽表面 上，經由忉鋁物化藉K形成合金。另外，亦可Μ不使用習 知例之圖12之第⑷配線之電源一接地配線，而是使用使阱 區域矽鋁物化所製成之合金化部份82c、82d分別作為電源 配線一接地配線之代用品。這時’不需要習知例之圖12之 用Μ連結電源配線81a和n +阱區域之接觸部群83，和用W 連结接地配線81b和P +阱區域之接觸部群83°亦即’使與 本紙張尺度適用中國國家標率（CNS ) A4规格（21〇X297公釐） -14 _ — (請先閱讀背面之注意事項再填寫本頁) 訂 #. 經濟部中央標準局員工消費合作社印製 A7 __ •五、發明説明（l2) 圖12之竃源配線81a和接地配線81b相當之阱區域進行矽鋁 物化，用來使電源配線82c和接地配線82d直接接觸在阱區 域〇 在對圖10，圖11之PMOS電晶體之源極區域供給電源電位 VDD之情況時，從阱區域之矽鋁物化所製成之電源配線82c 經由接觸部83，第1A1配線81b連接到PM0S電晶體之源極區 域。另外一方面，在對NM0S電晶體之源極區域供給接地電 位GND之情況時，從阱區域之矽鋁物化所製成之接地配線 82d經由接觸部δ3，第1A1配線81a連接到NM0S電晶體之源 極區域。 下面將說明有關之動作。 依照本實施形態4之配線構造時’因為使用被矽鋁物化 之電源配線，接地配線，亦可以不以第1A1配線拉長電源 —接地配線，所以以第1A1配線或第2A1配線拉長該區域之 單元間之連接用之配線可K使用在拉長區域。因此，作為 用以連接單元之間之配線區域是將只能以第2A1配線進行 配線之區域使用作為配置有第1A1配線和第2A1配線之配線 區域，可Μ用來減小晶片之尺寸。 另外，如習知例所示，在利用第1Α1配線拉長電源一接 地配線之情況時，在畊區域和第1Α1配線之間’如圖12之 符號83所示，必需設置多個具有間隔之接觸部14。這是因 為接觸部83變少時，阱區域和第1Α1配線間之電阻會變大 。但是，在阱區域被矽鋁物化之情況時’因為阱區域之表 面上直接被合金化藉Κ進行連接’所以不需要以接觸部進 本紙浪尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） -15- -- (請先閱绩背面之注意事項再填窝本頁) 訂 A7 經濟部中央標準局員工消费合作社印製 B7 -五、發明説明 (13 ) 1 1 I 行 連 接0 因 此 * 在 以 第 1 A 1配線進行電源_接地配線之配 1 1 1 線 製 造工 程 時 可 削 減 在 電 源一 接地配線製造 接觸部之 /—S 1 I 製 造 工程 〇 請 先 閲 1 1 | 然 後， 在 以 第 1 A 1配線拉長電源- -接地配線之情況時， 讀 背 & 1 | 由 於 鋁之 電 子 移 動 之 發 生 會 造 成有 可能在動作中 產生中斷 之 注 音 i 9 假 如使 用 鋁 物 化 之 電 源 配 線* 接地配線時， 可Μ減少 事 項 1 再 I 此 種 中斷 之 可 能 性 藉 Μ 提 高 可 靠度 0 填 % 本 依 照上 述 方 式 之 本 實 雎 形 態 4時 用K連接單元之間之 頁 ! I 配 線 區域 是 將 只 能 K 第 2配線進行配線之區域使用作為配 l 1 1 置 有 第1A1配線和第2A1 配 線 之 配線 區域，所以具 有可以提 1 1 高 密 集Λ 藉 Μ 減 小 晶 片 尺 寸 之 效果 。另外*在使 阱區域初 1 訂 鋁 物 化藉 Μ 形 成 合 金 之 情 況 時 ，因 為可以直接連 接，所Κ 1 1 不 需 要Μ 接 觸 部 連 接 因 此 在Μ 第1A1配線進行電源一 1 | 接 地 配線 之 配 線 製 造 工 程 時 具有 可K削減在電 源一接地 1 I 配 線 製造 接 觸 部 之 製 造 工 程 之 效果 。另外，假如 使用矽鋁 1 物 化 之電 源 配 線 接 地 配 線 時 ，可 以減少由於鋁 之電子移 1 1 動 而 造成 中 斷 之 可 能 性 » 具 有 可Κ 提高可靠度之 效果。 1 1 實 施 形態 5 . 1 1 圖 14是 布 置 圖 用 來 表 示 本 實施 形態5，在該圖中，符 1 I 號 9 la是使PM0S電晶體之阱韵鋁物化之電源配線 > 91b是使 1 1 1 NM0S 電晶 體 之 阱 鋁 物 化 之 接 地配 媒，92a是使PM0S電晶 1 1 體 之 源極 區 域 丕夕 鋁 物 化 之 區 域 ，92b是使NM0S電晶體之源 1 1 極 區 域切 鋁 物 化 之 區 域 9 93 a 93b 是PM0S電晶體 ，9 4 a 〜 1 1 94 e 95a 〜 95 j是信號配線 » 9 5 g ' 9 5 h連接到電源，9 5 i、 1 本紙張尺度適用中國國家標準（CNS ) Λ4規格（21 OX 297公鯈） -1 β - A7 B7 五、發明説明（14 ) 9 5 j連接到接地線。 在一般之閘陣列之SOG(Sea of Gate)中，預先在晶片全 面舖滿電晶體，藉K製作主晶片，在布置時定義單元區域 ' 和配線區域。在這種情況時，不使用配線區域之電晶體， 該區域只被使用作為第1A1配線和第2A1配線之配線區域。 在進行忍鋁物化藉Μ製造主晶片時，在晶片內之全部之 電晶體之源極一吸極區域進行妨鋁物化，不只是單元區域 ，對於配線區域之未使用之電晶體之源極一吸極區域亦進 行衫鋁物化。 在區域a之部份，當使用該被矽鋁物化之源極一吸極區 域用來連接單元間配線94b和單元間配線94c之情況時，經 由配線95g使配線區域之PM0S電晶體之閘極93a、93b連接 到電源配線9 la。然後，使用接觸部使信號配線94b連接到 具有閘極93b之電晶體之源極（吸極）區域（區域a)。因為電 晶體之源極（吸極）區域（區域a)被矽鋁物化成合金，所Μ 可Μ利用區域3連接單元間配線94b和單元間配線94c。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 在區域b之部份，當使用該被矽鋁物化之源極一吸極區 域用來連接單元間配線94d和單元間配線94e之情況時，經 由信號配線95i、95j使配線區域之NM0S電晶體之閘極93c 、93d連接到接地配線91b。然後，使用接觸部使信號配線 94d連接到具有閘極93c之電晶體之源極（吸極）區域（區域 b)。另外，使用接觸部使信號配線94e連接到具有閘極93d 之電晶體之源極（吸極）區域（區域b)。因為電晶體之源極（ 吸極）區域（區域b )被矽鋁物化成合金，所以可以利用區域 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨OX29?公釐） 17 - A7 B7 五、發明説明（15 ) b連接單元間配線94d和單元間配線94e。 下面將說明有關之動作。 閘陣列之電晶體如圖14所示，依照PMOS電晶體，NMOS電 ； 晶體，NMOS電晶體，PMOS電晶體之順序構成。另外，在單 元區域之PMOS電晶體之近傍必需構成電源配線91a，在 NMOS電晶體之近傍必需構成接地配線91b。亦即，在電源 配線之兩傍必需構成PMOS電晶體，在接地配線之兩側必需 構成NMOS電晶體。 首先說明區域a之部份。區域a之電晶體是配線區域，不 作普段使用。其中，使用配線95g、95h用來將PMOS電晶體 之閘極93a和93b連接到電源配線91a，藉K使PMOS電晶體 之閘極93a和93b成為”L”之電位，所Μ區域c和區域4咸為電 的開路。同樣的，區域a和區域d亦成為電的開路。因此， 區域a之電信號之電位不會影響到區域aM外之區域。 經濟部中央標準局員工消費合作社印製 在使用本實施形態5之電晶體構造之情況時，因為電晶 體之吸極一源極區域被矽鋁物化成合金，所Μ區域a之部 份可Μ被使用作為第3配線層。在圖14之實例中，因為具 有同層之其他配線之信號配線96a和第1Α1配線95b，所以 在習知技術不能連接者經由使用上述之電晶體構造，可Μ 以區域a電連接配線94a和配線94c。 下面將說明區域b之部份。區域b之電晶體是配線區域， 不能使用在普段。其中使用信號配線95i、95j用來將NMOS 電晶體之閘極93c和93d連接到接地配線91b藉Μ使NMOS電 晶體之閘極9 3 c和9 3 d變成” Η ”之電位，所Μ區域e和區域b 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 29?公釐） (請先閱讀背面之注意事項再填寫本頁) -18 - 五、發明説明（I6 A7 B7 路 開 的 電 成 變 亦 f 域 區 和 b 域 區 的 楱 同 0 路 開 的 電 成 變 用 f 使 此在 因 晶 電 為 因 時 況 情 之 造 構 體 位 晶 φ& 之 之 號.> 信 電 之 b 域 區 域 區 之 外 K b 域 區 響 影 會 不 態 形 施 實 本 體之吸極一源極區域被对鋁物化成合金，所以區域b之部 份可Μ被使用作為第3配線層。在Μ區域b連接配線9 4d和 配線94e之情況時，Μ第2A1配線進行連接，在圖14之實例 中，因為具有同層之其他配線之配線96b和第1Α1配線之信 號配線95e，所Μ在習知技術不能連接者經由使用上述之 構造，可以Μ區域b電連接配線94d和配線94e。 如上所述，依照本實施形態5時，利用此種構造，即使 在Μ第2A1配線作為信號配線96a(96b)之情況時，亦可Μ 在區域(區域b)使配線94b(94d)和配線94c(94e)進行連接 。因此，目前之使用其他之區域因為不能獲得配線所K使 晶片尺寸變大，但是經由利用未使用之電晶體之矽鋁物化 之源極（吸極）區域作為配線層，可Μ具有使晶片尺寸變小 之效果。 實施形態6 . (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 圖15是本實施形態6之布置圖，圖16是習知技術之布置 _，圖17為其電路圖。在該圖中，符號l〇2a，102b是i夕鋁 物化之源極區域，102c、102d是阱區域之矽鋁物化過之源 極區域，1 0 2 c、1 0 2拕神區域之矽鋁物化過之配線層，分別 用來供給電源電壓VDD和接地電位GND * 101a〜101c是第 1A1配線，106a〜106c是矽鋁物化過之源極區域。 在依照圖16之習知例之布置之配線構造中，因為從電源 本紙張尺度適用中國國家標隼（CNS〉A4規格（210X 297公釐） 19 B7 五、發明説明（17) 配線102c將電源供給到PMOS電晶體之源極區域，所Μ使用 第1Α1配線101a〜101c作為配線。因為第1Α1配線101a〜 101c形成接近，所Μ在單元內部不會產生空的區域。另外 一方面，在本實施形態6之圖15之布置之配線構造中，電 源配線102c通過第1Α1配線101d，經由接觸部連接到PM0S 電晶體之源極區域106a。因此，在PM0S電晶體之源極區域 106a被供給有電源電位。 因為該源極區域1 0 6 a被矽鋁物化成為低電阻，所Μ可以 作為金屬配線之代用品。因此，第1Α1配線101a、101b經 由合金化後之電晶體之源極區域1 0 6 a被連接。另外，第 1A1配線101b在PM0S電晶體之源極區域106b、106c，經由 接觸孔洞被部份的連接*但是源極區域106b、106c因為分 別被姑鋁物化成合金，所Μ該源極區域106b、106c分別以 全面連接電源。因此，可Μ將電源電位供給到PM0S電晶體 之源極區域106b、106c。 下面將說明本實施形態6之另一較佳態樣。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 圖18是依照該較佳態樣之布置圖，圖19是依照習知技術 之布置圖，在該等圖中，符號111是將NM0S電晶體之阱之 矽鋁物化後之接地配線，113、114是用以供給接地電位之 配線，112、115〜117是信號配線，118是連接點，A、B是 N Μ 0 S電晶體。 首先*依照圖1 9之習知技術之布置時，利用配線11 3使 NM0S電晶體Α之閘極電位下降為接地位準，用來使NM0S電 晶體A之源極區域和吸極區域形成電的開路狀態。另外， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 20 - A7 B7 五、發明説明（18 ) 配線114是使NMOS電晶體之源極區域接地之配線，配線115 是連接到NMOS電晶體之吸極區域之配線。另外，配線112 是連接到NMOS電晶體B之閘極之配線，因為有同層之配線 11 6，所以不可Μ連接到連接點11 8，不能獲得迂迴連接點 118之配線。其結果是由於使用單元内之配線區域，所Μ 在有橫切單元之配線通過之情況時，不可Κ使用同層之配 線進行配線。 經濟部中央標率局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 另外一方面，依照圖18之本較佳態樣之布置時，Κ接觸 孔洞結合與配線114鄰接之HMOS電晶體Β之被矽鋁物化成合 金之源極區域，和接觸孔洞結合配線113和NMOS電晶體Β之 矽鋁物化成合金之源極區域，經由NMOS電晶體Β之合金化 過之源極區域，用來使配線114和配線113產生電的结合。 與此同時的，NMOS電晶體Β之源極區域可Μ接地。因為配 線113連接在電晶體Α之閘極，所以可Μ將NMOS電晶體Α之 閘極接地。因此，不需要習知技術之布置之圖19之配線 113之部份，所Μ圖18之配線112可Μ配線成直線狀，其結 果是習知例中之不能配線之橫切單元内之配線117可以更 進一步的拉長。 習知例之電源配線是從圖1 6所示之電源1 0 2 c直接取得， 在依照本實施形態6和較佳態樣時，利用上述方式之構造 可Κ從圖15之區域106a之矽鋁物化之電晶體之源極區域之 部份取得電源。因此，如圖15所示，在單元之内部區域可 Μ增加使連接單元間之配線通過之區域。因此，未被使用 之區域可Μ用來進行配線，所Μ具有可Μ縮小晶Η尺寸之 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨0X297公釐） η , -2 1 - A7 B7 經濟部中央標準局員工消費合作杜印製 五、發明説明 (19 ) 1 1 效 果 0 1 1 1 另 外 只 以 單 元 之 內 部 來 看 時 因 為 電 源 配 線 101b r-V 1 I 101c 等 被 去 除 所 可 Η 使 用 上 述 之 區 域 用 來 配 置 單 元 內 請 閱 I 1 I 部 之 信 號 配 線 因 此 可 VX 增 加 單 元 内 之 配 線 之 彈 性 具 有 讀 背 1 1 可 Μ 使 單 元 尺 寸 減 小 之 效 果 〇 另 外 在 閘 陣 列 中 因 為 電 路 之 注 1 I 意 1 I 是 單 元 之 集 合 jam 體 所 Μ 假 如 使 單 元 尺 寸 變 小 時 可 K 具 有 使 事 項 1 | 再 1 晶 片 尺 寸 縮 小 之 效 果 〇 填 寫 本. 衣 另 外 在 使 用 習 知 技 術 之 情 況 當 使 圖 16 之 配 線 101a 頁 、- 1 I 101c 連 接 到 源 極 區 域 藉 Μ 供 給 電 源 時 是 使 用 配 線 101a 配 1 1 '線 101c 9 依 照 本 實 施 形 態 6時 只利用圖15之配線101d和 1 1 配 線 101e 之 2個配線就可Μ將電源供給到上述之源極區域 1 訂 0 因 此 配 線 數 巨 可 Μ 削 減 單 元 尺 寸 可 Μ 減 小 所 K 具 1 I 有 可 以 縮 小 晶 片 尺 寸 之 效 果 〇 1 I [發明之效果] 1 1 1 依 照 上 述 之 第 1態樣之本發明時 因為其構成方式是在 1 i 第 1和第2 場 效 電 晶 體 群 之 各 個 電 晶 體 之 源 極 — 吸 極 區 域 利 1 1 用 名夕 化 物 形 成 配 線 層 在 該 配 線 層 形 成 具 有 任 意 之 間 隔 ! | 之 接 觸 部 用 來 使 其 與 導 電 性 配 線 連 接 所 Μ 可 Μ 在 該 接 觸 1 I 部 間 之 空 的 區 域 配 置 新 的 導 電 性 配 線 〇 因 此 在 晶 片 布 置 1 1 中 之 未 使 用 區 域 可 以 被 設 定 作 為 配 線 區 域 所 Μ 在 此 處 可 1 1 以 以 能 讓 信 號 配 線 等 通 過 之 方 式 進 行 有 效 之 配 置 和 配 線 > 1 1 具 有 可 Μ 縮 小 半 導 體 積 體 電 路 裝 置 之 晶 片 面 積 之 效 果 〇 1 | 依 照 第 2態樣之本發明時 因為其構成方式是該多個之 1 I 配 線 晶 格 依 排 列 方 向 之 垂 直 方 向 配 置 第 1和第2 場 效 電 晶 體 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X29*7公釐） -22 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 (20) 1 1 9 當 在 配 線層之 一部 份 選 擇 化物 層 之 情 況 時 9 使 用 2個 1 1 之 配 線 晶 格，所 Μ在 利 用 該 化物 層 之 配 線 層 區 域 之 上 方 1 I 可 Μ 配 置 其他之 信號 配 線 〇 因 此， 依 上 逑 方 式 使 電 晶 體 之 —v 請 1 先 1 排 列 方 向 擴大， Κ多 個 巨 單 元 構成 該 空 的 區 域 9 假 如 利 用 閲 讀 1 I 此 種 半 導 ΒΜ 體槓體 電路 之 晶 片 布 置時 9 可 Μ 具 有 與 申 請 專 利 背 1 1 I 範 圍 第 1項之本發明同樣之效果。 意 事 1 依 昭 VW» 第 3態樣之本發明時 ，因為構 成經由形成在第1和 第 項 再 填 1 β 2電晶體之源極- -吸極之矽化物層 t 連接第1 導 電 性 配 線 和 寫 本 百 w 1 第 2導電性配線之方式 所Μ連接之； 揮性可Μ增大 >巨單 1 I 元 等 之 輸 入/輸出梢之定義變成很容 易 具有可Μ縮短晶 1 1 I 片 布 置 時 間和縮 小積 體 電 路 之 晶片 面 積 之 效 果 0 1 1 依 眧 八V» 第 4態樣之本發明時 因為構 或使形成在與阱區域 訂 1 接 合 之 第 1和第2 電源 配 線 第 1和第2場 效 電 晶 體 群 之 源 極 1 1 — 吸 極 之 化物 層， 與 第 1和第2導 電 性 配 線 進 行 連 接 因 1 I 為 利 用 該 等導電 性配 線 可 Μ 經由 化 物 層 進 行 直 接 連 接 1 1 倉 9 所 在 該代用 區域 可 Μ 配 置 其他 之 信 σ占 配 線 用 來 使 布 置 1 變 為 容 易 ，具有 可Κ 縮 小 晶 片 尺寸 之 效 果 0 而 且 當 與 經 由 1 1 金 屬 等 之 接觸用 來使 化 物 層 與的 表 面 厂 隔 開 J 接 觸 之 情 1 | 況 比 較 時 ，使用 低電 阻 即 可 因此 具 有 只 用 少 數 之 接 觸 部 1 I 即 可 之 效 果。另 外， 因 為 鋁 等 之金 屬 之 佔 用 面 積 變 小 所- 1 1 Μ 具 有 不 容易由 於電 子 移 動 現 象而 發 生 斷 線 之 效 果 〇 1 1 依 昭 第 5態樣之本發明時 因為在> 第1 電 晶 體 之 源 極 — 吸 1 1 極 形 成 矽 化物， 與其 鄰 接 之 第 2和第 3電 晶 體 之 源 極 — 吸 極 1 I 變 成 電 源 電位， 所Μ 在 與 第 1電晶體 之矽化物之電位之關 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公籍） _ 2 3 _ 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（2 1 ) 係中，可Μ構成電的開路。因此，通過第2導電性配線之 功化物部份之電信號不會受到第2和第3電晶體之影響。因 此，依照此種構造時，在形成於妨化物部份之上方之未使 ； 用空間可Μ配置其他之第3導電性配線等，具有可Κ縮小 晶片尺寸之效果。 依照第6態樣之本發明時，因為構成在與阱區域接合之 第1和第2電源配線與第1和第2場效電晶體之源極一吸極形 成有功化物層，該矽化物層形成與導電性配線連接之配線 層，所Μ電源配線可Μ不使用阱和進行矽鋁物化之鋁等之 金屬配線層*因此經由有效的使用該空的區域可Μ提高配 線布置之彈性，具有可Κ縮小晶片尺寸之效果。 依照第7態樣之本發明時，因為構成利用高熔點金屬形 成後之熱處理用來形成衫化物層，所以可Μ依照情況之不 同使電阻成為可變之方式，具有可Μ有效利用配線層之效 果。 [附圖之簡單說明] 圖1是布置圖，用來說明本發明之實施形態1。 圖2是沿著圖1之I - I線之剖面圖。 圖3是圖1之布置之電路圖。 圖4是習知技術之布置圖。 圖5是用以說明本發明之實施形態2之布置圖。 圖6是習知技術之布置圖。 圖7是圖5之布置之電路圖。 圖8是用Κ說明本發明之實胞形態3之布置圖。 (請先閱讀背面之注意事項再填寫本頁)
----------：II —眷衣I 訂 严-鼻W--------------- 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210 X 297公釐） A7 B7 五、發明説明（22) 圖9是圖8之布置之電路圖。 圖10是用Μ說明本發明之實施形態4之布置圖。 圖11是沿著圖10之ΙΙ-ΙΙ線之剖面圖。 圖12是習知技術之布置圖。 圖13是沿著圖12之ΙΙΙ-ΙΙΙ線之剖面圖。 _14是用Μ說明本發明之實施形態5之布置圖。 圖15是用Μ說明本發明之實施形態6之布置圖。 圖16是習知技術之布置圖。 圖17是圔16之布置之電路圖。 圖18是布置圖，用來說明本發明之實施形態6之另一較 佳態樣。 圖19是習知技術之布置圖。 圖20是構造圖，用來表示習知之舖滿型閘陣列之主晶片 圖像。 圖21是習知之用Μ構成邏輯電路之基本單元圖。 圖22是圖21之基本單元之電路圖。 [符號之說明] 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) la,Id，21a 〜21c，31a 〜31c，81a * 81b …第 1A1配線（ 導電性配線，第1導電性配線）， lb...第1A1配線（第2導 電性配線）， lc...第1A1配線（第3導電性配線），2a,2b, 22a,22b，32a ,32b,82a,82b,92a,92b,102a,102b,106a〜 1 0 6 c . . ·矽鋁物化之源‘極一吸極區域（矽化物層）， 93a,93b...PM0S電晶體之閘極，93c,93d...NM0S電晶體之 閘極， 82c,102c...矽鋁物化之電源配線（第1電源配線） 本紙張尺度適用中國國家標準（CNS ) A4規格（2!0:< 297公釐） 25 A7 B7 五、發明説明（23 ) ，82d,102d...矽鋁物化之接地配線（第2電源配線），94a 〜94e，95a 〜95f，112，115 〜117 …信號配線，95g , 95}1，1013，1011>,101<:...電源配線（第1電源配線），95!, 95j...接地配線（第2電源配線），243,241),34...第241配 線（第4導電性配線），25a〜25d...路徑， 3a,3b,3d, 23a，23b，33a，33b，83 ...接觸部， 36 a，36b , 36c，36d，36e ，36f...配線晶格， 4...使用第1A1配線之其他信號配線 ， 5 ...場氧化膜， 6 ...層間絕緣膜， A、B、C、S .. 輸入端子， Y...輸出端子。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 26 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐）