312832 A7 ______B7_ 五、發明説明（1 ) _ 本發明係關於半導體記億裝置及其製造方法，尤關於 適合大型積體記憶器之動態隨著記憶體（DRAM)或分 極反轉型非易失性記億體及其製造方法。 爲了在大型積體記憶器上形成適當之小面積大電容量 電容器，使用 Ta203 或 BST((Ba ，Sr) Ti03) 等高介電質絕緣膜做爲電容器絕緣膜最爲有效。若使用 PZT (Pb (Zr ，Ti) Os)等強介電質絕緣膜做 爲電容器絕緣膜，即可製成利用自發分極之啡易失性記憶 體。強介電質物質之介電常數有高達數百至數千者，故做 爲動態隨意存取記億體之電容器絕緣膜非常有效。 若使用高介電質絕緣膜或強介電質絕緣膜做爲電容器 絕緣膜時，電極材料之選擇變成非常重要。其理由爲，依 照習用技術，以通常用來做爲電容量之下部電極之多結晶 矽等做爲電極材料使用時，從高介電質或強介電質形成電 容器絕緣膜時，電極表面被氧化而形成低介電質絕緣物， 減小電容器之電容量。 經濟部中央標準局員工消费合作社印裝 (請先閱讀背面之注意事項再填寫本頁) 因此，選擇不容易氧化之材料，或氧化物成爲導電體 之材料做爲電極材料。不容易氧化之材料有P t ，Os ， A u等，通常係使用P t 。氧化物成爲導電體之材料有 Ru〇2，I r〇2等’電極材料係使用Ru ’Ru〇2， I r ，I r 0 2 等。 在 1994 年 IEDM( Internationa ELECTRON DEVICES Meeting) Technical Digest, PP.843-846 中揭 示一種如第2 6圖所示之使用上述絕緣膜及電極材料之電 本紙張尺度通用中國國家標準（CNS ) A4規格（210 X 297公釐） 312832 A7 B7 五、發明説明（2 ) (請先閱讀背面之注意事項再填寫本頁) 容器》然而製造這種電容器需要使用許多掩罩·，又有實效 面對全個電容器之面積小之問題。第2 6圖中，1 〇 1爲 半導體基板，102爲元件分離領域，103爲擴散層， 104爲閘極，105爲層間絕緣膜，106爲針型接點 ，1 0 7爲阻擋層，1 0 8爲電容器之下部金屬電極， 1 0 9爲電容器絕緣膜，；L 1 1爲電容器之上部金屬電極 〇 如第 2 7 圖所示，在Mat. Res. Soc. SVmp. Proc. Vol. 3 1 0 ( 1 9 9 3 ) PP. 1 2 7- 1 33，特開平 0 5 — 2 9 9 6 0 1 及特開平6 — 3 4 2 7 7 4號中揭示一種以一次印刷石版 作業即可形成上部電極1 1 1 ，電容器絕緣膜1 0 9及下 部電極108之技術》 在特開平5 — 8 9 6 6 2號中揭示利用T i掩罩進行 蝕刻而抑制蝕刻中發生P t之再附著之P t蝕刻方法。 經濟部中央標準局員工消費合作社印製 特開平4_ 1 5 9 6 7 9號中揭示一種改變電容器之 上部電極及下部電極之面積，或將強介電貿絕緣膜端部加 工成傾斜狀，以便消除隨著分極反轉而發生之膜厚變化之 應變之技術。 特開平6 — 1 3 2 4 8 2號中揭示一種利用蝕刻法將 電容器之下部電極及強介電質絕緣膜形成爲一定形狀後， 形成側壁，然後形成上部電極，以增加掩罩之對正邊緣部 分•防止上部電極與下部電極發生短路之技術。 然而·依照本發明之發明人之研究，利用乾式蝕刻法 形成第2 7圖所示之構造時•發生如下之問題· 本紙張尺度通用中國國家標準（CNS ) A4現格（210X297公釐） -5 - A7 ____B7_ 五、發明説明（3 ) 亦即，使用第2 8圖所示之掩罩1 1 2對電極材料膜 之露出部分進行乾式蝕刻時，乾式触刻時濺射之電極材料 附著於掩罩1 1 2 ’上部金靥電極1 1 2，電容器絕緣膜 1 0 9，下部金屬電極1 0 8之側壁上，形成以電極材料 爲主成分之側壁附著膜1 1 3。 這種側壁附著膜1 13在使用不容易氧化之p t等做 爲電極材料時明顯的發生。亦即電極材料不容易氧化即表 示不容易利用化學反應改變揮發性物質，電<極材料並非利 用化學反應蝕刻，而主要利用物理式濺射蝕刻。這種濺射 之電極材料附著於側壁上。將氧化物成爲導電體之 R u 02及I r 〇2做爲下部電極使用時，因爲蝕刻反應 產生物之揮發性低，故仍形成側壁附著膜1 1 3 » 該側壁附著膜1 1 3成爲電容器之上部電極1 1 1與 下部電極1 0 8發生短路之原因，故必須去除，但若使用 酸等濕式洗淨法去除時，則使電容器絕緣膜1 0 9發生劣 化。 經濟部中央標準局員工消費合作社印策 (請先閲讀背面之注意事項再填寫本頁) 以下技術可解決上述問題。該技術係利用乾式蝕刻時 之蝕刻速度因離子之入射角度而成爲不同之特性，在乾式 蝕刻當中將該側壁附著物自清而去除· 以下參照第2 9圖說明該自清方法。亦即，離子所造 成之蝕刻速度依存於角度0。假設該速度爲R ( 0 )。底 面之0 = 0，故將電極材底面之蝕刻速度設定爲R ( 0 ) 。將蝕刻之電極材料中附著於圖型側壁上之比率設定爲α 時，其附著速度爲a R ( 0 )。假設圖型之側壁之傾斜角 本紙伕尺度通用中國國家標準（CNS ) Α4規格（210Χ 297公釐） 312832 A7 B7_ 五、發明説明（4 ) _ 爲Θ時，側壁之附著膜之蝕刻速度爲（R) 0·。 (請先閱讀背面之注意事項再填寫本頁) 爲了利用自清法形成清潔之側壁，側壁之蝕刻速度（ R) (0)必須大於附著膜之垂直方向之厚度crR(O) /cos0。亦即，aR(〇) cos0SR(0)爲形 成清淨側壁所需之條件。 將該條件改變，即成爲R(0) C〇s0/R(O) 2 α，符號之左邊係可根據文獻值計算之數值，右邊係可 由實驗求出之數值•第3 0圖表示各計算值'及實驗值。由 第30圖可知，若使用根據實驗值所得之α=〇·3時， 假設傾斜角爲7 5度以下，則可利用自清法防止側壁附著 膜之形成，可進行乾式蝕刻。亦即將掩罩及電容器之傾斜 角設定爲7 5度以下，則亦可解決側壁附著物。 第3 1圖表示根據以上事實改善之電容器之斷面構造 。第3 1圖爲已形成半導體記億器之電容器之階段時之半 導體記億裝置之要部斷面圖。 經濟部中央標準局員工消費合作社印製 第3 1圖所示之構造係如下述的形成^首先，利用公 知之選擇熱氧化法在半導體基板1〇1上形成元件分離領 域1 02。然後，形成具有閘極1〇4及擴散層103之 MO S電晶體。形成層間絕緣膜1 〇 5後，將表面平坦化 ’利用CVD及乾式蝕刻等公知方法在層間絕緣膜1 〇 5 上形成穿孔，又在該穿孔內形成針型接點1 〇 6。再利用 習用之澱積技術及使用掩罩112之乾式蝕刻法形成接觸 於針型接點1 0 6上部之阻擋層1 〇 7，下部金屬電極 1 0 8，電容器絕緣膜1 0 9，及上部金靥電極1 1 1 - 本紙張尺度適用中國國家標準·（ CNS )八心見格（210X297公釐） 7 經濟部中央標準局負工消費合作社印製 A7 _B7__ 五、發明説明（5 ) 此時，預先將掩罩1 1 2之側面形成爲傾斜角7 5度 以下之傾斜形狀，進行以使用A r之物理濺法做爲基礎之 乾式蝕刻，即可使電容器側面之傾斜角成爲7 5度以下， 因此可形成無側壁附著膜之電容器· 完成之電容器之側面爲傾斜狀，故電容器之底面積增 大，其積體度受到限制*但在習用技術中並不成爲問題。 然而，例如在GB i t世代之DRAM之半導體記億 體中，隨著大容量化而縮小晶胞面積，提高<積體度成爲極 大問題。 因此，本發明之目的爲提供一種可解決上述問題，積 體度高，具有高可靠性之半導體記億裝置及可利用較簡單 ，之程序製作這種半導體記億裝置之半導體記憶裝置之製造 方法。 依照本發明之半導體記億裝置，在半導體基板主面上 形成由下部電極，絕緣膜及上部電極所構成之層叠型電容 器，_在該電容器中_儲存電荷，或具有利用絕緣膜之分極反 轉而記億電氣信號之功能，其中在該電容器之側部上形成 側壁間隔物，而該上部電極位於該側壁間隔物內側。因此 ，下部電極側部與上部電極側部確實的分離，兩極間不會 發生短路，可實現特別適合於高積體化之半導體記億裝置 〇 依照具有本發明之層疊型電容器之半導體記憶裝置之 製造方法之特徵爲利用乾式蝕刻法形成具有一定形狀之上 部電極後，在將下部電極予以乾式蝕刻而形成圖型之前形 本紙張尺度適用中國國家標芈（CNS〉A4規格（210X297公釐） I ： - Ic1T^/··-』 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印袈 312832 A7 B7 五、發明説明（6 ) 成側壁間隔物。 · 如此，在側壁間隔物之傾斜部分不會因乾式蝕刻時之 自清而附著側壁附著物，故可形成上部電極與下部電極間 不會發生短路之構造，因此可製造可靠性高，具有高積體 密度之半導體記億裝置。 以下參照第1圖說明本發明之第1實施例。第1圖爲 已形成電容器之階段之半導體記憶裝置（以後稱半導體記 憶晶胞）之要部斷面圖。 < 通常係利用公知之L 0 C 0 S (Local Oxidation of Silicon)選擇性熱氧化法在半導體基板1 〇 1上形成元 件分離領域1 0 2後，利用公知之方法形成具有閘極 104及擴散層（源極、吸極）103之MISFET( 絕緣閘極場效電晶體）。 然後，塗敷S 0 G (Spin On Glass)形成層間絕緣 膜1 0 5將表面平坦化，利用CVD及乾式蝕刻等公知方 法形成由鎢所形成之針型接點1 0 6。然後，利用與形成 各層時相同之掩罩進行乾式蝕刻而形成接觸該針型接點 106上部之阻擋層107，下部金屬電極108，電容 器絕緣膜1 09 ，及上部金屬電極1 1 1。 本實施例中，先蝕刻並去除上部電極1 1 1及電容器 絕緣膜1 0 9之露出部分後形成側壁間隔物1 1 4，然後 蝕刻下部金屬電極1 0 8及阻擋層1 0 7之露出部分，形 成電容器。 如第1圖所示’因爲側壁間隔物1 1 4之外面具有傾 本紙張尺度通用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) I —Ml.— ^ 11--11·'---- 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（7 ) 斜角（0)，故在形成下部電極10 8時附著之電極材料 在該部分因自清而被去除，形成側壁上未附著電極材料之 電容器。 由第1圖可知，本實施例之層疊型電容器中，側壁間 隔物1 1 4包覆上部電極1 1 1之側部。亦即上部電極 1 1 1形成於側壁間隔物1 1 4內側，因此有效的防止上 部電極1 1 1與下部電極1 0 8間之短路· 以下參照第2至1 4圖說明該電容器之龙成方法。 如第2圖所示，利用公知之L 0 C 0 S技術選擇性的 氧化半導體基體1 0 1 (例如P型S i基板或P型阱領域 )之主面之一定部分，形成元件分離領域1 0 2。 然後，利用公知之方法形成具有閘極1 0 4及擴散層 1 0 3之MI SFET。雖然第2圖中未圖示，但閘極 1 0 4下之閘極氧化膜係在形成閘極1 0 4之前形成爲一 定之厚度。 然後，形成由SOG膜所構成之曹間絕緣膜1 〇 5後 ，進行公知之回流處理將平面平坦化，利用公知方法形成 貫穿該層間絕緣膜1 0 5之穿孔。然後，利用公知之 CVD技術及乾式蝕刻等之背面蝕刻法，以鎢填充該穿孔 內形成由W所構成之針型接點1 0 6。 然後，在該針型接點1 0 6上形成電容器。亦即在針 型接點1 0 6上依次層叠阻擋層1 0 7 ·下部金屬層 1 1 5，絕緣膜層1 1 6，上部金屬層1 1 7，硬掩罩層 1 1 8，及抗触掩罩1 1 9 β若使用P t做爲下部金靥層 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐） '~~~ -10 - (請先閱讀背面之注意事項再填寫本頁)
、1T 312S32 A7 B7 五、發明説明（8 ) 1 1 5及上部金屬層1 1 7時，假設使用W做爲硬掩罩層 1 1 8，則在使用A r電漿之蝕刻時可產生2以上之P t /W選擇比，實用上非常理想。硬掩罩層1 1 8亦可使用 S i 0 2 ，Si3N4 或 Aj?203 等絕緣物，或 Aj?，Cu 等金屬。阻擋層1 0 7係使用T i N。電容器之絕緣膜層 1 1 6可使用Ta20 5或BST等高介電質，PZT， PLZT等強介電質，S i 02、S i3N4等介電質。無 論使用任何介電質，若電極材料在蝕刻時被/涵射而形成側 壁附著物時，皆可防止形成側壁附著物。 然後，如第3圖所示，形成側面傾斜角爲7 5度以下 之硬罩1 2 0。在形成側面傾斜角爲7 5度以下之硬掩罩 1 2時，若使用金屬膜做爲硬掩罩1 2 0，則可在發生側 部蝕刻之條件下進行乾式蝕刻，亦可使用濕式蝕刻形成。 若使用絕緣物膜做爲硬掩罩時，亦可使用交替的進行絕緣 物之澱積與乾式蝕刻之時間調製乾式蝕刻法，亦可使用濕 式蝕刻法· 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 例如使用W做爲硬掩罩時，將基板（半導體基板）之 溫度保持於室溫附近，進行應用S Fe電漿之乾式蝕刻， 則可利用側部蝕刻產生傾斜。此時，可利用改變基板溫度 之側部蝕刻量控制，及改變偏壓之離子能量控制將側面之 傾斜角控制於所需角度。 然後，如第4圖所示，利用公知之灰化技術去除硬掩 罩1 2 0上之抗蝕掩罩1 1 9後，如第5圖所示，將上部 金靥層1 1 7之露出部分予以乾式蝕刻並將之去除，形成 本紙張尺度適用中國國家標隼（CNS ) A4現格（210X297公釐） -11 - 經濟部中央標準局員工消f合作社印製 A7 B7 五、發明説明（9 ) 上部金靥電極1 1 1。若使用p t做爲上部金靥層1 1 7 時，可例如使用平行平板型乾式裝置在壓力1 0 mTo r r ，RF 5 0 0W之條件將Ar氣體予以濺射蝕 刻，即可在蝕刻速度2 0 n m / m i η之條件下進行蝕刻 。若使用W做爲硬掩罩時，在該條件下之對掩罩蝕刻選擇 比爲3。 若使用P t ，〇 s，Pd或Au等不容易氧化之材料 做爲上部金靥層1 1 7時，及使用Ru，14，RU02 ，I r02等氧化物具有導電性之材料時，亦可進行使用 A r等稀有氣體電漿之物理性濺射蝕刻法，亦可使用利用 包含F、Cj?、B r等之鹵素系氣體之乾式蝕刻法。即使 以P t使用Ar氣體電漿之物理性濺射蝕刻法時，若硬掩 罩1 2 0之側面具有7 5度以下之傾斜角，則可利用蝕刻 中之自清進行在硬掩罩1 2 0之側壁上無側壁附著物之乾 式蝕刻。 然後，如第6圖所示，蝕刻並去除電容器絕緣膜 109之不要部分形成一定形狀。此時若採用Ar電漿等 之濺射法做爲蝕刻時，因爲電容器絕緣膜1 0 9與下部金 屬層1 1 5間之蝕刻選擇比小，故在電容器絕緣膜1 0 9 之蝕刻終了後，可能發生基層金屬層1 1 5被蝕刻而在電 容器絕緣膜1 0 9之側壁上形成側壁附著膜之問題。然而 若控制蝕刻速度之面內分布使其成爲均勻，則可使基層金 屬層1 1 5之蝕刻變成極少，故實用上無問題。 若使用Cj?2，CF4或5?0等含有鹵素之氣體或其 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I!—！『------1T——----U (請先閲讀背面之注意事項再填寫本頁) -12 - 經濟部中央標準局員工消费合作社印製 312S32 at B7 五、發明説明（10) _ 混合氣體或稀有氣體之混合氣體等進行電容器絕緣膜 1 0 9之蝕刻時•則與下部金靥層1 1 5之蝕刻選擇比增 大’基層金靥層1 1 5被蝕刻之程度變成更小。此外如以 下之其他實施例中所述，亦可在電容器絕緣膜1 0 9之蝕 刻終了之前進行下一個作業》 若使用PZT(Pb (Zr ，Ti) Os)做爲電容 器絕緣膜時，例如使用平行板之蝕刻裝置，在蝕刻氣體； Ar及CF4氣體之1:1混合氣體，RF瑜出：500 W’壓力：1 〇mTo r r之條件下，以蝕刻速度40 nm/min餓刻卩冗丁膜。 若使用W做爲硬掩罩1 2 0時，假設在該條件下進行 P Z T膜之蝕刻，則對掩罩之蝕刻選擇比爲4。若俾用. P t做爲下部金屬膜1 1 5時，假設在該條件下進行 P Z T膜之蝕刻，則對下部金靥之蝕刻選擇比爲3。 如第7圖所示，利用公知之CVD法形成由S i 02 膜所構成之絕緣膜層1 2 1後，進行公知之背面蝕刻，如 第8圖所示的形成側壁間隔物1 1 4。絕緣膜層1 2 1不 只可使用S i 02，又可使用S i3N4，Aj?203， T i 〇2’ T a2〇5等可利用CVD激積之材料。 然後，如第9圖所示，蝕刻下部金屬層1 1 5之露出 部分形成下部金靥電極1 0 8 *此時，側壁附著膜1 1 3 附著於圖型之垂直部分，但因爲硬掩罩1 2 0與側壁間隔 物1 1 4之側壁形成有傾斜角而非成爲垂直，故在側壁上 不形成側壁附著膜。例如使用S i 〇 2做爲側壁間隔物 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） - -u (請先閱讀背面之注意事項再填寫本頁) 訂 13 - A7 ____B7_ 五、發明説明（11 ) (請先閲讀背面之注意事項再填寫本頁) 114，使用Pt做爲下部金靥層115進行利用Ar電 漿濺射之蝕刻時，因爲P t/S i 02蝕刻速度比爲1左 右，故在由P t所構成之下部金靥層1 1 5之蝕刻當中， 側壁間隔物1 1 4亦被蝕刻。在蝕刻時，若蝕刻側壁間隔 物1 1 4之部分相當於硬掩罩1 2 0之高度時，即可如第 9圖所示的，只在上部金屬電極1 1 1與電容器絕緣膜 1 0 9之側部上形成側壁間隔物1 1 4之構造。 這種構造可控制硬掩罩層1 1 8之膜厚Ή適當的控制 硬掩罩1 20之高度，或添加0卩4氣體控制P t/ S i .0 2蝕刻速度比而形成。 形成該構造之條件及膜原因下部金屬電極1 0 8之材 料，側壁間隔物之材料1 1 4，蝕刻氣體之種類及使用之 蝕刻裝置而不同，但皆可控制硬掩罩層1 1 8之厚度及蝕 刻速度比而形成上述構造。 經濟部中央標準局員工消費合作社印裝 如上所述*因爲有側壁間隔物1 1 4，故上部金屬電 極1 1 1與下部金靥電極1 0 8之間不會發生短路。因此 ，亦可不必去除側壁附著膜1 1 3，但爲了提高作業之可 靠性，抑制成品之特性不均衡，最好去除側壁附著膜 1 1 3。故本實施例中，如第1 0圖所示，利用濕式處理 去除側壁附著膜1 1 3。該濕式處理若在附著物爲P t時 最好使用王水較有效，對P t以外之附著物可使用配合附 著物種類之溶液進行處理。下流電漿處理及培巴處理等對 某種下部金靥材料之種類亦有效•如本實施例中使用P t 時，王水較有效，若使用W等金靥材料做爲硬掩罩時•硬 本紙張尺度適州中國國家標準（CNS ) A4規格（2丨0X297公釐） ' 14 - A7 B7 312832 五、發明説明（12 ) 掩罩120亦同時被去除。 (請先閲讀背面之注意事項再填寫本頁) 然後，如第1 1圖所示，蝕刻並去除阻擋層1 〇 7之 露出部分•該蝕刻作業與該側壁附著膜去除之作業順序亦 可相反。 如第1 2圖所示，形成絕緣膜層1 2 2後，進行公知 之回流處理將表面平坦化/若使用B P S G或S 0 G等膜 做爲絕緣膜層1 2 2，則容易利用該回流處理進行表面平 坦化，可在此時刻形成以下繼續進行之配線/作業所必須之 平坦表面。然而，亦可使用公知之背面蝕刻技術或CMP (Chemical Mechanical Polishing)技術等製作平坦表 面，故亦可利用以濺射法或C VD法形成之絕緣膜。 .然後，如第1 3圖所示，在上部金屬電極1 1 1露出 之前對絕緣膜層1 2 2全面實施蝕刻或CMP，減少膜厚 〇 如第14圖所示，形成屏極123。該屏極123係 配合需要形成爲配線之形狀崮型》若形成爲一定之配線形 狀圖型，則可形成D R AM裝置〃 經濟部中央標準局員工消费合作社印製 由以上說明可知，依照本實施例，即使採用蝕刻反應 生成物之揮發性低之材料做爲電極材料，亦可形成不會因 側壁附著膜而造成短路之層叠型電容器。利用這種電極材 料，即可不使由高介電質或強介電質所構成之電容器絕緣 膜之特性發生劣化，形成具有髙積體度及高可靠性之半導 體記億體。 本紙張尺度適用中國國家標準（CNS ) A4現格（2IOX 297公釐） -15 - 經濟部中央標準局員工消费合作社印製 A7 B7 五、發明説明（13〉 _ (實施例2 ) 以下參照第15圖說明本發明之第2實施例。 如第1 5圖中所示，本實施例中係利用蝕刻形成具有 一定形狀之上部金屬電極1 1 1後，立即形成側壁間隔物 1 1 4，然後蝕刻並去除電容器絕緣膜1 0 9 ，下部金屬 電極1 0 8之露出部分》，如此，亦可由側壁間隔物1 1 4 防止側壁附著膜113所造成之上部金屬電極111與下 部金屬電極108間之短路。 ' 本實施例中，因爲電容器絕緣膜1 0 9接觸側壁附著 膜1 .1 3，故利用濕式處理去除側壁附著膜1 1 3後，蝕 刻液可能使電容器絕緣膜1 0 9之電氣特性發生劣化•因 此保留側壁附著膜113形成記憶體。若可在不使電容器 絕緣膜1 0 9之電氣特性發生劣化之情況下去除側壁附著 膜1 1 3時，亦可去除側壁附著膜1 1 3。 依照本實施例，其特徵爲電容器絕緣膜1 0 9與下部 金屬電極1 0 8之大小大致上相同，而且上部金屬電極 1 1 1之下邊之長度小於電容器絕緣膜1 0 9之上邊長度 。亦即，第1 5圖中，成爲Le<L i之關係》 (實施例3 ) 以下參照第1 6圖說明本發明.之第3實施例。 如第1 6圖所示，本實施例中，在蝕刻電容器絕緣膜 1 0 9製作其圖型之中途中斷蝕刻，形成側壁間隔物 1 14。上述實施例1中，若蝕刻面內之均勻性不佳時| 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） . -L (請先閲讀背面之注意事項再填寫本頁) 訂 -16 - 經濟部中央標準局負工消費合作社印製 A7 £7_ 五、發明説明（14 ) _ 在電容器絕緣膜1 0 9之蝕刻終了後，基層金屬膜1 0 8 被蝕刻，在形成側壁間隔物114之前，上部金屬電極 1 1 1與下部電極層1 0 8之間可能因側壁附著膜而發生 短路。 然而，依照本實施例，其特徵爲絕緣1 0 9之上邊長 度小於電容器絕緣物1 0 9下邊之長度•亦即，第1 6圖 中，成爲Lb i >Lu i之關係。 依照本實施例之構造，可防止發生上述路。 (實施例4 ) 第17圖表示本發明之第4實施例· 在實施例1中係去除側壁附著膜1 1 3，但本實施例 中’如第1 7圖所示，不去除側壁附著膜1 1 3而予以保 g。若側壁附著膜1 1 3係由P t等性質穩定之物質構成 時’即使不去除亦無大礙，故節省該去除作業而降低成本 〇 * (實施例5 ) 以下參照第1 8至2 0圖說明本發明之第5實施例。 本實施例係在實施例1中，利用蝕刻法形成電容器後 ，省略利用回流膜或C P Μ將表面平坦化之作業。 利用以下之作業形成第1 8圖所示之半導體記憶體· 利用公知之LOCOS法在半導體基板1〇1上形成 元件分離領域1 0 2後，形成MOS F ET之閘極（未圖 本紙乐尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)
----^-I 訂--^--------.JIU----I -17 - 經濟部中央標準局員工消費合作社印製 A7 ___B7_.___ 五、發明説明（15 ) 示）及擴散層1 〇 3 *形成層間絕緣膜1 0 5·，針型接點 1 0 6後，利用膜之形成及蝕刻形成上部金屬電極1 1 1 ，電容器絕緣膜1 0 9 ’側壁間隔物1 1 4，及下部金屬 電極1 0 8，去除側壁附著膜後，蝕刻阻擋層1 〇 7之不 需要部分並將之去除而形成電容器。到此爲止之過程與實 施例1相同。 _ 利用公知之CVD法形成絕緣膜121。如第18圖 所示，絕緣膜1 2 1之膜厚設定爲鄰接2個售容器間之間 隔之1/2。絕緣膜1 2 1之材料可與實施例3之材料相 同。. 然後，如第1 9圖所示，對該絕緣膜121實施背面 蝕刻，只保留在電容器之側部上 > 形成電容器分離部 1 2 4。對厚度爲電容器間之間隔之1/2以上之絕緣膜 1· 2 1實施背面蝕刻後，殘留於鄰接之電容器側部上之絕 緣膜1 2 1互相連結，可緩和電容器間之段落差。 如桌2 0圖所示，形成屏極1 2 3。因爲電容器分離 部1 2 4緩和段落差，故即使利用濺射法形成，屏極 1 2 3亦不會斷線，可形成可靠性高之屏極1 2 3。爲了 緩和電容器間之段落差，可增加絕緣膜1 2 1之厚度。厚 度加大後，膜之形成及蝕刻所需之時間加長，使通過量減 少，但實用上無問題•若絕緣膜1 2 1之厚度小於電容器 間之間隔之1 /2時，緩和段落差之效果降低，但若電容 器之膜厚較薄而電容器間之間隔較大時，若將電容器分離 部1 2 4之電容器側壁之傾斜形成爲傾斜狀而非垂直狀， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 18 - 經濟部中央標準局員工消費合作社印製 A7 ______B7_ 五、發明説明（16 ) 則對減小段落差非常有效· 本實施例中，若要製作特別微細而積體度高之記憶體 時，電容器之高度變成與電容器間隔相同，對於電容器間 之段落差大時非常有效。此時，亦可不使用回流或CMP 等時間較長之處理而減小段落差，故可產生高通過量。 (實施例6 ) 第2 1圖表示本發明之記憶體晶胞之平瀹配置之一實 施例。 第21圖所示之配置係使用在位元線上形成2交點晶 胞及電容器之COB (Capacitor Over Bitline)構造之 配置。各記憶體晶胞之電晶體（未圖示）經由位元線 2 0 8連接於周邊電路（未圖示）。電晶體與位元線 2 0 8之連接係在形成於主動領域2 1 8之一部分之位元 線用針型接點2 0 7實施。電晶體之動作由字線（閘極） 203控制。該字線（閘極線）203連接於未圖示之周 邊電路。電晶體與電容器2 2 0經由電容器用針型接點 211互相連接。電容器220經由屏極216連接於周 邊電路（未圖示）。 第21圖所示平面配置之第1特徵係對2條字線 203配設1個屏極216。如此的配置，即可使屏極 2 1 6之電容量變成小於一般之DRAM，故容易以周邊 電路控制屏極2 1 6之電位。因此，容易進行使用強介電 質之非易失性記億體之動作。本實施例中表示對2條字線 本紙伕尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） • C (請先閲讀背面之注意事項再填寫本頁) 訂 19 - 3128〇2 at Β7 五、發明説明（17 ) (請先閱讀背面之注意事項再填寫本頁) 配設1個屏極之例•但亦可對1條字線配設—個屏極β亦 可對3條以上之字線配設1個屏極。但屏極數量增多後， 不容易提高積體度’若屏極之數量減少時，屏極之電容量 增大，不容易以周邊電路控制。屏極之最恰當數量根據記 憶體之用途而不同。 該平面配置之第2特徵爲屏極216之配設方向與字 線（閘極）2 0 3之配線方向相同。因此，以周邊電路控 制屏極2 1 6之電位時，可將其電位與字線2 〇 3之電位 同步的控制。 第2 2圖爲第4圖中A- A >線之斷面圖》以下說明 該斷面構造。 經濟部中央標準局員工消費合作社印裝 在S i基板20 1上形成元件分離用S i 02膜。元 件領域內形成有閘極氧化膜（未圇示），字線（閘極） 203及擴散層所構成之MISFET。本實施例中，字 線2 0 3係利用以S i 0 2膜2 2 2爲掩罩之乾式蝕刻加 工成一定之形狀，而且保留S i 0' 2膜2 2 2，用來做爲 字線之絕緣保護膜。該S i 02膜2 2 2亦可不保留。但 如本實施例中不去除而保留•則不但可省略去除作業，而 且又做爲形成閘極間隔物2 2 1時之閘極之保護膜》字線 可使用一般做爲閘極廣泛使用之摻雜多量不純物之多結晶 矽膜，或WS i ，MOS i ，COS i等矽化物膜。亦可 爲W，T i N等金靥膜，或其層叠膜* 在字線（閘極線）2 0 3之側部形成有閘極間隔物 2 2 1。該閘極間隔物2 2 1並非必要要設置•但因爲具 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨OX297公釐） -20 - A7 __B7 五、發明説明（is ) 有緩和閘極間之段落差之效果，及防止短路之效果，故在 形·成可靠性高之C Ο B構造時非常有用。 (請先閱讀背面之注意事項再填寫本頁} 在字線（閘極線）2 0 3上形成有字線用絕緣保護膜 2 0 5。該保護膜2 0 5亦非必定要設置，但在進行乾式 蝕刻而形成位元線用針型接點2 0 7，或電容器用針型接 點2 1 1時，可防止發生短路。若字線用絕緣保護膜 2 0 5與字線段落差平坦化絕緣膜2 0 6之材料不相同（ 例如S i 3 N 4與S i 0 2 )，則可以較高之選擇比對兩個 絕緣膜2 0 5，2 0 6進行乾式蝕刻而進行該針型接點之 乾式蝕刻。 經濟部中央標準局員工消費合作社印製 由字線2 0 3之形成而產生之段落差係由字線絕緣膜 2 0 6平坦化。該絕緣膜2 0 6可使用流動性絕緣膜（ BPSG等）或CVD絕緣膜。需要將段落差平坦化時， 可單獨的，或組合流動性絕緣膜之回流 '，利用全面乾式蝕 刻之公知之背面蝕刻，或利用CMP之研磨法進行。本實 施例中，係將BPSG膜回流後，利用CMP研磨，形成 將字線之段落差平坦化之絕緣膜2 0 6。因爲該絕緣膜 2 0 6容易由乾式蝕刻予以蝕刻，故本實施例中係在絕緣 膜2 0 6上形成保護膜2 2 3。若利用CVD法或濺射法 形成該保護膜2 2 3，則可形成較由B P S G所構成之絕 緣膜2 0 6更緻密之膜，可防止基層絕緣膜2 0 6被蝕刻 。保護膜2 2 3可使用S i 02膜，S i3N4膜等一般之 S i LS I作業中使用之絕緣膜。 形成上述保護膜2 2 3後，形成位元線用針型接點 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 經濟部中央標準局員工消費合作社印袈 A7 B7 五、發明説明（19 ) 2 0 7。本實施例中，係利用以公知之乾式蝕刻法形成開 口部，及以CVD法澱積n+多結晶S i而形成》該位元 線用針型接點2 0 7除了可使用n+多結晶S i之外，又 可使T i N等各種導電性材料。形成位元線用針型接點 2 0 7後，形成第2 1圖所示之位元線2 0 8。位元線 2 0 8可使用n+多結晶S i膜或矽化物膜，亦可使用該 膜之層疊膜。 形成位元線用針型接點2 0 7及位元線1 0 8 (第 2 1圖所示）後，形成位元線用絕緣保護膜209。該膜 並非必定要形成，但因爲具有與字線用保護絕緣膜2 0 5 相同之效果，故最好還是形成。 然後，形成絕緣膜2 1 0而利用位元線2 0 8將段落 差平坦化。該絕緣膜2 1 0可利用與以該字線將段落差平 坦化之絕緣膜2 0 6相同之方法形成，其效果相同。在該 絕緣膜2 1 0上形成保護該絕緣膜2 1 0之保護膜2 2 4 。該保護膜2 2 4亦並非必是要形成，但因爲具有與該保 護膜2 2 3相同之效果，故最好還是形成。該保護膜 2 2 4在以乾式蝕刻法形成電容器時成爲基層膜，故若將 如AJ?2〇3等含有Aj原子之絕緣膜當做保護膜2 2 4使 用時，可利用蝕刻選擇比高之乾式蝕刻形成電容器。本實 施例中，係將P t當做電容量下部電極2 1 2使用，但若 以F系之氣體進行P t之乾蝕刻時，可加工成較利用A r 或C又系氣體之乾式蝕刻更接近垂直之形狀•此時，若有 包含A $原子之保護膜2 2 4成爲基層存在時，因爲反應 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） t (請先閲讀背面之注意事項再填寫本莧) 訂 -22 - 312832 at ____B7_____ 五、發明説明（20 ) __ (請先閱讀背面之注意事項再填寫本頁) 生成物之A F3之揮發性低，故幾乎不被蝕刻，可進行 高選擇比之乾式蝕刻•此時，若蝕刻用掩罩亦使用由含有 A J2等A j?原子之材料所構成之掩罩時，則可進行對掩罩 及基層之蝕刻選擇比高之P t乾式蝕刻》 形成該保護膜2 2 4後，利用乾式蝕刻形成孔圖型， 在該孔圖型中填埋導電性材料而形成電容器用針型接點 2 1 1。導電性材料可使用習用之S i LS I作業中使用 之n +多結晶Si ，丁丨1^，'^，丁3或1'1等，可利用 C VD將該材料填埋於該孔圖型內。若使用強介電質絕緣 膜做爲電容器絕緣膜時，最好使用P t ，Ru，I r ， P d，Rh，Os ，Hf ，Z r或其氧化物之具導電性（ 例如Ru02，I r02)等膜。亦可使用其層叠膜。若使 用MO CVD法等CVD作業形成1111〇2或1 r02等 時，可在孔圖型內不發生斷線而形成電容器用針型接點 2 1 1。若在其上又層疊Ru或I r等膜時，Ru或I r 等膜可成爲if氧之阻擋層，故在此後之作業中可提高其抗 氧化性。 經濟部中央標準局員工消費合作社印製 相膜及 3 緣， 例絕 2 施器 1 實容 2 與電極 用，電 使 4 部 ,1 下 後 2 器 1 極容 1 S 6 1J ptr 2 部， 點上 7 接器 1 型容 2 針電物 用成隔 器形間 容次壁 電依側 成法， 形方 3 之 1 同 2 述 所用 3 使 例以 施， 實 t 如 P 係刻 ’ 蝕 時法 件射 構濺 述 r 上 A 成之 形罩 。 掩 9 硬 1 W 2 用 靥使 金以 擋可 阻亦
C 由 成 形 0 T Z P 刻 蝕 法 刻 蝕 式 乾 批 整 之 體 氣 間 壁 側 之 成 形 所 \ly 3 ο 2 nx A 如 例 /IV 物 緣 絕 之 子 原 A 含 包 本紙張尺度適用中國國家標隼（CNS ) A4現格（210 X297公釐） -23 - A7 B7 經濟部中央標準局員工消费合作社印51 312632 五、發明説明（21 ) _ 隔物2 1 7，以F系之氣體做爲蝕刻氣體將Pt予以乾式 蝕刻。若充分檢討蝕刻條件，則實用上無問題的使用C又 系或B r系之氣體將PZT或P t予以乾式蝕刻。 電容器下部電極除了可使用P t以外，亦可使用R 11 ，I r ，Pd，Rh，Os，Hf或其氧化物之具有導電 性之物質。亦可俾用P Z T以外之強介電質絕緣物（包含 B i之絕緣膜，包含L a或Y之絕緣膜，包含B a或S r 之絕緣膜，包含Cu之絕緣膜）。 y 電容器上部電極除了可使用電容器下部電極用之材料 以外.，亦可使用可做爲硬掩罩利用之W或A 或T i N， Ta，Cu，Ag，Au等單層膜或其層疊膜。 形成電容器後，形成電容器用絕緣保護膜2 1 5，進 行回流及CMP將表面平坦化。雖然不必完全平坦化，但 爲了提高此後形成之配線之可靠性，最好盡量予以平坦化 。平坦化之方法及膜之材料可與將該位元線所造成之段落 差平坦化之絕緣膜2 1 0，或將字線所造成之段落差平坦 化之絕緣膜2 0 6相同。 利用CVD法形成由T i ，Z r或Pb等氧化膜所構 成之電容器之保護絕緣膜後，形成其他絕緣膜而且進行回 流，形成爲層叠膜•因爲強介電質絕緣膜在還原性或產生 原子之環境內其特性容易發生劣化。故亦可使用臭氧 TEOS所形成之CVD - S i 02膜，或P I Q (商品 名：聚酸亞胺異氮雜菇喹唑啉Poly Imide Indole (Juinazoline)等有機系絕緣物之膜。 本紙伕尺度適用中國國家標隼（CNS ) Λ4規格（210X297公釐) ： -24 _ (請先閱讀背面之注意事項再填寫本頁)
A7 ___ _B7_ 五、發明説明（22 ) (請先閲讀背面之注意事項再填寫本頁) 形成電容器用絕緣保護膜2 1 5後，形成屏極2 1 6 。屏極2 1 6可使用例如η +多結晶一S i或W等在習用 之S i L S I作業中通常使用之材料，若基層表面充分平 坦，則屏極2 1 6可利用濺射法形成。若如第2 0圖所示 有表面段落差時，可使用C VD法等形成。利用乾式蝕刻 法將形成之膜加工成一定形狀而形成屏極2 1 6 ，製成如 第22圖所示之構造》 第2 2圖中表示形成屏極2 1 6以前之/記憶體晶胞之 斷面圖。實際上之記億體必須再形成2層左右之配線層而 連接記憶體晶胞及周邊電路，又必須予以包封。 (實施例7 ) 第2 3圖表示本發明之記億體晶胞之平面配置圖之其 他實施例。該配置係使用2交點晶胞，及在位元線上形成 電容器之COB (Capacitor Over Bitline)構造之配置 。各記憶體晶胞~之電晶體（圖中未示）經由位元線2 0 8 連接於周邊電路（未圖示）。電晶體與位元線2 0 8係在 經濟部中央標準局員工消費合作社印装 形成於主動領域218之一部分之位元線用針型接點 2 0 7部分連接。電晶體之動作係由字線2 0 3控制。該 字線2 0 3連接於周邊電路（未圖示）。電晶體與·電容器 2 2 0經由電容器用針型接點2 1 1連接。電容器2 2 0 經由屏極2 16連接於周邊電路（未圖示）。 該平面配置之第1特徵爲1條對位元線2 0 8配設一 個屏極2 1 6。如此的配置，可使屏極2 1 6之電容量變 ^紙悵尺度適用中國國家標準（（^5)戍4坭格（210/297公釐) -25 - 312832 at ______B7_ 五、發明説明（23 ) (請先閱讀背面之注意事項再填寫本頁) 成小於一般DRAM之電容量，故容易以周邊電路控制屏 極2 1 6之電位•因此，以強介電質膜做爲電容器絕緣膜 使用之記憶體之動作較容易進行。本實施例中係表示對1 條位元線配置1個屏極之例，但亦可對2條以上之位元線 配置1個屏極。然而，若屏極之數量減少後，屏極之電容 量增加，不容易以周邊電路控制，故最好不能太少。屏極 之最佳數量因記憶體之用途而不同，故可配合用途適當選 擇。 ’ 該平面配置之第2特徵爲屏極216之配線方向與位 元線.2 0 8之配線方向相同*因此，以周邊電路控制屏極 2 1 6之電位時，可將該周邊電路之電位與位元線2 0 8 之電位同步的控制。 (實施例8 ) 經濟部中央標準局員工消費合作社印裳 第2 4圖表示本發明之記億體晶胞之平面配置之其他 實施例。該配置係使用2交點晶胞與在位元線上形成電容 器之C Ο B構造之配置。.各記億體晶胞之電晶體（圖中未 示）經由位元線2 0 8連接於周邊電路（未圖示）。電晶 體與位元線2 0 8係在形成於主動領域2 1 8之一部分之 位元線用針型接點2 0 7部分互相連接。電晶體之動作係 由字線2 0 3控制。該字線2 0 3連接於周邊電路（未圖 示）》電晶體與電容器220經由電容器用針型接點 211互相連接。電容器220經由屏極216連接於周 邊電路（未圖示）· 本紙垠尺度適用中國國家標羋（CNS ) A4規格（210x 297公釐） -26 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（24 ) 該平面配置之第1特徵爲，主要考慮DR_A Μ之動作 時電容器係由1個屏極2 1 6控制•如此的配置，可將 D R AM動作時所必須之基準電位施加於電容器》若周邊 電路之驅動能力充分大，則亦可實施非揮發性動作。由1 個屏極216所控制之電容器數量可依照記憶體之用途適 當的調整。 第2 5圖表示第2 4圖所示之A — A >斷面構造。該 斷面構造中，除了屏極2 1 6以外基本上皆 <與第2 2圖所 示之斷面構造相同。屏極2 1 6之材料及製法亦可與實施 例6相同。 依照本發明，只要進行一次石版印刷作業，即可避免 在電容器電極間發生短路而形成具有蝕刻反應生成物之揮 發性低之材料所構成之電極及高介電質膜或強介電質膜所 製成之電容器絕緣膜之電容器。因此，對正掩罩時不需要 多餘之邊限，可形成使用微細之電容器之高積體半導體記 億體。 〜 由以上說明可知，本發明對具有高可靠性之高積體度 電容器之半導體記億裝置特別有用，適合於使用1 GBi t以上之大容量DRAM。 圖式： 第1圖爲本發明第一實施例之要部斷面圖.； 第2圖爲本發明第1實施例之製造過程圖： 第3圖爲連續於第2圚之本發明之第1實施例之製造 本紙《尺度逋用中國國家標準（CNS ) Α4規格（210X297公釐） -· C (請先閲讀背面之注意事項再填寫本X) -59 312832 at _____ _B7_ 五、發明説明（25 ) 過程圖； 第4圖爲連績於第3圖之本發明之第1實施例之製逢 過程圖； 第5圖爲連續於第4圖之本發明之第i實施例之製造 過程圖； 第6圖爲連續於第5圖之本發明之第i實施例之製造 過程圖； 第7 Η爲連績於第6圖之本發明之第1'實施例之製造 過程圖， 第80爲連續於第7圖之本發明之第1實施例之製造 過程圖； 第9圖爲連續於第8圖之本發明之第1實施例之製造 過程圖； 胃1 0®爲連續於第9圖之本發明之第1實施例之製 造過程圖； 第1 1圖爲連〜續於第1 〇圖之本發明之第1實施例之 製造過程圖； 經濟部中央標準局貝工消費合作社印製 (請先閱讀背面之注意事項再填寫本貫) 胃1 2Η爲連續於第1 1圖之本發明之第1實施例之 製造過程圖； 第1 3圖爲連續於第1 2圖之本發明之第1實施例之 製造過程圖； 胃1 403爲連續於第1 3圖之本發明之第1實施例之 製造過程圖： 第1 5圖爲本發明第2實施例之要部斷面圖： 本紙張尺度適用中國國家標芈（CNS ) Α4規格（2Ι0Χ297公釐） -28 - 經濟部中央標隼局員工消費合作社印製 A7 B7 五、發明説明（26 ) 第1 6圖爲本發明第3實施例之要部斷面圖； 第1 7圖爲本發明第4實施例之要部斷面圖； 第1 8圖爲本發明第5實施例之製造過程圖； 第1 9圖爲連續於第1 8圖之本發明第5實施例之製 造過程圖； 第2 0圖爲本發明第6實施例之要部斷面圖； 第2 1圖爲第6實施例之記憶體晶胞配置之平面圖： 第2 2圖爲第2 1圖中沿A-A >線之'斷面圖： 第2 3圖爲第7圖所示實施例之記憶體晶胞配置之平 面圖.； 第2 4圖爲第8實施例之記憶體晶胞配置之平面圖： 第2 5圖爲第2 4圖中沿A — A —線之斷面圖： 第26圖爲習用之記憶體晶胞之要部斷面圖； 第2 7圖爲習用之其他記億體晶胞之要部斷面圖； 第2 8圖爲第2 7圖所示記憶體晶胞之要部斷面圖； 第2 9圖爲本發明之清淨側壁條件之計算方法之說明 TS3 · 圖1 第3 0圖爲本發明之清淨側壁條件之範圍之圖表； 第3 1圖爲習用之電容器之要部斷面圖。 本紙張尺度適用中國國家揉準（CNS ) Λ4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁)
-29 -