TW311300B - Input circuit for semiconductor device - Google Patents

Input circuit for semiconductor device Download PDF

Info

Publication number
TW311300B
TW311300B TW085112895A TW85112895A TW311300B TW 311300 B TW311300 B TW 311300B TW 085112895 A TW085112895 A TW 085112895A TW 85112895 A TW85112895 A TW 85112895A TW 311300 B TW311300 B TW 311300B
Authority
TW
Taiwan
Prior art keywords
circuit
signal
potential
input
output
Prior art date
Application number
TW085112895A
Other languages
English (en)
Inventor
Shigeru Yamaoka
Yutaka Ikeda
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW311300B publication Critical patent/TW311300B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409Read-write [R-W] circuits 
    • G11C11/4096Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00369Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01Modifications for accelerating switching
    • H03K19/017Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356Bistable circuits
    • H03K3/356104Bistable circuits using complementary field-effect transistors
    • H03K3/356113Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Description

311300 Λ 7 Β7 經濟部中央標準局貨工消費合作杜印製 五、' 發明説明(1 丨) 1 1 I C 發 明 所 屬 之 技 術 領 域 ) 1 1 I 本 發 明 係 關 於 —* 種 半 導 體 記 憶 裝 置 之 輸 入 路 t 尤 其 是 請 1 1 J 1 關 於 種 按 照 在 某 時 刻 會 從 第 邏 m 電 位 變 化 至 第 __- 邏 先 間 讀 ΙΪ 1 1 輯 m 位 的 外 部 信 號 而 生 成 内 部 倍 號 冉 將 其 内 部 信 號 提 供 1¾ | 給 内 部 電 路 的 半 導 體 記 憶 裝 置 之 輪 入 堪 路 〇 之 注 意 I C 習 知 之 技 術 ) 項 * 1 1 習 知 來 在 動 態 隨 機 存 取 記 憶 體 ( Μ 下 稱 DRAM) 的 1 裝 本 各 控 制 信 號 輸 入 端 子 上 設 有 將 由 外 部 所 提 供 的 控 制 信 號 ΙΓ 1 I / Ε X Τ 轉 換 成 内 部 控 制 信 號 / INTM 提 供 給 内 部 m 路 用 的 輸 入 1 1 1 m 衝 器 〇 1 1 圖 8 顯 示 習 知 DRAM之輸 入 m 衝 器8 0的構成電 路 111 〇 1 訂 參 照 圖 8, 該 輸 入 緩 衝 器 80 係 包 含 N0R 閘 ( 非 或 閘 ) 8 1 1 1 反 相 器82及 P 通 道 M0S 電 晶 體 83 OR閘 8 1的 圓―_. 方 輸 入 節 1 I 點 8 1 a 接受外部信號/ EXT t 而 其 另 . 方 輸 人 節 點 8 1 b 被 連 1 I 接 至 接 地 電位G N 1) 之 線 ( kk 下 稱 接 地 線 ) 7 1上 ϋ 線 NOR 閘 8 1 t 如 圖 9 所 示 1 係 包 含 被 串 聯 連 接 於 電 源 線 70 1 1 和 輸 出 節 點 N8 1 之 間 的 P 通 道 M0S m 晶 體 9 1 ίί 9 2 ;及 被 並 聯 1 1 連 接 於 輸 出 節點H 8 1 和 接 地 線7 1之 間 的 Ν 通 道 M0S 電 晶 體 1 I 93 s94 c MOS 電 晶體9 2及9 3的閘極被連接至 —· 方 輸 人 節 點 1 I 8 1 a 上 而M0S 電 晶體9 1及 94的閘極被連接至 另 — 方 輸 入 1 1 酣 點 δ 1 b 上 R 閘 8 1 的 另 方 輸 入 m 點 8 ] b ill 於 被 接 地 1 1 所 >x 對外部倍號/ Ε X Τ而 言 N0R 闸 8 1可 作 ik 山 M0S ΐΐί 晶 體 1 1 92 '93 所 構 成 的 反 相 器 來 動 作 〇 1 1 反 相 器 82 9 接受Η 0 R閘8 1的輸出, 而輸出内部信號/ I N τ 1 本紙張尺度過州中國國家標準(CNS ) A4規格(210XM7公釐) -4 311300 A 7 B7 經濟部中央標準局·只工消资合作社印狀 五、發明説明( 2 ) 1 1 I 〇 Ρ通道M0S 電 晶 體 83, 被 連 接 於 電 源 位 Vc C 之 線 / ( 1 1 1 以 下 > 稱 電 源 線 ) 70和反 相 器 82的 輸 入 節 點 之 間 > 其 閘 極 /·~、 1 I 請 1 I 接 受 反 相 器 82的 輸 出 。反 相 器 82和 P 通 道 M0S 電 ta 0P 體 83 - 先 Μ 1 | 讀 1 構 成 半 閂 鎖 (h a 1 f 1 a t c h ) 電 路 〇 It 面 I 當 外 部 信 號 / E X T 從 非活 性 化 準 位 的 厂 Η」 準位下降至活 之 意 1 | 性 化 準 位 的 $ U 準 位 時, 反 相 器 82的 輸 出 t 即 内 部 信 號 事 項 1 I 再 I / INT會 從 厂 H j 準位下降至 厂L J 準 位 因 P 通道M0S 電 晶 填 % 本 1 裝 1 體 83 導 通 而 内 部 信 號 / I N T 會 閂 鎖 於 厂 L j 準位 )又 ,當外 頁 1 | 部 信 號 /EXT 從 活 性 化 準位 的 厂 L j 準位上升至非活性化準 1 I 位 的 厂 H j 準位時 内部信號/ INT會從 厂L J 準 位 上 升 至 厂 1 1 I Η」 準位 因Ρ通 道 Μ 0 S電晶體8 3截止而可解除半閂鎖 1 訂 C 發 明 所 欲 解 決 之 問 題〕 1 1 習 知 之 輸 入 m 衡 器 80由 於 係 如 Μ 上 所 構 成 所 以 在 外 部 1 | 信 號 /EXT 為 活 性 化 準 位的 厂 L j 準位之期間開始DRAM的資 1 I 料 輸 出 且 在 電 源 電 位 V c c 暫 時 降 低 之 情 況 N0R 閘 8 1 的 輸 線 I 出 節 點 Ν8 1 之 電 位 因 降低 而 反 相 器 82的 _ 出 即 内 部 信 號 1 1 / ΙΝΤ 的 準 位 會 上 升 若 干。 結 果 依 内 部 信 號 / I N T 而 被 控 制 1 的 内 部 電 路 會 有 發 生 誤動 作 的 問 題 Q 1 1 順 便 —.* 提 t 本 發 明 之主 要 的 係 在 於 提 供 一 種 即 使 在 1 I 資 料 輸 出 期 間 亦 可 安 定動 作 的 半 m 艄 記 \u 裝 Η 之 輸 入 m 路 '丨 1 1 1 C 解 決 問 題 之 手 段 ] 1 1 有 關 請 專 利 範 圍 第1 項 之 發 m 為 按 m (± 刻 會 1 1 從 第 一 邏 輯 電 位 變 化 至第 二 邏 m 電 位 的 外 部 信 號 而 生 成 内 1 I 部 信 號 再 將 其 内 部 信號 提 供 給 内 部 電 路 的 半 導 體 記 憶 裝 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(2丨OX29?公藶) A7 B7 經濟部中央橾準局員工消費合作社印製 五、發明説明( 3 ) 1 1 | 置 之 輸 人 μ 路 t 其 具 備 有 * 第 -* 導 遒 形 式 的 第 — 晶 體 t 1 1 1 係 被 連 接 於 第 一 電 源 電 位 線 和 輸 出 節 點 之 間 其 輸 入 锺 極 1 I 接 受 外 部 信 號 » 並 按 照 外 部 信 號 從 第 一 邏 輯 電 位 變 化 至 第 讀 間 1 | __. 理 m 電 位 而 導 通 者 参 第 二 導 形 式 的 第 一 晶 體 » 係 被 璜 if 1 1 I 連 接 於 與 第 一 電 源 電 位 相 異 的 第 二 源 遒 位 線 和 輸 出 節 點 之 1 意 I 之 間 其 輸 人 電 極 接 受 外 部 信 號 » 並 按 m 外 部 信 號 從 第 —· ¥ 項 1 1 逛 輯 電 位 變 化 至 第 二 趣 輯 電 位 ιίιΐ 導 通 者 其 輸 入 電 極 接 受 η % 1 裝 寫 本 外 部 信 號 的 第 —. 導 電 形 式 的 第 二 Μ 晶 體 及 m 接 機 構 » \k 頁 1 I 半 導 體 憶 置 1± 資 料 輸 出 期 m III [-* ill 體 辿 接 於 1 1 I 遒 源 甯 位 m 和 輸 出 m 點 之 m 者 〇 1 1 又 有 關 言倉 專 利 _ 第 2 瑣 之 發 明 其 為 按 昭 ν、ν» 在 某 時 1 訂 刻 會 從 第 -一 邏 輯 m 位 變 化 至 第 二 诞 Μ 電 位 的 外 部 信 號 而 生 1 | 成 内 部 信 號 * 再 將 其 内 部 信 號 提 供 給 内 部 電 路 的 半 m 體 記 1 I 憶 装 置 之 輸 入 電 路 其 具 m 有 第 - 反 轉 電 路 係 半 導 體 1 1 I 記 憶 裝 置 在 資 料 輸 出 期 間 被 活 性 iL· 且 具 有 第 ____. 邏 輯 電 位 1 線 和 第 二 埋 m 電 位 之 間 的 第 —-- 臨 界 值 遒 位 ifu 輸 出 外 部 信 號 1 的 反 轉 信 號 者 第 二 反 轉 電 路 係 半 導 體 sd 憶 裝 置 在 資 料 1 I 輸 出 期 間 Μ 外 的 期 間 被 活 性 化 且 具 有 第 一 臨 界 值 電 位 和 1 I 第 二 埵 輯 電 位 之 間 的 第 二 臨 界 值 電 位 1 而 輸 出 外 部 信 號 的 1 1 j 反 轉 信 號 者 1 及 邏 輯 電 路 係 按 照 從 第 — 及 第 二 反 轉 電 路 1 1 中 之 至 少 一 方 中 輸 出 第 — 理 輯 電 位 VX 生 成 内 部 信 號 者 0 1 1 又 有 闞 串 請 專 利 範 画 第 3 項 之 發 明 > 其 為 按 照 在 某 時 1 | 刻 會 從 第 一 埵 輯 電 位 變 化 至 第 二 埵 輯 電 位 的 外 部 信 號 而 生 1 I 成 内 部 信 號 > 再 將 其 内 部 信 號 提 供 給 内 部 電 路 的 半 導 體 記 1 1 本紙張尺度適用中國國家標準規格(21咖公们 _ 6 — 311300 A7 經濟部中央標準局員工消費合作社印裝 B7五、發明説明(4 ) 憶裝置之輸入電路|其具備有:第一反轉電路,係具有第 一理輯電位和第二邏輯電位之間的第一臨界值電位 > 而_ 出外部信號的反轉信號者;第二反轉電路,係、具有第一臨 界值電位和第二邏輯電位之間的第二臨界值電位,而輸出 外部信號的反轉信號者;第一埋輯電路,係按照從第一及 第二反轉電路中之至少一方中輸出第一理輯電位以生成内 部信號者;第二埵輯電路,係按照從第一及第二反轉電路 中輸出第一埵輯電位以生成内部信號者;及切換機構*係 半導體記憶裝置在資料輸出期間結合第一逛輯電路和内部 電路,而在除此K外之期間結合第二埵輯電路和内部電路 者。 又,有關申請專利範圍第4項之發明,其為按照在某時 刻會從第一遲輯電位變化至第二埵輯電位的外部信號而生 成内部信號,再將其内部信號提供給内部電路的半導體記 憶裝置之輸入電路,其具備有:第一及第二反轉電路,係 為了按照外部信號以生成内部信號而被串聯連接者;第一 電晶體•係被連接於電源電位線和第二反轉電路的輸入節 點之間*其輸入電極被連接在第二反轉電路的輸出節點上 *並按照第二反轉電路的輸出從第一埋輯電位變化至第二 埋輯電位而導通,用Μ使第二反轉電路的輸出固定於第二 理輯電位者;第二電晶體,係和其輸入電極被連接於第二 反轉電路的輸出節點之第一電晶體相同的導電形式者;脈 衝產生機構,係按照來自半導體記憶裝置的資料輸出之關 始而輸出預定脈寬的脈衝信號者;及連接機構,係只在從 ----------^------1Τ------I (請先閱讀背面之注意事項Β:填寫本頁) 本紙張尺度適用中國國家標準(CNS〉Α4規格(21〇Χ 297公釐) 7 A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明( 5 ) 1 1 | 脈 衝 產 生 機 構 輸 出 脈 衝 信 號 的 期 間 將 第 二 m 晶 體 連 接 於 電 1 1 | 源 電 位 線 和 第 二 反 轉 電 路 的 $li 入 節 點 之 間 者 〇 1 I C 發 明 之 實 施 形 態 ] 請 1 1 間 I 在 說 明 實 施 形 態 之 前 首 先 » 就 本 發 明 之 原 理 加 說 明 It | 而 I 〇 圖 1 顯 示 讀 出 動 作 時 的 DRAM 之 構 成 方 塊 圓 〇 疋 1 1 意 1 I 參 照 圖 1 . 輸 人 鍰 衝 器 1 1 a , 係 按 昭 Ά、 外 部 信 號 / E X T 而 生 成 内 事 項 I 1 再 1 1 部 信 號 / IHT Μ 提 供 給 内 部 電 路 1 0 〇 内 部 電 路 10 像 按 照 填 1 信 全 % 本 裝 内 部 號 / INT透 過 局 (g 1 〇 b a 1 ) 信 號 輸 入 輸 出 線 對 G 10 將 頁 、- 1 | 由 記 憶 單 元 陣 列 所 讀 出 的 資 料 提 供 給 輸 出 緩 衝 器 1 9 a ( )又 1 1 » 内 部 電 路 10所 包 含 的 OEM 產 生 電 路 12 a , 係 以 預 定 的 時 間 1 1 將 輸 出 許 可 信 號 OEM 提 供 給 輸 出 媛 衡 器 19 a j輸出媛衝器 1 訂 19 a , 係 響 ttfg 懕 輸 出 許 可 信 號 OEM , 而 放 大 由 内 部 電 路 1 0所 提 供 1 I 的 資 料 VX 輸 出 至 外 部 〇 1 1 1 在 該 資 料 輸 出 期 間 會 發 生 電 源 雜 訊 (η 〇 i s e ), 而 _ 人 1 1 鑀 衝 器 11 a 容易產生誤動作( V 不 良 )C 因此 本發明, 亦 1 線 將 輸 出 許 可 信 號 OEM 提 供 給 輸 入 媛 衝 器 11 a , 輸 入 緩 衝 器 / 1 1 11 a 的 初 鈒 反 相 器 的 充 電 電 流 和 放 m 電 流 的 比 率 會 響 懕 輸 1 I 出 許 可 信 號 OEM 而 增 大 , 或 者 半 閂 鎖 電 路 的 閂 m 能 力 會 m I 1 | 應 輸 出 許 可 信 號 OEM 而 增 大 以 防 ih 資 料 輸 出 期 間 輸 入 鍰 1 1 衝 器 11 a 的 誤 動 作 〇 I 1 下 % 係 根 據 圖 而 詳 细 說 明 本 發 明 〇 1 1 C 實 施 形 態 1 1 I 圖 2 顯 示 本 發 明 之 賁 胞 形 態 1 的 DRAM 之 構 成 方 塊 _ 〇 參 1 1 | 照 圖 1 , 該 DRAM 9 具 備 有 控 制 信 號 輸 入 端 子 1〜 -4 ,竹位址信 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(2】0X297公禮) 311300 Μ Β7 經濟部中央標準局貝工消费合作社印製 五、發明説明(β) 1 1 1 號 輸 入 端 子 群 5 、列{ 立i 止信號輸入端子群£ 資 料 輸 入 端 子 1 1 I 7及資料輸出端子S 又 t 該 DRAM , 具 備 有 輸 入 鑀 衝 器 群 11 1 I > 控 制 電 路 12 - 記 憶 單 元 陣 列 13 行 位 址 緩 衝 器 群 14 行 请 先 1 1 閲 1 解 碼 器 15 列 位 址 緩 衝 器 群 16 列 解 碼 器 17 感 測 放 大 器 讀 背 νέ 冬 1 + 輸 入 輸 出 控 制 電 路 18及輸入輸出電路 1 S ° 1 1 意 1 I 輸 入 鑀 衝 器 群 1 1 9 包 含 有 對 trttr 應 各 控 制 信 號 輸 人 端 子 1 ^ -4 事 項 1 I η 1 I 而 所 設 的 輸 入 緩 衝 器 11 a , 透 過 控 制 信 號 輸 入 端 子 1〜4 而 填 1 •Η 本 裝 將 由 外 部 所 提 供 的 控 制 信 號 e X t / R A S 、e X t / C A S e X t/WE 頁 1 I e X t / 0 Ε 各 別 轉 換 成 内 部 信 號 再 提 供 給 控 制 電 路 12 〇 控 制 1 1 電 路 12 係 根 據 由 輸 入 媛 衝 器 群 1 1所提 供 的 内 部 信 號 選 擇 1 1 預 定 的 動 作 模 式 Μ控制D R A Μ全體 〇 1 訂 記 憶 單 元 陣 列 13 包 含 有 各 別 儲 存 1 位 元 資 料 的 複 敝 個 1 I 記 憶 單 元 〇 各 記 憶 單 元 被 配 置 在 依 行 位 址 及 列 位 址 而 所 決 1 1 I 定 的 預 定 位 址 上 〇 1 1 行 位 址 媛 衝 器 群 1 4係透過行位址信號輸 入 端 子 群 5 而 將 1 線 由 外 部 所 提 供 的 行 位 址 信 號 轉 換 成 内 部 行 位 址 信 號 Μ 提 供 1 1 給 行 解 碼 器 15 〇 行 解 碼 器 15 係 m 懕 由 行 位 址 媛 衝 器 群 14 I 所 提 供 的 内 部 行 位 址 信 號 1 而 指 定 憶 單 元 陣 列 1 3的行位 1 I 址 0 1 1 列 位 址 緩 衝 器 群 16 f 係 透 過 列 位 址 信 號 輸 入 端 子 群 6 而 1 1 將 由 外 部 所 提 供 的 列 位 址 信 號 轉 換 成 内 部 列 位 址 信 號 提 1 1 供 給 列 解 碼 器 17 〇 列 解 碼 器 17 > 係 響 懕 由 列 位 址 媛 衝 器 群 1 I 16所提供的 内 部 列 位 址 信 號 > 而 指 定 記 憶 單 元 陣 列 13的 列 1 | 位 址 〇 1 1 本紙張尺度適用中國國家標準(CNS )八4規格(BOX297公釐) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明( 7 ) 1 1 I 感 測 放 大 器 + 輸 入 輸 出 控 制電 路 18, 係 將 依 行 解 碼 器 15 1 1 1 及 列 解 碼 器 1 7 而 所 指 定 的 位 址之 記 憶 單 元 連 接 至 全 局 信 號 ,--- 1 I 輸 入 輸 出 線 對 G 10 的 一 端 上 〇 請 先 閱 1 1 | 全 局 信 號 輸 入 輸 出 線 對 G I 0的 另 一 端 f 被 連 接 至 輸 入 輸 漬 背 1 I I 出 電 路 1 9上 〇 輸 入 輸 出 電 路 19 · 係 透 過 全 局 信 號 輸 入 輸 出 之 1 I 意 I 1 線 對 G 10 而 將 寫 入 動 作 時 由 資料 輸 入 端 子 7 所 輸 入 的 資 料 事 項 1 1 η • | 提 供 給 被 選 擇 的 記 憶 單 元 再將 讀 出 動 作 時 由 被 選 擇 的 記 1 裝 本 憶 單 元 的 m 出 資 料 輸 出 至 資 料_ 出 端 子 8 頁 1 I 另 外 圖 1 的 輸 入 緩 衝 器 11a 係 為 圖 2 之 輸 人 媛 衡 器 群 1 1 1 11 所 包 含 的 電 路 而 圖 1 的 OEM 產 生 電 路 1 2 a 為 _ 2 之 控 1 1 制 電 路 12所 包 含 的 電 路 圖 1的 輸 出 緩 衡 器 19 a 為 圖 2 之 1 訂 輸 人 輸 出 電 路 19所 包 含 的 電 路, _ 1 的 内 部 遒 路 10 顯 示 圈 1 | 2 之 電 路 中 的 輸 入 緩 衡 器 群 η及 輸 入 輸 出 m 路 1 9K 外 的 全 1 I 部 電 路 〇 1 1 I 圖 3 顯示_人媸衝器1 1 a 的構成電路圖< 參照_ 3 t 該 1 線 輸 入 m 衝 器 11 a , 係 包 含 有 P 通道M0S 電晶體2 1 ^ -24、 N通 1 1 道 M0S 電 晶 體 25 26 ,及反相器27、 28 , P 通 道 M0S 電 晶 體 | 21 22及 N 通 道 M0S 電 晶 體 25、 6 係 構 成 N0R 閘 20 〇 1 I P 通 道 M0S 電 晶 體 2 1 和 22被串 聯 連 接 於 電 源 線 70和 節 點 1 1 | N22 之 間 ,N通 道 M0S 電 晶 體 25和 26被 並 聯 連 接 於 節 點 H22 1 1 和 接 地 線 71 之 間 ,M〇S 電 晶 體 22和 25的 閘 極 t 同 時 接 受 外 部 1 1 信 號 /EXT (e X t / R A S % ex t / C A S ^ e X t /WE 或 ex t/OE) 〇 而M0S 1 1 電 晶 體 2 1 和 26的 閘 極 » 同 時 被接 地 〇 1 I P 通 道 M0S 電 晶 體 23和 2 4被串 聯 連 接 於 m 源 線 70和 節 點 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) —10 ~ 經濟部十央標準局員工消費合作社印掣 A7 B7 五、發明説明(8 ) N22之間。輸出許可信號OEM係透過反相器27而被輸入至 P通道M0S電晶體23的閘極上。P通道M0S電晶體24的鬧 極被連接至M0S電晶體22,25的閘極上。反相器2 8的輸入 節點被連接至節點N 2 2上,而其輸出構成内部信號/ I N T。 其次,就圖3所示之輸入嫒衝器1 1 a的動作加Μ說明。 輸出許可信號0 Ε Μ 為非活性化準位的「L」準位,在未從 輸出緩衝器1 9 a輸出資料的期間,Ρ通道Μ 0 S電晶體2 3會變 成截止。因而,外部信號/ Ε X Τ為「Η」準位之情況時,節 點Ν22的電荷會透過Ν通道M0S電晶體25而流至接地線71 上,節點Ν 2 2 因被放電至「L」準位而内部信號/ I Ν Τ會變 成「Η」準位。又,外部信號/ Ε X Τ為「L」準位之情況時, 電荷會透過Ρ 通道Μ 0 S電晶體2 1、2 2而從電源線7 0流入 至節點Ν 2 2 上,節點Ν 2 2因被充遒至「丨丨j準位而内部佶 號/ I Ν Τ會變成「L」準位。又,輸出許可信號0 t’ Μ 變成活 性化準位的「H j準位,在未從輸出緩衡器1 9 a 輸出資料 的期間,P通道Μ 0 S電晶體2 3會導通。因而•外部信號/ Ε X T 為「Η」準位之情況時|節點Ν 2 2的電荷會透過Ν通道Μ 0 S 電晶體25而流至接地線71上,節點Ν22 因被放電至「L」 準位而内部信號/ ΙΝΤ會變成「Η」準位。又,外部信號 /EXT在變成「L」準位之情況時,電荷會透過Ρ通道M0S電 晶體2 1、2 2而從電源線7 0流人至節點H 2 2 上,同時電荷會 透過P通道M0S 電晶體23、24而流入至節點H22上*節點 N 2 2 因被充電至…α準位而内部信號/ I Ν T會變成「L」準 位0 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) --------^--f------IT------線 (請电間凟背面之注意事項.^填巧本ϊί) 〇113〇〇 A7 B7 經濟部中央標準局員工消費合作社印聚 五、發明説明( 9 ) 1 1 I 在 本 實 施 形 態 中 » 資 料 輸 出 期 間 因 會 使 節 點 H22 充 電 用 1 1 1 的 電 晶 體 從 平 時 的 一 個 (P通 道 M0S 電 晶 體 22) 增 加 到 二 個 1 I 1 I (P通 道 M0S 電 晶 體 22和 24) 並 使 充 電 能 力 增 大 > 所 在 資 先 間 1 I 料 輸 出 期 間 即 使 電 源 電 位 Vc C 暫 時 降 低 亦 可 充 分 使 點 讀 背 1 1 I N22 充 電 〇 因 而 1 即 使 在 資 料 輸 出 期 間 亦 可 安 定 生 成 内 部 之 注 | 意 I 信 號 / INT · 並 可 防 止 内 部 電 路 1 C 的 誤 動 作 事 項 ΤΠ 1 1 [ 實 施 形 態 2 ΓΓ - Μί 本 1 裝 m 4 顯 示 本 發 明 實 胞 形 態 2 之 1) R A Μ 之 輸 入 m 衝 器 30的 構 頁 1 I 成 電 路 _ 〇 1 | 參 照 圖 4 , 該 輸 入 媛 衝 器 30 » 係 包 含 N0R 閘 3 1 、32, N A Η 1) _ 1 1 I ( 非 及 閘 ) 33 参 反 相 器 34 37 及P 通道M0S 電晶體38 1 訂 39 閘 3 1 的 充 電 電 流 和 放 電 電 流 的 比 率 係 設 定 得 比 I 1 NOR 閘 32堪 大 〇 具 體 而 言 ,NOR 閛 3 1 充 電 用 的 P 通 道 M0S 電 1 | 晶 體 ( m 3 之 P 通 道 M0S 電 晶 體 21 η22 ) 的 驅 勤 能 力 係 設 1 I 定 得 比 NOR 閘 32遒 大 〇 換 言 之 相 對 於 N0R m 31 的 外 部 信 線 號 / E X T 的 臨 界 值 (V XL 準 位 ) 係 設 定 得 比 NOR m 32的 臨 界 值 1 1 堪 高 〇 並 可 設 定 成 NOR 閘 3 1 的 臨 界 值 在 資 料 輸 出 期 間 成 為 1 1 最 佳 值 » 而 NOR 閘 32的 臨 界 值 在 資 料 _ 出 期 間 以 外 的 期 間 1 I 成 為 最 佳 值 0 i I 外 部 信 號 /EXT 被 輸 入 至 N0R 閘 3 1 ,32 的 — 方 輸 入 酣 點 上 1 1 〇 輸 出 許 可 信 號 OEM , 係 透 過 反 相 器 3 4而 輸 入 至 NOR 閘 3 1 的 1 1 另 一 方 輸 入 節 點 上 , 同 時 被 直 接 輸 入 至 N0R 閘 32的 另 __ 方 1 1 輸 入 節 點 上 OR閘 31 的 輸 出 係 透 過 反 相 器 35 而 輸 入 至 1 | N AND 閘 33的 __. 方 輸 入 節 點 上 ‘f 通 道 M0S 電 晶 體 38 > 被 連 接 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 12 經濟部中央梂準局貝工消费合作社印袈 A7 _ B7____ 五、發明説明(IX)) 於電源線70和反相器35的輸入節點之間,而其閛極接受反 相器35的輸出。反相器35和P通道M0S電晶體38係構成半 閂鎖電路。M0R閘32的輸出係透過反相器36而蝓人至NAN D 閘33的另一方輸入節點上•通道M0S電晶體39 ’被連接於 電源線70和反相器36的輸入節點之間,而其閘極接受反相 器36的输出。反相器36和P通道M0S電晶體39係構成半閂 鎖電路。NAND閛33的輸出被輸人至反相器37上,而反相器 37的輸出成為内部信號/ IHT。 其次,就圖4所示的輸入鍰衝器30的動作加Μ說明。輸 出許可信號OEM為「Lj準位,而未從輪出鍰衝器19a輸出 資料的期間,N0R閘31的_出被固定在「Lj準位,HAND閘 33對反相器36的輪出係當作反相器來勤作,而N0R閘32對 外部信號/EXT係當作反相器來動作。因而,外部信號/EXT 為「Η」準位的情況時,NOR閛32的輸出節點N32被放電至「 Lj準位,而内部信號/ INT成為「丨丨」準位。又,當外部信 號/ EXT變成「L」準位的情況時,H0R閛32的輸出節點N32 被充電至「H」準位,而内部信號/INT成為「L」準位。 又,輸出許可信號OEM 為「Hj準位,而未從輪出援銜 器19a _出資料的期間,ΝΟΚ閘32的輸出被固定在「L」準 位,NAN D閛33對反相器35的輸出係當作反相器來動作•而 N0R閘31對外部信號/ EXT係當作反相器來動作。因而•外 部信號/ EXT為「Hj準位的情況時,N0R閛3〗的輪出節點N31 被放電至「Lj準位•而内部信號/ IN T成為「Hj準位。又 •當外部信號/EXT變成「L」準位的情況時,N0R閘31的輸 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)_ ] 3 _ -----------裝------訂------線 (請先閱請背面之注意事填寫本頁) 經濟部中央標準局貝工消費合作社印製 311300 A7 B7五、發明説明(Ut ) 出節點H31被充電至「Η」準位,而内部信號/ INT成為「L」 準位。 在本實施形態中,資料輸出期間因使用比率大的NOR閘 31,除此Μ外之期間使用比率小的NOR閘32,所以在各期間 可安定生成内部信號/ I N T ,並可防止内部電路1 0的誤動作。 [實施形態3〕 圖5顯示本發明實施形態3之DRAM之輸入緩衡器40的構 成電路圖。 參照圖5 ,該輸入媛衝器4 0,係包含N 0 R閘4 1〜4 3 , N A N D閘 44,反相器45〜47 , P通道M0S電晶體48、49及傳輸閘50 、5 1。N 0 R閘4 1的充電電流和放電電流的比率,係設定得 比N0R閘42的比率遢大。 N 0 R閘4 1、4 2的一方_入酣點同時接受外部信號/ E X T, 而各另一方輸入節點同時被接地。N0R閘41的輸出*係透 過反相器45而輸入至N0R閘43及HAND閘44的一方輸人節點 上。H 0 R閘4 2的輸出,係透過反相器4 6而輸入至N 0 R閘4 3 及NAND閘44的另一方輸入節點上。P通道M0S電晶體48, 被連接於電源線7 0和反相器4 5的輸入節點之間,其閘極接 受反相器45的輸出。P通道M0S電晶體49,被連接於電源 線70和反相器46的輸入節點之間,其閘極接受反相器46的 輸出。傳輸閘5 0,被連接於N 0 R閘4 3的_出節點和反相器 47的輸入節點之間,其P通道M0S電晶體測的閘掻50a係 接受信號OEM,而其N通道M0S電晶體側的閘極50b係接受 信號OEM的反轉信號/OEM。傳輸閘51,被連接於NAND閘44 ------------^------#------0 (請先閱凟背面之注意事填寫本頁) 本紙張尺度適用中國國家標準(〇呢)八4規格(210/297公釐)_14_ 經濟部中央標準局Μ工消費合作社印掣 A7 B7五、發明説明(12 ) 的輸出節點和反相器47的輸入節點之間,其P通道MOS電 晶體側的閘極51a係接受信號OEM的反轉信號/OEM,而其 N通道M0S電晶體側的閘極51b係接受信號OEM。反相器47 的輸出成為内部信號/ INT。 其次•就圖5所示的輸入媛銜器4 0的動作加以說明。_ 出許可信號0 E Μ 為「L」準位,而未從輸出緩衡器1 9 a輸 出資料的期間,傳輸閘50會導通而傳輸閘51會截止。因而 〆 ,當外部信號/EXT成為「L」準位,而N0R 閘41,42的輸 出雙方變成「丨丨」準位時内部信號/INT會變成「L」準位。 在本實施形態中,除了可獲得和實施形態2相同效果之 外,在資料輸出期間可迅速,而在除此K外之期間可確實 地將内部信號/ I N T提供給内部電路1 0。 〔實施形態4〕 圖6顯示本發明實施形態4之DRAM之輸入緩衝器60的構 成電路圖。 參照圖6 ,該輸人緩衝器6 0,係包含N 0 R 閘6 1、N A N D閘 62、延遲電路63、反相器64及P通道M0S電晶體65〜67。 N 0 R閘6 1的一方輸入節點接受外部信號/ E X T ,而其另一方 輸入節點被接地•其輸出被輸入至反相器6 4上。反相器6 4 的輸出成為内部信號/ INT。 P通道Μ 0 S電晶體6 5,被連接於镨源線7 0和反相器6 4的 輸入節點之間•其閘極接受反相器Μ的輸出。Ρ 通道/ Μ 0 S電晶體6 7、6 6 ,被串聯迪接於電源線7 0和反相器6 4的輸 入節點Ν 6 1之間,Ρ通道MO S電晶體6 6的閘極接受反相器 -1 5 - 本紙張尺度適用中國國家標準(CNS > .Μ規格(210Χ297公釐) ----------狀衣------訂------線 (請先間讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印狀 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 五、發明説明(13 ) 64的輸出。 信號Ο E Μ ,係透過延遲遒路6 3輸入至N A N D閘6 2的一方輸入 節點上,同時直接輸入至N A N D閘6 2的另一方輸入節點上。 NAND閘62的輸出0 62被輸入至P通道MOS電晶體67的閘極 上。 延遲電路63,係包含被串聯連接的奇數個反相器*具有 5ns的延遲時間。NAND閘62和延遲電路63構成脈衝產生電 路,如圖7所示*脈寬會按照信號Ο E Μ從「L」準位上升至 「Η」準位而輸出5ns的負脈衝。 其次,就該輸人媛衝器6 0的動作加Μ說明。輸出許可信 號Ο Ε Μ 為「L」準位,而未從輸出緩衡器1 9 a輸出資 料的期間,NAND閘62的輸出必62會導通,而P通道HOS電 晶體6 7會變成截止。此情況,輸入緩衝器6 0的構成會和圆 8之習知的輸入媛衝器8 0相间。 其次,輸出許可信號OEM從「L」準位上升至「H」準位 ,而來自輸出媛衝器1 9 a的資料開始輸出之情況時,會 從HAND閘62輸出負脈衝•而在5ns期間P通道M0S電晶體 6 7會導通。因而*在該5 n s 期間外部信號/ Ε X Τ從「丨丨」準 位下降至「L」準位之情況時,反相器6 4的輸人節點Ν 6 1係 透過Ρ通道M0S電晶體65和Ρ通道M0S電晶體66、67的二 個路徑而被充電。經過5ns之後,Ρ通道M0S電晶體67會 變成截止,反相器6 4之輸入節點H 6〗 的充電可只以P通道 Μ 0 S電晶體6 5來進行。 在本實施形態中,在資料開始輸出之後5ns期間因會使 -1 〇 一 ---------私衣------ΪΤ------線一 (請先間讀背面之注意事項再填寫本I) 311300 A7 B7 經濟部中央標準扃工消費合作社印製 五、發明説明( 14 ) 1 1 I 反 相 器 64的 輸 入 節 點 Η6 1 充 電 用 的 電 Γ3 m 體 從 平 時 的 —-. 個 (Ρ 1 1 1 通 道 MOS 電晶體6 5 ) 增 加 到 —_- 個 (H 通 道 MOS 電 晶 體 65和 1 | 66) 並使充電能力增大 ,所Μ在此期間即ί 史遒源電位V C C 請 先 閱 1 1 | 降 低 亦 可 充 分 使 反 相 器 64的 輸 入 節 點 N6 1 充 電 〇 因 而 > 可 讀 背 1 1 | 安 定 生 成 内 部 信 號 / ΙΝΤ 並 可 防 止 内 部 電 路 1 0 的 誤 動 作 〇 之 注 1 I 意 1 I C 發 明 之 效 果 事 項 1 I 再 I 1 如 上 9 在 闞 於 甲 請 專 利 範 rjjEt 圍 第 1 項 中 » 可 設 置 充 電 用 4 1 裝 本 的 第 —- 及 第 三 電 晶 體 和 放 電 用 的 第 二 電 晶 體 9 平 時 可 Μ 只 頁 1 I 有 使 用 第 一 及 第 二 電 晶 體 而 在 資 料 輸 出 期 間 可 使 用 第 — 1 1 1 第 三 電 晶 體 〇 因 而 在 資 料 輸 出 期 間 即 使 電 源 電 位 暫 時 1 1 降 低 亦 可 充 分 使 輸 出 節 點 充 電 〇 因 此 > 可 安 定 生 成 内 部 1 訂 信 號 / ΙΝΤ 並 可 防 止 内 部 電 路 的 誤 動 作 〇 1 I 又 在 關 於 串 請 專 利 範 圍 第 2 項 中 可 設 置 在 資 料 輸 出 1 I 期 間 容 易 反 轉 被 活 性 化 的 輸 出 的 第 一 反 轉 電 路 及 在 除 此 1 1 < Μ 外 之 期 間 不 容 易 反 轉 被 活 性 化 的 輸 出 的 第 二 反 轉 電 路 » 1 線 並 可 按 照 反 轉 第 一 及 第 二 反 轉 電 路 中 之 至 少 一 方 輸 出 而 生 1 1 成 内 部 信 號 〇 因 而 在 資 料 輸 出 期 間 即 使 電 源 電 位 暫 時 降 1 I 低 根 據 第 一 反 轉 電 路 的 輸 出 亦 可 安 定 生 成 内 部 信 號 > 1 1 並 可 防 止 内 部 電 路 的 誤 動 作 〇 1 1 I 又 » 在 關 於 甲 請 專 利 m W 第 3 項 屮 1 可 設 罝 容 反 轉 1 1 出 的 第 一 反 轉 電 路 及 不 容 易 反 轉 輸 出 的 第 二 反 轉 路 » 1 1 在 資 料 輸 出 期 間 可 按 照 反 轉 第 — 及 第 二 反 轉 m 路 的 輸 出 中 1 | 之 至 少 一 方 而 生 成 内 部 信 號 而 在 除 此 以 外 的 期 間 可 按 昭 川、 1 I 反 轉 第 一 及 第 二 反 轉 電 路 的 輸 出 的 雙 方 而 生 成 内 部 信 號 〇 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) A7 B7 經濟'邓屮央標準局員工消f合作社印狀 五、發明説明(15 ) 1 I | 因 而 9 在 資 料 輸 出 期 間 即 使 電 源 電 位 暫 時 降 低 f 根 m 第 —„. 1 1 1 反 轉 電 路 的 輸 出 > 亦 可 安 定 生 成 内 部 信 號 » 並 可 防 止 内 部 «-—V 1 I 電 路 的 誤 動 作 0 請 1 閱 I 又 » 在 關 於 申 請 專 利 範 圍 第 4 項 中 可 設 置 使 半 閂 鎖 電 讀 背 1 面 1 路 的 輸 入 節 點 充 m 用 的 第 一 及 第 二 電 晶 體 ; 及 在 資 料 開 始 之 瞧 I 意 I 輸 出 時 輸 出 脈 衝 信 號 的 脈 衝 產 生 機 構 9 而 從 脈 衡 產 生 傲 構 項 1 I 再 1 I 輸 出 脈 衝 的 期 間 可 使 用 第 —> 及 第 二 電 晶 體 t 除 此 以 外 的 期 填 寫 本 1 裝 間 可 Μ 只 使 用 第 — 電 晶 體 〇 因 而 » 即 使 資 料 開 始 輸 出 時 電 頁 1 I 源 電 位 暫 時 降 低 » 亦 可 充 分 使 半 閂 鎖 電 路 的 輸 入 節 點 充 電 1 1 | 〇 因 此 » 可 安 定 生 成 内 部 信 號 並 可 防 止 内 部 電 路 的 誤 動 1 1 作 〇 1 訂 C 圖 式 之 簡 單 說 明 ) 1 I 圖 1 為 說 明 本 發 明 之 原 理 用 的 方 塊 圖 〇 1 I 圖 2 顯 示 本 發 明 實 施 形 態 1 之 D R A Μ 的 構 成 方 塊 _ 〇 1 1 1 rat 圖 3 顯 示 圖 2 所 示 之 DRAM之輸入 緩 衡 器 的 構 成 11 路 圖 〇 1 線 圖 4 顯 示 本 發 明 實 施 形 態 2 之 DR AM之輸 入 緩 衝 器 的 構 成 1 1 電 路 圖 Ο 1 I 圖 5 顯 示 本 發 明 實 細 形 態 3 之 DRAM之輸 入 m 衡 器 的 構 成 1 I 電 路 圖 〇 1 1 | 圖 6 顯 示 本 發 明 實 施 形 態 4 之 DRAM之輸 人 m 衝 器 的 構 成 1 1 電 路 方 塊 real _ 〇 1 1 圖 7 為 說 明 圖 6 所 示 之 輸 入 緩 衝 器 之 動 作 用 的 時 序 _ 〇 1 | 圖 8 顯 示 習 知 之 DRAM之輸 入 媛 衡 器 的 構 成 電 路 _ 〇 1 | _ 9 顯 示 _ 8 所 示 之 NOR IMJ 的 構 成 遒 路 _ 〇 1 1 本紙張尺度適用中國國家標準(CNS > Μ規格(2丨OXN7公t ) - 1 8 五、發明説明(Ιβ ) A7 B7 C 元 件 編 號 之 說 明 1〜4 控 制 信 號 輸 入 端 子 ,5 行 位 址 信 號 輸 入 端 子群 ,6 列 位 址 信 號 輸 入 端 子 群 ,7 資 料 輸 入 端 子 ,8 資料 輸 出 端 子 % 10 内部電路 '1 1 輸 入 嫒 衝 器 群 11 a 30、40 60 N 80 輸 入 媛 衝 器 12 控 制 電 路 t 12 a OEM 產 生 電 路 > 13 記 憶 單 元 m 列 » 14 行 位 址 緩 衝 器 m 15 行 解 碼 器 » 16 列 位 址 m 衝 器 群 > 17 列 解 碼 器 18 感 測 放 大 器 + 輸 入 輸 出 控 制 電 路 ,1 9 a 輸 出 鍰 衡 器 > 20 ' 3 1 Λ 32 41 43 > 6 1 > 8 1 N0R 閛, 2 1〜24 、38、 48、 4 9、 65 67 \ 83 > 91 Λ 92 Ρ 通 道 M0S 電 晶 體 > 25 Λ 26 > 93 ' 94 H通道MOS 電 晶 體 9 27 Λ 28 34 37 45 47 64 •V 82 反 反 相 器 » 33 ·> 34 62 N ANDH I 50 ·、 5 1 傳 輸 閘 t 63 延 遲電路。 ---------装------1T------^ (請先閱讀背面之注意事項再填窩本頁) 經濟部中夾標準局貞工消f合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X2()7公釐)

Claims (1)

  1. ^11300 (:8 D8 經濟部中央標準局員工消費合作社印製 六、 申請專利範圍 1 1 I 1 . 棰 半 導 體 記 憶 裝 置 之 輸 入 電 路 9 其 為 按 照 在 某 時 刻 1 1 I 會 從 第 理 m 遒 位 變 化 至 第 二 埋 輯 Μ 位 的 外 部 信 號 ifri 生 成 1 1 1 内 部 信 號 9 再 將 該 内 部 信 號 提 供 給 内 部 電 路 的 半 導 體 記 憶 請 先 1 1 間 I 裝 置 之 輸 入 電 路 > 其 具 備 有 漬 背 1 I 1¾ I 第 導 電 形 式 的 第 __. 電 晶 體 1 係 被 連 接 於 第 電 源 電 位 之 注 1 | 線 和 輸 出 節 點 之 間 > 其 輸 入 電 極 接 受 外 部 信 號 f 並 按 照 前 意 事 1 項 1 述 外 部 信 號 從 前 述 第 一 理 輯 電 位 變 化 至 前 述 第 二 邏 輯 電 位 ft 填 1 而 導 通 者 > 寫 本 頁 裝 1 第 二 専 電 形 式 的 第 二 電 晶 體 > 係 被 連 接 於 與 前 述 第 一 電 1 1 源 電 位 相 異 的 第 二 電 源 電 位 線 和 前 述 輸 出 節 點 之 間 其 輸 1 1 入 電 極 接 受 前 述 外 部 信 號 並 按 照 前 述 外 部 信 號 從 前 述 第 1 訂 一 逛 輯 電 位 變 化 至 前 述 第 二 理 輯 電 位 而 導 通 者 1 I 其 輸 人 電 極 接 受 前 述 外 部 信 號 的 第 —. 導 電 形 式 的 第 三 電 1 1 晶 體 及 1 1 連 接 m 構 係 刖 述 半 導 體 記 憶 裝 置 在 資 料 輸 出 期 間 將 前 1 線 述 第 二 電 晶 體 連 接 於 前 述 第 __. 電 源 電 位 線 和 前 述 輸 出 節 點 1 I 之 間 者 〇 1 I 2 . —. 種 半 導 體 記 憶 裝 置 之 輸 入 電 路 其 為 按 照 在 某 時 刻 1 1 會 從 第 一 * 埋 m 電 位 變 化 至 第 二 迎 m 位 的 外 部 信 號 而 生 成 1 1 内 部 信 號 $ 再 將 該 内 部 信 號 提 供 給 内 部 電 路 的 半 導 體 記 憶 1 1 裝 置 之 輸 入 電 路 9 其具備有 1 I 第 — 反 轉 電 路 9 係 前 述 半 導 m 記 憶 裝 置 在 資 料 輸 出 期 間 1 1 被 活 性 化 » 且 具 有 第 一 m 輯 電 位 和 第 二 埵 輯 電 位 之 間 的 第 1 1 一 臨 界 值 電 位 > 用 VX 輸 出 前 述 外 部 信 號 的 反 轉 信 號 者 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(21 OX297公釐) 申請專利範圍 第二反轉 以外的期間 第二埋輯電 信號的反轉 遵輯電路 一方中輸出 3 . —種半 會從第一邏 内部信號, 裝置之輸入 電路, 被活性 位之間 信號者 ,係按 前述第 導體記 輯電位 再將該 電路, 係前述半 化,且具 的第二臨 :及 第一反轉電路 A8 B8 C8 D8 導體記憶裝置在資料輸出期間 有前述第一臨界值電位和前述 界值電位,用以輸出前述外部 照從前述第一及第二反轉遒路屮之至少 埋輯電位以生成前述内部信號者。 輸入電路,其為按照在某時刻 二遵輯電位的外部信號而生成 提供給内部電路的半導體記憶 經濟部中央標準狗負工消f合作社印裝 輯電位之間 反轉信號者 第二反轉 埋輯電位之 的反轉信號 第一埋輯 少一方中輸 第二邏輯 出前述第一 WJ換槠構 前述第一迎 合前 種半 的第 憶装置之 變化至第 内部信號 其具埔有 係具有前 臨界值電 述第一邏輯電位和前述第二邏 位,用Μ輸出前述外部信號的 電路,係具有前述第一臨界值電位和前述第二 間的第二臨界值電位,用Μ輸出前述外部信號 者; 電路,係按照從前述第一及第二反轉電路之至 出前述第一邏輯電位用Μ生成内部信號者; 電路,係按照從前述第一及第二反轉甯路中_ 邏輯電位用以生成前述内部信號者;及 ,係前述半導體記裝W汗資料輸出期_結合 輯電路和前述内部钳路,而在Κ以外之則間結 邏輯電路和前述内部電路者。 導體記憶裝置之輸入電路,其為按照在某時刻 ---------t------ΐτ------.it (請先間"·背面之注意事項再填寫本I) 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公康) 2 311300 A8 B8 C8 Γ)8 申請專利範圍 成憶 生 二二出 用者電 料 信述 生記 以 第第輸,位轉 資 衝前 而體 用 述述 的通電反;的 脈和 號導 號 前前路導輯 二者置 述線 信半 信 和在 電而埋第式裝 前位 部的 部 線接轉位二述形憶及出電 外路 外 位連反電第前電 記;輸源 的電 述 遒被 二輯述於導體者構電 位部 前 源極第遵前接的導號機述 電内 照 甯電述 二在連同半信生前 輯給 按.,的入前第定被相述衝產於。 埋供 了者定輸照 述固極體前脈衝接者 二 提:為接 預其按 前出電 晶自的 脈連間 第號有係 連於,並至輸入電來寬述體之 至信備,聯接間,化的輸一照脈前晶點 化部具路串連之上 變路其第按定從電節 變内其電被被點點位電和述係預在 二 入 位該,轉而係節節電轉係前,出 只第輸 電將路反號,入 出輯反,之構輸係述的 輯再電二 信體輸輸埵二體點機而,前路 埋,入第部晶的的一第晶節生始構將電 一 號輸及 内電路路第述電出產開機間轉 第信之一 述一電電 述前二 輸衝之接期反 從部置第前第轉轉前使第的脈出連的 二 會内裝 成 反反從M路 輸 號第 訂 線 (請先閱讀背面之注意事項^:填岛^-頁) 經濟部中央標準局員工消費合作社印裝 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公茇) 3
TW085112895A 1996-05-24 1996-10-22 Input circuit for semiconductor device TW311300B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12992196A JP3859766B2 (ja) 1996-05-24 1996-05-24 半導体記憶装置の入力回路

Publications (1)

Publication Number Publication Date
TW311300B true TW311300B (en) 1997-07-21

Family

ID=15021704

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085112895A TW311300B (en) 1996-05-24 1996-10-22 Input circuit for semiconductor device

Country Status (7)

Country Link
US (1) US5894229A (zh)
EP (1) EP0809249B1 (zh)
JP (1) JP3859766B2 (zh)
KR (1) KR100227059B1 (zh)
CN (1) CN1101081C (zh)
DE (1) DE69600633T2 (zh)
TW (1) TW311300B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239620B1 (en) * 1999-11-29 2001-05-29 International Business Machines Corporation Method and apparatus for generating true/complement signals
US6753705B1 (en) * 2000-07-27 2004-06-22 Sigmatel, Inc. Edge sensitive detection circuit
JP3813538B2 (ja) * 2001-11-28 2006-08-23 富士通株式会社 レベルシフタ
JP4145565B2 (ja) * 2002-05-17 2008-09-03 株式会社ルネサステクノロジ 半導体装置
JP4320413B2 (ja) * 2002-09-11 2009-08-26 日本電気株式会社 半導体集積回路およびレイアウト設計装置
DE10244516B4 (de) * 2002-09-25 2006-11-16 Infineon Technologies Ag Integrierte Schaltung mit einer Eingangsschaltung
KR102118570B1 (ko) 2018-03-08 2020-06-03 경창산업주식회사 캠을 이용한 페달 답력 발생장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2596595B1 (fr) * 1986-03-28 1988-05-13 Radiotechnique Compelec Porte logique mos du type domino
US4891792A (en) * 1987-09-04 1990-01-02 Hitachi, Ltd. Static type semiconductor memory with multi-stage sense amplifier
JPH01183217A (ja) * 1988-01-14 1989-07-21 Nec Corp 入力バッファ回路
EP0365720B1 (en) * 1988-10-24 1996-04-03 Kabushiki Kaisha Toshiba Programmable semiconductor memory
JPH02309810A (ja) * 1989-05-25 1990-12-25 Seiko Epson Corp 半導体装置
US5019724A (en) * 1989-12-20 1991-05-28 Sgs-Thomson Microelectronics, Inc. Noise tolerant input buffer
JPH03253114A (ja) * 1990-03-02 1991-11-12 Nec Corp 半導体装置
JPH04219012A (ja) * 1990-12-19 1992-08-10 Toshiba Corp 半導体集積回路
JP3055223B2 (ja) * 1991-07-04 2000-06-26 日本電気株式会社 バッファ回路
JP3055236B2 (ja) * 1991-08-27 2000-06-26 日本電気株式会社 入力回路
JP2737475B2 (ja) * 1991-08-29 1998-04-08 日本電気株式会社 半導体記憶装置
JPH05335898A (ja) * 1992-05-28 1993-12-17 Mitsubishi Electric Corp 入力バッファ回路
JPH06303123A (ja) * 1993-04-19 1994-10-28 Hitachi Ltd 半導体集積回路
US5467038A (en) * 1994-02-15 1995-11-14 Hewlett-Packard Company Quick resolving latch
US5459437A (en) * 1994-05-10 1995-10-17 Integrated Device Technology Logic gate with controllable hysteresis and high frequency voltage controlled oscillator
KR0179786B1 (ko) * 1995-12-23 1999-04-01 문정환 출력버퍼

Also Published As

Publication number Publication date
DE69600633T2 (de) 1999-03-18
DE69600633D1 (de) 1998-10-15
EP0809249A1 (en) 1997-11-26
JP3859766B2 (ja) 2006-12-20
KR100227059B1 (ko) 1999-10-15
EP0809249B1 (en) 1998-09-09
CN1166725A (zh) 1997-12-03
CN1101081C (zh) 2003-02-05
US5894229A (en) 1999-04-13
JPH09312096A (ja) 1997-12-02
KR970076845A (ko) 1997-12-12

Similar Documents

Publication Publication Date Title
JP4869460B2 (ja) 単一サイクル読み取り/書き込み動作を実施する回路と方法、並びに上記回路を備えて上記方法を実行するランダムアクセスメモリ
TW302535B (zh)
TW385441B (en) Synchronous semiconductor memory device with less power consumed in a standby mode
TW201203278A (en) Static random access memory with data controlled power supplying
TW200929214A (en) Memory system and control method for memory
TW311300B (en) Input circuit for semiconductor device
KR100574181B1 (ko) 고속기입회복을갖춘메모리장치및그에관련된기입회복방법
KR20010062670A (ko) 반도체 기억장치
TW300996B (zh)
JP2000021180A (ja) 内蔵ラッチを備えたダイナミック・センス増幅器
JP2763256B2 (ja) データ伝送回路
TW396596B (en) Logic semiconductor integrated circuit device with built-in dynamic random access memory
TW425549B (en) Semiconductor memory device
TW385444B (en) Semiconductor circuit device
TW517460B (en) Synchronous circuit for generating internal signal synchronized to external signal
JPH07101553B2 (ja) バッファ回路およびその動作方法
KR100318321B1 (ko) 반도체 메모리의 비트 라인 균등화 신호 제어회로
JPH0748308B2 (ja) アドレス遷移検出回路
TWI449333B (zh) 雙向訊號介面及相關系統及方法
JP3567601B2 (ja) 入出力バッファ回路及び出力バッファ回路
TW312766B (zh)
TW379325B (en) Semiconductor memory
TW440864B (en) Bi-directional sense amplifier stage for memory datapath
TW202147308A (zh) 利用位元線的寫入輔助方案
TWI286324B (en) Method and apparatus for reducing write power consumption in random access memories