TW312766B - - Google Patents

Download PDF

Info

Publication number
TW312766B
TW312766B TW085115516A TW85115516A TW312766B TW 312766 B TW312766 B TW 312766B TW 085115516 A TW085115516 A TW 085115516A TW 85115516 A TW85115516 A TW 85115516A TW 312766 B TW312766 B TW 312766B
Authority
TW
Taiwan
Prior art keywords
address
signal
shift register
circuit
selection mode
Prior art date
Application number
TW085115516A
Other languages
English (en)
Original Assignee
Toshiba Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Co Ltd filed Critical Toshiba Co Ltd
Application granted granted Critical
Publication of TW312766B publication Critical patent/TW312766B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/04Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter

Description

312766 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(1 ) 〔發明之所屬技術領域〕 本發明特別是關於記憶體之存取,具有與時鐘同步’ 位址信號重叠以進行規定欄位分之存取之定址系之半導體 記憶體電路。 〔先前之技術〕 同步D RAM係將對於記憶體單元陣列之寫入/讀出 之資料與時鐘同步而猝發存取,此係被習知者。同步 D RAM爲進行猝發動作,具備計數器構成之定址電路。 圖6表示使用計數器之先前的定址電路之重要部分( 關於猝發存取之一部分之定址電路)之電路圖,圖7爲其 動作波形圖。.同步DRAM爲了開始猝發動作,和寫入/ 讀出(Write/Read)指令信號同時地輸入先頭欄位位址信 號(先頭位址信號:A0EXT,A1EXT)。 於圖6,信號A Ο I N爲對應先頭位址(tap address )信號 AOEXT之內部位址信號,信號A1IN爲對 應先頭位址信號A 1 E XT之內部位址信號。同步脈衝換 流器(clocked inverter) 1 1 1,1 1 2 以接受 Write/ Read指令信號後次一個之外部時鐘信號C L K之下降而上 升,上升而下降之信號C L Κ Τ而變成動作狀態(active )。同步脈衝換流器131 ,132在時鐘信號CLK之 •準位變成動作狀態。同步脈衝換流器1 2 1 , 12 2在時鐘信號8(:1^1^((:1^1^之反轉信號)之'^11 '準位變成動作狀態。又,此同步脈衝換流器121, (請先閱讀背面之注意事項再填寫本頁) .装. 訂 線 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 25Π公釐) -4 - 經濟部中央標準局員工消費合作社印製 A7 _____B7__ 五、發明説明(2 ) 122在信號CLKT之脈衝被輸入時,不依據BCLK 而以內部控制成爲非動作狀態地構成之。 爲同步脈衝換流器131之定址用之信號A〇連接於 換流器1 4 1之輸入之同時,也連接於丑又〇11聞1 4 2 之一方輸入側。換流器1 4 1之輸出(節點N 1 1 )連接 於同步脈衝換流器1 2 1之輸入,此換流器1 2 1之輸出 連接於同步脈衝換流器131之輸入(節點N12)。输 入信號AO I N之同步脈衝換流器1 1 1之輸出連接於節 點 N 1 2。 爲同步脈衝換流器1 3 2之輸出之定址用之信號A 1 連接於EXOR閘142之另一輸入側。EXOR閘 1 4 2之輸出(節點N 1 3 )連接於同步脈衝換流器 1 2 2,此換流器1 2 2之輸出連接於換流器1 3 2之輸 入(節點N14)。輸入信號AllN之同步脈衝換流器 1 12之輸出連接於節點N1 4。 上述定址用之信號AO,A 1與分別通過換流器 143,144之AO,A1之反轉信號之各4個之組合 信號,通過各NOR閘145〜148,做爲欄位起動信 號CDRV0〜CDRV3而被輸出,驅動對應之欄位選 擇線。 參考圖7以說明圖6之電路動作。和Write/Read指 令信號同時地先頭位址信號A0EXT,A1 EXT被輸 入時,介經信號CLKT,同步脈衝換流器1 1 1 , 112成爲動作狀態,同步脈衝換流器121 ,122成 本紙張尺度適用中國國家標準(CNS ) A4規路(2丨0 X 297公釐) ----------^-----------# (請先閱讀背面之注意事項再填寫本頁) 5 312766 A7 B7 五、發明説明(3,) 爲非動作狀態,遵循對應先頭位址信號A 0 E XT ’ A1 EXT而產生之內部位址信號AO I N,A1 I N, 節點N12,N14被設定成初期值》接著,以最初之時 鐘脈衝CLK,同步脈衝換流器1 3 1 ,1 3 2成爲動作 狀態,信號A 〇,A 1被輸出,於對應之欄位起動信號 CDRV0〜CDRV3使產生脈衝。之後,於每個時鐘 脈衝CLK定址用之信號A〇,A1被計數完了( Countup)。 於同步DRAM,規定欄位分之定址,例如,如示於 圖1 0般地進行,欄位位址例如並非*2 — 3 — 4 — 5灰 地進位,而係A2 — 3 — 0 — 1"地重疊。又’做爲位址 選擇模式在順序模式之外,有交錯模式(interleave mode ) ° 於交錯模式,在AO I N= 1時’考慮到位址縮減時 ,於同步DRAM使用計數器之定址電路,成爲如圖8之 構成。於上述圖6之NOR閘145〜148之輸出各各 通過以信號1 ΝΤΟ,B I ΝΤΟ而控制之轉換閘( 451 ,461 ,471 ,481),以信號 1ΝΤ01 ,Β1ΝΤ01而控制之轉換閘(452,462 ’ 472,482),以信號 1ΝΤ03,Β1ΝΤ03 而 控制之轉換閘(453 ’463 ’473,483) ’而 連接於規定之欄位起動信號CDRV0〜CDRV3。各 轉換閘之各信號對之前頭之Β爲反轉信號之意。各轉換閘 在控制信號INTO (1ΝΤ01或1ΝΤ03)爲 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) ---------|±艮------、订------# (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印裝 -6 - 經濟部中央標準局員工消費合作社印製 A7 _B7 五、發明説明(4 ) ,準位(B1NT0 (B1NT01 或 B1NT0 3)爲 〃準位)時導通,在其之相反之信號關係成爲非導通 〇 圖9爲用於說明圖8之交錯模式之動作波形圖。以計 數器計數完了後,因應定址模式以及先頭位址,做爲欄位 起動信號CDRVO〜CDRV3之數據總線(date bus ),即對上述各轉換閘之控制信號(I ΝΤΟ, ΙΝΤ01 ,ΙΝΤ03)被切換。 於交錯模式,Α〇ΙΝ=1時,INTO控制之轉換 閘 451 ,461 ,471 ,481 關閉,此時, Α1 ΙΝ = 0時,1NT01控制之轉換閘452, 462,472,482開(ON),各欄位起動信號之 "H 〃準位之脈衝產生順序成爲CDRV1 — 〇 — 3 — 2 ,A1 IN=1時,1NT03控制之轉換閘452, 462,472,482開,各櫊位起動信號之脈衝產生 順序成爲CDRV3 — 2 — 1 — 0。在此之外之場合, •INTO 控制之轉換閘 451,461 ,471 ,481 開,成爲和圖6之場合相同之定址。 在上述構成中,位址信號之計數完了後,爲了使產生 對應於該位址信號之各欄位起動信號C D R V 0〜3之故 ,有如下之問題。第1 ,控制信號多,電路變複雜。第2 ,由時鐘脈衝信號CLK至攔位起動信號CDRV0〜3 止之延遲時間大。第3 ,以通常之二進位計數器電路構成 定址用之信號AO,A1之故,對上位位(b i t)之進 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ' -7 — 仕民 I I I訂 I n ^ (請先閱讀背面之注意事項再填寫本頁) 312766 A7 B7 經濟部中夬標準局員工消費合作社印製 五、發明説明(5 ) 位自動的進行,在如同步DRAM之重疊位址信號系統中 ’有爲了不使進行進位之電路更成爲必要之問題。 〔發明欲解決之課題〕 如此在先前以二進位計數器電路計數完了位址信號之 後,使產生對應之各欄位起動信號CDRVO〜3用之電 路動作而構成之故,有不得不成爲控制信號多,複雜且延 遲時間大之電路構成之缺點。 本發明係考慮上述之情事而完成者,其目的在提供: 介經使欄位位址之定址電路簡易化,高速化,可以高速地 進行規定欄位分之存取之半導體記憶體電路。 〔解決課題用之裝置〕 本發明於具有1種類以上之位址選擇模式’遵循此位 址選擇模式以進行規定欄位分之存取之半導體記億體電路 中,其特徵爲具備:配置複數之記億體單元之記億體單元 陣列,以及對於上述記憶體單元陣列確定對應於和外部來 之時鐘信號同步之上述規定欄位分之存取用之前頭之位址 之位址信號之裝置,以及和上述時鐘信號同步包含爲了’ 由上述位址進行因應上述位址逢擇模式之上述規定欄位分 之存取之移位寄存器之內部位址信號產生裝置。 在此發明中,介經移位寄存器之構成’以延遲少之簡 潔化電路實現對應於存取用之前頭之位址之位址信號之重 疊。又,正反任一之方向皆可以移位之應用之構成可以簡 本紙張尺度適用中國國家橾準(CNS ) A4规格(210X297公釐) ---------装-- (請先閱讀背面之注意事項再填寫本頁) 訂 -8 _ 經濟部中央標準局員工消費合作社印製 A7 _____B7__ 五、發明説明(6 ) 單地構成,有助於因應位址選擇模式之位址信號之重疊設 定。 〔發明之實施之形態〕 圖1表示關於此發明之實施形態之dram (動態 R A Μ )之重要部位之構成之方塊圖。記億體單元陣列 1 0 1以記憶資料之複數之記憶體單元排列而構成。行譯 碼器102,讀出放大器103,欄位譯碼器104爲依 據由/RAS (RAS之下降信號)以及/ CAS ( CA S之下降信號)分別被輸入之行位址緩衝器1 0 5以 及欄位址緩衝器1 0 6來之位址信號而用於記憶體單元之 資料之讀出或寫入,其他更新等之記億體核心部。控制電 路1 0 7輸入寫入啓動信號之/WE,輸出啓動信號之/ 〇 Ε,寫入/讀出(Write/Read)指令信號W / R等,以 控制關於資料输入、輸出之I/O電路108。欄位定址 電路1 0 9設置在欄位址緩衝器1 0 6之前段,輸入由外 部來之位址信號以及Write/Read指令信號。 上述構成於欄位定址電路1 0 9中,在實現規定欄位 分之位址信號之重疊之構成有特徵。即,通常以計數器構 成之欄位定址電路1 0 9內之一部分以移位寄存器SRG 構成,此在進行位址信號之重疊上,爲非常便利之電路構 成。移位寄存器SRG接受供給欄位定址電路1 0 9之 Write/Read指令信號以及位址信號之一部分之先頭位址信 ^AOEXT,A1 EXT,以控制位址信號之重疊系統 本紙張尺度適用中國國家梯準(CNS ) A4規格(210X297公釐) ----------^------ΐτ------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 __B7__ 五、發明説明(7 ) 〇 圖2爲適用於圖1之定址電路1 0 9中之移位寄存器 S RG之基本的電路圖,圖3爲其之動作波形圖。於圖2 ,信號AO I N爲對應於先頭位址信號AOEXT之內部 位址信號,信號A 1 I N爲對應於先頭位址信號 A 1 EXT之內部位址信號。同步脈衝換流器1 1〜1 4 以接受Writ e/Read指令信號後下一個之時鐘信號之下降而 上升,上升而下降之信號C L KT而成爲動作狀態。同步 脈衝換流器21〜24以外部之時鐘信號CLK而成爲動 作狀態。同步脈衝換流器3 1〜3 4以外部之時鐘信號 BCLK (CLK之反轉信號)而成爲動作狀態。又,此 同步脈衝換流器31〜34在信號CLKT之脈衝被輸入 時,不依據B C L K而以內部控制成爲非動作狀態地構成 之。這些同步脈衝換流器係以31 ,21,32,22, 33 ,23,34,24之順序而串聯連接,同步脈衝換 流器2 4之輸出連接於3 1之輸入。 在同步脈衝換流器11之輸入有使內部位址信號 ΒΑ〇ΙΝ,Α1IN爲2輸入之NOR閘41之輸出連 接著》同步脈衝換流器1 1之輸出連接在同步脈衝換流器 3 1與2 1之連接節點NO。由同步脈衝換流器2 1與 3 2之連接點獲得欄位起動信號CDRV0。 在同步脈衝換流器12之輸入有使內部位址信號 A〇 I N (AO I N之反轉信號),A1 I N爲2輸入之 NOR閘4 2之輸出連接著。同步脈衝換流器1 2之輸出 本紙張尺度適用中國國家梂準(CNS ) A4規格(210X297公釐)~~ _ 10 _ -----^-----&------ΐτ------^ (請先閱讀背面之注意事項再填寫本頁) 312766
A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(8 ) I I 連 接 在同步脈衝換流器 3 2 與2 2之連接節點 Ν I 〇 由 同 I I 步 脈 衝換流器2 2與3 3 之 連接點獲得欄位起 動信 號 I I C D R V I。 請 I I I 在同步脈衝換流器 I 3 之輸入有使內部位 址信 Otg m 先 閱 I A 0 I N > B A I I N ( A I I Ν之反轉信號 )爲 2 輸 入 背 面 I 之 I I 之 N OR閘4 3之輸出 連 接 著。同步脈衝換流 器I 3 之 輸 ί王 意 事 I I 出 連 接在同步脈衝換流 器 3 3與2 3之連接節 點N 2 〇 由 再 I I 填 I 同 步 脈衝換流器2 3與 3 4 之連接點獲得欄位 起動 信 號 寫 本 頁 I C D R V 2。 *—^ I I 在同步脈衝換流器 I 4 之輸入有使內部位 址信 疏 I I B A D I N,B A I I N 爲 2輸入之NOR閘 4 4 之輸 出 I I 連 接 著。同步脈衝換流 器 I 4之輸出連接在同 步脈 衝 換 流 訂 I 器 3 4與2 4之連接節 點 N 3。由同步脈衝換 流器 2 3 與 I I 3 I 之連接點獲得欄位 起 動 信號C D R V 3。 I I 參考圖3說明圖2 之 電 路動作。Read/Wr i t e指 令 以 及 I I 線 先 頭 位址信號A0EX T » AlEXT被輸入 時, 介 經 因 I 應 信 號 A 〇 E X T,A I E X T之內部位址信 號A 0 I N I I A l I N以及信號C L K τ,同步脈衝換流 器I I I I I 4 成爲動作狀態,遵 循 信 號 A 〇 I Ν,A I I N 9 節 點 | N 0 〜3之中之一個的 節 點 被初期化爲” L ' 準位 » 其 他 I I 之 3 個節點被初期化成 Η 〃準位。此時,介 經信 I I I C L K T之脈衝輸出, 同 步 脈衝換流器3 I〜 3 4 成 爲 非 I I 動 作 狀態之故,由前段 來 之 資料轉送被停止。 而且 9 以 接 I I 著 之 最初的時鐘C L K t 同 步脈衝換流器2 I 〜2 4 成 爲 I I 紙 尽 5 /V 準 標 家 國 國 用 通
A
釐 公 7 9 2 X
1X A7 A7 經濟部中央標準局員工消費合作社印裝 B7 五、發明説明(9 ·) 動作狀態’資料被轉送,欄位起動信號CDRU 〇〜3之 中之一個成爲’準位’其他3個成爲準位。之 後,依據CDRV 0 — 1 — 2 — 3之串行之重疊,每一時 鐘CLK ’Η〃準位被轉送而出。 依據上述構成時,利用移位寄存器中之資料轉送,以 進行定址用之電路構成很簡易。和利用計數器之場合相比 ,由時鐘CLK至欄位起動信號CDRV止之元伴之段I 少之故,有延遲時間被削減高速之優點。又,在重疊位址 信號之際,停止進位之電路沒有必要,例如,只以此電路 可以進行欄位位址下位2位之定址。 接著,以下說明爲了使此發明容易地適應同步 DRAM之2個之定址模式(順序/交錯)(參考圖10 )之電路例。 圓4爲適用於圖1之定址電路1 〇 9中之移位寄存器 S RG,依據定址模式構成移位方向可以變更之移位寄存 器之電路圖。在同步DRAM中,於交錯模式A 〇 I N = 1時,欄位位址雖縮減,但在圖4之電路中,介經使移位 寄存器反旋轉以實現此定址。 說明關於圓4之電路構成和j上述圖2之構成不同之處 。設置導通控制同步脈衝換流器21之输出與信號 CDRV0之輸出間之節點N4之轉換閘51。設置導通 控制同步脈衝換流器2 2之輸出與信號C D RV 1之輸出 間之節點N 5之轉換閘5 2 *設置導通控制同步脈衝換流 器2 3之輸出與信號CDRV2之輸出間之節點N6之轉 九張尺度適用中國國家標芈(CNS ) Λ4規格(210X 297公釐)~ -12 - I----;-----β------1Τ------^ (請先閱讀背面之注意事項再填寫本頁) ^>12763 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( 10 ) 1 | 換閘 5 3 9 設 置 ,導 通 控制同 步脈 衝 換流 器 2 4 之 输 出 與 信 1 1 號C D R V 3 之 輸 出 間之節 點N 7 之轉 換 閘 5 4 〇 1 1 再 者 9 設 置 導 通 控制節 點N 4 與信 疏 C D R V 2 之 輸 1 | 請 1 I 出間 之 轉 換 閘 5 5 〇 設置導 通控 制 節點 N 7 與 信 號 先 閱 1 I 之 输 讀 1 CD R V 1 出 間 之轉換 閘5 6 。設 置 導 通 控 制 節 點 背 xij 1 1 之 1 N 6 與 信 號 C D R V 0之輸 出間 之 轉換 閘 5 7 〇 設 置 導 通 注 素 1 與 號 事 1 控制 節 點 N 5 信 C D R V 3 之 輸出 間 之 轉 換 閘 5 8 0 項 再 1 上 述 各 轉 換 閘 之 控制信 號對 1 NT 0 B 1 N T 0 爲 4 寫 本 1 相補 信 號 ( 1 /. 刖 頭 之 B 爲反轉 信號 之 意) 〇 轉 換 閘 5 1 頁 1 1 5 4 以 控 制 信 號 1 N T 〇爲 ' L tt 準位 ( B 1 Ν 丁 0 爲 1 1 Η " 準 位 ) 時 導 通 以其之 相反 之 信號 關 係 成 爲 非 導 通 〇 1 1 轉換 閘 5 5 5 8 以 控制信 號B 1 NT 0 爲 L 準 位 ( 訂 1 1 Ν T 0 爲 Η ff 準 位)時 導通 以其 之 相 反 之 信 號 關 係 1 I 成爲 非 導 通 〇 1 I 再 者 N 0 R 閘 4 2之 -側 輸 入端 連 接 於 Ε X N 〇 R 1 1 % 閘6 1 之 輸 出 0 E X NOR 閘6 1 爲信 號 A 1 I N 與 模 式 1 設定 之 信 號 S Ε Q 之 2輸入 。N 0 R閘 4 4 之 — 側 輸 入 端 1 1 連接 於 E X N 0 R 閘 6 2之 輸出 0 Ε X N 〇 R 閘 6 1 爲 信 1 1 號A 1 I N 與 模 式 設 定之信 號S E Q之 2 輸 入 〇 信 1 S E Q 在 此 處 設 爲 : 順序模 式爲 Η ^ 準 位 > 交 錯 模 式 爲 1 1 ' L 準 位 0 1 | 圖 5 係 爲 了 說 明 圖4之 交錯 模 式用 之 動 作 波 形 圖 〇 在 1 I 位址 縮 減 之 時 > 介 經 控制信 號1 N TO 之 Η ff 準 位 1 轉 1 1 | 換閘 5 1 5 4 成 爲 非導通 ,轉 換 閘5 5 5 8 成 爲 導 通 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局貝工消費合作社印製 83. 3.10,000 A7 ____B7 五、發明説明(11 ) 狀態’資料轉送路徑切換成相反之移位順序。即,依據因 應分接位址信號之A〇 I N,A1 I N與模式設定之由移 位寄存器之移位方向之設定,節點N 〇〜3之各節點被初 期化。於此,爲順序模式時,欄位起動信號產生依據 CDRV 〇— 1 — 2 — 3之串行之重疊,每個時鐘C L K 準位被轉送,爲交錯模式時,欄位起動信號產生依 據CDRV 3 — 2— 1 — 0之相反的串行重疊,每個時鐘 CLK 〃準位被轉送。 依據上述構成之電路時,即使在有交錯模式之樣的位 址選擇模式之場合,也可以利用寄存器中之資料轉送而進 行定址。因此,和利用計數器之先前之圖8相比,由時鐘 C L K至欄位起動信號C D R V止之元件之段數少。又, 控制信號也減少被簡潔化。其結果,同步DRAM之欄位 位址之定址電路被簡易化,可以期待更高速之動作。 又,此發明並不限於同步DRAM之欄位位址之定址 電路,於快閃記憶體等進行串行存取系統中,以如圖2之 移位寄存器構成爲基本,形成所希望之位移信號之重疊系 統時,可以獲得同樣之效果。 〔發明之效果〕 如以上說明者,依據此發明時,介經以移位寄存器構 成爲基本而構成規定之位址信號之重疊,在資料之移位轉 1直結於位址信號之計數完了之信號輸出被實現之故,可 以提供定址電路被簡易化,高速化之半導體記憶體電路。 氏張尺度逍用中國國家橾準(CNS ) A4規格(210X297公釐)_ ----------1------1T------^ (請先閲讀背面之注意事項再妒¾本頁) 14 - 312766 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(12 ) 1 1 I C 圖面 之簡單說明〕 1 1 1 圖 1表示關於本 發 明 之 實 施 形 態 之 D R A Μ 之 重 要 部 1 I 請 1 | 位 之構 成之方塊圖。 先 閱 1 I 讀 1 圖 2爲適用於圖 1 之 定 址 電 路 中 之 移 位 寄 存 器 之 基 本 背 面 1 I 之 1 的 電路 圖。 黃 1 3爲說明圓2 事 1 圖 之 電 路 動 作 之 動 作 波 形 1 ct 1 圖 〇 項 再 1 I 圖 4爲適用於圓 1 之 定 址 電 路 中 之 移 位 寄 存 器 > 依 據 填 窝 本 1 装 定 址模 式構成移位方 向 可 以 變 更 之 移 位 寄 存 器 之 電 路 圖 〇 頁 '— 1 1 1 «Ί 圖 5係爲了說明 圖 4 之 交 錯 模 式 之 動 作 波 形 圖 〇 1 1 ΓΒΓΙ 圖 6表示利用計 數 器 之 先 前 之 定 址 電 路 之 重 要 部 位 ( 1 1 關 於猝 發存取之一部 分 之 定 址 電 路 ) 之 電 路 圖 〇 訂 | 圖 7爲說明圖6 之 電 路 動 作 之 動 作 波 形 raj 圖 0 1 I 圖 8表示於同步 D R A Μ 中 9 使 用 計 數 器 之 先 ·> 刖 之 定 1 1 I 址 電路 之重要部位之 電 路 圖 〇 1 1 % 圖 9係爲了說明 rerr 圖 8 之 交 錯 模 式 之 動 作 波 形 圖 0 1 1 BJ-I 圖 1 0表示同步 D R A Μ 之 欄 位 定 址 之 圖 Q 1 1 1 C 標號 之說明〕 1 I 1 0 1 ……記憶體單 元 陣 列 1 1 I 1 0 2 ……行譯碼器 1 1 1 0 3 ......讀出放大 器 > 1 1 1 0 4 ......欄譯碼器 1 1 1 0 5 ......行位址緩 衝 器 » - 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)1c ~ 10 A7 B7 五、發明説明(l3 ) 10 6……欄位址緩衝器, 10 7……控制電路, 10 8……I /〇電路, 10 9……欄定址電路, S R G……移位寄存器, 1 1〜14,21〜24,31〜34……同步脈衝換流 器, 4 1 ~ 4 4 ...... N OR 聞, 5 1〜5 6 ......轉換聞, 61,61 ……EXN0R 閘。 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) -16 -

Claims (1)

  1. 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 1. —種半導體記億體電路,具有1種以上之位址選 擇模式,遵循此位址選擇模式,以進行規定欄位分之存取 ,其特徵爲具備= 配置複數之記憶體單元之記憶體單元陣列,以及 對於上述記憶體單元陣列,確定對應於和外部來之時 鐘信號同步之上述規定欄位分之存取用之前頭之位址之位 址信號之裝置,以及 和上述時鐘信號同步,包含爲了由上述位址進行因應 上述位址選擇模式之上述規定欄位分之存取之移位寄存器 之內部位址信號產生裝置。 2. 如申請專利範圍第1項所述之半導體記億體電路 ,其中上述移位寄存器依據用於上述位址選擇模式之設定 用之信號和上述位址信號之邏輯合成之結果,正反之其中 之一選擇移位方向,介經此移位動作使得因應上述規定欄 位分之存取之位址信號產生。 3. 如申請專利範圍第1項所述之半導體記憶體電路 ,其中上述移位寄存器在移位路徑途中設置轉換控制裝置 ,介經導通控制此轉換控制裝置,以構成遵循上述位址選 擇模式之移位路徑。 4. —種半導體記憶體電路,具有爲了猝發動作用之 1種以上之位址選擇方式,遵循此位址選擇方式,以進行 和由外部來之時鐘信號同步之猝發存取,其特徵爲具備: 記憶資料之複數之記憶體單元被配置之記億體單元陣 列,以及 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) ~ -17 - ----------t------iT------^ (請先閱讀背面之注意事項再填寫本頁) 312766 A8 B8 C8 D8 六、申請專利範圍 對於上述記憶體單元陣列,確定對應於上述猝發存取 用之前頭之位址之位址信號之裝置,.以及 (請先閲讀背面之注意事項再填寫本頁) 和上述時鐘信號同步,包含爲了由上述位址進行因應 上述位址選擇模式之上述猝發存取之移位寄存器之內部位 址信號產生裝置。 5 .如申請專利範圍第4項所述之半導體記億體電路 ,其中上述移位寄存器由用於上述位址選擇模式之設定用 之信號和上述位址信號之邏輯合成之結果,正反之其中之 一選擇移位方向,使得因應上述規定欄位分之存取之位址 信號產生。 6. 如申請專利範圍第4項所述之半導體記億體電路 ,其中上述移位寄存器在移位路徑途中設置轉換控制裝置 ,介經導通此轉換控制裝置,以構成遵循上述位址選擇方 式之移位路徑。 7. —種半導體記億體電路,其特徵爲:具備: 配置複數之記憶體單元之記億體單元陣列,以及 對於上述記憶體單元陣列,確定對應於和外部來之時 經濟部中央標準局員工消費合作社印製 鐘信號同步之上述規定欄位分之存取用之前頭之位址之位 址信號裝置,以及 和上述時鐘信號同步,包含爲了由上述位址進行上述 規定欄位分之存取用之移位寄存器之內部位址信號產生裝 置, 上述移位寄存器爲具有閉移位路徑之串聯輸入,並聯 輸出之左右移位寄存器,在移位路徑途中設置轉換控制裝 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -18 - 申請專利範圍 A8 B8 C8 D8 置,以構成因應轉換控制之移位路徑。 經濟部中央標準局員工消費合作社印製
    (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家梂準(CNS ) A4規格(210X297公釐) 訂 铸 -19 -
TW085115516A 1995-12-25 1996-12-16 TW312766B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7337279A JPH09180443A (ja) 1995-12-25 1995-12-25 半導体メモリ回路

Publications (1)

Publication Number Publication Date
TW312766B true TW312766B (zh) 1997-08-11

Family

ID=18307121

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085115516A TW312766B (zh) 1995-12-25 1996-12-16

Country Status (6)

Country Link
US (1) US5777946A (zh)
EP (1) EP0782143B1 (zh)
JP (1) JPH09180443A (zh)
KR (1) KR100228455B1 (zh)
DE (1) DE69622138T2 (zh)
TW (1) TW312766B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4612139B2 (ja) * 2000-02-08 2011-01-12 富士通セミコンダクター株式会社 入力回路及びその入力回路を利用する半導体装置
KR100368132B1 (ko) 2000-03-27 2003-01-15 한국과학기술원 메모리 어드레싱 방법
JP2002366428A (ja) * 2001-06-06 2002-12-20 Mitsubishi Electric Corp メモリコントローラ
US6980030B1 (en) * 2003-06-26 2005-12-27 Xilinx, Inc. Embedded function units with decoding
KR20050082055A (ko) * 2004-02-17 2005-08-22 삼성전자주식회사 메모리 제어 장치 및 방법
US10346244B2 (en) 2017-08-10 2019-07-09 Micron Technology, Inc. Shared address counters for multiple modes of operation in a memory device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4624006A (en) * 1985-05-10 1986-11-18 Linear Technology Corporation Bidirectional shift register using parallel inverters with adjustable transconductance
DE3742514A1 (de) * 1986-12-24 1988-07-07 Mitsubishi Electric Corp Variable verzoegerungsschaltung
US4985872A (en) * 1989-06-23 1991-01-15 Vlsi Technology, Inc. Sequencing column select circuit for a random access memory
JP3080520B2 (ja) * 1993-09-21 2000-08-28 富士通株式会社 シンクロナスdram
JP3185568B2 (ja) * 1994-11-22 2001-07-11 日本電気株式会社 半導体記憶装置
US5598376A (en) * 1994-12-23 1997-01-28 Micron Technology, Inc. Distributed write data drivers for burst access memories

Also Published As

Publication number Publication date
DE69622138T2 (de) 2002-12-12
EP0782143A2 (en) 1997-07-02
DE69622138D1 (de) 2002-08-08
EP0782143B1 (en) 2002-07-03
JPH09180443A (ja) 1997-07-11
EP0782143A3 (en) 1998-06-24
US5777946A (en) 1998-07-07
KR100228455B1 (ko) 1999-11-01
KR970051298A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US6078546A (en) Synchronous semiconductor memory device with double data rate scheme
US7404018B2 (en) Read latency control circuit
TW564437B (en) Semiconductor memory device having data masking pin and memory system including the same
TW426857B (en) Semiconductor integrated circuit memory
KR100414413B1 (ko) 반도체 기억장치
US6061295A (en) Integrated circuit memory devices having time compensated column selection capability for improving write operation reliability
JP3177094B2 (ja) 半導体記憶装置
EP1040404A1 (en) Method and apparatus for coupling signals between two circuits operating in different clock domains
TW296434B (zh)
TW578050B (en) Register capable of corresponding to wide frequency band and signal generating method using the same
TW312766B (zh)
TW317635B (zh)
TW308691B (zh)
US5323355A (en) Semiconductor memory device
TW378329B (en) Semiconductor device and semiconductor memory device
TW476070B (en) Semiconductor memory device and write data masking method thereof
TW425566B (en) A multi-bank testing apparatus for a synchronous dram
TW392172B (en) Synchronous semiconductor memory device
JP2000090665A (ja) 同期型半導体メモリ装置
EP0325105B1 (en) Multiport memory
KR890010914A (ko) 시리얼 액세스 메모리로 이루어진 반도체 기억장치
TW311278B (en) Semiconductor memory device
KR100572845B1 (ko) 반도체 집적 회로
JPS6220632B2 (zh)
TW425574B (en) A semiconductor memory device having a plurality of memory blocks

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees