317635 at B7 五、發明説明（1 ) 本發明係關於記憶裝置，尤關於同步式記憶體》 本發明又關於同步式記億體之位址信號，資料信號之 控制方法。 隨著系統之高速化，超髙速緩衝儲器用SRAM亦必 須高速化。目前已開發一種爲了高速化向以時鏟信號使晶 粒內部成爲同步的動作之同步S RAM。 以下以输入部及輸出部具有暫存器之暫存器一暫存器 一暫存器（R - R)型同步SRAM爲例說明讀出動作及 寫入動作。 經濟部中央橾準局貝工消费合作社印装 (請先閲讀背面之注意事項务填寫本頁) 首先，在讀出動作時，係同步於時鐘信號之上昇邊緣 寫入位址信號，根據由输入之位址信號選擇之記億體晶胞 讀出資料。然後，同步於下一次週期之時鐘信號之上昇邊 緣進行控制已在晶粒內部完成讀出動作（已在输出暫存器 之输入完成建立（Se t up)之資料之输出。寫入時， 則同步於時鐘信號之上昇邊緣输入位址信號，又以相同時 序输入寫入資料。在此，於由输入之位址信號選擇之記憶. 體晶胞中寫入以相同時序输入之寫入資料。如此，因爲同 步S RAM同步於時鐘之上昇邊線输出已在晶粒內部進行 讀出動作之資料，故可將從時鐘输入產生之資料之输出以 前之存取時間高速化，而且可在完成記億體存取之一連串 動作（位址之输出〜記億體晶胞資料之讀出〜讀出資料之 输出）之前，開始下一個讀出動作，因此可將動作週期高 速化》 然而，從上述動作說明中可知，在同步S RAM中， 本紙張尺度適用中國國家揉準（CNS ) A4規格（2丨0X297公釐） -4 - 經濟部中央標準局負工消費合作杜印裝 A7 _B7_ 五、發明説明（2 ) 於讀出週期與寫入週期之間需要有死週期。 在讀出週¥時，於從输入位址信號之時鐘之上昇邊緣 算起第2週期之中途至第3週期之中途输出讀出資料。在 寫入週期時，於输入位址之時鐘之上昇邊緣输入位址信號 及資料，控制信號》因此，若介面係输入输出共用（1/ 0共用）時，爲了在讀出週期後進行讀出週期，必須有2 週期之死週期。 在同步於時鐘信號而動作之同步S RAM中*依照於 下一個週期（讀出週期或寫入週期）之前寫入输入習用之 動作方式之寫入週期內之資料之寫入方式，從讀出週期切 換成寫入週期時之死週期需要有2週期以上，阻礙系統之 高速化。因此已開發一種減少死週期並且資現系統之高速 化之方式；亦即在晶粒上形成於下一次寫入週期時於記憶 體晶胞上寫入資料之比率寫入（rate write)功能之方式 〇 爲了實現比率寫入，必須設置保持寫入位址信號及寫 入資料，一直到下一個寫入週期之電路，而且在寫入週期 與讀出週期時控制晶粒內之位址信號之切換。 本發明之目的題提供一種使用爲了減小死時間之比率 寫入方式中所採用之晶粒內之位址信號之新控制方式之記 億體》 本發明之另一目的爲提供一種減小讀出週期與寫入週 期間之僞週期（或死週期：不输入有效位址之週期），提 高記億體之有效週期之比率之同RAM，例如在晶粒上形 本紙張尺度適用中國國家揉準（CNS ) A4规格（210X297公釐）ς _ (請先閲讀背面之注意事項t寫本頁) -裝· 訂 經濟部中央標準局貝工消費合作社印«. 317635 Λ7 Β7 五、發明説明（3 ) 成比率寫入功能之S RAM等記憶體。 本發明之@徵爲包括：於同步式記憶體中，於输入寫 入位址之週期之η週期後，從外部輸入保持之η段之資料 保持裝置；於每一寫入週期時，在η段之資料保持裝置內 使資料移位之控制裝置：於每一寫入週期時輸入寫入位址 ，從最先之寫入週期至η週期後之寫入週期之間保持最先 输入之位址之η段寫入位址保持裝置；及於每一寫入週期 時，在η段之寫入位址保持裝置內使資料移位，從η週期 後之寫入週期時在記億體中寫入資料之控制裝置。 本發明之另一特徵爲：在各位址中設置讀出週期用位 址暫存器，寫入週期用位址暫存器，及在上述2組位址暫 存器之間設置延遲電路，在讀出週期用位址暫存器中從每 一週期輸入位址信號，從寫入週期用位址信號中输入在每 一寫入週期延遲讀出週期用位址暫存器之输出信號之信號 ，以多功器（MUX)選擇输入2組位址暫存器中之位址 信號，並且控制內部位址信號。 本發明之另一特徵爲：在各位址中設置讀出週期用位 址暫存器，寫入週期用位址暫存器，及在該2組位址暫存 器之間設置中間位址暫存器，在讀出週期用位址暫存器中 ，於每一週期输入位址信號，在中間位址暫存器中，於每 一寫入週期輸入讀出週期用位址暫存器之輸出信號，在寫 入週期用位址暫存器中，於每一週期输入中間位址暫存器 之输出信號，以多功器（MUX)選擇輸入2組位址暫存 ( 器之位址信號，並且控制內部位址信號。 本紙張尺度遑用中國國家標準（CNS ) Α4规格（210X297公釐} (請先《讀背面之注意事項务填寫本頁) .裝. 訂 經濟部中央橾準局貝工消费合作社印袈 A7 ____B7__ 五、發明説明（4 ) 本發明之另一特徵爲：在各位址中設置讀出用位址暫 存器1組（第1位址暫存器），寫入用位址暫存器2組（ 第2位址暫存器及第2位址暫存器），及在第2位址暫存 器及第3位址暫存器之前段設置位址信號之建立裝置，在 第2位址暫存器中於下下一次寫入週期時输入寫入位址， 在第3位址暫存器中於下一個寫入週期時输入寫入位址， 以多功器（MUX)選擇分別输入第1位址暫存器及第3 位址暫存器中之位址信號，並且控制內部位址信號· 本發明之另一特徵爲：在寫入資料中設置寫入資料用 建立裝置，及寫入資料用暫存器，在输入寫入位址之週期 之2週期後於寫入資料用建立裝置中输入寫入資料，在寫 入週期之1週期後之每一週期時，於寫入資料用暫存器中 输入寫入資料用建立裝置之資料。 本發明之另一特徵爲：在該寫入資料用暫存器中输入 資料之時序較寫入資料於寫入資料用建立裝置之動作完成 之時序爲慢。 依照本發明之結構，可在下一次寫入週期之前於晶粒 內保持寫入位址，而且進行寫入週期時之內部位址信號之 寫入位址控制。 又因爲設置中間位址暫存器而在事前於寫入週期用位 址暫存器之輸入中建立寫入用位址，故可用同一時鐘信號 控制讀出週期用位址暫存器，及寫入週期用位址暫存器， 可用讀出週期用位址確定之時序控制暫存器，故可實現內 部位址控制之高速化。 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐）~~_ 7 _ 請先閲讀背面之注意事項ί填寫本頁) •裝. 訂 經濟部t央標準局貝工消費合作社印製 A 7 __B7_ 五、發明説明（5 ) 又因爲在2階層設置保持寫入位址及寫入資料之裝置 ，故可保持有网下一次寫入週期之位址及寫入資料，有關 下下次寫入週期之位址及寫入資料，可在输入寫入位址之 週期之2週期後输入寫入資料，可消除讀出週期與寫入週 期間之死週期。 因此，可實現同步式記憶體之高速化。 以下參照圖式說明本發明之實施例。 第1圖中表示比率寫入時使用之本發明之位址信號控 制方式之第1實施例之方塊圖。圖中1 0爲位址信號输入 端子，經過該端子在讀出用位址暫存器1 0 1中输入外部 输入位址信號。10 1由內部時鐘信號（CLKP) 22 控制。1 0 1之輸出爲黷出用位址信號（R〜A) 1 1， 該信號經由選擇電路（MUX) 105，及延遲電路 1 0 4被傳送至寫入用位址暫存器1 0 2。寫入用位址暫 存器1 0 2由內部時鐘信號2 2與寫入啓動糸統信號（ WED)32之AND邏輯之時鐘信號，亦即寫入暫存器 控制時鐘信號（WC LK) 2 4控制，而其输出之寫入用 位址信號（W〜A) 1 2被傳送至選擇電路1 0 5。寫入 啓動信號（WE ) 3 1使選擇電路1 0 5在讀出時選擇讀 出用位址信號1 1 ，在寫入時選擇寫入用位址信號1 2， 將之做爲內部位址信號15输出。 \ά 2圖表示比率寫入時之位址信號之輸入及位址信號 之切換動作之時序圖。該圖中詳細說明內部動作。在週期 #0時，寫入啓動棒（WE/)信號爲，成爲寫 本紙法尺度適用中國國家橾準（CNS )八4规格（210X297公釐） ~ " (請先閱讀背面之注意事項务填寫本頁) 装. 訂 線 317635 A7 B7 經濟部中央橾準局負工消费合作社印装 五、發明説获 ( 6 ) * 1 入 週 期 0 該 週 期 之 外 部 输 入位 址 信 號 ( ir 入 1 0 之 端 子 之 r 1 1 信 號 ) 爲 A 0. 0 在 位 址， A 0 中 9 於 下 一 次 寫 入 週 « 1 I 期 時 ) 將 在 下 一 次 週 期 输 入之 資 料 D 0 寫 入 記憶 •體 晶 • * 1 胞 中 0 由 於 上 次 寫 入 週 期 ，在 寫 入 用 位 址 暫存 器 1 0 2 內 請 先 Μ I 1 1 輸 入 位 址 A Z 而 在未圖 示 之 資料輸 入 暫存 器 中 输 入 讀 背 1 1 資 料 D Z 0 在 該 週 期 "# 0 時 寫 入 啓 動 信 號 ( 之 注 1 I 意 1 W Ε ) 3 1 之 % Η i 隊 使選擇 電 路 1 0 5 選 擇 寫 入 用 位 址 Li 信 號 1 2 將 內 部 位 址 信 號控 制 成 爲 A Z ft 〇 因 此 在 % 寫 本 1 裝 I 由 A Z 選 擇 之 記 憶 體 晶胞 中 寫 入 資 料 D Z 鼸 〇 頁 1 I 然 後 週 期 # 1 爲 寫 入週 期 而 位 址 信 號 输 入 端 子 1 I 1 0 爲 % A 1 0 接 受 內 部時 鐘 信 號 2 2 之 上 昇 邊 緣 而 在 1 1 I 讀 出 用 位 址 暫 存 器 1 0 1 中输 入 位 址 信 號 A 1 〇 接 受 1 訂 I eta 興 寫 入 啓 動 系 統 ( 保持前 一週期 之 狀 態 ) 信 號 ( W E D ) 1 1 3 2 間 之 A N D 邏輯 之 時 鐘信 9ι6 貌 ( W C L K ) 2 4 之 上 昇 1 1 邊 緣 寫 入 用 位 址 暫 存 器 中输 入 讀 出 用 位 址 暫存器输 出 信 一 1 '1 號 1 1 之 延 遲 之 位 址 信 號 ' A 0 録 而 在 資 料 输 入 暫 存 器 | 中 输 入 資 料 % D 0 # 0 寫 入啓 動 信號 ( W E ) 3 1 之 % 1 I Η i # 使 選 擇 電 路 1 0 5 選擇 寫 入 用 位 址 信 號 1 2 • 將 內 1 L | 部 位 址 信 號 控制 成 % A 0 ,〇 因 此 在 該 週 期 時 將 資 料 1 1 卜 D 0 寫 入 由 % A 0 選 擇之 記 憶 體 晶 胞 中 « 1 1 期 # 2 # 爲 W E /成 爲 Η i >r 而 成 爲 讀 出 週 期 1 1 〇 該 週 期 之 位 址 信 疏 输 入 端子 1 0 爲 A 2 〇 接 受 內 部 1 1 時 鐘 信 號 2 2 之 上 昇 邊 緣 而在 讀 出 用 位 址 信 號 1 0 1 中 输 1 | 入 位 址 信 號 % A 2 0 9 接 受與 寫 入 啓 動 系 統 ( 保 持 前 — 週 1 1 本纸張尺度適用中國國家橾準（CNS ) A4规格（210X297公釐）_ g _ 經濟部中央標準局貝工消費合作杜印装 A7 _____B7 _五、發明説明（7) 期之狀態）信號（WED) 3 2之AND邏輯之時鐘信號 (WCLK) 2. 4之上昇邊緣，在寫入用位址暫存器中输 入讀出用位址暫存器输出信號1 1之延遲之位址信號^ A 1 ^ ，而在資料输入暫存器中輸入資料t D 1 "。選 擇電路1 0 5接受寫入啓動信號3 1從* H i #切換成、 L0'而選擇讀出用位址信號11，將內部位址信號控制 成tAS"。因此，在該週期時，從由選擇之記 億體晶胞中讀出資料。 然後，週期3'爲讀出週期，位址信號输入端子 。在讀出用位址暫存器101中输入位址 信號。寫入啓動系統信號（WED) 32爲'^ L 0 ^ ，時鐘信號（WCLK) 24中不產生時鐘脈衝， 寫入用位址暫存器1 0 2不输入新位址而保持位址1 ^ 。資料输入暫存器亦同樣的不输入新資料而保持資料$ D 1 "。寫入啓動信號（WE) 3 1之％L〇#使選擇電 路1 0 5選擇讀出用位址信號1 1 ，將內部位址信號控制 成'A3"。因此，在該週期時，從由kA3#選擇之記 憶體晶胞中讀出資料。 週期# 4由於晶粒選擇棒信號（C S/)而成爲僞週 期。本實施例中假設從A 4所選擇之記憶體晶胞中讀出資 料，但將未圖示之输出緩衝器等控制成無能力而在從下一 次週期I# 5〃之中途至週期I# 6"之中途將输出控制 成Hi阻抗。時鐘信號（WCLK) 24中不發生時鐘脈 波，在寫入用位址暫存器1 0 2及資料輸入暫存器中分別 (請先閲讀背面之注意事項 Γ -裝. 訂 本紙張尺度逋用中國國家揉準（CNS } A4规格（210 X297公釐） 經濟部中央標準局員工消費合作杜印装 A7 —______B7_五、發明説明（8 ) 保持位址，A1，及資料。 週期#5時，CS/及WE/皆爲L0，成爲寫入週 期。該週期之位址信號输入端子10爲、A5^"。在位址 中’於下一次寫入週期時將在下一次週期時输入 之資料'D 5'寫入記億體晶胞中。由於上一次寫入週期 ，在寫入用位址暫存器102中保持位址*Α1"，在資 料輸入暫存器中保持資料。在週期中， 由於寫入啓動信號（WE)31變成，故選擇電 路1 0 5選擇寫入用位址信號1 2，將內部位址信號控制 成"A1# 。因此，在由^1<>選擇之記億體晶胞中寫 入資料。週期'#6〃以後之動作與上述動作相 同》 本資施例中，在寫入週期之下一個週期ΐ，於寫入用 位址暫存器中输入寫入位址，在讀出及僞週期時，寫入用 位址暫存器不输入新位址信號，可在下一次寫入週期之前 保持上一次寫入週期之位址信號，可在晶粒上形成比率寫 入動作β 第3圖表示在晶粒上形成本發明之比率寫入功能之位 址信號控制方式之實施例2之方塊圖。 以下說明結構上與第1圖所示資施例1不同之處·本 實施例中，在讀出用位址暫存器1 0 1與寫入用位址暫存 器1 0 2之間設置中間暫存器1 0 3。中間暫存器1 0 3 從讀出用位址暫存器1 0 1之输出端输入位址信號，將其 輪出傳送至寫入用位址暫存器1 〇 2。該中間暫存器 (請先閲讀背面之注意事項寫本頁) .裝· 訂 f 線 本紙悵尺度適用中國國家標準（CNS ) A4規格（2丨0 X 297公釐）_ 11 _ 經濟部中央標準局負工消费合作社印製 A7 __B7 __ 五、發明説明（9 ) 10 3係由內部時鐘信號（CLKP) 2 2之反轉信號與 寫入啓動信號（WE) 3 1之AND邏輯之中間暫存器用 時鐘信號（MCLK) 2 3所控制•讀出用位址暫存器 1 0 1及寫入用位址暫存器1 0 2皆由內部時鐘信號（ CLKP) 22所控制，將其输出傳送至選擇電路（ M U X ) 1 0 5。 第4圖表示本實施例之比率寫入時之位址信號之输入 及位址信號之切換動作之時序圖。以下說明其內部動作。 從晶粒外部供給之輸入信號與第2圖所示實施例1之信號 相同。 週期爲寫入週期。該週期之外部输入信號 10爲、A0，。在中間暫存器103中已保持''Az' •讀出用位址暫存器1 0 1及寫入用位址暫存器1 0 2皆 接受內部時鐘信號（CLKP) 22之上昇邊緣而分別输 入位址信號输入端子10之'AO'，及中間暫存器 103之输出13之^八2"•選擇電路105選擇寫入 用位址12之"Az"。在未圖示之資料输入暫存器中已 保持資料•因此在該週期中，於、Az 〃所選擇 之記憶體晶胞中寫入資料tDz# 。寫入週期中之中間暫 存器用時鐘信號（MCLK) 2 3接受內部時鐘信號2 2 之下降而上昇，接受下一次週期之上昇而下降》中間暫存 器1 0 3接受在寫入週期之後半之中間暫存器用時鐘信號 (MCLK) 23之上昇邊緣而輸入讀出用位址暫存器 101之输出11之位址*八0〃 。 ^紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐）_ - (請先聞讀背面之注意事項ί"'寫本頁 -裝. •ΤΓ 線 317635 A7 B7 經濟部中央橾準局貞工消費合作社印裝 五、 發明説明 (10 ) 1 1 週 期 # 1 爲 寫 入 週期 9 該 週 期 之 位 址 信號 输 入 端 • I 1 子 1 0 爲 A 1 • 〇 在 中 間暫 存 器 1 0 3 中 保 持在 該 週 期 Φ 1 1 後 半 输 入 之 位 址 A 0 β讀 出 用 位 址 暫存 器 10 1 及 寫 • 1 I 請 1 I 入 用 位 址 暫 存 器 1 0 2 皆 接受 內 部 時 鐘 信 號 ( C L Κ Ρ ) £ 5 Μ 1 1 讀 1 2 2 之 上 昇 邊 緣 而分 別 输 rail 入位 址 信 號 输 入 端 子 10 之 背 面 1 I Ά 1 ft 及 中 間 暫存 器 1 0 3之 输 出 1 3 之 A 0 " 〇 選 擇 之 注 意 1 1 1 電 路 1 0 5 選 擇 寫 入 用 位址1 2 之 A 0 0 0 在未 圖 示 之 事 項 1 1 資 料 输 入 暫存 器 中 f 於後週期 時 输 入 資 料 D 0 " 〇 因 此 本 1 裝 在 該 週 期 時 9 於 % A 0 ，所 選 擇 之 記憶 體 晶 胞中 寫 入 資 頁 1 1 料 % D 0 0 由 於 中 間 暫 存器 用 時 鐘 信 號 ( Μ C L Κ ) 1 1 2 3 } 在 中 間 暫存 器 1 0 3中 输 入 讀 出 用 位 址 暫存 器 1 I 1 0 1 之 輸 出 1 1 之 位 址 〇 訂 I 週 期 # 2 >r 成 爲 讀 出週 期 0 該 ^BBf m 期 之 位 址信 號 输 入 1 1 I 端 子 1 0 爲 A 2 0 在 中間 暫存 器 1 0 3 中 保持在前 — 1 1 1 週 期 # 1 之 後半輸 入 之位 址 A 1 ff 0 讀 出用 位址 暫 1 存 器 1 0 1 及 寫 入 用 位 址 暫存 器 1 0 2 皆 接 受 內部 時 鐘 信 線 1 號 ( C L K P ) 2 2 之 上 昇邊 緣 而 分 別 輸 入 位 址信 號 输 入 1 1 端 子 1 0 之 % A 2 及 中 間暫 存 器 1 0 3 之 输 出1 3 之 % 1 1 A 1 廖 〇 因 爲 選 擇 電 路 1 0 5 選 擇 讀 出 用 位 址 11 之 1 1 A 2 » 故 在 該 週 期 時 9 從' A 2 雔 所 選 擇 之 記億 體 晶 胞 I 1 I 中 讀 出 位 址 0 因 爲 寫 入 啓 動信 號 ( W E ) 3 1 成爲 L 0 1 1 | ♦ 故 中 間 暫 存 器 用 時 鐘 信號 ( Μ C L K ) 2 3不 產 生 時 1 1 鐘 脈 衝 〇 因 此 1 中 間 暫 存 器1 0 3 中 繼 績 保 持 位址 % A 1 1 1 〇 在 未 圖 示 之 資 料 輸 入 暫存 器 中 於 該 週 期 時 输入 資 料 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（21 Ox 297公釐）_ 13 A7 B7 經濟部中央標準局貝工消費合作社印製 五、 發明説明（11 ) 1 D 1 • 〇 1 1 週 期 ' # 3 鼸 爲 讀 出 週期 〇 該 週 期 之 位 址 信 Qlfe 疏 输 入 端 1 1 子 1 0 爲 ' k 3 歐 〇 在 中 間暫存 器 1 0 3 中 保 持 在 前 次 寫 « 1 I 入 週 期 % # 1 鼸 時输 入 之 位址 % A 1 Μ 〇 讀 出 用 位 址 暫 存 請 先S 閲 1 1 I 器 1 0 1 及寫 入 用 位址 暫存器 1 0 2 皆 接 受 內 部 時 鐘 信 號 背 1 1 I ( C L K P ) 2 2 之 上 昇邊緣 而 分別 输 入 位 址 信 號 输 入 端 之 注 1 | 意 1 子 1 0 之 "A 3 聲 > 及 中 間暫存 器 1 0 3 之输 出 1 3 之 % 事 項 1 1 A 1 m 〇 因爲 選 擇 電 路 1 0 5 選 擇 讀 出 用 位 址 1 1 之 % 寫 本 1 裝 | A 3 m » 故在 該 週 期 時 > 從' A 3 所 選 擇 之 記 憶 體 晶 胞 頁 1 1 中 寫 入 位 址。 與 上 次 週 期 相同 的 9 中 間 暫 存 器 用 時 鐘 信 號 1 | ( Μ C L K ) 2 3 不 產 生 時鐘 脈 波 〇 因 此 在 中 間 暫存 器 1 I 1 0 3 中 繼績 保 持 位 址 A 1 〇 在未 圄 示 之 資 料 输 入 暫 1 訂 | 存 器 中 保持在 ,.w· 刖 次 之 寫 入 週期 之 下 — 次 週 期 # 2 • 輸 入 1 1 1 之 資 料 D 1 /T 0 1 1 由 以 上說 明 可 知 本 實施 例 與 實 施 例 1 最 大 之 不 同 處 1 I • 爲 本 實 施例 中 级 1 | 1 ) 在讀 出 用 位 址 暫 存器 1 0 1 與 寫 入 用 位 址 暫 存 器 1 1 r 1 0 2 之 間設 置 中 間暫 存 器1 0 3 1 1 1 L 2 ) 只在 寫 入 週 期 時 使中 間 暫 存 器 1 0 3 動 作 > 於 每 I 1 —. 週 期 時 ，利 用 不 採 用 時 鐘系 統 以 外 之 邏 輯 之 同 . 時 鐘 信 1 1 Offt 疏 控 制 讀 出用 位 址 暫 存 器 10 1 ， 及 寫 入 用 位 址 暫 存 器 1 1 1 0 2 t 1 I 因 此 ，本 實 施 例 之 特 殊效 果 爲 » 抑 制 讀 出 用 與 寫 入 用 1 1 本紙張尺度適用中國國家標準（CNS ) Λ4規格（2丨Ο X 297公釐）_ j 4 經濟部中央標準局貝工消费合作杜印«. A7 _B7_ 五、發明説明（I2 ) 位址信號之產生時序之不均勻，而且不實現髙速化。 第5圖表示在晶粒上形成本發明之2階層反向寫入（ Write back)功能而消除死週期之位址信號及寫入資料控 制方式之實施例之方塊圖。 來自外部之位址信號10(Ext ADD)經由未 _示之输入緩衝器输入讀出位址用暫存器1 0 1 ( I s t ADD Reg.)。讀出位址用暫存器101之输出 1 1 (讀出位址）被供給於位址選擇電路1 0 5 (MUX )之一輸入端子，第2位址建立電路1 0 8之位址输入端 子，及2組位址比較器120 (COMP)之各位址输入 端子之一方。從第2位址建立電路1 0 8經由第2位址暫 存器1 0 6，第2位址建立電路1 0 9及第3位址暫存器 1 0 7將寫入用位址1 2输入位址選擇電路1 0 5之另一 位址端子。第2位址建立電路1 0 8之输出位址信號1 6 ，第3位址建立電路109之输出位址信號18分別输入 2組位址比較器1 20 (COMP)之另一位址输入。第 1位址暫存器1 0 1及第3位址暫存器10 7皆由連結於 外部時鐘信號之上昇邊線控制資料輸入之時鐘信號 CLK1所控制。同樣的，第2位址暫存器1 06亦由連 結於外部時鐘信號之上昇邊控制資料輸入之時鐘信號 CLK3所控制。第2位址建立電路108及第3位址建 立電路1 0 9皆由連結於外部時鐘信號之下降邊緣控制資 料输入之時鐘系統信號6 0所控制。時鐘信號6 0在時鐘 控制電路1 4 0採用寫入啓系統信號3 3與時鐘信號 1纸張尺度逋用中國國家標準（〇灿）八4規格（2丨0乂 297公釐）_15_ _ (請先聞讀背面之注意事項#-%.寫本頁) •裝_ *tr '線 經濟部中央標準局貝工消費合作社印策 A7 _____B7 _ 五、發明説明（13 ) C L K 5之邏輯而於每一寫入週期產生脈波。 寫入資料40 (D- i η )經由未圖示之输入緩衝器 输入資料輸入建立電路1 1 0，又經由資料輸入暫存器 111供給於內部做爲寫入控制用資料。以時鐘系統信號 6 1控制寫入資料用建立電路1 1 0，使其在讀出週期之 2週期後輸入資料。以時鐘系統信號6 2控制寫入資料用 輸入暫存器1 1 1使其在寫入週期之一週期後（寫入完成 後）输入資料輸入建立電路1 1 0之輸出信號。以3段之 暫存器在晶粒內部保持寫入啓動（WE )系統之信號。成 爲第1段WE暫存器130之輸出之WE系統時鐘信號 3 3成爲判斷目前之週期爲寫入週期或讀出週期之信號被 用來控制位址建立電路及控制位址選擇電路。成爲第2段 WE暫存器1 3 1之输出之WE系統時鐘信號3 4成爲判 斷前一週期是否爲寫入週期之信號彼用來控制寫入資料用 暫存器111之寫入資料之更新。成爲第3寫入暫存器 1 3 2之输出之WE系統時鐘3 5判斷目前之週期是否在 寫入週期之2個週期後，被用來控制對寫入資料用建立電 路110之資料輸入。 第6圖表示用來說明第5圖之動作之時序圖，圖中該 明位址信號及寫入資料之流程。 週期爲讀出週期，在該週期之早期，於第1 位址暫存器11中輸入讀出位址信號^AO# 。內部位址 1 5由位址選擇電路之控制信號MUX選擇讀出位址1 1 (第1ADD Reg输出），如此讀出並選擇之記億體 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨OX297公釐）_ ι6 _ (請先聞讀背面之注意事項务4'寫本頁) •裝 •1Τ 線 317635 A7 B7 經濟部中央樣準局負工消费合作杜印製 五、發明説明（I4 ) 晶胞之資料在從下一次之中途至第2週期之' # 2〃之中途之^期間內，被供給於输入输出端子（D_ in/Q/out)。 週期'# 1'爲寫入週期，在該週期之早期，於第1 位址暫存器1 1中输入寫入位址信號t A 1 '。另外，在 該週期之後半時，將寫入位址信號’A 1 "傳送至第2位 址建立電路，並且將第2位址暫存器之输出信號1 7傳送 至第3位址建立電路*第2位址暫存器及第3位址暫存器 皆於每一週期時输入前段之建立電路之資料，故於寫入週 期之下一個每一週期時更新位址資料。在該寫入週期時， 對在目前之週期之2次前之寫入週期输入之位址進行寫入 。在該週期時輸入之位址中寫入之資料，於2週期後之週 期3'時被輸入寫入資料輸入建立電路中》該寫入資 料在以後之第2次寫入週期，#8'時被寫入記憶體晶胞 中》若在完成對記億體晶胞之寫入之前選擇該寫入位址' A1 〃時，可在第2位址建立（16)與第1位址暫存器 (1 1)之比較，或第3位址建立（18)與第1位址暫 存器（1 1 )之比較之任一方產生成爲一致之結果（第2 匹配或第3匹配），故可產生資料建立電路之資料4 1或 資料輸入暫存器之資料4 2 »對於其他週期亦可從圇中明 白。 如上所述，依照本實施例，於寫入週期之後寫入週期 時，不必在調週期間設置死週期，故記億體之存取效率可 達 1 0 0 %。 (請先閲讀背面之注意事項#>軼寫本頁) -裝' 訂 f 線 本紙張尺度適用中國國家標準（CNS ) Λ4規格（2丨0 X 297公釐）
經濟部中央梂準局貝工消費合作社印1L A7 B7 五、發明説明（15 ) 第7圖表示在晶粒上形成本發明之比率寫入功能之同 步SRAM之結構方塊圖。第1〇(A)圖爲位址输入端 子，30 (/WE)爲寫入啓動棒输入端子，90 ( /BWS)爲信息組寫入選擇信號输入端子，50 ( /SS)爲同步選擇信號输入端子，59 (ZZ)爲備用 模態控制信號输入端子，1 (K/KB)爲外部時鐘信號 输入端子，80 (DQ)爲資料之输入输出端子。150 爲位址信號之输入緩衝器，151爲寫入啓動信號之输入 緩衝器，1 5 2爲信息組寫入選擇信號之输入緩衝器， 1 5 3爲同步選擇信號之输入緩衝器，1 5 4爲備用模態 控制用输入緩衝器。 本實施例中，將外部時鐘信號输入4組時鐘緩衝器中 ，以便分散內部時鐘信號之输出端數而達到時鐘信號之高 速化。首先爲輸出位址暫存器1 8 2控制用時鐘緩衝器 160，寫入啓動（WE)暫存器130及同步選擇（S S )暫存器1 3 3控制用時鐘緩衝器1 6 1 ，控制資料输 入控制（DOC)用暫存器1 8 3之時鐘緩衝器1 6 2， 控制位址及寫入資料等之時鐘緩衝器1 6 3。以疑似 ECL(PECL)位準接受外部時鐘信號，在內部除了 一部分時鐘信號之外，其他皆變換成CMO S位準而使用 。本實施例中，因爲輸入暫存器1 8 2係使用E C L結構 之暫存器，故將輸入暫存器控制用時鐘緩衝器16 0做爲 E C L結構之緩衝器，以實現時鐘信號之高速化。爲了抑 制暫存器出之上昇/下降之不平衡’將WE & S S系統之 本紙伕尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐）-Μ - (請先閲讀背面之注意事項f4寫本頁) -裝- 訂 線 317635 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明（16 ) 時鐘信號1 9 1及DOC系統之時鐘信號1 9 2做爲相捕 信號输出。 χ/έΐ下說明控制系統。控制系統之信號包括寫入啓動（ WE)系統信號，信息組寫入選擇（BWS)系統信號， 同步選擇（SS)系統信號，及後備模態控制（ΖΖ)信 號。其中只有Ζ Ζ信號爲非同步信號，其他控制系統之信 號爲同步信號，從每一週期時输入對應於暫存器之信號。 只有輸入BWS系統之信號之暫存器成爲2段構造，而在 第2段BWS暫存器1 7 1中，只於寫入週期之下一個週 期時輸入前段之第1 BWS暫存器1 70之输出信號•如 此，可在實際上對記憶體晶胞寫入資料之週期時判斷該信 息組是否爲寫入選擇而進行控制。然後，於WE系統之控 制時，先以WE位址暫存器1 3 0之輸出3 1 D判斷其爲 寫入或讀出，以高速控制位址選擇電路1 0 5 »因此，在 WE暫存器1 3 0至位址選擇電路1 0 5之間不必設置採 用邏輯之電路，只設置中間緩衝器1 3 5以便實現位址選 擇之髙速化。WES位址暫存器134以採用WE與SS 之AND邏輯（表示其爲寫入之活性週期）之信號做爲输 入信號，連結於時鐘信號之下降邊緣输入資料。WE S暫 存器1 3 4之輸出信號係採用與時鐘緩衝器1 6 3之負時 鐘信號2 2 B之邏輯，而只在寫入週期之下一個週期時控 制寫入資料輸入暫存器1 1 2及第2 BWS暫存器1 7 1 之資料输入。在DO S暫存器1 8 3中输入由WE暫存器 1 3 0之输出與S S暫存器1 3 3之输出之邏輯所產生之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-Μ _ (請先閲讀背面之注意事項f4.寫本頁 -裝_ 訂 A7 _____Β7_'_ 五、發明説明（17) 判斷其是否爲活性讀出週期之（WE · S SB系統）信號 3 9。亦即在D O C暫存器1 8 3之输入中建立判斷前一 週期是否爲活性讀出週期之控制信號，以D 0 C暫存器用 時鐘信號1 9 2控制输出緩衝器1 8 0之啓動，或成爲無 能力· DO C暫存器1 8 3亦可由非同步之Z Z信號控制 输出緩衝器1 8 0。 因爲本實施例之有關位址之控制基本上與實施例2相 同，故本實施例中不再重述。由位址選擇電路1 〇 5控制 之內部位址經由解碼器2 1 0解碼，在寫入放大器及偵測 放大器2 0 2從記憶體晶胞陣列2 0 0內之被選擇之記憶 體晶胞讀出或寫入資料。輸出資料選擇電路2 0 3係由採 取位址比較電路1 2 3與第2 BWS暫存器1 7 1之邏輯 之匹配信號7 2控制。位址比較器1 2 3比較第1位址（ 讀出位址）暫存器1 0 1之输出1 1與第2位址（寫入位 址）暫存器1 0 2之輸出1 2。若2個位址成爲一致時， 因爲未在記憶體晶胞中寫入資料，故以输出資料選擇電路 2 0 3選擇输入於資料輸入暫存器中之寫入資料而將之傳 送至输出暫存器。 由以上說明可知，可利用第7圖所示之構造實現在晶 粒上形成有比率寫入功能之S RAM。 ^8圖表示在晶粒上形成本發明之比率寫入功能之位 址信號控制方式之實施例5之方塊圖。第9圖表示內部動 作之時序圖。與實施例2不同之處爲中間暫存器1 0 3變 成中間閂鎖1 0 6 ，及控制中間閂鎖之信號系統2 9。本 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐）_ 2〇 _ (請先閲讀背面之注意事項ί^寫· 本頁) 裝. 訂 經濟部中央樣準局員工消費合作社印製 經濟部中央梂準局員工消費合作社印装 A7 B7 五、發明説明（I8 ) 實施例中，從寫入週期內之後半開始至下一個寫入週期之 前半之間以閂鎖^控制中間閂鎖1 0 6，因此可在寫入週期 之初期時，在寫入暫存器1 0 2之输入中建立在前一寫入 週期時閃鎖之寫入位址。因爲閂鎖裝置之構造較暫存器簡 單，故可簡化電路。 第10圖表示在晶粒上形成比率寫入功能之位址信號 控制方式之實施例6之方塊匾•本實施例與其他實施例比 較，其最大不同爲在位址選擇電路後設置位址暫存器·此 外，設置電路構造簡單之閂鎖電路以便保持讀出位址及寫 入位址。該閂鎖電路爲保持裝置之具體例，亦可應用暫存 器等。因爲本實施例中只需要1組暫存器，故不簡化電路 構造。 由以上說明可知，依照本發明，可將反向寫入功能用 寫入週期之位址保持至下一次寫入週期，並可利用寫入啓 動信號控制讀出位址與寫入位址之切換。 此外，設置了組暫存器，以同一時鐘信號控制讀出用 與寫入用暫存器，故可實現內部位址之控制之髙速化· 此外，因爲將比率寫入之階層設定爲2階層，故可消 除死週期而提髙存取效率。 圖式： /第1圖爲使用比率寫入方式之本發明實施例1之位址 信號控制方式之方塊圓； /第2圖爲用本說明第1圖之動作之時序圈： 本紙張尺度適用中國國家標準（〇奶）八4規格（2丨0乂297公釐）_21_ (請先閲讀背面之注意事項IT#,寫本頁) -裝_
*1T ，線 經濟部中央樣準局貝工消費合作社印製 A7 B7五、發明説明（19 ) v/第3圖爲使用比率寫入方式之本發明實施例2之位址 控制方式之方塊，圖； \>秦4圖爲用來說明第3圔之動作之時序圖； ^第5圇爲使用比率寫入方式之本發明實施例3之位址 信號及寫入資料控制方式之方塊圖： #6圖爲用來說明第5圖之動作之時序圖； @ 7圖爲將本發明用於同步S RAM時之概略方塊圖 信 ^控^^ 號 址 位 之 5 例 施 實 明 發 本 之 式 方 入 寫 ； 率圖 比塊 用方 使之 爲式 圖方 8 制 位 之 6 例 施 實 ; 明 圓發 序本 時之 之式 作方 動入 之寫 .， 圖率圖 8 比塊 第用方 示使之 表爲式 爲圖方 圖 ο 制 9 1 控 號 信 址 本紙伕尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閲讀背面之注意事項泠4寫本頁) -裝· 1?τ