TW311226B - - Google Patents
Download PDFInfo
- Publication number
- TW311226B TW311226B TW085109431A TW85109431A TW311226B TW 311226 B TW311226 B TW 311226B TW 085109431 A TW085109431 A TW 085109431A TW 85109431 A TW85109431 A TW 85109431A TW 311226 B TW311226 B TW 311226B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- memory
- output
- signal
- item
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
Description
A7 B7 311226 五、發明説明( 技術領域 本發明係關於低壓半導體非揮發性記億體諸如E P R Ο Μ (電 可程式唯讓記憶體),E E P R Ο Μ (電可擦除可程式唯_記憶體 ),及快速EEPROM。 背景技藝 由4 . 5至5 . 5伏V c c電壓範圍之標準五伏E P R Ο Μ轉變至2 . 7 至3.6伏之未調節Vcc電壓範圍之低壓EPROM,其主要益處 為低壓E P R 0 Μ耗用遠為較少功率。但作此種V c c電壓轉變時 ,遭遇若干問題。 首先,名為EPROM程式設計器之較老g程式設計機,係 予設計作標準五伏E P R 0 Μ程式設計,並且主要由於二主問 題,通常與較新之低壓EPROM不相容。 •. \ 第一問題係關於E P R 0 Μ之輸出驅動器。速度為對低壓 EPROM之一項主要關切,並且在確定EPROM之讚取進人時間 上,E P R 0 Μ之輸出驅動器為一主要組件。為補償較低之V c c 電壓,低壓E P R 0 Μ將大型輸出驅動器與在既定V c c值提供較 快速上升及下降轉換速率之大電流驅動能力合併。然而, 標準E P R 0 Μ程式設計器一般使用6 V或更高V c c值檢驗程式設 計指令。此種高V c c值可能在具宵大型輸出驅動器之低壓 E P R 0 Μ導致瞬變及信號反跳,或甚至損壊E P R 0 Μ。解決此問 題之一種方式,為減低低壓EPROM之電流驅動能力,但這 對E P R 0 Μ之速度有不利影響。 在標準5 V E P R 0 Μ程式設計器使用低壓E P R 0 Μ,所面臨之 第二項問題,為程式設計器之算法本身。Ε [> R 0 Μ將一存儲 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) n m^i ^^1· a^n n^i -*......... ........ ! HI ,v5 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印取 4 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明( 2 ) 1 1 I 單 元 所 可 獲 得 之 電 流 量 與 一 參 考電 流 比 較, 藉Κ確 定存儲 1 1 1 單 元 之 邏 輯 電 平 0 如 果 存 儲 單 元獲 得 電 流多 於參考 電流, /-—N ! I 請 1 | 則 其 分 類 為 已 擦 除 t 但 如 其 m 得電 流 少 於參 考電流 ,則其 先 閱 1 I 讀 1 分 類 為 已 程 式 〇 已 擦 除 之 單 元 意圖 保 持 擦除 時,可 由 背 1 1 之 1 EPROM程式設計器予Μ部份設計程式 、這表示單元之界限 注 意 | 電 壓 已 略 微 升 高 但 仍 為 足 夠 低, 以 在 單元 利用Vc C設定 事 項 1 I 再 | 至 6 V或 更 高 予 以 檢 m 時 獲 得 足夠 電 流 供EPROM程式設計 填 寫 本 | 器 檢 驗 此 單 元 〇 相 同 之 EPROM予Μ設定為在2 ‘ 7 V至 3 .6V之 頁 1 1 低 電 壓 狀 況 下 工 作 時 經 測 試 為已 在 筒 V c c狀況下擦除之 1 I 同 一 記 憶 體 可 能 便 不 再 能 夠 獲 得足 夠 電 流Μ 讀出為 已擦除 I 1 I 9 而 是 將 會 請 出 為 已 程 式 〇 因 此, 可 能 一單 元在高 Vcc狀 1 -訂 況 下 檢 驗 正 確 資 料 但 在 低 Vc C狀況下產生不正確資料。 1 除 非 使 用 者 更 換 其 較 舊 式 EPROM程式設計器或將其修改配 1 1 合 低 壓 EPROM工作 此二問題便妨礙使用者c 1 1 再 者 由 標 準 五 伏 EPROM轉變至低壓EPROM所產生 之較低 竣 功 率 消 耗 之 好 處 通 常 併 有 EPROM性能上之減低。較低之 1 1 Vc c電壓在單元之字線產生較低電壓 其在位元線轉化為 1 較 低 記 憶 體 單 元 電 流 0 較 低 記 憶體 單 元 電流 復表T 較慢謓 1 1 取 時 間 因 為 記 憶 體 需 要 較 多 時間 確 定 該單 元正獲 得足夠 1 1 電 流 Μ 分 類 為 已 擦 除 或 已 程 式 。此 問 題 不僅 減低記 憶體之 1 1 速 度 > 而 且 也 減 低 製 造 產 量 9 並且 通 常 降低 記憶體 之總體 1 1 性 能 〇 1 1 而 且 1 低 壓 E P R 0 Μ可使用電壓泵使記憶體内部電壓升高 1 1 至 高 壓 供 程 式 設 計 操 作 0 此 等 電壓 泵 由 振邇 器加Μ 控制, 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(2]0Χ 297公逄) 5 ΑΊ 311226 Β7 五、發明説明(3 ) 其支配電荷傳輸至電壓泵之電荷諸存電容器之時間間隔。 振盥器復極易受V c c及溫度變化影響。不過,這在先前技 .......... ·-·1 ^^1 - nn .*-RHI I— i^i --- - — I m 、-卩 (請先閱讀背面之注意事項再填寫本頁) 藝E P R Ο Μ —般不是問題,因為電壓泵僅在程式設計操作時 使用·而此等操作佔EPROM操作時間之一小部份。 其他低壓記憶體,諸如低遛E P R⑽及快速E E P R 0 Μ,共有 若干困擾低壓EPROM之相同問題。和低壓EPROM—樣,低壓 E E P R 0 Μ及快速E E P R 0 Μ將大型輸出驅動器與高電流驅動能力 合併,Μ補償較低之V c c值。如果希望在標準5 V V c c環境 使用低壓E E P R 0 Μ或快速E E P R 0 Μ,V c c之相對高值可能導使 大型輸出驅動器有雜訊問題 > 諸如瞬變及信號反跳。同漾 ,ΕΕΡ ROM及快速EE PROM將記憶體單元之電流獲得能力與一 參考電流比較,K確定記憶體軍元之遝輯SI平。因此,低 壓E E P R 0 Μ及快速E E P R 0 Μ遭遇如Μ上所解釋,困擾低壓E P R 0 Μ 之較慢讀取時間及錯讀資料之相同問題。 製造廠商曾採取不同途徑,減輕低壓EPROM之不利影響 。授予S e c ο 1等人之美國専利5 , 2 2 6 , 0 1 3號,說明一種將位 元線預先充電,將位元線電壓與參考電壓間之電壓不平衡 經濟部中央標準局員工消費合作社印取 放大,並且感測放大器一經取該單元便终止上述位元線之 充電,藉Μ使EPROM加速之裝置。授予Yu等人之美_專利 5 , 3 6 7 , 2 0 6號揭示一種輸出驅動電路,設計為包括有在標 準5 V V c c程式設計操作時使輸出驅動器減慢,但在低壓
Vcc狀況時使輸出驅動器加速之電路,藉Μ將低壓EPROM與 標準5伏E P R ϋ Μ程式設計器相互交換。授予J e 1 i n e k等人之 美國專利5 , 3 3 1 , 2 9 5號另說明一·槌具有溫度,電壓,及過 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ^ A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(4 程補償之振盪器。1 9 9 3年5月1 0日發表於E E T i m e s之專文 討論一種由東芝公司發展成功之E P R Ο Μ,其可利用V c c設定 至1 . 5至(3伏範圍而操作。].5 V之itt末端®壓低於fi P R〔)丨彳壻 元之界限電壓,因此使用字線升壓技術,使字線電壓升βι 至4 V謓取電壓。通過一自1 2 . 5 V程式設計電壓切換至4 V讀 取電壓之解碼器將升高之電壓加至字線。雖然該文未說明 東芝之電路,但提及其技術限於消費者,或具有有限 EPROM密度之ASIC應用。 本發明之一項目的為提供一種改進低壓非揮發性記憶體 讀取進入時間之機構。 本發明之另一目的為提供一種與標準5伏E P R ϋ Μ程式設計 器相容,而同時提供增加速度及性掂之低壓丨‘:Ρ Κ 0 Μ。 ». 發明之概述 Κ上目的業經在一種低壓非揮發性E P R 0 Μ記憶體達成, 其監測其Vcc電壓電平,並選擇性啟勤及屮止一定之電路 ,以增加記憶體在標準5 V V c c及低壓V c c狀況下之性能。 非揮發性矽記憶體操作之速度,主要由其可如何迅速將 存儲單元所獲得之電流與參考電流比較,並就存儲單元之 邏輯電平達成決定所確定。非揮發性矽記憶體可作成此頂 比較之速度*復依存儲單元之fl流獲得能力而定,此係與 其字線上之電壓電平有直接關係。
在正常情形,字線上之電壓馏平择近Vcc。如果Vcc為在 4 . 5 V至5 . 5 V之標準5 V電壓範圍K内,字線可將足夠電壓加 至存儲單元,K允許快速響應時間。但如V c c降低至2 . 7 V 本紙張尺度適用中國國家橾準(C_NS ) A4規格(210X297公釐) •^ϋ- HH - -I— ......... 士^^一 I In mi V J (請先閱讀背面之注意事項再填寫本頁) 7 311226 A7 B7 經濟部中央標準局員工消費合作社印取 五、發明説明(5 ) 1 1 I 至 3 ‘ 6 V之電壓範圍 1 如 在 琨 有 商 用 低 壓 記 憶 體 之 情 肜 9 字 1 1 線 上 之 電 壓 同 樣 減 低 至 相 Μ 電 壓 範 圍 〇 較 低 之 電 壓 減 低 存 ---V. 1 I 1諸 單 元 獲 得 電 流 之 能 力 » 而 電 流 減 少 增 加 非 揮 發 性 記 憶 請 先 閱 ik 背 1 1 體 確 定 存 儲 存 單 元 之 邏 m 電 平 所 η 之 時 間 > 從 而 導 致 較 慢 1 面 I 性 能 之 記 憶 體 〇 之 注 1 意 I 在 標 準5V操 作 狀 況 下 本 發 明 記 憶 體 直 接 使 用 V C C電 事 項 1 I 再 1 1 源 軌 條 使 字 線 升 商 至 相 Μ 電 m 而 功 能 如 任 何 標 準 5 V 填 本 衣 非 揮 發 性 矽 記 憶 體 〇 由 於 Vc C接近五伏 故輸出驅動器應 頁 1 I 該 不 如 在 低 壓 狀 況 之 大 或 可 能 產 生 雑 訊 問 題 〇 因 此 記 1 1 1 憶 體 每 輸 出 引 線 包 括 有 二 輸 出 驅 動 器 — 較 另 一 為 較 小 及 1 1 較 媛 慢 〇 非 揮 發 性 記 憶 體 置 於 標 準 5 V V c C 狀 況 下 時 其 使 I 訂 用 較 小 之 $崩 出 驅 動 器 而 在 置 於 低 m Vc C狀況下時 其使 1 I 其 較 大 較 快 輸 出 驅 動 器 〇 1 I 為 補 償 低 壓 操 作 時 Vc C之降低 本發明之非揮發性記憶 1 1 | 體 在 諫 取 操 作 時 在 内 部 使 字 線 之 電 壓 升 高 至 一 局 於 Vc C之 1 值 較 佳 為 3 . 5 V至 5 . 5 V 〇 使 内 部 V -J 一 線 偏 壓 升 高 至 與 標 準 5 V 1 1 Vc c狀況者相Μ之電壓範圍 本發明之記憶體不僅保持與 I 標 準 5 V V c c記憶體相似之高速 並且lii消除低壓EPROMSi 1 I 元 使 用 標 準 5 V E P R 0 Μ 程 式 設 計 器 設 計 程 式 但 在 低 壓 狀 況 1 1 I 下 m 取 低颳EPROM單元所可能發生之任何錯誤讀取狀況 1 1 此 為 利 用 一 由 三 讀 取 電 壓 泵 及 —- 為 所 有 二 讀 取 電 壓 泵 共 1 1 用 之 讀 取 振 m 器 構 成 之 字 線 偏 壓 電 路 所 達 成 〇 二 讀 取 電 壓 1 I 泵 僅 在 諫 取 操 作 時 工 作 f 並 且 各 e 供 m 取 電 壓 泵 專 用 之 ii; 〆、 1 I 用 讀 取 振 盪 接 收 —- 控 制 信 號 〇 讀 取 振 盪 器 之 頻 率 由 — 溫 度 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 8 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明( 6 ) 1 1 1 不 敏 感 電 流 源 加 控 制 » 其 儘 管 任 何 電 壓 或 溫 度 變 ib t 均 1 1 I 使 謓 取 振 盪 器 之 頻 率 保 持 相 m 定 » 從 而 減 低 功 率 消 耗 之 不 1 I 必 要 增 加 0 為 m 步 保 存 功 率 > ▲ .lr m 取 電 m 泵 i-. 谰 収 振 m 器, 請 先 1 1 閱 I f 及 溫 度 不 敏 球 電 流源 僅 在 m 取 m 作 時 啟 動 並 且 其 另 於 讀 背 | 面 I 記 憶 體 在 備 用 模 式 或 Vc C升高至高於低壓V C C 狀 況 時 予 Μ 中 之 注 J I 意 1 | 止 〇 事 1 項 I 再 J 三 讀 取 電 壓 泵 中 之 電 壓 泵 彼 此 配 操 作 以 更 迅 速 響 填 寫 本 裝 m 讀 取 振 盪 器 並 Μ 始 使 字 線 充 電 〇 白 共 用 讀 取 振 盪 器 至 頁 1 1 此 二 讀 取 電 壓 泵 之 控 制 信 號 具 哲 相 冏 頻 率 但 為 相 反 相 位 0 1 1 Μ 此 方 式 二 讀 取 電 壓 泵 之 __. 於 口貰 取 振 盪 器 循 環 之 任 一 半 1 1 將 電 荷 傳 輸 至 存 儲 電 容 器 〇 此 項 特 色 由 於 自 最 初 收 到 讀 取 1 訂 I 指 令 之 瞬 間 不 浪 費 時 間 於 閲 始 字 m 之 充 電 > 而 減 少 m 取 m 入 時 間 〇 1 1 | __. 用 以 將 電 壓 白 二 彼 此 配 合 X 作 之 m 収 電 壓 泵 選 擇 性 傳 1 1 輸 至 字 線 而 最 少 崎 變 之 高 壓 解 碼 器 ϋ 步 增 強 字 線 -y 充 » 電 並 因 此 增 加 非 揮 發 性 記 憶 m 之 速 度 〇 高 壓 解 碼 器 產 生 1 I 多 個 輸 出 並 且 每 -一 輸 出 利 用 -一 種 mi m 觸 m m 路 0 觸 發 電 I 路 用 Μ 使 高 壓 解 碼 器 輸 出 預 先 充 電 至 Vc c ’ 然後轉移控制 1 1 | 至 二 彼 此 配 合 工 作 之 m 取 電 壓 泵 其 使 解 碼 器 輸 出 繼 缡 充 1 1 電 至 一 高 於 Vc c之值( ) 1 1 每 一 高 壓 解 碼 器 輸 出 予 K 加 至 原 來 旁 路 電 晶 體 其 將 解 1 I 碼 器 輸 出 電 壓 耦 合 至 對 應 之 字 m 〇 原 來 旁 路 電 晶 體 為 直 接 1 I 構 成 在 矽 基 片 上 之 η型元件, 並具有0 V界限電壓c 1 1 1 使 用 原 來 η型電晶體作為旁路元件有- -缺點C 未經選擇 1 1 本紙張尺度適用中國國家標準(CNS ) A4规格(210X 297公釐) 9 - 311226 A7 B7 五、發明説明(7 ) (請先閱讀背面之注意事項再填寫本頁) 之旁路元件有零電壓加至其控制棚I但由於原來旁路元件 之界限電壓為0 V *故在其控制桐具有0 V之未經選擇元件不 完全在” 〇 f ί ”狀態,並因此導致不希望有之漏泄電流。要 解決此問題,原來旁路元件通過正常之η型電晶體耦合一 藉V S產生器保持在電壓略高於0 V之接地線V S。因此,一原 來旁路元件未被選擇時,一高於接地之電壓便加至其源電 極,將原來旁路元件置於完全"〇 f丨’"狀態。 此等原來旁路元件有其控制柵問接耦合至第三讁取電壓 泵之輸出。其控制柵上之高Μ允許原來旁路元件將高壓信 號自解碼器輸出傳輸至其對應之字線。而旦,所傳輸之電 壓值由其控制柵上之電壓加Μ控制。因此,在_取操作時 ,加至字線之遒壓被限制至第三謓取遛壓泵輸出上之電壓。 經濟部中央梂準局員工消費合作社印製 第三讓取電壓泵輸出上之電壓電平由一監測該泵輸出電 壓之反饋電路予Μ調節。來自第三讀収電壓泵之蝓出電壓 升高超過預定電壓範圍時,反饋電路便中止第三讀取電壓 泵,允許該泵通過一漏泄電晶體開始放電。然而* 一紺位 二極管不允許第三讀取電壓泵放電低於V c c。電壓電平一 下降至上述預定電壓範圍Μ内•反鎖電路便苒次啟動第三 讀取電壓泵,並中止小漏泄電晶體。 附圖之簡要說明 圖1為一根據本發明之記憶體之方塊圆。 圖2為圖1中所示讀取字線偏壓電路之内視圖。 圖3為一捶根據本發明之字線位址解碼方絜之略圖。 圖4為一根據本發明,供在讀取操作時,將高壓傳'輸至 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) -1 0 - A7 B7 經濟部中央梂準局員工消費合作社印製 五、發明説明( 8 ) 1 1 1 字 線 之 較 佳 電 路 之 功能 方 塊 圖 〇 1 1 I 圖 5為- -根據本發明 ,如(MI 4 中 所 示 高 壓 解 碼 器 之 方 愧 圖。 S. 1 I 圖 6為- -根據本發明之輸出驅動器之方塊ΙΪ i 請 Aj 1 1 閱 I 實 施 本 發 明 之 诖 方式 讀 背 I I 請 參 昭 圖 1 許多記憶體單元排列成數行及數列 ,以形 之 注 1 意 1 I 成 一 記 憶 體 心 陣 列 36 ° 記 憶 體 單 元 為 "J II 字 線 定 址 m 事 1 I 再 1 擇 一 行 記 憶 體 單 元 ,及 m 位 元 線 定 址 K 選 擇 — 列 記 憶 體 單 填 , 寫 本 裝 元 0 —. 已 定 址 記 憶 體單 元 位 於 字 線 及 —- 位 元 線 之 相 交 點 頁 1 I 〇 每 一 記 憶 體 單 元 有一 數 值 位 址 其 分 為 二 組 —_. X位址 1 1 .識 別 __. 行 或 字 線 之 記憶 體 單 元 及 --J Y位址識別- -列或位 1 1 元 線 之 記 憶 體 軍 元 。X位址線Λ X艄給至- • X解 碼 器 30Μ 選 擇 1 訂 一 字 線 並 且 γ位址線由y 解 碼 器 3 8 予 K 解 碼 Μ 選 m —- 位 元 I 線 0 已 選 擇 . 記 憶 體單 元 後 …* 感 放 大 器 40 將 通 過 選 定 1 1 I 記 憶 體 單 元 之 電 流 與一 參 考 電 流 比 較 〇 如 果 選 定 之 單 元 被 1 1 識 別 為 已 擦 除 — 預定 第 —- 遴 輯 電 平 高 或 低 便 發 送 至 十水 — 組 輸 入 /輸出驅動器4 2 t ,如果選定之單元被識別為已程 1 1 式 則 一 與 第 -- 邏 輯電 平 相 反 之 第 ---1 邏 輯 電 平 發 送 至 輸 人 1 I /輸出驅動器4 2 1 1 I 本 發 明 另 包 括 有 m路 供 在 Vc c設定至較佳為2 .7 V至3 .6 V 1 1 之 低 壓 狀 況 之 讀 取 操作 期 間 使 加 至 —. 字 m 之 偏 壓 或 電 壓 1 1 電 平 升 高 至 高 於 V c c ( 輸 入 之 功 率 信 號 )之電平C V C C 設 定 1 1 至 4 . 5 V 或 更 高 之 標 準5V 電 壓 狀 況 時 上 述 所 包 括 供 使 一 字 1 I 線 之 偏 壓 電 平 升 高 之電 路 便 去 除 啟 動 並 且 記 憶 體 直 接 使 1 1 | 用 Vc c偏壓字線 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 311226 A7 B7五、發明説明(9 ) 請參照圖1,一高V c C電壓檢測器1 1監視V c C電源軌條。 如果V c c設定至低壓狀況,高V c c螌壓檢测器1 1將會啟動一 將會輸出二信號Ρ丨彳V及R G B V之讁収字線iM 甯路1 2。二信 號PHV及RGBV均有甯壓值高於Vce,並可使肢此相W ,丨L1較 佳為使信號Ρ Η V具有®壓高於信號R G B V。 在圖2中,根據本發明之字線偏壓電路12之内梘區1包含 二單獨之®壓泵;一讀取字線泵4 8供產生级高壓信號Ρ Η V ,及一讀取棚泵44供產生讀取棚泵電Κ倍號KGPV。不過, 如果信號Ρ丨丨V及R G Ρ V具有相同值,刖可由堪一電壓泵替代 電壓泵48及44。讀取字線泵48及讁収棚泵4 4均接收來ϋ溫 度不敏感讀取振盪器46之控制_入,具控制二電壓Μ之電 荷抽吸頻率。讀取字線偏壓電路1 2内之所哲三組仵;溫度 不敏感讀収振盪器4 6,讀取字線:SC 4 S及讁収柵泵4 4,接收 來自高歷檢測器1 1之啟動輸入。 請參照圖1,信號Ρ Η V較佳為使有一 7 V之值,並予直接連 接至一高壓解碼器25及連接至程式泵23之輸出。雖然來自 程式泵2 3之輸出可能高於來自讁取字線偏壓電路1 2之輸出 ,但並不發生偶然錯誤問題*因為讀収字線偏壓電路12僅 在一輸入引線(未示)所確定之讀取操作期問工作,並且程 式泵2 3僅在同一輸入引線所確定之程忒操作期間工作。較 佳為具有電壓4 , 5 V之信號R G Ρ V通過一湿壓鎖存器組3 4至一 組旁路元件3 5之控制輸入。 X解碼器3 0將字線位址A X解碼為二組倍號X —高Μ X i丨V餾 給至高壓解碼器25,及X —旁路元件X P D發送至電壓鎖存器 -1 2 - 本紙張尺度適用中國國家標半(CNS ) A4規格(210X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝. 、-° 經濟部中央標準局員工消費合作社印裝 A7 B7五、發明説明(10 ) 組3 4及發送至旁路元件3 5。高Μ解碼器2 5將會響應X Η V線 將已油吸之高壓線轉移至其輸出線之一。電壓鎖存器組3 4 將會如X P D線所確定,將_取郴丨泵馏Μ倍號R G Ρ V轉移至其 輸出之一。旁路元件3 5因此沿D V線之一接收丨·1 Η V信號,並 且沿來自電壓鎖存器組3 4之輸出之一接收R G D V信號。旁路 元件3 5然後如電壓鎖存器組3 4及X P D線所確定,將載有信 號Ρ Η V之D V線耦合至單一字線。但是使旁路元件3 5限制在 其輸出(字線)之電壓至一與R G Ρ V相Μ之值。以此方式> 一 選定之字線將會接收一與大約4 . 5 V之K G Ρ V相Μ之電壓值。 一 VS產生器29輸出一略高於如以Τ所解釋供高壓解碼器 2 5及旁路元件3 5適當操作所需接地之電壓。 在圖3中,示一種較佳字線解碼方桨山許多解碼階段所 構成。X解碼器3 0使一字線位址A X 0 - Λ X I«分為二姐。由位址 線A X 0及A X 1組成之第一組發送至一作用如二至四解碼器以 產生四輸出信號X Η V 0 - X Η V X之X Η V解碼器2 7。由位址線A X 2 -ΑΧηι組成之第二組轉至ΧΡϋ解碼器28,W輸出信號XPDO-XPDn 饋給至電壓鎖存器組3 4及旁路元件3 5。 旁路元件3 5藉高壓解碼器2 5,由壓鎖存器姐3 4,及X P D 解碼器2 8將線P丨丨V耦合至一字線。信號XH V 0 - X 11 V 3予Μ饋給 至高壓解碼器2 5,其如信號X Η V 0 - X丨i V 3所支配,將信號Ρ Η V 傳輸至其四輸出DV0-DV3之一。四高壓解碼器輸出D V 0 - D V 3 各藉旁路元件P A 0 - P A η及Ρ Β 0 - Ρ β η予Μ :傾合至一組η條字線 。例如,線D V 0可選擇性耦合至字線ϋ 0 - W L 0 η,及線D V 3 可耦合至字線W L 3 0 - W L 3 η。旁路元fl: 3 5另將米自每-一 D V 0 - I. -—-I ji In i I 士又 In ------1^1 -I τ» 、-u (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標率(CNS ) A4规格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(U ) .DV3組之字線集合為四線之數姐,其可山電壓鎖存器組34 内之一電壓鎖存器予以集體選擇。因此,X丨丨V解碼器2 7選 擇耦合至四高壓解碼器輸出D V 0 - 13 V 3之-·之四組η條字線之 一,而X P D解碼器2 8自選定之字線組内選擇一單一字線。 X P D解碼器自電壓鎖存器組3 4内分別啟動一單一電壓鎖存 器V L 0 - V L η,3 1 - 3 3,其將信號R G Ρ V傳輸至對應旁路元件之 控制柵,同時信號X P D卜X P D η將其餘未選定之字線耦合至 VS產生器29。 較佳解碼方粱中之Ρ Λ旁路元件係山界PR蜇壓Ο V之原來η 型旁路電晶體所構成。因此,Ρ Α旁路元件豁要正電壓加至 其源極電極,K如K下所解釋,將其S於完全” 〇 f f “狀態 。因此,VS產生器29輸出一略微g於超對E PB旁路元件加 t 至Ρ Λ旁路元件源極電極之地ΐ!勢之V S倍號。如果不將信號 V S加至未選定Ρ Α旁路元件之源極電極,則每一未選定Ρ Α元 件在其意圖為〇 f f並且無電流時,將會有小傳導電流或漏 泄電流。由於大量ΡΛ旁路元件可用於字線之解碼,故來自 所有未選定P A旁路元件之集體漏泄遛流將會導致無法接受 之高功率損失。 請回到圖1 1如果V c c設定至4 . 5 V或史高之標準電壓狀況 ,高V c c電壓檢測器1 1將會中止請収字線偏壓電路1 2,其 將會導致ίΜΙ V及R G P V信號開始放電。為了在標準5 V電壓狀 況期間將高Μ解碼器25及旁路元fM 5耦至V c c馆源軌條 ,绀位二極管2 0及2 4於信號R G Ρ V及Ρ丨丨V放電降至一與V e c W 似之值時,分別將其绀位至V c c。 1. I I - - n I - 士f I _ I I I ί 丁 、-0 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Λ4規格(2丨OX 297公釐) 1 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(12 ) 1 i | 請 參 照 m 4 •為了簡化在_収操作期問 將高壓傳輸至 1 1 1 字 線 之 較 佳方 法之討論, 圖中 每 -一 ~izi' r«j 壓 解 碼 器輸 出 D V0- /•"-V 1 | DV3僅示- -單- -字線WLOn- WL3n I:; 在 此 處 圆 2之誠取字線 請 先 1 閱 1 泵 48由 二 讓収 字線泵1 7及 1 8所 替 代 Vc ci g壓檢測器1 1 讀 背 1 面 I 監 視 Vc c之電壓電平。只要V c c 設 定 至 較 佳 為 2 . 7至 3 .6伏 之 之 注 1 1 意 1 I 預 定 低 壓 範圍 ,其便會高 度發 出 低 功 率 狀 m 信號 LPS,啟 事 項 1 I 再 1 1 動 二 讓 取 字線 電壓泵1 7及 18, m 収 柵 電 壓 泵 19 > 讓 取振 盪 填 寫 本 器 13Κ 及 溫度 不敏感電流 源15 0 溫 度 不 敏 感 電流 源 1 5輸 出 頁 1 1 一 控 制 信 號WM IR,直接控 制讀 取 振 m jxn. 器 1 3 頻率 〇 如果 1 1 I Vc c升高至較佳‘為4 . 5 V或更高之預定高壓範圍,表示字線 1 1 可 直 接 由 V c e充電,於是高V c c 壓 檢 测 器 11 將會 低 度發 出 1 訂 LPS信號 並從而中止所有三謅収電壓 7- 1 9 > i-.fr m 取振 m 1 I 器 13 » 及 溫度 不敏感電流 源15 〇 1 I 信 號 ΑΧΟ ' ΑΧ1 -及 XPDn 為一 與 -一 識 別 __- 行 記憶 體 單元 之 1 1 1 字 線 對 應 之部 份預先解碼 記憶 體 單 元 位 址 之 一部 份 c'信 號 1 ΑΧΟ及AX1予以 饋姶至X Η V解碼器2 7, 其產生四解碼信號 1 1 ΧΗ V0 -X Η V 3。信號 X Η V 0 - X Η V3控 制 Si 壓 解 碼 器 25 * 其 將泵 高 1 [ 壓 線 PH V選擇性轉移至其四輸出D V0 -D V 3 V - ,並 將 VS接 地 1 I 佶 號 置 於 其餘 三輸出。 1 1 | VS 接 地 線有 一電壓電勢 略高 於 硬 地 較 佳 為0 . 3 V 由 1 ! V S 產 生 器 2 9所 產生,並用 以保 證 原 來 η型電晶體諸如原來η 1 1 型 旁 路 元 件ΡΛ η之準確操作。 1 I 不 同 於 界限 電壓高於0伏,- .般Ζ :5 1 伏 之 普 通加 強 说式 η 1 I 型 電 晶 體 ,原 來η型電晶體具ft 0 伏 之 界 Pli a 在 王常 操 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -15- A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(13 ) 1 1 1 作 狀 況 下 > 其 源 極接 地 之 普 通 加 強 m 式η型電晶體 ,將零 1 1 | 伏 加 至 其 控 制 柵 ,便 將 會 置 於 ,土. 7X1 全 *τ 0 f f "狀態 )但 在相同 /、 1 I 狀 況 下 原 來 η型電晶體Κ零伏加至其控制柵 將 不會在 請 先 閱 讀 背 之 注 1 1 1 完 全 ” 0 f f ’’狀態 1在rv型電 r:i 體 大 多 數電 流載 體為電子, 1 1 在 有 反 相 層 存 在 時, 其 固 有 性 a 較 低 電勢 <vfl> 心m 極(源極)向 1 I 意 1 1 較 高 電 勢 之 電 極 (漏極)移 動 ϋ /£ 原 來 η -型 旁路 元件I5 A η之 事 項 1 I 再 1 情 形 連 接 至 高 壓解 碼 器 之 輸 出 DVO- DV3之電晶體 電極將 填 寫 本 袈 會 在 於 另 __- 電 極之 η 勢 〇 這 表 示 連 接至 高壓 解碼器之輸 頁 S_»»- 1 I 出 DVO- D V 3之電極為漏極 因此另- '遺極將為源極 。晶體 I 1 管 在 完 全 1» 0 f f ”狀態所需之要求之- —* 為S控制柵 至源極 1 1 電 極 之 電 壓 必 須 低於 m 晶 體 之 界 限 m 壓。 在原 來η 型f晶 1 訂 1! 之 情 形 i 界 限 電壓 為 » 零 伏 因 此 控制 棚至 源極電極需 1 I 要 負 電 壓 Ο 在 零 伏加 至 控 制 棚 要 存 锘壓 ,必須使源 1 1 極 電 極 升 高 至 電 勢高 於 零 伏 C. 在 源 極 锘極 使電 壓升高至V S 1 1 線 之 值 0 . 3 V « 白 控制 柵 至 源 極 便 造 成 -0 . 3 V之電壓 降。此 J 電 壓 降 為 低 於 原 來η型锘晶體之界限蜇壓 因此將 原來η型 1 旁 路 元 件 PA η置於所希望之完全” off" 狀態 〇 I I 在 作 用 時 ) 讀 収振 Μ 器 1 3將 會 保 持 相對 恆定 之頻率,而 1 1 I 不 管 所 可 掂 發 生 之任 何 溫 度 或 V C c错平變化。此係 山於溫 1 1 度 不 敏 感 電 流 源 1 5直 接 控 制 讀 収 振 盪 器1 3之頻 率C 由於讀 1 1 取 振 盪 器 1 3之頻率_ 差 不 大 > 故 其 功 率消 耗也 是如此。讀 1 1 取 振 纆 器 1 3產 生 信號0 S C 1 -OSC 3 以控制三讓取電 壓泵1 7 - 1 1 1 9之 抽 吸 作 用 〇 } 1 I 每 當 其 控 制 信 號(3 S C 1 -0SC3為高時 ® - •讀取電 壓泵 1 1 本錄尺度適财國國家標準(CNS ) Μ規格(21〇Χ靖) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明( 14 ) 1 1 17 -1 9便將電荷置於對應之内部存儲電容器 〕第- -及第二 1 1 | 讀 取 字 線 f 電 壓 栗 17及 1 8 起 在 泵 高 壓 線 PI V產生高壓 ,其 1 I 通 過 高 壓 解 碼 器 25及 旁 路 元 件 35 傳 輸 至 —. 字 線 WLOn -WL3n 請 先 1 1 〇 讀 取 柵 m 壓 泉 1 9 產 生 高 壓 信 號 RG P V t 通 過 遒 m m 存 器 pdj ik 背 1 1 33 傳 輸 至 每 一 原 來 旁 路 元 件 PA η之控制棚 ¢7 之 注 1 I 意 1 I 要 保 存 能 量 > 記 憶 體 不 予 讁 取 m 其 進 入 備 用 模 式 ,在 事 1 再 1 此 期 間 其 m 閉 非 必 要 之 電 路 如 m 収 振 Μ 器 1 3 溫 度不 填 泵 寫 本 裝 敏 感 電 流 源 1 5 及 讀 取 電 壓 17 -1 9 ,} ft統使用者開始讀 頁 1 I 取 指 令 時 記 憶 體 必 須 開 啟 供 i Js m 取 操 作 所 需 之 所 有 電 路, 1 1 包 拈 上 述 之 讀 収 振 Μ 器 1 3 溫 度 不 敏 感 蜇 流 源 15 及 謓取 1 1 電 壓 泵 17 -1 9 >此等元件啟動之速度將會大為影響記憶體 1 訂 之 讀 取 進 入 時 間 〇 謓 収 振 盪 器 1 3 首 先 啟 動 m 其 可 能 以其 1 I 循 環 之 低 半 開 始 〇 m 取 電 m 泵 17 - 1 ί)在讀取振盪器循環之 1 1 | 低 半 期 間 收 集 電 荷 並 將 所 收 集 λ7 電 Μ 傳 輸 至 内 部 存 儲電 1 1 容 器 用 VX 在 讀 取 振 盪 器 循 環 之 (¾ 半 期 間 在 其 輸 出 使 電壓 1 、.~ 升 高 〇 這 表 示 存 儲 電 容 器 在 多 達 "興 収 振 盪 器 初 始 循 環 之一 1 1 半- 可 能 不 接 收 電 荷 〇 I 為 此 原 因 白 i資 取 振 盪 器 13 分 別 轉 到 讀 取 字 線 電 壓 泵17 I 1 1 及 18 之 控 制 信 號 OSC 1 及 0SC2 為 相 頻 率 但 相 反 相 位 0 亦即 I 1 j OSC 1 為 高 時 0SC2 為 低 而 0 S C 2 為 rrJtl 時 0SC1 為 底 。以 1 1 此 方 式 > 二 取 字 線 電 壓 泵 之 -1 7或1 8將會在讀取振邋器 1 I 循 環 之 一 半 期 間 將 電 荷 傳 輸 至 其 内 部 存 儲 電 容 器 〇 因此 1 I » 二 讀 取 字 線 電 壓 泵 之 -17或 1 8將會開始使電荷傳輸至其 1 1 I 輸 出 與 tr基 m 取 振 盪 器 1 3之 初 始 啟 動 -一 致 > m Μ 有 助 記 憶 體對 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -17- 經濟部中央標準局—工消费合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) S11226 kl B7 五、發明説明(15 ) 讀取指令更快速響應,並減少記憶體之讀取進入時間。 讀取字線電壓泵1 7及1 8之輸出结合在一起* K形成泵高 壓信號P丨1 V連接至高壓解碼器2 5。讀取字線電Μ泵1 7及1 8 去除啟動時,便允許線Ρ丨丨V通過一構形為形成鉗位二極管 24之原來η型電晶體放電至Vcc。舟其自己程式設計振盪器 (未示),並僅在程式設計操作則間使用之獨立程式設計泵 2 3也有其輸出結合至同一 Ρ Η V信號。疸大為不同於讀取字 線電壓及程式字線電壓依循不冏信號路徑之先前技藝。 如稍早所陳述,高壓解碼器2 5將Ρ丨1 V佶號傳輸至其四蝓 出D V 0 - D V 3之一,並如解碼之輸人恺號X Η V 0 - X Η V 3及Κ輸入 V S信號所確實,將V S信號罝於其他三輸出。在任何一時問 ,只有X Η V 0 - X ίί V 3信號之一可為高,然後Ρ Η V將傳輸至D V 0 。如果X Η V 1為高,則Ρ Η V將傳輸至D V j,如此1到X Η V 3。 如在圖5中所見,高壓解碼器2 5由四單元5 1 - 5 4所姐成, 而每一單元由一高壓鎖存器3 7,一單獨發電路3 9,一反相 器4 1,一加強模式η型電晶體4 7,及二原來η型電晶體4 3及 .4 5所組成。Ρ Η V信號連接至每一高壓鎖存器3 7及連接至每 一對應原來η型電晶體4 3之漏極。解碼之信號諸如X丨1 V 0為 高時|其啟動高壓鎖存器3 7將Ρ丨丨V信號傅輸至原來η型電晶 體4 3之控制柵。 為了將最少崎變之PHV信號自原來η型電晶體43之漏極電 極傳至其源極電極,必須將信號D V 0,相同之Ρ丨1 V信號加至 原來η型電晶體4 3之控制柵。電晶體在有效” 〇 tT’狀態所需 之要求之一,為自控制柵至源極電極之電壓要等於或大於 -1 8 — m. i j 1^1 I - - m M --- - I I I n^i -. In .¾ 、V5 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇X 297公釐) A7 B7 五、發明説明U6 ) 電晶體之界限電壓。在目前情形*原來η型電晶體4 3之界 限電壓為零伏,因此控制棚電壓必須至少等於或大於源極 電壓。因此*如果Ρ丨丨V之電壓值自漏極Μ極不受阯礙傅至 源極電極,在控制棚之電壓值須必定出等於Ρ Η V。 解碼之信號X丨丨V 0也予連接至頌觸發電路3 9及反相器4 1。 自X Η V 0線初次啟動高壓鎖存器3 7之時冏< Μ及高壓鎖存器 3 7及原來η型電晶體4 3開始將Ρ Η V信號自原來η型電晶體4 3 之漏極傳輸至其源極(D V 0線)|存在固苟之時間延遲。苒 者,Ρ Η V信號將需要一設定之時間量,將其電壓汕吸至一 高於V c c之值。 單觸發電路3 9及反相器4 1之0的,為將D V 0線預先充電 達到V c c,然後將控制轉至高壓娘存器3 7及原來η型電晶體 *.
4 3,Μ便其可繼缡使D V 0線充電至一 a於V (: c之值。迮反相 器4 1在X Η V 0上產生高信號,將一低信號置於電晶體4 7,導 使其使線D V 0與線V S隔離。另外,X丨丨V 0上之高信號啟動單 觸發電路3 9,導使其在原來η型電晶體4 5之控制柵閲始預 定持縯期間之高信號脈衝。此高脈衝將會在脈衝之捋绩期 間將D V 0線電子耦合至V c c電源軌條,並賴以使D V 0線充電 達到V c c。如果高壓鎖存器3 7及原來旁路元泮4 3在單觸發 電路有高脈衝在電晶體4 5時開始傳_電勢高於V c c之信號 至D V 0線,則Ρ丨1 V信號也將會迎過線V丨)0及®晶體4 [電子隅 合至V c c 〇這將會防止線Ρ Η V使D V 0線充馑至高於V c c之值。 因此,單觸發電路3 9之有效高脈衝,Κ技缡期間必須足夠 長以使D V 0線預先充電達到V c c,但足夠短以便在在線Ρ Η V -! 9 - m· I^i —^ϋ· —^i \ < u^. 、1 (請先閱讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明( 17 ) ; 1 1 1 抽 吸 達 到 高 於Vc c之值時予Μ關閉 1 1 | 在 另 . 方 面, 如 果 解碼之 fe'號 線 XII V0具有 低 信 號 * 表示 I 1 其 未 被 選 擇 ,單 觸 發 電路39將會 在 原 來η型電晶體4 5保持 請 先 1 1 1 恆 疋 之 低 信 號, 並 且 不開始 高脈 衝 闾樣* 高 壓 m 存 器37 讀 背 1 | 面 I 將 會 在 原 來 ri型電晶體43保持恆定之低倍號 並且不將Ρ Η V 之 注 1 I 意 1 I 信 號 傳 輸 至 電晶 體 43之控制 栅。 事 項 1 I 再 1 在 原 來 η型電晶體4 3及4 5上有低信號0 V不- •定會將其置 填 寫 本 裝 於 完 全 »» 0 f f ”狀態 1要適當關閉此等元件,其源極電極必 頁 '—, 1 | 須 在 商 於 其 控制 棚 之 電勢。 為此 a 的 ,反相 器 4 1加 m 壓於 I 1 電 晶 體 47 將載 有 約 0 . 3 V 電 壓值 之 線 VS耦合 至 線 D V0 ,並 1 1 因 而 耦 合 至 原來 η型電晶體43及45之源極電極 1 訂 因 此 t 高 壓解 碼 器 2 5之_ 出DV 〇- I) V 3 之一.il ?具奋與Ρ Η V ίϋ I 之 電 壓 值 ,而 其 他 三輸出 將具 有 與 VS相奴 之 電 壓 值 ο 1 1 I 然 而 t 在 m d v 0- D V 3可予轉換至字線W L ϋ η - W L 3 η 之 前 ,其 1 1 必 須 如 圖 4中所示 首先通過對應之原來η型 旁 路 元 泮 P A η 1 之 一 〇 原 來 η型旁路元件丨5 A ti 自由 壓 m 存器V 1 η 33 獲 得 其控 1 1 制 柵 信 號 » 此鎖 存 器 自讀取 柵電 壓 泵 19及預 先 解 碼 之 X旁 1 路 元 件 位 址 信號 ΧΡ Dn 獲得其 輸入 〇 I 1 I 和 讀 取 字 線電 壓 泵 17 及 18 一樣 » 讀 取柵電 壓 泵 19 白 讀取 1 1 振 遝 器 13 接 收其 控 制 信號0SC3 , 及 a 高V c c電壓檢測器1 1 I 1 接 收 一 啟 動 信號 LPS - 但是, 讀取棚電Μ泵1 9也自反饋控 1 i 制 之 電 壓 鉗 位器 2 1 接 收另一 啟動 信 號 CLMP · 並 將 其 輪: 出值 1 I 置 於 其 讀 取 柵頸 電 m 線 RGPV °其 輸 出 R G P V 不 僅 轉 到 電 壓鎖 1 1 1 存 器 VL η , 並且也轉到反饋控制之電壓鉗位器2 1 C 1 1 本紙張尺度通用中國國家標準(CNS )八4规格(210X297公釐) 311226 A7 B7
經濟部中央梯準局貝工消費合作社印I 五、發明説明(½ ) 1 1 I 在 讀 取 操 作 期 間 重 要 的 是 , 字 m W L 0 η -UL3 η上之電壓 1 I 1 t 及 因 而 記 憶 體 擊 元 上 電 壓 » 不 升 间 至 於 5 . 5伏太多 1 | 1 否 則 記 憶 體 單 元 可 掂 產 生 錯 誤 貝 料 > 或 甚 至 改 變. 其 所 關' 請 先 閱 1 I 存 之 資 料 〇 如 所 解 釋 使 字 線 W L ϋ r - W L 3 η上之電壓與 讀 背 1 1 1 RG P V 線 上 之 電 壓 實 際 相 U 〇 因 此 反 im 控 制 之 電 壓 鉗 位 器 1 I I 2 1 鉗 住 二 極 管 20 反 相 器 26 及 Μ m 電 晶 體 22 將 RG Ρ V m 上 事 項 1 再 I 之 電 壓 電 平 綢 酣 至 較 佳 為 3 . 5 V 至 Γ). 5 V -v 預 定 電 壓 $5 圍 〇 填 裝 本 反 饋 控 制 之 電 壓 m 位 器 2 1 山 .一 電 IM f僉 測 器 (未示) 所 構 成 貪 1 I RGPV 上 -V 電 壓 升 m 至 高 於 3 · 5至5 .5 伏 > 較 佳 預 定 電 壓 範 1 1 | 圍 時 反 Adi B貴 控 制 之 電 壓 鉗 位 器 2 1 在 CL MP m 發 出 一 低 信 號 〇 1 1 m 取 棚 電 壓 泵 1 9上 之 此 低 CLMP 信 號 導 使 其 在 内 部 超 越 0SC3 訂 控 制 信 號 並 使 泵 停 止 允 許 線 RG P V IH! 始 通 過 Μ 泄 電 品 體 [ 22放 電 至 低 壓 其 柵 受 反 相 器 2 0 _ 出 所 控 制 而 有 輸 入 1 I 來 白 CLMP 線 Ο 漏 泄 電 晶 體 2 2加 速 線 R G P V 之 放 電 Μ 減 少 線 1 1 | R G P V 為 在 對 記 憶 髑 單 元 有 害 之 足 夠 高 電 m 時 間 〇 由 原 來 1 η型電晶體所構成之鉗位二極管2 0防止線R G P V放電至低於 1 1 Vc C ^ R G P V下降至其上述預定電壓範園時 反鎖控制之電 | 壓 鉗 位 器 2 1 將 高 信 號 加 於 CLMP m m Μ 啟 動 讀 取 栅 電 壓 泵 1 I 19 » 其 也 將 漏 泄 電 晶 體 22 關 閉 U 在 讀 取 柵 電 壓 泵 19 之 輸 出 1 1 I 升 至 高 於 預 定 值 時 » 使 用 反 A*tJ m 控 制 之 ίίί m 111 位 器 2 1 將 其 去 1 1 除 啟 勤 而 非 如 通 帯 先 前 技 m 將 m m 泵 ίίί 位 -V 方 法 —* m 使 用 1 1 上 限 鉗 位 二 極 管 降 低 記 憶 體 之 功 率 消 耗 如 果 使 用 上 限 1 I m 位 二 極 管 則 m 出 柵 泵 19 在 m 出 操 作 期 間 將 會 不 斷 作 用 1 I 〇 由 於 線 RG P V 上 之 電 壓 將 被 例 如 m 位 至 5 . 5 V t 讀 取 柵 泵 19 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) -21- A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 (19 ) 1 1 I 所 產 生 之 所 有 過 量 電 荷將會 被浪 费 發 送 至 Vc c電源軌條, 1 1 1 而 不 是 至 線 R G P V 之 充 電。 ^—ν 1 I 線 XPDn 上 之 低 信 號 導使電 壓鉑 {/ V L η 3 3將線R GDV上之 請 先 1 1 閱 I 電 壓 傳 輸 至 原 來 η型旁路元件P A η 控 制 m 並it 而關 閉旁 讀 背 I 面 I 路 元 件 ΡΒ η •其使字線WLOn- W L 3 η 與 VS 產 生 器 29隔 如Μ 之 注 1 I 意 1 I 上 所 解 釋 由 於 原 來 η型旁路元件P A η 為 原 來 η型電晶體, 事 項 1 再 1 故 在 其 為 在 有 效 "0 II η 狀態時 ,其 源 極 m 極 上 之電 壓不 可能 填 裝 寫 本 高 於 其 控 制 柵 上 之 電 壓。因 此, 即 令 其 漏 極 電極 (線 DV0- 頁 、y 1 1 D V 3) 上 之 電 壓 、-»= Μ 高 於 其控制 柵上 之 電 壓 » Η 其漏 極電 極 1 1 1 D V0- D V 3轉輸至W源極電極W L D η - WL3n 之 Μ 値也 被限 制至 1 I 其 控 制 柵 上 之 電 壓 值 。以此 方式 1 字 m UL0- WL3上之電壓 訂 電 平 埂 被 m 位 至 與 線 R G Ρ V 相 ♦ 同之 電 ¥ 〇 J | 而 且 t 在 線 ΡΗ V上之電壓傳輸至線D V 0 -I) V3 之 __J' 以前 ,必 1 I 須 等 待 XHV解碼器27將線ΑΧΟ及ΛΧ 1解媽 及等待高壓解碼 1 1 1 器 25 選 擇 —. 輸 出 » 同 時 XPDn 線一 變 低 RG Ρ V 線上 之電 壓便 1 通 過 電 壓 m 存 器 V L η 3 3直接傳輸至原來η 型 旁 路元 件PA η之 1 1 控 制 柵 〇 因 此 > 將 電 壓鎖存 器VL η之輸出連接至原來η 型旁 1 | 路 元 件 P A η之控制柵之線初始為在高於D V0 -DV3 線 之電 勢。 1 I 因 之 D V 0- D V 3信號更快速傳輸至其對應之WLOn- WL3n 信號。 1 1 ( 如 果 XPDn 線 為 高 f r€ m m 存器 V L η將會將1) V置於其_出 1 1 〇 再 者 t XPDn 上 之 局 信號導 使劳 路 元 件 PB η 3 5將線V S耦合 1 1 至 字 線 WLOn _ W L3 η ^ 這不僅使線WL 0 η - W L 3 η 上 之電 Μ降 低至 1 I VS 之 值 » 並 且 如 Μ 上 所解釋 ,必 須 適 當 關 m ,並 消除 自原 1 1 I 來 η型旁路元件P A -> 任何電 流漏 泄 C. 1 1 本紙張尺度適用中國國家標率(CNS ) A4規格(210X297公釐) 31122Θ A7 B7 經濟部中央標準局員工消費合作社印聚 五、發明説明(20 ) 1 1 由 於 根 據 本 發 明 之 記 憶 體 jCr· 思 圖 廉在 2 . 7至 5 .6 伏 之低壓 1 1 I Vc c範圍及4 .5或 更 U 之 標 準 5 V V c c ¢6 固均起 作 用 ,故其 每 1 1 I 輸 出 信 «id; m 包 括 有 二 輸 出 驅 動 器 〇 請參 照H 6 ,第-- -輸出驅 請 先 閱 讀 背 1 1 動 器 55使 為 大 於 第 ___ 出 驅 動 器 57, ίϋ 二# 均 接 收將置 於 1 | 面 I 記憶體OUTPUT引 線 上 之 共 同 資 料 ί吕號 DATA-OUT 〇 記憶體 在 之 1 I 意 1 I 低 壓 V C C狀況下操作时 ,使用第- ^較大輸出驅動器55,記 事 項 再 1 I 1 憶 體 在 4. 5 V或 更 高 之 標 準 Vc c狀況下操作時 •則使用第二 填 _ 驅 輸 本 裝 較 小 出 動 器 57 〇 較 小 出 驅 器 5 7對其 升 尚 及降低 時 頁 1 間 較 之 較 大 輸 出 驅 動 器 5 5圼 規 較 慢之 轉换迎 率 〇 這減低 如 1 1 果 在 相 同 m 準 Vc c狀況下使用具有較快轉换逑率之較大蝓 1 1 出 驅 動 器 5 5所可能 發 生 之 瞬 變 及 號 反跳之 雜 訊 問題。 要 ! 訂 ] j 保 證 一 次 只 有 輸 出 驅 動 器 作 用 > ____ 者均接 收 同 一 LPS 信 號 但 第 驅 動 器 5 5哲 — 有 效 Μ 啟勋 而第 二 輸 出驅動 器 1 1 I 57有 一 有 效 低 啟 動 〇 因 此 L P S為高時,表示記憶體為在 1 1 低 壓 Vc c狀況下 故啟動第- -較大輸出驅動器5 5而中止第 1 二 輸 出 驅 動 器 57 〇 LPS為低時 表示紀憶體為在標準5 V 1 | Vc c狀況下, 便啟動第二較小_出驅動器5 7而中止第一輸 1 I 出 驅 動 器 55 〇 1 1 本 發 明 m 予 揭 示 為 應 用 於 低 壓 EPROM -但本發明本身為 1 1 ___. 種 每 輸 出 引 m 包 括 —* 第 二 較 慢 輸出 驅動器 供 使 一低壓 記 1 1 憶 體 與 標 準 5 V V C C 組 件 交 接 之 裝 置’ 及一種 在 讀 収操作 期 1 I 間 使 字 線 之 内 部 電 壓 電 平 迅 速 升 *ϊηΓ 问土 一高於Vc c之值,藉 1 I Μ 改 進 該 記 憶 體 之 讀 取 進 入 時 間 之裝 置。精 於 此 項技藝 者 1 1 1 不 太 偏 離 使 用 字 線 m 擇 存 儲 單 元 ,並 測量通 過 對 應位元 線 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) A 7 B7 五、發明説明) 之電流藉Μ確定該存儲單元狀態之其他低壓記憶體,均可 應用本發明。例如,本發明可應用於低壓E P R Ο Μ或低壓快 速E E P R ϋ Μ,此二記憶體共有與在E P R (Hi所使用者相丨W之資 料位元存取方案,其使用一字線及一位元線啟動一電晶體 ,通過其誠取所儲存之資訊為位元線上®流之函數。 I. -- -- - - - - - - .....— ^^1 I ----------------1 - -.-.「I v·^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央橾準局貝工消費合作社印製 一 2 4 — 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Claims (1)
- ^11226 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 1 I | 1 . __ 種 低 壓 非 揮 發 性 記 憶 體, 包 含 * I 1 為 数 行 及 数 列 非 揮 發 性 記憶 體 Μ 元 V 記 憶 體 陣 列 ,每 1 I 請 1 行 由 — 字 線 識 別 及 每 列 由 一 位元 線 識 別 » 並 且 每 ___. 單 元可 先 1 閱 I 通 過 — 字 線 及 —„. 位 元 m 定 址 ,.該 等 位 元 m 通 過 感 测 放 大器 ύ 背 1 而 I 耦 合 至 輸 出 驅 動 電 路 t >λ 及 之 注 1 意 1 I — 輸 入 裝 置 與 上 述 陣 列 相 聯结 r 供 開 始 談 取 操 作 該輸 举 項 1 I 1 1 入 裝 置 響 應 m 取 操 作 而 耦 合 牵 --* 振 Μ 器 及 響 應 謓 取 操作 導 本 取 而 耦 合 至 -. 電 壓 泵 電 路 t 該 振盪 器 耦 合 至 該 電 壓 泵 電 路之 頁 1 | 頻 率 控 制 輸 入 並 且 該 電 壓 泵電 路 耦 合 至 字 線 〇 1 1 2 . 如 申 請 專 利 範 圍 第 1項所述之記憶體 ,另由- -有- -輸 1 1 出 耦 合 至 該 振 盪 器 之 頻 率 控 制輸 入 之 溫 度 不 敏 感 電 流 源所 1 訂 界 定 0 J ! 3 . 如 請 專 利 m 圍 第 1項所述二 ::記憶體 其中該馑壓泵 1 1 I 電 路 由 — 第 — 讀 取 電 壓 泵 及 一第 二 讀 取 電 壓 泵 彼 此 配 合工 1 1 作 所 構 成 該 第 一 讀 取 電 壓 泵接 收 來 S 振 m 器 之 第 一控 ! 制 信 號 並 且 第 •一二 讀 取 電 壓 泵接 收 — 來 自 振 盪 器 之 第 二控 1 1 1 制 信 號 該 第 二 控 制 信 號 為 與第 —^. 控 制 信 號 相 反 相 位 ,並 1 I 且 第 — 謓 取 電 壓 泵 第 二 讀 取電 壓 泵 有 共 同 蝓 出 〇 1 1 4 . 如 中 請 專 利 範 圍 第 1項所述之記憶體 其中上述電壓 1 1 泵 電 路 徑 由 — 高 壓 解 碼 器 及 旁路 元 件 耦 合 至 字 線 〇 1 1 5 . 如 請 專 利 範 圍 第 4項所述之記憶體 另包含- -響應 1 I 讀 取 操 作 並 通 過 __· 電 壓 鎖 存 器耦 合 至 上 述 旁 路 元 件 之 控制 1 I 輸 人 之 第 電 壓 泵 電 路 〇 1 I 6 . 如 申 請 專 利 範 圍 第5項所述之記憶體 其中上述第二 1 1 本紙張尺/t適用中國國家標準(CNS ) A4規格(210X297公釐) 1 A8 B8 C8 D8 經濟部中央標準局J工消費合作社印製 六、申請專利範圍 ! 1 電 壓 泵 電 路 另 耦 合 至 一 電 壓 電 平 檢 測 器 之 輸 入 供 監 測 該 第 1 1 二 電 壓 泵 之 輸 出 信 11出 Wu » 該 電 壓 電 平 撿 測 器 m 合 至 上 述 第 二 1 | 電 壓 泵 電 路 之 啟 動 輸 入 供 在 I: 述 輸 出 信 號 於 預 定 值 時* 請 1 1 閲 | > 使 該 第 二 電 壓 泵 電 路 去 除 啟 動 〇 讀 背 | 面 I 7 . 如 請 專利範圍第6項所述之記憶體 其中上述旁路 1 I 意 1 1 元 件 限 制 字 線 上 之 電 壓 至 —- 與 受 電 壓 電 平 檢 測 器 控 制 之 上 事 項 I I 再 1 述 第 二 電 壓 泵 電 路 之 輸 出 信 號 實 際 相 U 之 值 〇 填 寫 本 裝 8 . 如 申 請專利範圍第6項所述之記憶體 另包含- -受控 頁 1 | 制 之 電 流 漏 泄 裝 置 供 在 上 述 電 壓 電 平 檢 測 器 使 第 — 電 壓 1 1 泵 電 路 去 除 啟 動 時 白 上 述 輸 出 信 號 除 去 電 荷 〇 1 1 9 . 如 申 請 專 利 範 圍 第8項所述之記憶體 其中上述受控 ! 訂 1 I 制 之 電 流 漏 泄 裝 置 為 一 Μ 0 S (金 屬 氧 化 物 半 m 體 )電晶體 10 .如申請專利範圍第4項 所 述 之 記 憶 體 其 中 上 述 旁 路 1 1 1 元 件 為 一 有 零 伏 界 限 電 壓 之 η型M0S電 晶 體 〇 1 1 11 .如申請專利範圍第4項所述 之 記 憶 體 另 包 含 — 耦 合 ! 至 上 述 高 壓 解 碼 器 之 控 制 輸 及 上 述 旁 路 元 件 供 保 證 該 高 1 i | 壓 解 碼 器 及 旁 路 元 件 適 當 去 除 啟 動 之 低 壓 產 生 電 路 〇 1 1 12 .如申請專利範圍第4項 所 述 之 記 憶 體 其 中 上 述 高 壓 1 1 解 碼 器 將 許 多 輸 入 及 輸 出 信 號 對 合 併 而 每 —- 輸 入 及 輸 出 1 1 信 號 對 之 輸 人 耦 合 至 —- 單 獨 對 應 單 獨 發 電 路 之 輸 入 並 且 1 1 每 一 輸 入 及 輸 出 信 號 對 之 輸 出 耦 合 至 該 對 應 單 獨 發 電 路 之 1 I 輸 出 〇 1 1 13 .如申請專利範圍第1項 所 述 之 記 憶 體 另 包 含 —- 第 ――. 1 輸 入 裝 置 供 接 收 功 率 信 及 電 壓 檢 測 裝 置 供 監 測 該 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(2IOX297公釐) ^11226 b8 D8 六、申請專利範圍 功率信號,功率信號高於預定由壓值時,該電壓檢測裝置 耦合為選擇性中止上述電壓泵電路及振盪器。 14.如申請專利範圍第13項所述之記憶體,另包含許多 輸出引線,其中上述輸出驅動電路每輸出引線包含一第一 輸出驅動器及一第二輸出驅動器|該第一輸出驅動器有一 第一輸出信號耦合至對應之輸出引線,並且該第二輸出驅 動器有一第二輸出信號耦合至同一對應輸出引線,該第一 及第二輸出驅動器接收一共同輸入信號,該功率信號低於 預定電壓值時,第一輸出驅動器氏有較第二輸出驅動器快 速之升高及降低轉換速率並被啟動,並且該功率信號高於 預定值時,第二輸出驅動器被啟動。 1 5 .如申請專利範圍第1項所述之記憶體 > 其中該記憶體 為選自由E P R Ο Μ,E K P R 0 Μ,及快速Κ Ε Ρ Κ Ο Μ所構成之類組。 ................:---- 裝...............-訂 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 3 本紙張尺度適用中國國家標準(CNS)A4.規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/511,311 US5587951A (en) | 1995-08-04 | 1995-08-04 | High speed, low voltage non-volatile memory |
Publications (1)
Publication Number | Publication Date |
---|---|
TW311226B true TW311226B (zh) | 1997-07-21 |
Family
ID=24034353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085109431A TW311226B (zh) | 1995-08-04 | 1996-08-05 |
Country Status (9)
Country | Link |
---|---|
US (1) | US5587951A (zh) |
EP (2) | EP1189235A1 (zh) |
JP (1) | JPH10507296A (zh) |
KR (1) | KR100429064B1 (zh) |
CN (2) | CN1129912C (zh) |
DE (1) | DE69624216T2 (zh) |
HK (1) | HK1003911A1 (zh) |
TW (1) | TW311226B (zh) |
WO (1) | WO1997006533A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI797825B (zh) * | 2021-06-17 | 2023-04-01 | 大陸商中天弘宇集成電路有限責任公司 | 行解碼電路及記憶體 |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5721704A (en) * | 1996-08-23 | 1998-02-24 | Motorola, Inc. | Control gate driver circuit for a non-volatile memory and memory using same |
TW337607B (en) | 1997-08-06 | 1998-08-01 | Mos Electronics Taiwan Inc | Process for forming a contact hole in an EEPROM with NOR construction |
US6040216A (en) * | 1997-08-11 | 2000-03-21 | Mosel Vitelic, Inc. | Method (and device) for producing tunnel silicon oxynitride layer |
US5889714A (en) * | 1997-11-03 | 1999-03-30 | Digital Equipment Corporation | Adaptive precharge management for synchronous DRAM |
TW425660B (en) * | 1997-12-12 | 2001-03-11 | Mosel Vitelic Inc | Method of forming uniform dielectric layer between two conductive layers in integrated circuit |
TW374939B (en) | 1997-12-19 | 1999-11-21 | Promos Technologies Inc | Method of formation of 2 gate oxide layers of different thickness in an IC |
TW382801B (en) | 1998-02-25 | 2000-02-21 | Mosel Vitelic Inc | Method of forming two transistors having different threshold voltage in integrated circuit |
TW480713B (en) * | 1998-03-03 | 2002-03-21 | Mosel Vitelic Inc | Method for forming different thickness of field oxide in integrated circuit and the structure of the same |
US6136653A (en) | 1998-05-11 | 2000-10-24 | Mosel Vitelic, Inc. | Method and device for producing undercut gate for flash memory |
US6261903B1 (en) | 1998-05-14 | 2001-07-17 | Mosel Vitelic, Inc. | Floating gate method and device |
US6365455B1 (en) | 1998-06-05 | 2002-04-02 | Mosel Vitelic, Inc. | Flash memory process using polysilicon spacers |
KR100507370B1 (ko) * | 1998-06-11 | 2007-11-12 | 주식회사 하이닉스반도체 | 워드라인 부트스트랩 회로 |
US6052304A (en) * | 1998-06-18 | 2000-04-18 | Lsi Logic Corporation | Non-volatile storage element and method for manufacturing using standard processing |
US6166982A (en) * | 1998-06-25 | 2000-12-26 | Cypress Semiconductor Corp. | High voltage switch for eeprom/flash memories |
US6134146A (en) * | 1998-10-05 | 2000-10-17 | Advanced Micro Devices | Wordline driver for flash electrically erasable programmable read-only memory (EEPROM) |
US6134141A (en) * | 1998-12-31 | 2000-10-17 | Sandisk Corporation | Dynamic write process for high bandwidth multi-bit-per-cell and analog/multi-level non-volatile memories |
FR2799043B1 (fr) | 1999-09-29 | 2001-12-14 | St Microelectronics Sa | Registre de colonnes, memoire l'incorporant, et procede d'ecriture dans une telle memoire |
US6269026B1 (en) * | 2000-02-29 | 2001-07-31 | Advanced Micro Devices, Inc. | Charge sharing to help boost the wordlines during APDE verify |
US6507523B2 (en) * | 2000-12-20 | 2003-01-14 | Micron Technology, Inc. | Non-volatile memory with power standby |
US6606271B2 (en) * | 2001-05-23 | 2003-08-12 | Mircron Technology, Inc. | Circuit having a controllable slew rate |
KR100425160B1 (ko) * | 2001-05-28 | 2004-03-30 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치의 승압전압 발생회로 및그 발생방법 |
US6809960B2 (en) | 2002-08-26 | 2004-10-26 | Micron Technology, Inc. | High speed low voltage driver |
US7006318B2 (en) | 2002-08-29 | 2006-02-28 | Freescale Semiconductor, Inc. | Removable media storage system with memory for storing operational data |
US7170706B2 (en) * | 2002-08-29 | 2007-01-30 | Freescale Semiconductor, Inc. | Hard disk system with non-volatile IC based memory for storing data |
US7096378B2 (en) * | 2002-08-29 | 2006-08-22 | Freescale Semiconductor, Inc. | Data storage system having a non-volatile IC based memory for storing user data |
US7423911B2 (en) | 2005-09-29 | 2008-09-09 | Hynix Semiconductor Inc. | Bit line control circuit for semiconductor memory device |
CN100446125C (zh) * | 2006-08-24 | 2008-12-24 | 华为技术有限公司 | 非易失性高速存储单元 |
KR100780773B1 (ko) * | 2006-11-03 | 2007-11-30 | 주식회사 하이닉스반도체 | 플래시 메모리소자의 프로그램 시작 바이어스 설정방법 및이를 이용한 프로그램 방법 |
KR100943116B1 (ko) * | 2008-03-14 | 2010-02-18 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자의 동작 방법 |
FR2988513B1 (fr) * | 2012-03-23 | 2014-11-21 | Soitec Silicon On Insulator | Cellule eprom |
TWI548203B (zh) * | 2014-01-08 | 2016-09-01 | 新唐科技股份有限公司 | 電壓產生器以及振盪裝置與操作方法 |
CN105097031A (zh) * | 2014-05-21 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 非易失性存储器的数据读取方法、电路及非易失性存储器 |
US10163917B2 (en) | 2016-11-01 | 2018-12-25 | Micron Technology, Inc. | Cell disturb prevention using a leaker device to reduce excess charge from an electronic device |
KR101908792B1 (ko) | 2016-11-29 | 2018-10-17 | 건국대학교 산학협력단 | 다층식 비료 회수장치 및 비료 회수방법 |
US10535412B2 (en) | 2018-02-09 | 2020-01-14 | Sandisk Technologies Llc | Single pulse verification of memory cells |
KR20210095693A (ko) * | 2018-12-04 | 2021-08-02 | 마이크론 테크놀로지, 인크. | 다중 모드 전압 펌프 및 제어 |
US10539973B1 (en) * | 2018-12-17 | 2020-01-21 | Micron Technology, Inc. | Low-voltage bias generator based on high-voltage supply |
CN112349320B (zh) * | 2019-08-06 | 2024-08-23 | 长鑫存储技术有限公司 | 字线驱动电路及存储单元 |
US12094517B2 (en) | 2022-11-28 | 2024-09-17 | Nanya Technology Corporation | Word line pump device of dynamic random access memory chip and clamp circuit thereof |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5226013A (en) * | 1987-12-01 | 1993-07-06 | Sgs-Thomson Microelectronics S.R.L. | Bias and precharging circuit for use in reading EPROM cells |
JPH0777345B2 (ja) * | 1988-11-04 | 1995-08-16 | 三菱電機株式会社 | 半導体装置 |
US5168466A (en) * | 1991-03-04 | 1992-12-01 | Motorola, Inc. | Bias current generator circuit for a sense amplifier |
JP3118472B2 (ja) * | 1991-08-09 | 2000-12-18 | 富士通株式会社 | 出力回路 |
JP2812039B2 (ja) * | 1992-02-28 | 1998-10-15 | 日本電気株式会社 | 電気的に書込み・消去可能な不揮発性半導体記憶装置 |
JP2803466B2 (ja) * | 1992-04-28 | 1998-09-24 | 日本電気株式会社 | 半導体記憶装置の救済方法 |
US5300828A (en) * | 1992-08-31 | 1994-04-05 | Sgs-Thomson Microelectronics, Inc. | Slew rate limited output buffer with bypass circuitry |
US5291446A (en) * | 1992-10-22 | 1994-03-01 | Advanced Micro Devices, Inc. | VPP power supply having a regulator circuit for controlling a regulated positive potential |
US5331295A (en) * | 1993-02-03 | 1994-07-19 | National Semiconductor Corporation | Voltage controlled oscillator with efficient process compensation |
US5367206A (en) * | 1993-06-17 | 1994-11-22 | Advanced Micro Devices, Inc. | Output buffer circuit for a low voltage EPROM |
JP3178946B2 (ja) * | 1993-08-31 | 2001-06-25 | 沖電気工業株式会社 | 半導体記憶装置及びその駆動方法 |
US5511026A (en) * | 1993-12-01 | 1996-04-23 | Advanced Micro Devices, Inc. | Boosted and regulated gate power supply with reference tracking for multi-density and low voltage supply memories |
US5528541A (en) * | 1994-11-09 | 1996-06-18 | Sony Corporation Of Japan | Charge shared precharge scheme to reduce compare output delays |
EP0717501A1 (en) * | 1994-12-15 | 1996-06-19 | Advanced Micro Devices, Inc. | Programmable drive buffer |
-
1995
- 1995-08-04 US US08/511,311 patent/US5587951A/en not_active Expired - Lifetime
-
1996
- 1996-07-19 CN CN96190845A patent/CN1129912C/zh not_active Expired - Fee Related
- 1996-07-19 KR KR1019970702098A patent/KR100429064B1/ko not_active IP Right Cessation
- 1996-07-19 EP EP01124283A patent/EP1189235A1/en not_active Withdrawn
- 1996-07-19 EP EP96924608A patent/EP0784852B1/en not_active Expired - Lifetime
- 1996-07-19 WO PCT/US1996/011926 patent/WO1997006533A1/en active IP Right Grant
- 1996-07-19 DE DE69624216T patent/DE69624216T2/de not_active Expired - Fee Related
- 1996-07-19 JP JP9508445A patent/JPH10507296A/ja not_active Ceased
- 1996-07-19 CN CNB031331947A patent/CN100349230C/zh not_active Expired - Fee Related
- 1996-08-05 TW TW085109431A patent/TW311226B/zh not_active IP Right Cessation
-
1998
- 1998-04-15 HK HK98103090A patent/HK1003911A1/xx not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI797825B (zh) * | 2021-06-17 | 2023-04-01 | 大陸商中天弘宇集成電路有限責任公司 | 行解碼電路及記憶體 |
Also Published As
Publication number | Publication date |
---|---|
DE69624216T2 (de) | 2003-06-12 |
EP0784852B1 (en) | 2002-10-09 |
EP0784852A1 (en) | 1997-07-23 |
CN1129912C (zh) | 2003-12-03 |
EP0784852A4 (en) | 1999-09-01 |
US5587951A (en) | 1996-12-24 |
WO1997006533A1 (en) | 1997-02-20 |
EP1189235A1 (en) | 2002-03-20 |
KR970706580A (ko) | 1997-11-03 |
HK1003911A1 (en) | 1998-11-13 |
KR100429064B1 (ko) | 2004-07-15 |
CN100349230C (zh) | 2007-11-14 |
CN1479317A (zh) | 2004-03-03 |
JPH10507296A (ja) | 1998-07-14 |
DE69624216D1 (de) | 2002-11-14 |
CN1164926A (zh) | 1997-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW311226B (zh) | ||
TW410343B (en) | Non-volatile semiconductor storage | |
TW456034B (en) | Dynamic random access memory | |
TW578294B (en) | Voltage generating circuit | |
TWI373767B (en) | Embedded non-volatile memory and method of driving the same | |
CN101213611B (zh) | 低功率多位读出放大器及其读取方法 | |
US8437196B2 (en) | Sense-amplifier circuit for non-volatile memories that operates at low supply voltages | |
TW486632B (en) | Data transmission circuit | |
CN102623038B (zh) | 小功率及高速读放大器 | |
US7307867B2 (en) | Over-driven access method and device for ferroelectric memory | |
US6463004B2 (en) | VPX bank architecture | |
US8325536B2 (en) | Current sink system for source-side sensing | |
US8213234B2 (en) | Current sink system for source-side sensing | |
US7391648B2 (en) | Low voltage sense amplifier for operation under a reduced bit line bias voltage | |
CN108172250A (zh) | 高速和低功率读出放大器 | |
CN105741877A (zh) | 感测电路、存储装置以及操作存储装置的方法 | |
JPH087569A (ja) | 半導体記憶装置 | |
JP2003524279A (ja) | フラッシュメモリ読み出しモード用のワード線ドライバ | |
US7248503B2 (en) | Semiconductor nonvolatile storage device | |
JPH0814994B2 (ja) | 半導体記憶装置 | |
CN101256825A (zh) | 具有读出放大器的半导体存储设备及其数据读出方法 | |
KR930004488B1 (ko) | 전기적으로 소거와 프로그램이 가능한 판독전용 메모리 | |
JP2000030473A (ja) | 不揮発性半導体記憶装置 | |
CN100555463C (zh) | 产生感测信号的半导体装置及方法 | |
CN105378842B (zh) | 用于存储器装置中的读出放大器的自定时器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |