CN105378842B - 用于存储器装置中的读出放大器的自定时器 - Google Patents

用于存储器装置中的读出放大器的自定时器 Download PDF

Info

Publication number
CN105378842B
CN105378842B CN201380075447.9A CN201380075447A CN105378842B CN 105378842 B CN105378842 B CN 105378842B CN 201380075447 A CN201380075447 A CN 201380075447A CN 105378842 B CN105378842 B CN 105378842B
Authority
CN
China
Prior art keywords
memory cell
sense amplifier
timing sequencer
reference memory
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380075447.9A
Other languages
English (en)
Other versions
CN105378842A (zh
Inventor
Y.周
K.岳
X.钱
B.盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of CN105378842A publication Critical patent/CN105378842A/zh
Application granted granted Critical
Publication of CN105378842B publication Critical patent/CN105378842B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/227—Timing of memory operations based on dummy memory elements or replica circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种用于存储器装置中的读出放大器的自定时器。

Description

用于存储器装置中的读出放大器的自定时器
技术领域
本发明公开了一种用于存储器装置中的读出放大器的自定时器。
背景技术
使用浮栅而在其上存储电荷的非易失性半导体存储器单元及形成于半导体衬底中的此类非易失性存储器单元的存储器阵列在本领域中是熟知的。通常，此类浮栅存储器单元一直是分裂栅类型或层栅类型的。
读操作通常使用读出放大器在浮栅存储器单元上进行。用于该目的的读出放大器在美国专利No.5,386,158(“’158专利”)中有所公开，该专利以引用方式并入本文以用于所有目的。’158专利公开了使用汲取已知量的电流的参考单元。’158专利依赖于镜射由参考单元汲取的电流的电流镜，以及镜射由所选存储器单元汲取的电流的另一电流镜。然后对每个电流镜中的电流进行比较，并可基于哪一电流更大来确定存储在存储器单元中的值(例如0或1)。
另一种读出放大器在美国专利No.5,910,914(“’914专利”)中有所公开，该专利以引用方式并入本文以用于所有目的。’914专利公开了用于可存储多于一位数据的多层浮栅存储器单元或MLC的读出电路。其公开了多个参考单元的使用，这些参考单元用来确定存储器单元中存储的值(例如00、01、10或11)。
读出放大器通常利用与所选存储器单元进行比较以确定所选存储器单元的内容的参考存储器单元。所选存储器单元部分地通过断定相应的位线来选择。位线将包括固有电容。这可影响读出放大器的时序和准确度。
需要的是改进的读出放大器，其补偿位线的固有电容以提高闪存装置中读出放大器的准确度。
发明内容
上述问题和需求通过下述实施例得到解决。本发明公开了一种时序发生器。时序发生器接收预充电的位线和仿真实际的所选存储器单元的参考单元。时序发生器生成可用于启用读出数据操作的信号。
附图说明
图1示出使用时序发生器生成读出放大器控制信号的实施例。
图2示出与读出放大器一起使用的时序发生器的实施例。
图3示出与读出放大器一起使用的时序发生器的另一个实施例。
图4示出与读出放大器一起使用的时序发生器的另一个实施例。
具体实施方式
现在将参考图1描述实施例。控制电路10接收ATD信号90，其为指示已将地址提供给从闪存阵列(未示出)进行的读操作的“地址转变检测”信号。控制电路10包括预充电块30，其接收作为电压源的偏压20。预充电块在节点40输出电压。控制电路10还包括参考单元60，其为“虚拟”存储器单元，该存储器单元仿真读出放大器将与之一起使用的闪存阵列(未示出)中的存储器单元。参考存储器单元60耦合到YMUX(Y多路复用器)50，其继而连接到节点40。YMUX 50与用于从闪存阵列读取数据的多路复用器的类型相同。
控制电路10还包括接收节点40以作为输入的时序发生器100。时序发生器100的输出耦合到逻辑控件70，并且逻辑控件70的输出为读出放大器控制信号80。读出放大器控制信号80用于触发从闪存阵列的读操作。
使用读出放大器控制信号80代替ATD信号90(现有技术中就是这种情况)可导致更准确的读出操作，因为读出放大器控制信号80的时序受参考单元60的参考单元电流和YMUX50的电容的影响，它们仿真在从存储器阵列进行读操作期间所选存储器单元和位线的作用。因此，读出放大器控制信号80包含从存储器阵列读出数据时固有的相同时序变化，并因此将更好地匹配于数据读出操作。
参考图2，示出了时序发生器100的实施例。时序发生器100包括预充电块35、电容器120、电容器130、晶体管160、晶体管170和反相器150。时序发生器100接收输入40(其对应于图1中的节点40)。时序发生器100生成输出140，其然后可被提供给如图1中的逻辑控件70以生成读出放大器控制信号80。
在操作期间，当ATD 90高时，使反相器150均衡并将节点190通过晶体管160接地。输入40偏置到偏压20。当ATD的下降沿出现后，节点190高充电，并且反相器150的输入为节点190的电压乘以电容器120与电容器130的比率(即C1/C2)。输入40将被通过参考单元60的电流降低，其将进一步降低反相器150的输入，从而导致输出140触发高状态。输出140将发出读出操作开始的信号，逻辑控件70将其转换成读出放大器控制信号80。
图3示出时序发生器的另一个实施例。时序发生器200可用于代替图1和图2的实施例中的时序发生器100。时序发生器200包括运算放大器240。运算放大器240的反相输入为VREF 220，其为参考电压。运算放大器240的非反相输入为输入40。输出230可以为逻辑电路70的输入以生成读出放大器控制信号80。
图4示出时序发生器的另一个实施例。时序发生器300可用于代替图1和图2的实施例中的时序发生器100。时序发生器300包括反相器320。反相器320的输入为输入40。反相器320的输出为输出330，其然后可以为逻辑电路70的输入以生成读出放大器控制信号80。
本领域的普通技术人员将会认识到，上述实施例将改善闪存阵列的读操作的性能，因为读出操作将由时序发生器控制，该时序发生器仿真在从闪存阵列进行读操作期间所用的位线和参考单元的固有电容。
本文中对本发明的引用并非旨在限制任何权利要求或权利要求条款的范围，而仅仅是对可由一项或多项权利要求涵盖的一个或多个特征的引用。上文所述的材料、工艺和数值的例子仅为示例性的，而不应视为限制权利要求。应当指出的是，如本文所用，术语“在...上方”和“在...上”均包括性地包括“直接在...上”(两者间没有设置中间材料、元件或空间)和“间接在...上”(两者间设置有中间材料、元件或空间)。同样，术语“相邻”包括“直接相邻”(两者间未设置中间材料、元件或空间)和“间接相邻”(两者间设置有中间材料、元件或空间)。例如，“在衬底上方”形成元件可包括在两者间无中间材料/元件的情况下直接在衬底上形成该元件，以及在两者间有一种或多种中间材料/元件的情况下间接在衬底上形成该元件。

Claims (13)

1.一种用于生成读出放大器控制信号的电路，包括：
参考存储器单元，其仿真读出放大器将与之一起使用的闪存阵列中的存储器单元；
耦合到所述参考存储器单元的多路复用器；
通过多路复用器耦合到所述参考存储器单元的时序发生器，时序发生器接收指示针对读取操作已经接收到地址的地址转变检测信号；
耦合到所述时序发生器的输入和多路复用器的预充电块；以及
耦合到所述时序发生器的输出以生成控制读出放大器的读出放大器控制信号的逻辑控件；其中读出放大器控制信号用于触发从闪存阵列的读操作。
2.根据权利要求1所述的电路，其中所述参考存储器单元为闪存单元。
3.根据权利要求1所述的电路，其中所述参考存储器单元仿真闪存阵列中的一个或多个存储器单元。
4.根据权利要求1所述的电路，其中所述时序发生器包括多个电容器。
5.根据权利要求4所述的电路，其中所述时序发生器包括反相器。
6.根据权利要求5所述的电路，其中所述时序发生器还包括与所述反相器并联的晶体管。
7.一种启动存储器系统中的读出放大器操作的方法，包括：
由时序发生器接收指示针对读取操作已经接收到地址的地址转变检测信号；
通过耦合到多路复用器的参考存储器单元生成经过节点的电流，参考存储器单元仿真读出放大器将与之一起使用的闪存阵列中的存储器单元，其中多路复用器耦合在节点和参考存储器单元之间；
使用预充电电路对所述节点充电；
通过时序发生器和逻辑控件生成用于响应于所述节点和地址转变检测信号而控制读出放大器的读出放大器控制信号；其中读出放大器控制信号用于触发从闪存阵列的读操作。
8.根据权利要求7所述的方法，其中所述参考存储器单元为闪存单元。
9.根据权利要求7所述的方法，其中所述参考存储器单元仿真闪存阵列中的一个或多个存储器单元。
10.根据权利要求7所述的方法，其中所述时序发生器包括多个电容器。
11.根据权利要求7所述的方法，其中所述时序发生器包括反相器。
12.根据权利要求11所述的方法，其中所述时序发生器包括与所述反相器并联的晶体管。
13.根据权利要求12所述的方法，还包括在所述生成所述读出放大器控制信号的步骤前所述晶体管均衡所述反相器的步骤。
CN201380075447.9A 2013-03-15 2013-03-15 用于存储器装置中的读出放大器的自定时器 Active CN105378842B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2013/072666 WO2014139138A1 (en) 2013-03-15 2013-03-15 Self-timer for sense amplifier in memory device

Publications (2)

Publication Number Publication Date
CN105378842A CN105378842A (zh) 2016-03-02
CN105378842B true CN105378842B (zh) 2019-01-29

Family

ID=51535821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380075447.9A Active CN105378842B (zh) 2013-03-15 2013-03-15 用于存储器装置中的读出放大器的自定时器

Country Status (6)

Country Link
US (1) US9620235B2 (zh)
EP (1) EP2973570B1 (zh)
JP (1) JP6101369B2 (zh)
KR (1) KR101748063B1 (zh)
CN (1) CN105378842B (zh)
WO (1) WO2014139138A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA3033865C (en) * 2016-08-15 2019-07-02 Quarry Trail, LLC Snowshoe
US10199112B1 (en) * 2017-08-25 2019-02-05 Silicon Storage Technology, Inc. Sense amplifier circuit for reading data in a flash memory cell
CN108492840B (zh) * 2018-03-12 2020-11-13 武汉新芯集成电路制造有限公司 灵敏放大器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1422430A (zh) * 2000-04-11 2003-06-04 日本电气株式会社 半导体存储装置
CN1670861A (zh) * 2004-03-18 2005-09-21 富士通株式会社 半导体存储器设备与定时控制方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198997A (en) 1989-08-11 1993-03-30 Sony Corporation Ultraviolet erasable nonvolatile memory with current mirror circuit type sense amplifier
JPH0371495A (ja) * 1989-08-11 1991-03-27 Sony Corp 紫外線消去型不揮発性メモリ装置
WO1993018412A1 (en) 1992-03-13 1993-09-16 Silicon Storage Technology, Inc. A sensing circuit for a floating gate memory device
US5910914A (en) 1997-11-07 1999-06-08 Silicon Storage Technology, Inc. Sensing circuit for a floating gate memory device having multiple levels of storage in a cell
US6128226A (en) * 1999-02-04 2000-10-03 Saifun Semiconductors Ltd. Method and apparatus for operating with a close to ground signal
JP4455433B2 (ja) * 2000-04-11 2010-04-21 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
US6490204B2 (en) * 2000-05-04 2002-12-03 Saifun Semiconductors Ltd. Programming and erasing methods for a reference cell of an NROM array
US6535434B2 (en) * 2001-04-05 2003-03-18 Saifun Semiconductors Ltd. Architecture and scheme for a non-strobed read sequence
JP4472449B2 (ja) * 2004-07-12 2010-06-02 富士通マイクロエレクトロニクス株式会社 半導体記憶装置および半導体記憶装置の制御方法
ATE509350T1 (de) * 2007-12-21 2011-05-15 Em Microelectronic Marin Sa Lesevorrichtung eines nichtflüchtigen speichers mit geringem energieverbrauch und ihr anwendungsverfahren
US20110286271A1 (en) 2010-05-21 2011-11-24 Mediatek Inc. Memory systems and methods for reading data stored in a memory cell of a memory device
JP2012160218A (ja) 2011-01-28 2012-08-23 Toshiba Corp 半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1422430A (zh) * 2000-04-11 2003-06-04 日本电气株式会社 半导体存储装置
CN1670861A (zh) * 2004-03-18 2005-09-21 富士通株式会社 半导体存储器设备与定时控制方法

Also Published As

Publication number Publication date
US9620235B2 (en) 2017-04-11
WO2014139138A1 (en) 2014-09-18
JP2016513853A (ja) 2016-05-16
CN105378842A (zh) 2016-03-02
EP2973570A1 (en) 2016-01-20
EP2973570A4 (en) 2017-01-04
EP2973570B1 (en) 2018-05-16
JP6101369B2 (ja) 2017-03-22
US20160019972A1 (en) 2016-01-21
KR101748063B1 (ko) 2017-06-15
KR20150126396A (ko) 2015-11-11

Similar Documents

Publication Publication Date Title
KR102084547B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 및 그것의 외부 전원 제어 방법
US7257047B2 (en) Page buffer circuit of flash memory device with improved read operation function and method of controlling read operation thereof
CN103093831B (zh) 非易失性存储器的基准电流的内置自微调
CN102568554A (zh) 数据读取装置、非易失性存储器装置及其读取方法
CN101488367A (zh) 用于验证非易失性存储装置的编程的方法
CN110097901A (zh) 存储器装置及其操作方法
CN108172250A (zh) 高速和低功率读出放大器
TWI508076B (zh) 記憶體及程式化記憶體之方法
TW201730743A (zh) 於規劃記憶體裝置時減少驗證檢查之技術
CN109256167A (zh) 半导体存储器装置及其操作方法
CN105378842B (zh) 用于存储器装置中的读出放大器的自定时器
CN111292777A (zh) 电压发生器及操作其的方法
TW200523931A (en) Nonvolatile memory
KR101950322B1 (ko) 전압 생성회로
CN103871459B (zh) 降低存储器器件的功率消耗
CN104103305B (zh) 半导体器件和包括半导体器件的半导体系统
JP2008140431A (ja) 半導体記憶装置
KR101193060B1 (ko) 반도체 메모리 장치 및 그 구동 방법
JP2011108349A (ja) 半導体記憶装置
CN103489480A (zh) 非易失性存储器件以及控制该非易失性存储器件的方法
US8879332B2 (en) Flash memory with read tracking clock and method thereof
TW200539192A (en) Power supply with power saving in a display system
US8773914B2 (en) Semiconductor memory device and related methods for performing read and verification operations
JP2011134389A (ja) 不揮発性メモリの制御装置および制御方法
US20100214866A1 (en) Semiconductor memory device with reduced power noise

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant