CN104103305B - 半导体器件和包括半导体器件的半导体系统 - Google Patents

半导体器件和包括半导体器件的半导体系统 Download PDF

Info

Publication number
CN104103305B
CN104103305B CN201310498846.8A CN201310498846A CN104103305B CN 104103305 B CN104103305 B CN 104103305B CN 201310498846 A CN201310498846 A CN 201310498846A CN 104103305 B CN104103305 B CN 104103305B
Authority
CN
China
Prior art keywords
signal
internal command
enabled
command signal
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310498846.8A
Other languages
English (en)
Other versions
CN104103305A (zh
Inventor
黄正太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104103305A publication Critical patent/CN104103305A/zh
Application granted granted Critical
Publication of CN104103305B publication Critical patent/CN104103305B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

提供一种半导体器件，其包括内部命令发生器和偏压发生器。内部命令发生器产生第一至第四内部命令信号，所述第一至第四内部命令信号与外部编程信号的脉冲同步被顺序地使能。第一内部命令信号控制用于读取储存在存储器单元中的数据的读取操作，第二和第三内部命令信号控制用于将存储器单元编程的编程操作。偏压发生器响应于第一和第四内部命令信号而产生读取偏压信号，所述读取偏压信号用于控制施加至内部电路的输出电压信号的电平。

Description

半导体器件和包括半导体器件的半导体系统
相关申请的交叉引用
本申请要求2013年4月2日向韩国知识产权局提交的韩国专利申请No.10-2013-0035768的优先权，其全部内容通过引用合并于此。
技术领域
本公开的实施例总体上涉及半导体系统，更具体地，涉及编程和读取操作。
背景技术
电可擦除可编程只读存储器（EEPROM）是非易失性存储器件，其数据可以利用电偏压而不用紫外（UV）光源来擦除。每个EEPROM器件可以包括多个存储器单元，每个存储器单元可以包括被电绝缘的浮栅。可以根据浮栅是否含有电荷来区分储存在存储器单元中的数据的逻辑电平。一般而言，包括浮栅的存储器单元（在下文中称为浮栅存储器单元）形成在集成电路（IC）衬底（诸如半导体衬底）中和衬底上。举例来说，浮栅存储器单元形成为包括彼此分隔开的源极区和漏极区，以及设置在源极区与漏极区之间的沟道区上的浮栅。浮栅可以由掺杂的多晶硅层形成，并且可以通过诸如氧化物层的电介质材料与其它单元部件电绝缘。可以在沟道区与浮栅之间设置栅氧化物层。另外，可以在浮栅的与沟道区相对的顶表面上设置控制栅，并且控制栅可以由掺杂的多晶硅层形成。控制栅可以通过称为“层间栅电介质层”的另一电介质层与浮栅电绝缘。结果，浮栅可以与沟道区和控制栅电绝缘。电荷在编程操作或擦除操作期间注入浮栅或从浮栅移除。其它的非易失性存储器件可以包括：聚合物存储器件、铁电RAM（FeRAM）器件、双向通用存储器（OUM）器件（还已知为“相变随机存取存储器（PCRAM）器件”）、以及磁性RAM（MRAM）器件。
非易失性存储器件还可以包括快闪存储器件。一般而言，每个快闪存储器件可以包括具有多个快闪存储器单元的存储器阵列。每个快闪存储器单元可以包括浮栅或电荷捕获层，电荷捕获层掩埋在场效应晶体管（FET）中。快闪存储器单元可以分组为多个部分，这些部分也称为“擦除区块”。浮栅存储器单元可以通过利用隧穿效应将电荷（例如，负电荷）注入相应的浮栅来单独地进行编程。每个擦除区块中的所有浮栅存储器单元可以通过在区块擦除操作期间移除储存在其浮栅中的负电荷来同时擦除。在最近的利用非导电性电荷捕获层的快闪存储器件中，可以通过将电荷注入非导电性电荷捕获层的与源极区和/或漏极区相邻的部分来将单个存储器单元编程为具有多比特数据。另外，在最近的利用浮栅的快闪存储器件中，可以通过确定每个存储器单元的多个临界电荷电平来将单个存储器单元编程为具有多比特数据。
一般而言，可以通过将编程电压信号或一系列编程脉冲信号施加至控制栅来编程快闪存储器件的存储器单元的单个行（例如，单个页）。
发明内容
各种实施例针对半导体器件和包括所述半导体器件的半导体系统。
根据一些实施例，一种半导体器件包括内部命令发生器和偏压发生器。内部命令发生器被配置为产生第一至第四内部命令信号，所述第一至第四内部命令信号与外部编程信号的脉冲同步被顺序地使能。第一内部命令信号控制用于读取储存在存储器单元中的数据的读取操作，第二和第三内部命令信号控制用于将存储器单元编程的编程操作。偏压发生器被配置为响应于第一和第四内部命令信号而产生读取偏压信号，所述读取偏压信号用于控制施加至内部电路的输出电压信号的电平。
根据其它的实施例，一种半导体器件包括内部命令发生器、读取控制器和控制信号发生器。内部命令发生器被配置为产生在外部编程信号的第一脉冲施加至内部命令发生器时而被使能的第一内部命令信号，以及产生在外部编程信号的第二脉冲施加至内部命令发生器时而被使能的第二内部命令信号。读取控制器被配置为在第一内部命令信号被使能时执行读取操作，以输出储存在存储器单元中的数据作为读取数据。控制信号发生器被配置为产生编程控制信号，所述编程控制信号在读取数据与外部数据具有不同电平且第二内部命令信号被使能时而被使能用于编程操作。
根据其它的实施例，一种半导体系统包括半导体控制器和半导体器件。半导体控制器被配置为产生外部编程信号和外部数据，半导体器件被配置为接收外部编程信号和外部数据以产生第一至第四内部命令信号，每当外部编程信号的脉冲输入时，第一至第四内部命令信号被顺序地使能。第一内部命令信号控制用于读取储存在存储器单元中的数据的读取操作，第二和第三内部命令信号控制用于将存储器单元编程的编程操作。第一和第四内部命令信号控制读取偏压信号的使能，所述读取偏压信号用于控制施加至内部电路的输出电压信号的电平。
根据一个实施例，一种存储器系统包括存储器控制器和半导体器件，半导体器件包括内部命令发生器，所述内部命令发生器被配置为产生与外部编程信号的脉冲同步被顺序地使能的第一至第四内部命令信号，第一内部命令信号控制用于读取储存在存储器单元中的数据的读取操作，第二和第三内部命令信号控制用于将存储器单元编程的编程操作；以及偏压发生器，所述偏压发生器被配置为响应于第一和第四内部命令信号而产生读取偏压信号，所述读取偏压信号用于控制施加至内部电路的输出电压信号的电平。
附图说明
结合附图和以下的详细描述，本发明构思的实施例将变得更加清楚，其中：
图1是示出根据一些实施例的半导体系统的配置的框图；
图2是示出图1的半导体系统中所包括的内部命令发生器的配置的框图；
图3是示出图2所示的内部命令发生器的操作的逻辑表；以及
图4是示出图1所示的半导体系统的操作的时序图。
具体实施方式
在下文中将参照附图来描述本发明构思的各种实施例。然而，本文所描述的各种实施例仅出于说明目的，不意在限制本发明构思的范围。
参照图1，根据一些实施例的半导体系统可以被配置为包括存储器控制器1和半导体器件2。存储器控制器1可以产生外部编程信号EPGM和外部数据EDATA。半导体器件2可以接收外部编程信号EPGM和外部数据EDATA，以产生第一内部命令信号IRD、第二内部命令信号PGMEN、第三内部命令信号PGMDIS和第四内部命令信号RBC，每当输入外部编程信号EPGM的脉冲时，所述第一内部命令信号IRD、第二内部命令信号PGMEN、第三内部命令信号PGMDIS和第四内部命令信号RBC可以被顺序地使能。另外，半导体器件2可以响应于第一内部命令信号IRD而执行读取操作，以及可以响应于第二内部命令信号PGMEN和第三内部命令信号PGMDIS而执行编程操作。此外，半导体器件2可以与第一内部命令信号IRD和第四内部命令信号RBC同步而在读取操作和编程操作期间控制供应给半导体器件2中的内部电路的电压电平。
半导体器件2可以被配置为包括内部命令发生器21、存储器核心部分22、读取控制器23、控制信号发生器24、编程控制器25、偏压发生器26、电压控制器27和内部电路28。
内部命令发生器21可以接收从存储器控制器1输出的外部编程信号EPGM，以产生第一至第四内部命令信号IRD、PGMEN、PGMDIS和RBC。更详细地，内部命令发生器21可以产生第一内部命令信号IRD，所述第一内部命令信号IRD可以响应于外部编程信号EPGM的第一脉冲而被使能；可以产生第二内部命令信号PGMEN，所述第二内部命令信号PGMEN可以响应于外部编程信号EPGM的第二脉冲而被使能；可以产生第三内部命令信号PGMDIS，所述第三内部命令信号PGMDIS可以响应于外部编程信号EPGM的第三脉冲而被使能；以及可以产生第四内部命令信号RBC，所述第四内部命令信号RBC可以响应于外部编程信号EPGM的第四脉冲而被使能。内部命令发生器21的详细配置和详细操作稍后将参照图2和图3进行描述。
当第一内部命令信号IRD被使能时，读取控制器23可以输出储存在存储器核心部分22所包括的存储器单元中的数据作为读取数据RDDATA。当第一内部命令信号IRD产生为具有与使能周期相对应的脉冲时，第一内部命令信号IRD的脉冲可以根据实施例而设定为具有不同宽度。
控制信号发生器24可以接收从存储器控制器1输出的外部数据EDATA，并且可以响应于第二内部命令信号PGMEN和第三内部命令信号PGMDIS而产生编程控制信号IPGM。具体而言，控制信号发生器24可以产生如下编程控制信号IPGM，所述编程控制信号IPGM可以在第二内部命令信号PGMEN被使能并且读取数据RDDATA与外部数据EDATA具有不同电平时而被使能。与此相反，控制信号发生器24可以产生如下编程控制信号IPGM，所述编程控制信号IPGM在第二内部命令信号PGMEN被使能并且读取数据RDDATA与外部数据EDATA具有相同电平时具有禁止状态。此外，控制信号发生器24可以产生如下编程控制信号IPGM，所述编程控制信号IPGM可以在第三内部命令信号PGMDIS被使能时而被禁止。当第二内部命令信号PGMEN和第三内部命令信号PGMDIS中的每个产生为具有与使能周期相对应的脉冲时，第二内部命令信号PGMEN和第三内部命令信号PGMDIS中的每个的脉冲可以根据实施例而设定为具有不同宽度。编程控制信号IPGM可以根据实施例而被使能为具有逻辑“高”电平或逻辑“低”电平。
编程控制器25可以在编程控制信号IPGM被使能时将从存储器控制器1输出的外部数据EDATA传送至存储器核心部分22的相应存储器单元中以将半导体器件2编程。
偏压发生器26可以响应于第一内部命令信号IRD和第四内部命令信号RBC而产生读取偏压信号RDBIAS。更详细地，偏压发生器26可以产生如下读取偏压信号RDBIAS，如果第一内部命令信号IRD被使能，则所述读取偏压信号RDBIAS可以在预定周期期间被使能。另外，偏压发生器26可以产生如下读取偏压信号RDBIAS，如果第四内部命令信号RBC被使能，则所述读取偏压信号RDBIAS可以被使能。第四内部命令信号RBC将读取偏压信号RDBIAS使能的周期可以根据实施例而变化。当第四内部命令信号RBC产生为具有定义使能周期的脉冲时，第四内部命令信号RBC的脉冲可以根据实施例而设定为具有不同宽度。读取偏压信号RDBIAS可以根据实施例而被使能为具有逻辑“高”电平或逻辑“低”电平。
电压控制器27可以从第一内部命令信号IRD将读取偏压信号RDBIAS使能的时间点起输出读取电压信号VRD作为施加至内部电路28的输出电压信号VOUT。电压控制器27可以在从第一内部命令信号IRD将读取偏压信号RDBIAS使能的时间点起经过预定周期之后输出编程电压信号VPGM作为输出电压信号VOUT。电压控制器27可以在第四内部命令信号RBC将读取偏压信号RDBIAS使能时再次输出读取电压信号VRD作为输出电压信号VOUT。在本实施例中，编程电压信号VPGM可以被设定为具有比读取电压信号VRD更高的电平。内部电路28可以是将输出电压信号VOUT传送至设置在存储器核心部分22中的字线（例如，控制栅）或位线的电路，并且可以将行地址信号或列地址信号译码。
参照图2，内部命令发生器21可以被配置为包括计数器211和译码器212。计数器211可以产生第一计数信号CNT1和第二计数信号CNT2，每当外部编程信号EPGM的脉冲施加至计数器211时，第一计数信号CNT1和第二计数信号CNT2可以向上计数一个比特。译码器212可以将第一计数信号CNT1和第二计数信号CNT2译码，以产生第一至第四内部命令信号IRD、PGMEN、PGMDIS和RBC，所述第一至第四内部命令信号IRD、PGMEN、PGMDIS和RBC可以根据第一计数信号CNT1和第二计数信号CNT2的电平组合而选择性地被使能。
参照图3，可以理解的是，第一至第四内部命令信号IRD、PGMEN、PGMDIS和RBC可以根据施加至内部命令发生器21的外部编程信号EPGM的脉冲数目而被顺序地使能。举例来说，当外部编程信号EPGM的第一脉冲施加至内部命令发生器21时，内部命令发生器21可以产生具有电平组合（L、L）的第一计数信号CNT1和第二计数信号CNT2，以输出被使能为具有逻辑“高”电平的第一内部命令信号IRD。电平组合（L、L）是指第一计数信号CNT1和第二计数信号CNT2两者都具有逻辑“低”电平。当外部编程信号EPGM的第二脉冲施加至内部命令发生器21时，内部命令发生器21可以产生具有电平组合（L、H）的第一计数信号CNT1和第二计数信号CNT2，以输出被使能为具有逻辑“高”电平（即，H）的第二内部命令信号PGMEN。电平组合（L、H）是指第一计数信号CNT1具有逻辑“高”电平，而第二计数信号CNT2具有逻辑“低”电平。当外部编程信号EPGM的第三脉冲施加至内部命令发生器21时，内部命令发生器21可以产生具有电平组合（H、L）的第一计数信号CNT1和第二计数信号CNT2，以输出被使能为具有逻辑“高”电平的第三内部命令信号PGMDIS。电平组合（H、L）是指第一计数信号CNT1具有逻辑“低”电平，而第二计数信号CNT2具有逻辑“高”电平。当外部编程信号EPGM的第四脉冲施加至内部命令发生器21时，内部命令发生器21可以产生具有电平组合（H、H）的第一计数信号CNT1和第二计数信号CNT2，以输出被使能为具有逻辑“高”电平的第四内部命令信号RBC。电平组合（H、H）是指第一计数信号CNT1和第二计数信号CNT2两者都具有逻辑“高”电平。
在下文中，将参照图4描述如上所述的半导体系统的操作。
参照图4，如果外部编程信号EPGM的第一脉冲P1在时间点T1施加至半导体器件2，则第一内部命令信号IRD可以被使能为具有脉冲。如果第一内部命令信号IRD被使能，则可以输出储存在存储器核心部分22的存储器单元中的数据作为读取数据RDDATA。另外，如果第一脉冲P1将第一内部命令信号IRD使能，则读取偏压信号RDBIAS可以被产生为在从时间点T1起的预定周期Td期间被使能，并且输出电压信号VOUT可以被产生为在时间点T1具有读取电压信号VRD的电平。在从时间点T1起经过预定周期Td之后，读取偏压信号RDBIAS可以被禁止，并且在读取偏压信号RDBIAS被禁止之后，输出电压信号VOUT可以被产生为具有编程电压信号VPGM的电平。也就是，具有读取电压信号VRD的电平的输出电压信号VOUT可以沿着一致的斜率增加，以达到编程电压信号VPGM的电平。
接下来，如果外部编程信号EPGM的第二脉冲P2在时间点T2施加至半导体器件2，则第二内部命令信号PGMEN可以被使能为具有脉冲。在此情况下，如果外部数据EDATA具有逻辑“高”电平，则编程控制信号IPGM可以被使能为具有逻辑“高”电平，因为外部数据EDATA与读取数据RDDATA具有不同的电平，所述读取数据RDDATA在之前的读取操作期间被输出为具有逻辑“低”电平。因此，在编程控制信号IPGM被使能时，外部数据EDATA可以传送至存储器核心部分22中的存储器单元以将半导体器件2编程。
接下来，如果外部编程信号EPGM的第三脉冲P3在时间点T3施加至半导体器件2，则第三内部命令信号PGMDIS可以被使能为具有脉冲。如果第三内部命令信号PGMDIS被使能，则编程控制信号IPGM可以被禁止为具有逻辑“低”电平以终止编程操作。
最后，如果外部编程信号EPGM的第四脉冲P4在时间点T4施加至半导体器件2，则第四内部命令信号RBC可以被使能为具有脉冲。如果第四内部命令信号RBC被使能，则读取偏压信号RDBIAS可以再次被使能，并且输出电压信号VOUT可以被产生为具有读取电压信号VRD的电平。也就是，具有编程电压信号VPGM的电平的输出电压信号VOUT可以沿着负的一致的斜率减少，以达到读取电压信号VRD的电平。
本发明构思的各种实施例是出于说明目的描述的。本领域技术人员将理解的是，在不脱离所附权利要求所公开的本发明的范围和主旨的情况下，可以进行各种修改、增加和替换。
通过以上实施例可以看出，本申请提供了以下的技术方案。
1.一种半导体器件，包括：
内部命令发生器，所述内部命令发生器被配置为产生与外部编程信号的脉冲同步、被顺序地使能的第一内部命令信号至第四内部命令信号，所述第一内部命令信号控制用于读取储存在存储器单元中的数据的读取操作，所述第二内部命令信号和所述第三内部命令信号控制用于将所述存储器单元编程的编程操作；以及
偏压发生器，所述偏压发生器被配置为响应于所述第一内部命令信号和所述第四内部命令信号而产生读取偏压信号，所述读取偏压信号用于控制施加至内部电路的输出电压信号的电平。
2.如技术方案1所述的半导体器件，
其中，所述第一内部命令信号响应于所述外部编程信号的第一脉冲而被使能；
其中，所述第二内部命令信号响应于所述外部编程信号的第二脉冲而被使能；
其中，所述第三内部命令信号响应于所述外部编程信号的第三脉冲而被使能；以及
其中，所述第四内部命令信号响应于所述外部编程信号的第四脉冲而被使能。
3.如技术方案1所述的半导体器件，还包括：
读取控制器，所述读取控制器被配置为在所述第一内部命令信号被使能时执行所述读取操作，以输出储存在所述存储器单元中的数据作为读取数据。
4.如技术方案3所述的半导体器件，还包括：
编程控制器，所述编程控制器被配置为在所述第二内部命令信号被使能且所述读取数据与外部数据具有不同电平时传送输入至所述存储器单元的所述外部数据。
5.如技术方案3所述的半导体器件，还包括：
控制信号发生器，所述控制信号发生器被配置为产生编程控制信号，所述编程控制信号在所述读取数据与外部数据具有不同电平且所述第二内部命令信号被使能时而被使能用于所述编程操作。
6.如技术方案5所述的半导体器件，其中，所述控制信号发生器被配置为产生在所述第三内部命令信号被使能时而被禁止的所述编程控制信号。
7.如技术方案1所述的半导体器件，还包括：
电压控制器，所述电压控制器被配置为在从所述读取偏压信号与所述第一内部命令信号同步被使能的时间点起的预定周期期间输出读取电压信号作为所述输出电压信号，以及在所述读取偏压信号与所述第一内部命令信号同步被使能的时间点起经过所述预定周期之后输出编程电压信号作为所述输出电压信号。
8.如技术方案7所述的半导体器件，其中，所述电压控制器被配置为从所述读取偏压信号与所述第四内部命令信号同步被使能的时间点起输出所述读取电压信号作为所述输出电压信号。
9.一种半导体器件，包括：
内部命令发生器，所述内部命令发生器被配置为产生在外部编程信号的第一脉冲施加至所述内部命令发生器时而被使能的第一内部命令信号，以及被配置为产生在所述外部编程信号的第二脉冲施加至所述内部命令发生器时而被使能的第二内部命令信号；
读取控制器，所述读取控制器被配置为在所述第一内部命令信号被使能时执行读取操作，以输出储存在存储器单元中的数据作为读取数据；以及
控制信号发生器，所述控制信号发生器被配置为产生编程控制信号，所述编程控制信号在所述读取数据与外部数据具有不同电平且所述第二内部命令信号被使能时而被使能用于编程操作。
10.如技术方案9所述的半导体器件，其中，所述内部命令发生器被配置为产生第三内部命令信号，所述第三内部命令信号在所述外部编程信号的第三脉冲施加至所述内部命令发生器时被使能。
11.如技术方案10所述的半导体器件，其中，所述控制信号发生器被配置为产生在所述第三内部命令信号被使能时而被禁止的所述编程控制信号。
12.如技术方案9所述的半导体器件，其中，所述内部命令发生器被配置为产生第四内部命令信号，所述第四内部命令信号在所述外部编程信号的第四脉冲施加至所述内部命令发生器时被使能。
13.如技术方案12所述的半导体器件，还包括：
偏压发生器，所述偏压发生器被配置为响应于所述第一内部命令信号和所述第四内部命令信号而产生读取偏压信号，所述读取偏压信号用于控制施加至内部电路的输出电压信号的电平。
14.如技术方案13所述的半导体器件，还包括：
电压控制器，所述电压控制器被配置为在从所述读取偏压信号与所述第一内部命令信号同步被使能的时间点起的预定周期期间输出读取电压信号作为所述输出电压信号，以及在所述读取偏压信号与所述第一内部命令信号同步被使能的时间点起经过所述预定周期之后输出编程电压信号作为所述输出电压信号。
15.如技术方案14所述的半导体器件，其中，所述电压控制器被配置为从所述读取偏压信号与所述第四内部命令信号同步被使能的时间点起输出所述读取电压信号作为所述输出电压信号。
16.一种半导体系统，包括：
半导体控制器，所述半导体控制器被配置为产生外部编程信号和外部数据；以及
半导体器件，所述半导体器件被配置为接收所述外部编程信号和所述外部数据以产生第一内部命令信号至第四内部命令信号，每当所述外部编程信号的脉冲输入时，所述第一内部命令信号至所述第四内部命令信号被顺序地使能，
其中，所述第一内部命令信号控制用于读取储存在存储器单元中的数据的读取操作，所述第二内部命令信号和所述第三内部命令信号控制用于将所述存储器单元编程的编程操作，所述第一内部命令信号和所述第四内部命令信号控制读取偏压信号的使能，所述读取偏压信号用于控制施加至内部电路的输出电压信号的电平。
17.如技术方案16所述的半导体系统，
其中，所述第一内部命令信号响应于所述外部编程信号的第一脉冲而被使能；
其中，所述第二内部命令信号响应于所述外部编程信号的第二脉冲而被使能；
其中，所述第三内部命令信号响应于所述外部编程信号的第三脉冲而被使能；以及
其中，所述第四内部命令信号响应于所述外部编程信号的第四脉冲而被使能。
18.如技术方案17所述的半导体系统，其中，所述半导体器件包括读取控制器，所述读取控制器在所述第一内部命令信号被使能时执行所述读取操作，以输出储存在所述存储器单元中的数据作为读取数据。
19.如技术方案18所述的半导体系统，其中，所述半导体器件还包括控制信号发生器，所述控制信号发生器产生编程控制信号，所述编程控制信号在所述读取数据与所述外部数据具有不同电平且所述第二内部命令信号被使能时而被使能用于所述编程操作。
20.如技术方案19所述的半导体系统，其中，所述控制信号发生器被配置为产生在所述第三内部命令信号被使能时而被禁止的所述编程控制信号。
21.如技术方案17所述的半导体系统，
其中，所述半导体器件还包括电压控制器；以及
其中，所述电压控制器被配置为在从所述读取偏压信号与所述第一内部命令信号同步被使能的时间点起的预定周期期间输出读取电压信号作为所述输出电压信号、在所述读取偏压信号被使能的时间点起经过所述预定周期之后输出编程电压信号作为所述输出电压信号、以及从所述读取偏压信号与所述第四内部命令信号同步被使能的时间点起输出所述读取电压信号作为所述输出电压信号。

Claims (20)

1.一种半导体器件，包括：
内部命令发生器，所述内部命令发生器被配置为产生与外部编程信号的脉冲同步、被顺序地使能的第一内部命令信号至第四内部命令信号，所述第一内部命令信号控制用于读取储存在存储器单元中的数据的读取操作，第二内部命令信号和第三内部命令信号控制用于将所述存储器单元编程的编程操作；
偏压发生器，所述偏压发生器被配置为响应于所述第一内部命令信号和所述第四内部命令信号而产生读取偏压信号，所述读取偏压信号用于控制施加至内部电路的输出电压信号的电平；以及
电压控制器，所述电压控制器被配置为在从所述读取偏压信号与所述第一内部命令信号同步被使能的时间点起的预定周期期间输出读取电压信号作为所述输出电压信号，以及在所述读取偏压信号与所述第一内部命令信号同步被使能的时间点起经过所述预定周期之后输出编程电压信号作为所述输出电压信号。
2.如权利要求1所述的半导体器件，
其中，所述第一内部命令信号响应于所述外部编程信号的第一脉冲而被使能；
其中，所述第二内部命令信号响应于所述外部编程信号的第二脉冲而被使能；
其中，所述第三内部命令信号响应于所述外部编程信号的第三脉冲而被使能；以及
其中，所述第四内部命令信号响应于所述外部编程信号的第四脉冲而被使能。
3.如权利要求1所述的半导体器件，还包括：
读取控制器，所述读取控制器被配置为在所述第一内部命令信号被使能时执行所述读取操作，以输出储存在所述存储器单元中的数据作为读取数据。
4.如权利要求3所述的半导体器件，还包括：
编程控制器，所述编程控制器被配置为在所述第二内部命令信号被使能且所述读取数据与外部数据具有不同电平时传送输入至所述存储器单元的所述外部数据。
5.如权利要求3所述的半导体器件，还包括：
控制信号发生器，所述控制信号发生器被配置为产生编程控制信号，所述编程控制信号在所述读取数据与外部数据具有不同电平且所述第二内部命令信号被使能时而被使能用于所述编程操作。
6.如权利要求5所述的半导体器件，其中，所述控制信号发生器被配置为产生在所述第三内部命令信号被使能时而被禁止的所述编程控制信号。
7.如权利要求1所述的半导体器件，其中，所述电压控制器被配置为从所述读取偏压信号与所述第四内部命令信号同步被使能的时间点起输出所述读取电压信号作为所述输出电压信号。
8.一种半导体器件，包括：
内部命令发生器，所述内部命令发生器被配置为产生在外部编程信号的第一脉冲施加至所述内部命令发生器时而被使能的第一内部命令信号，以及被配置为产生在所述外部编程信号的第二脉冲施加至所述内部命令发生器时而被使能的第二内部命令信号；
读取控制器，所述读取控制器被配置为在所述第一内部命令信号被使能时执行读取操作，以输出储存在存储器单元中的数据作为读取数据；以及
控制信号发生器，所述控制信号发生器被配置为产生编程控制信号，所述编程控制信号在所述读取数据与外部数据具有不同电平且所述第二内部命令信号被使能时而被使能用于编程操作。
9.如权利要求8所述的半导体器件，其中，所述内部命令发生器被配置为产生第三内部命令信号，所述第三内部命令信号在所述外部编程信号的第三脉冲施加至所述内部命令发生器时被使能。
10.如权利要求9所述的半导体器件，其中，所述控制信号发生器被配置为产生在所述第三内部命令信号被使能时而被禁止的所述编程控制信号。
11.如权利要求8所述的半导体器件，其中，所述内部命令发生器被配置为产生第四内部命令信号，所述第四内部命令信号在所述外部编程信号的第四脉冲施加至所述内部命令发生器时被使能。
12.如权利要求11所述的半导体器件，还包括：
偏压发生器，所述偏压发生器被配置为响应于所述第一内部命令信号和所述第四内部命令信号而产生读取偏压信号，所述读取偏压信号用于控制施加至内部电路的输出电压信号的电平。
13.如权利要求12所述的半导体器件，还包括：
电压控制器，所述电压控制器被配置为在从所述读取偏压信号与所述第一内部命令信号同步被使能的时间点起的预定周期期间输出读取电压信号作为所述输出电压信号，以及在所述读取偏压信号与所述第一内部命令信号同步被使能的时间点起经过所述预定周期之后输出编程电压信号作为所述输出电压信号。
14.如权利要求13所述的半导体器件，其中，所述电压控制器被配置为从所述读取偏压信号与所述第四内部命令信号同步被使能的时间点起输出所述读取电压信号作为所述输出电压信号。
15.一种半导体系统，包括：
半导体控制器，所述半导体控制器被配置为产生外部编程信号和外部数据；以及
半导体器件，所述半导体器件被配置为接收所述外部编程信号和所述外部数据以产生第一内部命令信号至第四内部命令信号，每当所述外部编程信号的脉冲输入时，所述第一内部命令信号至所述第四内部命令信号被顺序地使能，
其中，所述第一内部命令信号控制用于读取储存在存储器单元中的数据的读取操作，第二内部命令信号和第三内部命令信号控制用于将所述存储器单元编程的编程操作，所述第一内部命令信号和所述第四内部命令信号控制读取偏压信号的使能，所述读取偏压信号用于控制施加至内部电路的输出电压信号的电平，
其中，所述半导体器件还包括电压控制器；以及
其中，所述电压控制器被配置为在从所述读取偏压信号与所述第一内部命令信号同步被使能的时间点起的预定周期期间输出读取电压信号作为所述输出电压信号、以及在所述读取偏压信号与所述第一内部命令信号同步被使能的时间点起经过所述预定周期之后输出编程电压信号作为所述输出电压信号。
16.如权利要求15所述的半导体系统，
其中，所述第一内部命令信号响应于所述外部编程信号的第一脉冲而被使能；
其中，所述第二内部命令信号响应于所述外部编程信号的第二脉冲而被使能；
其中，所述第三内部命令信号响应于所述外部编程信号的第三脉冲而被使能；以及
其中，所述第四内部命令信号响应于所述外部编程信号的第四脉冲而被使能。
17.如权利要求16所述的半导体系统，其中，所述半导体器件包括读取控制器，所述读取控制器在所述第一内部命令信号被使能时执行所述读取操作，以输出储存在所述存储器单元中的数据作为读取数据。
18.如权利要求17所述的半导体系统，其中，所述半导体器件还包括控制信号发生器，所述控制信号发生器产生编程控制信号，所述编程控制信号在所述读取数据与所述外部数据具有不同电平且所述第二内部命令信号被使能时而被使能用于所述编程操作。
19.如权利要求18所述的半导体系统，其中，所述控制信号发生器被配置为产生在所述第三内部命令信号被使能时而被禁止的所述编程控制信号。
20.如权利要求16所述的半导体系统，
其中，所述电压控制器被配置为从所述读取偏压信号与所述第四内部命令信号同步被使能的时间点起输出所述读取电压信号作为所述输出电压信号。
CN201310498846.8A 2013-04-02 2013-10-22 半导体器件和包括半导体器件的半导体系统 Active CN104103305B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130035768A KR102087436B1 (ko) 2013-04-02 2013-04-02 반도체장치 및 반도체시스템
KR10-2013-0035768 2013-04-02

Publications (2)

Publication Number Publication Date
CN104103305A CN104103305A (zh) 2014-10-15
CN104103305B true CN104103305B (zh) 2018-04-17

Family

ID=51622058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310498846.8A Active CN104103305B (zh) 2013-04-02 2013-10-22 半导体器件和包括半导体器件的半导体系统

Country Status (4)

Country Link
US (1) US9001598B2 (zh)
KR (1) KR102087436B1 (zh)
CN (1) CN104103305B (zh)
TW (1) TWI610302B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7321524B2 (en) * 2005-10-17 2008-01-22 Rambus Inc. Memory controller with staggered request signal output
CN107564563B (zh) 2016-06-30 2020-06-09 华邦电子股份有限公司 存储器装置及其操作方法
TWI614764B (zh) * 2016-06-30 2018-02-11 華邦電子股份有限公司 記憶體裝置及其操作方法
KR102647419B1 (ko) * 2016-09-28 2024-03-14 에스케이하이닉스 주식회사 반도체장치
KR20180053113A (ko) * 2016-11-11 2018-05-21 에스케이하이닉스 주식회사 반도체장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6041013A (en) * 1996-08-05 2000-03-21 Kabushiki Kaisha Toshiba Semiconductor memory device, method of laying out semiconductor memory device, method of driving semiconductor pattern of semiconductor device
TW508523B (en) * 1998-10-28 2002-11-01 Hyundai Electronics Ind Command generator having single-input to multi-output converter
CN101295544A (zh) * 2007-04-27 2008-10-29 旺宏电子股份有限公司 偏压一多阶单元存储器的方法
TW200915325A (en) * 2007-05-23 2009-04-01 Samsung Electronics Co Ltd Nonvolatile memory device using variable resistive materials

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100208433B1 (ko) * 1995-12-27 1999-07-15 김영환 플래쉬 메모리 소자 및 그를 이용한 프로그램 방법
JP2002133878A (ja) * 2000-10-23 2002-05-10 Hitachi Ltd 不揮発性記憶回路および半導体集積回路
KR100695524B1 (ko) * 2004-05-06 2007-03-15 주식회사 하이닉스반도체 반도체메모리소자 및 그의 구동방법
US8386895B2 (en) 2010-05-19 2013-02-26 Micron Technology, Inc. Enhanced multilevel memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6041013A (en) * 1996-08-05 2000-03-21 Kabushiki Kaisha Toshiba Semiconductor memory device, method of laying out semiconductor memory device, method of driving semiconductor pattern of semiconductor device
TW508523B (en) * 1998-10-28 2002-11-01 Hyundai Electronics Ind Command generator having single-input to multi-output converter
CN101295544A (zh) * 2007-04-27 2008-10-29 旺宏电子股份有限公司 偏压一多阶单元存储器的方法
TW200915325A (en) * 2007-05-23 2009-04-01 Samsung Electronics Co Ltd Nonvolatile memory device using variable resistive materials

Also Published As

Publication number Publication date
TWI610302B (zh) 2018-01-01
KR102087436B1 (ko) 2020-04-14
CN104103305A (zh) 2014-10-15
US20140298071A1 (en) 2014-10-02
US9001598B2 (en) 2015-04-07
KR20140120099A (ko) 2014-10-13
TW201440055A (zh) 2014-10-16

Similar Documents

Publication Publication Date Title
CN102376357B (zh) 具有三维存储单元阵列的非易失性存储器件
KR102022171B1 (ko) 소거 바이어스 제거를 갖고 메모리를 동작시키는 장치 및 방법들
CN104103305B (zh) 半导体器件和包括半导体器件的半导体系统
CN101414483B (zh) 用于非易失性存储器的编程和擦除方法
CN102446549B (zh) 记忆体及与非门快闪记忆体的低电压程序化方法
CN103971743A (zh) 反及闪存及其热载子生成和写入方法
US8953380B1 (en) Systems, methods, and apparatus for memory cells with common source lines
CN105226062A (zh) 具有多个用以储存电荷的电荷储存层的带隙工程存储器
CN103680613A (zh) 半导体存储器件及其操作方法
US20150294726A1 (en) Nand-type flash memory device and method of programming the same
CN101461011A (zh) Nand架构存储器装置及操作
CN107256719A (zh) 非易失性存储器件
CN107545924A (zh) 半导体存储器装置及其操作方法
CN107564567A (zh) 对半导体存储器装置进行编程的方法
TW201106365A (en) Memory erase methods and devices
CN112435701A (zh) 非易失性存储器装置及其操作方法以及存储装置
CN103000218A (zh) 存储器电路
CN106571158A (zh) 半导体存储器件及其操作方法
CN106653078A (zh) 外围电路、半导体存储器件及其操作方法
CN111223510A (zh) 半导体装置及半导体装置的操作方法
US20220230692A1 (en) Semiconductor memory device
US9053797B2 (en) Inhibiting pillars in 3D memory devices
CN115019845A (zh) 选择栅极栅极诱导漏极泄漏增强
TWI587301B (zh) 半導體記憶體裝置及其操作方法
JP2015060602A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant