CN1129912C - 高速、低压非易失存储器 - Google Patents

高速、低压非易失存储器 Download PDF

Info

Publication number
CN1129912C
CN1129912C CN96190845A CN96190845A CN1129912C CN 1129912 C CN1129912 C CN 1129912C CN 96190845 A CN96190845 A CN 96190845A CN 96190845 A CN96190845 A CN 96190845A CN 1129912 C CN1129912 C CN 1129912C
Authority
CN
China
Prior art keywords
voltage
storer
signal
word line
high voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96190845A
Other languages
English (en)
Other versions
CN1164926A (zh
Inventor
梅迪·杰扎耶瑞
爱德华·S·辉
乔治·J·科尔施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of CN1164926A publication Critical patent/CN1164926A/zh
Application granted granted Critical
Publication of CN1129912C publication Critical patent/CN1129912C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

一种在读操作期间，通过将字线充电到高于Vcc的电压来提高读取速度的低电压EPROM。交替地将电荷放到字线上的两个电压泵(17，18)从温敏振荡器(13)接收相位相反的控制信号。来自二电压泵(17，18)的电压通过一零阈值电压n型通路器件(PAn)传送到某一字线(WL0n-WL3n)。零阈值电压n型通路器件(PAn)从第三电压泵(19)接收其控制信号。为了使低电压EPROM与标准的5伏编程器兼容，每一输出驱动电路包含用在低电压Vcc条件下的大输出驱动器(55)和用在标准5伏Vcc条件下的较小输出驱动器(57)。

Description

高速、低压非易失存储器
技术领域
本发明涉及低压半导体非易失存储器，如可擦可编程只读存储器(EPROM)、电可擦可编程只读存储器(EEPROM)和闪烁电可擦可编程只读存储器(flashEEPROM)。
背景技术
从标准的5伏EPROM(Vcc电压范围为4.5到5.5伏)过渡到低压EPROM(具有未经稳压的Vcc电压范围为2.7到3.6伏)的主要好处是低压EPROM消耗少得多的电能。但在实施这种Vcc电压过渡时会遇到几个问题。
首先，较老的编程机器(如EPROM编程器)被设计成对标准5伏EPROM编程，并且主要由于两个单独的问题，通常与较新的低压EPROM是不兼容的。
第一个问题是EPROM的输出驱动器。速度是低压EPROM主要关心的问题，EPROM的输出驱动器是决定EPROM读取访问时间时的主要元件。为了补偿更低的Vcc值，低压EPROM中装有具有大电流启动能力的大输出驱动器，这种驱动器在给定的Vcc值下提供更快的上升和下降信号响应速率。然而，标准的EPROM编程器通常采用6伏或更高的Vcc值来验证程序指令。这一高Vcc值会在具有大输出驱动器的低压EPROM中产生振铃和信号跳动(bouncing)，甚至损坏EPROM。解决这一问题的一种途径是降低低压EPROM的电流驱动能力，但这会对EPROM的速率产生不利的影响。
在标准的5伏EPROM程序器上使用低压EPROM所面临的第二个问题是编程器算法规则本身。通过将存储单元能够供出的电流量与参考电流比较，EPROM存储器可以决定存储单元的逻辑电平。如果与参考电流相比存储单元供出大的电流，那么就将它归类为擦去，但是，如果与参考电流相比存储单元供出较少的电流，那么就将它归类为编程。当要将擦去的存储单元保持为擦去时，通过EPROM编程器有可能部分地对擦去单元进行编程。这就意味着该单元的阈值电压略微升高，但是仍然足够低，使得当用设置成6伏或更高的Vcc来进行验证时能够供出足够的电流用于EPROM程序器以验证该单元为被擦去。当将同一EPROM设置为在2.7伏至3.6伏的低电压Vcc条件下工作时，已在高Vcc条件下测试为擦去的同一存储单元会不再能够供出读取为擦去的足够的电流而成读取为编程。所以，存储单元可以在高Vcc条件下验证正确的数据，但在低Vcc条件下产生不正确的数据。这两个问题阻碍了低压EPROM的使用，除非用户更换或将老的EPROM程序器修改成与低压EPROM一起工作。
另外，从标准的5伏EPROM过渡到低压EPROM所产生较低耗电的优点通常伴随着EPROM性能的劣化。较低的Vcc电压在转换成位线上的较低存储单元电流的某一单元的字线上产生较低的电压。因为存储器需要更多的时间来决定存储单元是否供出了归类为擦去或编程的足够的电流，所以，较低的存储单元电流接着又意味着较慢的读取次数。这一问题不仅降低了存储器的速率，而且降低了成品率，并且通常也使存储器的性能劣化。
此外，低压EPROM可用电压泵(voltage pump)来将存储器的内部电压升高到用于编程操作的高电压。这些电压泵受振荡器的控制，振荡器规定电荷转移到电压泵的电荷存储电容的时间。振荡器对Vcc变化和温度变化很敏感。但是，因为电压泵仅仅在编程操作中使用，并且该操作仅占用少部分的EPROM操作时间，所以，这在现有技术的EPROM中通常不是一个问题。
其他的低压存储器(比如低压EEPROM和闪烁EEPROM)同样具有某些困扰低压EPROM的相同的问题。与低压EPROM类似，低压EEPROM和闪烁EEPROM装有具有高电流驱动能力以补偿较低Vcc值的大输出驱动器。如果要在标准的5伏Vcc环境中使用低压EEPROM或低压闪烁EEPROM，相对高的Vcc值会使大输出驱动器具有噪声问题，例如振铃和信号跳动。类似地，通过将存储单元的电流跳动能力与参考电流比较，EEPROM和闪烁EEPROM确定了存储单元的逻辑电平。所以，如上所述，低压EEPROM和闪烁EEPROM也有困扰低压EPROM的较慢的读取次数和读错数据的问题。
制造商已经采取了多种措施，以减缓低压EPROM的负面影响。转让给Secol等的美国专利5,226,013中描述一种通过对一位线进行预充电、放大该位线单元和参考电压之间的电压不平衡并且在感测放大器已经读取了该单元后立即终断所述位线的充电。转让给Yu等的美国专利5,367,206中揭示了一种输出驱动器电路，这种电路通过装入一个在标准5伏Vcc编程操作期间使输出驱动器减速而在低电压Vcc期间使输出驱动器加速的电路而作为低压EPROM与一标准5伏EPROM编程的接口。转让给Jelinek的美国专利5,331,295还揭示了一种具有温度、电压和处理补偿的振荡器。“EE Times”在1993年5月10日的一篇文章中讨论了由东芝公司开发的可以用设置在1.5到6伏的Vcc下工作的EPROM。1.5伏的低端电压低于EPROM单元的阈值电压，因而字线升压技术用来将字线电压升高到4V的读电压(reading voltage)。升高的电压通过从12.5V的编程电压切换到4V的读电压的译码器而施加到该字线上。尽管文章中没有描述东芝的电路，但是文章中提到它们的技术局限于消费者或ASIC应用，这些应用场合具有有限的EPROM密度。
本发明的目的是提供一种改进了低压非易失存储器的读访问时间的机构。
本发明的另一个目的是提供一种在使速度提高并且性能增加的同时与标准5伏EPROM编程器兼容的低压EPROM。
发明内容
上述目的已经在低压非易失EPROM存储器中得以满足，这种存储器监视其Vcc电压电平，并且有选择地启动和断开某个电路，以提高在标准5伏Vcc和低压Vcc条件下的性能。
非易失硅存储器工作的速度大部分是由它能够多快地将存储单元所供出的电流与参考电流进行比较并作出有关存储单元的逻辑电平判断而决定的。并且，非易失硅存储器能够进行这一比较的速度取决于存储单元的电流供出能力，这与在其字线上的电压电平直接相关。
通常，某一字线上的电压电平接近Vcc。如果Vcc在4.5伏到5.5伏的标准5V电压范围内，那么字线可以向存储单元提供足够的电压，使它具有快响应时间。但是，如果Vcc降低到2.7伏到3.6伏的电压范围内，比如市售的低压存储器的情况，那么字线上的电压就同样下降到类似的电压范围内。较低的电流使存储单元供出电流的能力下降，而电流的下降会使非易失存储器确定存储单元的逻辑电平所需的时间增加，从而导致性能下降。
在标准的5伏工作条件下，本发明的存储器的功能与任何标准5伏非易失硅存储器相同，只要直接采用Vcc电源干线(power rail)将字线升高到相近的电压上。由于Vcc接近5伏，所以，输出驱动器不应当与在低压情况下一样大，否则会产生噪声问题。所以，存储器每根引出线与两个输出驱动器相连，其中一个要比另一个小些和慢些。当将非易失存储器置于标准5伏的Vcc条件下时，它采用较小的输出驱动器，而当它置于低压Vcc条件下时，它采用较大、较快的输出驱动器。
为了补偿低压工作期间Vcc的下降，本发明的非易失存储器在内部将读操作期间字线的电压提高到高于Vcc的某一值，最好是3.5伏到5.5伏。通过将内部字线偏压(bias)提高到与标准5cc伏条件下相似的电压范围内，本发明的存储器不仅保持了与标准5伏存储器相似的高速，而且杜绝了由于采用标准5伏EPROM编程器对低压EPROM单元编程但在低压条件下读低压EPROM单元而产生的错读情况。
这是通过采用字线偏置电路来完成的，字线偏置电路由三个读电压泵和对所有三个读电压泵来说是共有的读振荡器组成的。三个读电压泵仅在读操作期间工作，并且每一个读电压泵互斥地从公共读振荡器接收控制信号。读电压泵的频率受温敏电流源的控制，该温敏电流源不管电压和温度如何变化都能保持读振荡器的频率相对稳定，从而减小了功耗的不必要的增加。为了进一步节省电力，仅在读操作期间启动读电压泵、读振荡器和温敏电流源，并且当存储器处在闲置模式时或者V上升到低压Vcc以上时，它们被断开。
三个读电压泵中的两个相互配合工作，以更快地响应于读振荡器，并开始对字线充电。从公共读振荡器到这两个读电压泵的控制信号具有相似的频率，但相位相反。这样，在读振荡器的任意半个周期内，两个读电压泵中的一个将电荷转移到存储电容内。因为在第一次接收到读指令的那一时刻起的字线充电启动中没有浪费时间，所以这一性能减少了读访问时间。
字线的充电，因此也是非易失存储器的速度的进一步提高是通过一个高压译码器，用来有选择地将电压以最小的失真从相互配合工作的两个读电压泵转移到一条字线上。高压译码器产生多个输出，每一个输出采用单触发电路(one shot circuit)。单触发电路用来将高压译码器输出预充电到Vcc，随后将控制转移到相互配合工作的两个读电压泵，这两个读电压泵继续将译码器输出充电到比Vcc高的值上。
每一高压译码器输出施加到本征通路晶体管(native pass transistor)，本征通路晶体管将译码器输出耦合到相应的字线。本征通路晶体管是直接构筑在硅衬底上的n型器件，并具有0伏的阈值电压。
作为通路器件而使用的本征n型晶体管有一个缺点。对于未选择的通路器件施加到它们控制栅极上的电压为0伏，但是，因为本征通路器件的阈值电压是0伏，所以，在其控制栅极处具有0伏的未选择的器件不完全处于“截止(OFF)”状态，并且因此会产生所不希望的漏电流。为了解决这个问题，本征通路晶体管通过普通的n型通路晶体管与接地线VS耦连，接地线VS由VS发生器保持在略比0伏高的电压上。所以，当不选择本征通路晶体管时，比地电位高的电压施加到使本征通路晶体管完全处于“截止”状态的源电极上。
这些本征通路器件具有直接与第三读电压泵的输出耦连的控制栅极。它们的控制栅极上的高电压使得本征通路器件能够将高电压信号从译码器的输出端传送到它们的相应字线上。另外，传送的电压值受它们控制栅极上的电压控制。因此，在读操作期间，施加到字线上的电压被限制在第三读电压泵的输出端上的电压。
第三读电压泵的输出端上的电压电平由监视电压泵输出电压的反馈电路稳压。当来自第三读电压泵的输出电压上升到预定的电压范围以上时，反馈电路断开第三读电压泵，使电压泵能够通过泄漏晶体管(leaker transistor)启动放电。然而，箝位二极管不允许第三读电压泵放电到Vcc以下。一旦电压电平下降到所述预定电压范围内时，反馈电路再次启动第三电压泵，并断开小泄漏晶体管。
根据本发明的一个方面，提供一种低电压存储器，它包含：用来接收供电信号的装置；具有非易失存储单元的行和列的存储器阵列，每一行由字线来标识，每一列由位线来标识，所述非易失存储单元中的每一个可通过所述字线中的一条和所述位线中的一条来寻址，所述位线通过传感放大器耦合到输出驱动电路，以及响应于读操作并用来在高电压引线上产生电压的读电压泵电路，所述高电压引线与所述字线中的一条耦合，所述读电压泵电路包括相互配合工作的第一读电压泵和第二读电压泵，所述第一读电压泵具有第一输出信号，而第二读电压泵具有第二输出信号，所述第一输出信号与所述第二输出信号有相位差，所述第一和第二输出信号耦合到所述高电压引线。
附图说明
图1是按照本发明的存储器的方框图。
图2是图1所示读字线偏置电路的内部图。
图3是按照本发明的字线地址译码方案示意图。
图4是按照本发明在读操作期间将高电压转换成字线的较佳电路功能方框图。
图5是按照本发明的图4中所示的高压译码器方框图。
图6是按照本发明的输出驱动器方框图。
具体实施方式
参见图1，多个存储单元排列成行和列，形成存储器阵列36。存储单元可以通过字线以选择存储单元的行、通过位线以选择存储单元的列来进行寻址。寻址的存储单元位于字线和位线的交界处。每一存储单元具有一数字地址，分成两组，一组为X地址，用来标识存储单元的一行或字线，另一组为Y地址，标识存储单元的一列或位线。X地址线AX馈送到X译码器30，用以选择字线，而Y地址由Y译码器38译码，以选择位线。在选择了存储单元以后，由感测放大器40，将通过所选存储单元的电流与参考电流比较。如果所选单元被识别为擦去，则将预定的第一逻辑电平(高或低)送到一组输入/输出驱动器42。如果所选单元被识别为编程，则将与第一逻辑电平相反的第二逻辑电平送到输入/输出驱动器42。
本发明还包括了电路，当Vcc设置在低压条件(最好是2.7伏至3.6伏)时，在读操作期间，该电路用来将施加到某一字线上的偏置电平(或电压电平)提高到比输入电源信号Vcc高的某一电平上。当Vcc设置在4.5伏或更高的标准5伏条件下时，断开上述包括的用来提高字线偏置电平的电路，并且存储器用Vcc直接对字线进行偏置。
参见图1，高Vcc电压检测器11监视Vcc电源干线。如果Vcc设置在低压条件下，高Vcc电压检测器11将启动读字线偏置电路12，该电路12将输出两个信号：泵高压信号(PHV)和读栅极泵电压信号(RGPV)。信号PHV和RGPV都具有比Vcc高的电压值，并且可以使二者相等，但最好使信号PHV具有比信号RGPV高的电压。
图2中，按照本发明的字线偏置电路12包含两个独立的电压泵；用来产生泵高压信号PHV的读字线泵48和用来产生读栅极泵电压信号RGPV的读栅极泵44。然而，如果信号PHV和RGPV曾经具有相同的值，则电压泵48和44可以用单个的电压泵来代替。读字线泵48和读栅极泵44二者均接收来自温敏读振荡器46的控制输入，温敏读振荡器46控制二电压泵的电荷泵动频率(charge pumping frequency)。
参见图1，信号PHV最好做成具有7伏值，并且直接与高压译码器25相连并与程序泵(program pump)的输出相连。尽管程序泵23的输出可以比读字线偏置电路12的输出高，但因为读字线偏置电路12仅在由输入管脚(未图示)决定的读操作期间启动，而程序泵23仅在由同一输入管脚决定的程序操作期间启动，所以不会产生意外的问题。信号RGPV(最好具有4.5伏的电压值)通过电压锁存库(latch bank)34到达一组通路器件35的控制输入端。
X译码器30将字线地址AX译码成两组信号；馈送到高压译码器25的X高电压XHV，以及传送到电压锁存库34和通路器件35的X通路器件XPD。高压译码器25响应于XHV线，将泵出(pumped)的高压线PHV转移到它输出线DV中的一个。电压锁存库34将把读栅极泵电压信号RGPV转移到由XPD线确定的输出端中的一个。因此，通路器件35沿DV线中的一条接收PHV信号，并且沿来自电压锁存库34的输出中的一个接收RGPV信号。随后，通路器件35将携带信号PHV的DV线中的一条耦连到如由电压锁存库34和XPD线决定的单个字线。然而，通路器件35被做成将它们输出端处(字线)的电压限制在与RGPV相似的值上。通过这种方式，所选的字线将接收与约4.5伏的RGPV相似的电压值。
如下所述，为使高压译码器25和通路器件35能恰当操作，VS发生器29输出所需的电压略高于地电位。
图3中，示出的较佳字线译码方案由多个译码级组成。X译码器30将一字线地址AX0-AXm分成两组。由地址线AX0和AX1组成的第一组传送到二至四(two to four)译码器以生成四个输出信号XHV0-XHV3的XHV译码器27。由地址线AX2-AXm组成的第二组传送到XPD译码器28，XPD译码器28的输出信号XPD0-XPDn馈送到电压锁存库34和通路器件35。
通路器件35通过高压译码器25、电压锁存库34和XPD译码器28将线PHV耦连到某一字线。信号XHV0-XHV3馈送到高压译码器25，受信号XHV0-XHV3的指令，高压译码器25将信号PHV转移到其四个输出端DV0-DV3中的一个。四个高压译码器输出端DV0-DV3中的每一个通过通路器件PA0-PAn有选择地耦连到一组n个字线。例如，线DV0可以有选择地耦连到字线WL00-WL0n，而字线DV3可以耦连到字线WL30-WL3n。通路器件35接着将来自每一DV0-DV3组的字线组成可以由电压锁存库34中的电压锁存(voltage latch)集中选择的四个一组字线。这样，XHV译码器27选择与四个高压译码器输出中的一个耦连的具有n个字线的四组中的一个，DV0-DV3和XPD译码器28从所需字线组中选择一条字线。XPD译码器分别从电压锁存库34中启动一条电压锁存VL0-VLn31-33，电压锁存库34将信号RGPV转移到相应PA通路器件的控制栅极，而信号XPD1-XPDn将其余未选出的字线耦连到VS发生器29。
较佳译码方案中PA通路器件由具有0伏阈值电压的本征n型通路晶体管组成。如下所述，PA通路器件要求正电压施加到源电极，将其置于完全“截止”状态。所以，VS发生器29输出比地电位略高的VS信号，该VS信号通过相应的PB通路器件施加到PA通路器件的源电极上。如果信号VS未施加到未选PA通路器件引导到上，那么当想要使该器件截止并没有电流时，每一未选PA通路器件会具有一小导通电流或漏电流。由于在某一字线的译码中可以使用很多个PA通路器件，所以来自所有未选PA通路器件的汇集(collective)漏电流会引起无法接受的高电源损耗。
回到图1，如果将V设置在4.5伏或更高的标准电压条件，那么高V电压检测器11将断开读字线偏置电路12引起PHV和RGPV启动放电。为了在标准的5伏电压条件期间将高压译码器25和通路器件35耦连到Vcc电源干线上，当箝位二极管20和24放电到近似为Vcc的值时，箝位二极管20和24分别对信号RGPV和PHV箝位到Vcc。
参见图4，为了简化在读操作期间将高压传送到某一字线的较佳方法的讨论，图中只示出了高压译码器输出DV0-DV3中每一个的单字线WL0n-WL3n。这里，图2所示的读字线泵48由两个读字线泵17和18代替。高Vcc电压检测器11监视Vcc的电压电平。只要Vcc设置在预定的低压范围内(最好是2.7伏到3.6伏)，它将发送一高的低电源状态信号LPS，启动两个读字线电压泵17和18、读栅极电压泵19、读振荡器13和温敏电流源15。温敏电流源15输出一控制信号VMIR，直接控制读振荡器13的频率。如果Vcc提高到某一预定的高压范围内(最好为4.5伏或更高)，这意味着字线可以直接充电到Vcc截止(off)，那么高Vcc电压检测器11将发送低LPS信号，并从而断开所有的三个读电压泵17-19、读振荡器13和温敏电流源15。
信号AX0、AX1和XPDn是用于识别某行存储单元的相应字线的经部分预译码的存储单元地址的一部分。信号AX0和AX1馈送到XHV译码器，该译码器产生四个译码的信号XHV0-XHV3。信号XHV0-XHV3控制高压译码器25，高压译码器25有选择地将泵高压线PHV转移到其四个输出端DV0-DV3中的一个，并将VS接地信号放置到其余的三个输出端上。
VS接地线具有略高于实际接地的电势，最好为0.3伏。它是由VS发生器29产生并用来确保本征n型晶体管(例如本征n型通路器件PAn的准确运行。
不同于具有阈值电压高于零伏(通常为1伏)的常规的增强型n型晶体管，本征n型晶体管具有0伏的阈值电压。在正常的工作条件下，通过将0伏施加到控制栅极上，可以使源极接地的常规增强型n型晶体管处于完全“截止”状态。然而在相同的条件下，控制栅极上施加了0伏的本征n型晶体管不是完全处于“截止”状态的。在n型晶体管中，多数电流载流子是电子，当存在反向层时，这些电子从电位较低的电极(源极)流向电位较高的电极(漏极)。在本征n型通路器件PAn的情况下，与高压译码器DV0-DV3的输出连接的晶体管电极将处在比其他电极更高的电位上。这意味着与高压译码器DV0-DV3的输出端连接的电极是漏极，因而其他电极是源极。使晶体管完全处于“截止”状态所需的条件之一是从控制栅极到源电极的电压必须低于晶体管的阈值电压。如果是本征n型晶体管，那么阈值电压是0伏，并且因此，从控制栅极到源电极需要一负电压。对于0伏施加到控制栅极时为了存在一个负电压，必须将源电极的电压提高到比0伏高的电位上。通过将源电极处的电压提高到VS线的值0.3伏，从控制栅极到源电极产生-0.3伏的电压降落。该电压降落低于本征n型晶体管的阈值电压，从而使本征n型通路器件PAn处于所要求的完全“截止”状态。
启动时，不管发生什么温度变化或Vcc电平变化，读振荡器13将保持相对恒定频率。这是由于有直接控制读振荡器13的频率的温敏电流源15的缘故。因为读振荡器13的频率不会发生很大的偏离，其功耗也不会发生很大的偏离。读振荡器13产生信号OSC1-OSC3，以控制所有三个读电压泵17-19的泵动作。
只要读电压泵的控制信号OSC1-OSC3为高，每一读电压泵17-19就将电荷放置到相应的内部存储电容上。第一和第二读字线电压泵17和18一起在泵高电压线PHV上产生高电压，该电压通过高电压译码器25和通路器件35传送到某一字线WL0n-WL3n上。读栅极电压泵19产生通过电压锁存器VLN33而施加到每一本征通路器件PAn的控制栅极的高电压信号RGPV。
为了节省能量，当不对存储器进行读时，该存储器进入闲置模式，在该闲置模式下，存储器关断次要的电路，比如，读振荡器13、温敏电流源15和读电压泵17-19。当系统用户发出一读指令时，存储器必须打开进行读操作所需的所有电路，包括上述读振荡器13、温敏电流源15和读电压泵17-19。启动这些器件的速度将大大影响存储器的读访问时间。当首次启动读振荡器13时，它可以从其周期的低半部分开始。读电压泵17-19在读振荡器周期的低半部分收集电荷，并将收集的电荷转移到内部存储电容上，用来在读振荡器周期的高半部分提高它们输出端上的电压。这意味着在读振荡器的初始周期的多达半个周期内存储电容器接收不到电荷。
由于这个原因，从读振荡器13分别到达读字线电压泵17和18的OSC1和OSC2控制信号的频率相似，但相位相反。即，OSC1为高时，OSC2为低，而OSC2为高时，OSC1为低。这样，在读振荡器周期的任意半个周期内，两个读字线电压泵17或18中的一个把电荷转移到其内部存储电容上。因此，两个读字线电压泵17或18中的一个将与读振荡器13的初始启动相符合。而进行将电荷转移到其输出端上的启动，从而帮助存储器更快地响应读指令，并减少存储器的读存取时间。
读字线电压泵17和18的输出端连接在一起，形成泵高电压信号PHV，该信号连接到高电压译码器25上。当断开读字线电压泵17和18时，信号线PHV能够通过构成箝位二极管24的本征n型晶体管放电到Vcc。具有自身的编程振荡器(未图示)并只在编程操作期间使用的独立编程泵(programming pump)23同样也将其输出连接到同样的PHV信号上。这与现有技术是很不一样的，在现有技术中，读字线电压和程序字线电压走不同的信号路径。
如上所述，高电压译码器25将PHV信号转移到其四个输出端DV0-DV3之一，并且将VS信号放到其余的三个输出端上，它们由已译码的输入信号XHV0-XHV3和其输入VS信号所决定。在任何时候XHV0-XHV3信号中只有一个可以处在高电平，所以，如果XHV0为高，则PHV将被转移到DV0。如果XHV1为高，那么PHV将被转移到DV1，如此类推直至XHV3。
图5可以看到，高电压译码器25由四个单元51-54组成，每一单元包含高电压锁存器37、单触发电路39、反相器41、增强型n型晶体管47和两个本征n型晶体管43和45。PHV信号连接到每一高电压锁存器37和每一相应的本征n型晶体管43的漏极上。当译码信号(比如XHV0)为高时，它将启动高电压锁存器37，该锁存器将PHV信号传送到本征n型晶体管43的控制栅极上。
为了将具有最小失真的PHV信号从本征n型晶体管43的漏电极传送到其源电极，信号DV0、上述同一PHV信号必须施加到本征n型晶体管43的控制栅极上。使晶体管处在有源“通”状态所需要求中的一个要求是，从控制栅极到源电极的电压必须等于或大于晶体管的阈值电压。本例中，本征n型晶体管43的阈值电压是0伏，因此控制栅极电压必须至少等于或大于源电压。因此，如果PHV的电压输出不受阻碍地从漏电极传送到源电极，那么控制栅极上的电压值必须也等于PHV。
经译码的信号XHV0也连接到单触发电路39和反相器41上。从XHV0第一次启动高电压锁存器37的时刻以及高电压锁存器37和本征n型晶体管43开始将PHV信号从n型晶体管43的漏极传送到其漏极(DV0线)的时刻起，存在固有的时间延迟。另外，PHV要求一个设定的时间量，来将其电压泵升到高于Vcc的值上。
单触发电路39和反相器41的目的是将DV0线预充电到Vcc上，然后把控制转移到高电压锁存器37和本征n型晶体管43，从而它们可继续对DV0线充电直到高于Vcc的某一值。XHV0上的高信号导致反相器41将低信号放置到晶体管47上，使它将DV0与线路VS分开。另外，XHV0上的高信号启动单触发电路39，使其在本征n型晶体管45的控制栅极上开始加上具有预定持续时间的高信号脉冲。在脉冲的持续时间内，该高信号将DV0线耦合到Vcc电源导线上，从而将DV0线充电到Vcc。如果高电源锁存器37和本征通路器件43在单触发电路在晶体管上具有高脉冲的时间内，开始将比Vcc的电位高的PHV信号传送到DV0线，那么PHV信号也将通过线路DV0和晶体管45而电耦合到Vcc。这将防止线路PHV使DV0线充电到高于Vcc的值上。所以，一次脉冲电路39的有源高脉冲的持续时间必须足够长，来将DV0线预充电到Vcc，但在将线路PHV泵升到高于Vcc的某一值时用足够短的持续时间使之断开。
另一方面，如果经译码的信号线XHV0具有一低信号，也就是说选择的不是这条信号线，那么单触发电路39将在本征n型晶体管45上保持恒定低信号，并且将不启动高脉冲。类似地，高电压锁存器37将在本征n型晶体管43上保持恒定低信号，并且不把PHV信号传送到晶体管43的控制栅极。
在本征n型晶体管43和45的控制栅极上具有一低信号0伏将不必把它们置于完全“截止”状态。为了恰当地断开这些器件，它们的源电极必须处在比它们的控制栅极更高的电位上。为此，反相器41将高信号加到晶体管47上，该晶体管将载有约0.3伏电压值的线路VS耦合到线路DV0上，因而也耦合到本征n型晶体管43和45的源电极上。
因此，高电压译码器25的输出端DV0-DV3中的一个将具有与PHV类似的电压值，而其它三个输出端将具有类似于VS的电压值。
然而，在线路DV0-DV3可以被转移到字线WL0n-WL3n之前，如图4所示，它们必须首先通过相应的本征n型通路器件PAn中的一个。本征n型通路器件PAn从电压锁存器Vln(标号33)得到它们的控制栅极信号，电压锁存器Vln从读栅极电压泵19和经预译码的X通路器件地址信号XPDn得到输入。
与读字线电压泵17和18一样，读栅极电压泵19从读振荡器13接收其控制信号OSC3，并从高Vcc电压检测器11接收启动信号LPS。但是，读栅极电压泵19还从反馈控制的电压泵21接收另外的启动信号CLMP，并将其输出值置于其读栅极泵电压线RGPV上。其输出值RGPV不仅到达电压锁存器Vln也到达反馈控制的电压箝位器21。
在读操作期间，重要的是字线WL0n-WL3n上的电压因此也是存储单元上的电压不要增大到比5.5伏更高，否则，存储单元会给出假数据，或者甚至改变其存储的数据。如下所述，使字线WL0n-WL3n上的电压大体与RGPV线上的电压相似。所以，通过反馈受控电压箝位器21、箝位二极管20、反相器26和泄漏晶体管22将线路RGPV上的电压电平稳压在预定的电压范围内，最好在3.5伏到5.5伏的范围内。
反馈受控电压箝位器21由电压检测器(未图示)组成，并且当RGPV上的电压上升到3.5伏到5.5伏的较佳预定电压范围内时，反馈控制的电压箝位器21在CLMP线上发出一低信号。读栅极电压泵19上的低CLMP信号在内部取而代之(override)OSC3控制信号，并使泵停机，使得线路RGPV能够通过泄漏晶体管22开始放电到低电压，泄漏晶体管22的栅极受反相器26的输出控制，反相器的输入来自CLMP线。泄漏晶体管22加速线路RGPV的放电，以减少因线路RGPV处在足够高的电压下而有损于存储单元的时间。由本征n型晶体管构成的箝位二极管20防止线路RGPV放电到低于Vcc以下。当RGPV落到其前述预定电压范围内时，反馈控制电压箝位器21通过将高信号施加到也使泄漏晶体管22断开的CLMP上而重新启动读栅极电压泵19。当反馈控制的电压箝位器21的输出端上升到预定的值以上时，采用反馈控制的电压泵21来断开读栅极电压泵19，而不是采用上限箝位二极管，就如对电压泵进行箝位的普通的现有技术的方法那样，会降低存储器的功耗。如果采用上限箝位二极管，那么读栅极泵19会在读操作期间恒定工作。因为线路RGPV上的电压箝位在例如5.5伏，所以，读栅极泵19产生的所有过量电荷就传送到Vcc电源干线而不是对线路RGPV充电，而被浪费。
线路XPDn上的低信号使得电压锁存器VLn33将线路RGPV上的电压转移到本征n型通路器件PAn的控制栅极，并进一步关断使字线WL0n-WL3n与VS发生器29隔开的通路器件PBn。因为本征n型通路器件PAn是本征n型晶体管，所以，如上所述，当它们处在有源“通”状态时，它们的源电极上的电压不能高于它们的控制栅极上的电压。所以，即使它们的漏电极的电压线路DV0-DV3大大高于它们的控制栅极上的电压，从它们的漏电极DV0-DV3转移到它们的源电极WL0n-WL3n的电压值限制在它们的控制栅极上的电压值。以这种方式，字线WL0-WL3上的电压电平箝位在如线路RGPV的相同电平上。
同时，在线路PHV上的电压转移到线路DV0-DV3之一前，它必须等到XHV译码器27对线路AX0和AX1译码，并等到高电压译码器25选择一输出，而线路RGPV上电压在XPDn线路变低以后，立即通过电压锁存器VLn33直接转移到本征n型通路器件PAn的控制栅极。结果，将电压锁存器VLn的输出端连接到本征n型通路器件PAn的控制栅极的线路初始处在比DV0-DV3线路更高的电位上。因此，DV0-DV3信号更快地转换成相应的WL0n-WL3n信号。
如果XPDn线为高，则电压锁存器VLn将在其输出端上置0伏。另外，XPDn上的高信号使通路器件PBn35将线路VS与字线WL0n-WL3n耦连起来。这不仅将线路WL0n-WL3n上的电压降低到VS值，而且如上所述，必须恰当地关断本征n型通路器件PAn，并且消除来自本征n型通路器件PAn的电流泄漏。
因为按照本发明的存储器是工作在Vcc处在2.7伏到3.6伏范围内的低电压和4.5伏或更高的标准5伏Vcc范围内，所以，每一输出信号有两个输出驱动器。参见图6，第一输出驱动器55作得比第二输出驱动器57大，但二者均接收置于存储器OUTPUT(输出)线上的公共数据信号DATA_OUT(输出数据)。当存储器工作在低电压Vcc条件下时，使用第一个并且是较大的输出驱动器55，当存储器工作在4.5伏或更高的标准Vcc条件下时，使用第二个并且是较小的输出驱动器57。比起较大的输出驱动器55，较小的输出驱动器57表现出对上升时间和下降时间更慢的信号响应速度。这减少了振铃和信号跳动的噪声问题，这个问题是在把具有更快的信号响应速度的较大输出驱动器55使用在相同的标准Vcc条件下出现的。为了确保每次只有一个输出驱动器工作，二者接收相同的LPS启动信号，但第一输出驱动器55具有一高启动工作能力(active high enable)，而第二输出驱动器57具有一低启动工作能力(activelow enable)。所以，当LPS为高(这意味着存储器处在低电压Vcc条件下)时，启动第一并且是较大的输出驱动器55，并断开第二输出驱动器57。但是，当LPS为低(这意味着存储器处在标准5伏Vcc条件下)时，启动输出驱动器57，并断开第一输出驱动器55。
本发明所揭示的是施加到低电压EPROM上，但本发明本身是一种通过对应于每一输出引线的第二较慢的输出驱动器将低电压存储器与标准5伏V元件连接起来的装置，以及在读操作期间，通过闪烁将字线的内部电压电平提高到高于Vcc的值而在低电压Vcc条件下改进读访问时间的装置。在没有较大偏离的情况下，本领域的技术人员可以将本发明应用于其他采用字线来选择存储单元并通过流过相应位线的电流的措施决定所述存储单元的状态的低电压存储器上。例如，本发明可以应用于低电压EEPROM或低电压闪烁EEPROM。这两种存储器共用与在EPROM中使用类似的数据位访问方案，这里，EPROM采用字线和位线来启动晶体管，通过该晶体管读取的存储信息是位线上电流的函数。

Claims (20)

1.一种低电压存储器，其特征在于，它包含：
用来接收供电信号的装置；
具有非易失存储单元的行和列的存储器阵列，每一行由字线来标识，每一列由位线来标识，所述非易失存储单元中的每一个可通过所述字线中的一条和所述位线中的一条来寻址，所述位线通过传感放大器耦合到输出驱动电路，以及
响应于读操作并用来在高电压引线上产生电压的读电压泵电路，所述高电压引线与所述字线中的一条耦合，所述读电压泵电路包括相互配合工作的第一读电压泵和第二读电压泵，所述第一读电压泵具有第一输出信号，而第二读电压泵具有第二输出信号，所述第一输出信号与所述第二输出信号有相位差，所述第一和第二输出信号耦合到所述高电压引线。
2.如权利要求1所述的存储器，其特征在于，它还包含箝位二极管，用来响应所述高电压引线不具有比所述供电信号高的电压情况，将所述高电压引线与所述供电信号耦合。
3.如权利要求1所述的存储器，其特征在于，所述第一输出信号与第二输出信号的相位相反。
4.如权利要求1所述的存储器，其特征在于，它还包含一振荡器，所述第一读电压泵从所述振荡器接收第一控制信号，所述第二读电压泵从所述振荡器接收第二控制信号，所述第二控制信号与所述第一控制信号反相。
5.如权利要求1所述的存储器，其特征在于，所述高电压引线通过通路器件与所述一条字线耦合。
6.如权利要求5所述的存储器，其特征在于，所述通路器件包括具有零伏阈值电压的晶体管。
7.如权利要求6所述的存储器，其特征在于，它还包含与所述通路器件耦合用来确保所述通路器件的恰当断开的低电压产生电路。
8.如权利要求5所述的存储器，其特征在于，它还包含响应于读操作并耦合第二高电压引线的第二读电压泵电路，所述第二高电压引线与所述通路器件的控制输入端耦合，所述控制输入端用来选择所述通路器件。
9.如权利要求8所述的存储器，其特征在于，它还包含一箝位二极管，用来响应于具有电压不大于所述供电信号的所述第二高电压引线，将所述第二高电压引线耦合到所述供电信号。
10.如权利要求8所述的存储器，其特征在于，所述通路器件将所述一条字线上的电压限制在与所述第二高电压引线上的电位相同的值上。
11.如权利要求8所述的存储器，其特征在于，它还包含一电压电平检测器，用来监视所述第二高电压引线，所述电压电平检测器用来响应于电压不小于某一预定值的所述第二高电压引线，断开所述第二读电压泵电路。
12.如权利要求11所述的存储器，其特征在于，它还包含一电流泄漏装置，它响应于所述电压电平检测器断开所述第二读电压泵电路，从所述第二高电压引线上移去电荷。
13.如权利要求12所述的存储器，其特征在于，所述电流泄漏装置包括MOS晶体管，所述晶体管有选择地将所述第二高电压引线耦合到比所述预定值低的电压容器。
14.如权利要求1所述的存储器，其特征在于，它还包括一高电压译码器，所述高电压译码器与所述高电压引线耦合，并接收多个译码器控制信号，所述高电压译码器响应于所述多个译码器控制信号，用来将所述高电压引线耦合到所述一条字线上，所述高电压译码器具有在将一条字线耦合到所述高电压引线之前瞬时将所述一条字线耦合到所述供电信号的装置。
15.如权利要求14所述的存储器，其特征在于，所述瞬时将所述一条字线耦合到供电信号的装置包括一个单触发电路和一个切换装置，所述切换装置响应于所述单触发电路而将所述一条字线耦合到所述供电信号，所述单触发电路响应于所述多个译码器控制信号中的至少一个信号。
16.如权利要求1所述存储器，其特征在于，它还包含用来监视所述供电信号的电压检测装置，所述电压检测装置用来响应于具有不小于预定电压值的电压的所述供电信号，断开所述读电压泵电路。
17.如权利要求1所述的存储器，其特征在于，它还包含响应于程序操作并在所述高电压引线上产生高于所述供电信号的第二电压的程序电压泵。
18.如权利要求1所述的存储器，其特征在于，它还包含响应于读操作的温敏电流源和振荡器，所述振荡器的输出与所述读电压泵电路的输入端耦合，所述温敏电流源与所述振荡器的频率控制输入端耦合。
19.如权利要求1所述的存储器，其特征在于，它还包含一输出管脚，所述输出驱动电路包括驱动所述输出管脚的第一和第二输出驱动器，所述第一和第二输出驱动器接收公共输入信号，并且所述第一和第二输出驱动器具有连接到所述输出管脚上的输出信号，所述第一输出驱动器比起所述第二输出驱动器具有更快的逻辑转换响应速度，并当所述供电信号处在预定电压值以下时启动，并且当所述供电信号处在所述预定电压值以上时，所述第二输出驱动器启动。
20.如权利要求1所述的存储器，其特征在于，所述存储器是从一组EPROM、EEPROM和闪烁EEPROM中选择出来的。
CN96190845A 1995-08-04 1996-07-19 高速、低压非易失存储器 Expired - Fee Related CN1129912C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/511,311 1995-08-04
US08/511,311 US5587951A (en) 1995-08-04 1995-08-04 High speed, low voltage non-volatile memory

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB031331947A Division CN100349230C (zh) 1995-08-04 1996-07-19 高速、低压非易失存储器

Publications (2)

Publication Number Publication Date
CN1164926A CN1164926A (zh) 1997-11-12
CN1129912C true CN1129912C (zh) 2003-12-03

Family

ID=24034353

Family Applications (2)

Application Number Title Priority Date Filing Date
CN96190845A Expired - Fee Related CN1129912C (zh) 1995-08-04 1996-07-19 高速、低压非易失存储器
CNB031331947A Expired - Fee Related CN100349230C (zh) 1995-08-04 1996-07-19 高速、低压非易失存储器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB031331947A Expired - Fee Related CN100349230C (zh) 1995-08-04 1996-07-19 高速、低压非易失存储器

Country Status (9)

Country Link
US (1) US5587951A (zh)
EP (2) EP1189235A1 (zh)
JP (1) JPH10507296A (zh)
KR (1) KR100429064B1 (zh)
CN (2) CN1129912C (zh)
DE (1) DE69624216T2 (zh)
HK (1) HK1003911A1 (zh)
TW (1) TW311226B (zh)
WO (1) WO1997006533A1 (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721704A (en) * 1996-08-23 1998-02-24 Motorola, Inc. Control gate driver circuit for a non-volatile memory and memory using same
TW337607B (en) 1997-08-06 1998-08-01 Mos Electronics Taiwan Inc Process for forming a contact hole in an EEPROM with NOR construction
US6040216A (en) * 1997-08-11 2000-03-21 Mosel Vitelic, Inc. Method (and device) for producing tunnel silicon oxynitride layer
US5889714A (en) * 1997-11-03 1999-03-30 Digital Equipment Corporation Adaptive precharge management for synchronous DRAM
TW425660B (en) * 1997-12-12 2001-03-11 Mosel Vitelic Inc Method of forming uniform dielectric layer between two conductive layers in integrated circuit
TW374939B (en) 1997-12-19 1999-11-21 Promos Technologies Inc Method of formation of 2 gate oxide layers of different thickness in an IC
TW382801B (en) 1998-02-25 2000-02-21 Mosel Vitelic Inc Method of forming two transistors having different threshold voltage in integrated circuit
TW480713B (en) * 1998-03-03 2002-03-21 Mosel Vitelic Inc Method for forming different thickness of field oxide in integrated circuit and the structure of the same
US6136653A (en) 1998-05-11 2000-10-24 Mosel Vitelic, Inc. Method and device for producing undercut gate for flash memory
US6261903B1 (en) 1998-05-14 2001-07-17 Mosel Vitelic, Inc. Floating gate method and device
US6365455B1 (en) 1998-06-05 2002-04-02 Mosel Vitelic, Inc. Flash memory process using polysilicon spacers
KR100507370B1 (ko) * 1998-06-11 2007-11-12 주식회사 하이닉스반도체 워드라인 부트스트랩 회로
US6052304A (en) * 1998-06-18 2000-04-18 Lsi Logic Corporation Non-volatile storage element and method for manufacturing using standard processing
US6166982A (en) * 1998-06-25 2000-12-26 Cypress Semiconductor Corp. High voltage switch for eeprom/flash memories
US6134146A (en) * 1998-10-05 2000-10-17 Advanced Micro Devices Wordline driver for flash electrically erasable programmable read-only memory (EEPROM)
US6134141A (en) * 1998-12-31 2000-10-17 Sandisk Corporation Dynamic write process for high bandwidth multi-bit-per-cell and analog/multi-level non-volatile memories
FR2799043B1 (fr) 1999-09-29 2001-12-14 St Microelectronics Sa Registre de colonnes, memoire l'incorporant, et procede d'ecriture dans une telle memoire
US6269026B1 (en) * 2000-02-29 2001-07-31 Advanced Micro Devices, Inc. Charge sharing to help boost the wordlines during APDE verify
US6507523B2 (en) * 2000-12-20 2003-01-14 Micron Technology, Inc. Non-volatile memory with power standby
US6606271B2 (en) * 2001-05-23 2003-08-12 Mircron Technology, Inc. Circuit having a controllable slew rate
KR100425160B1 (ko) * 2001-05-28 2004-03-30 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치의 승압전압 발생회로 및그 발생방법
US6809960B2 (en) 2002-08-26 2004-10-26 Micron Technology, Inc. High speed low voltage driver
US7006318B2 (en) 2002-08-29 2006-02-28 Freescale Semiconductor, Inc. Removable media storage system with memory for storing operational data
US7170706B2 (en) * 2002-08-29 2007-01-30 Freescale Semiconductor, Inc. Hard disk system with non-volatile IC based memory for storing data
US7096378B2 (en) * 2002-08-29 2006-08-22 Freescale Semiconductor, Inc. Data storage system having a non-volatile IC based memory for storing user data
US7423911B2 (en) 2005-09-29 2008-09-09 Hynix Semiconductor Inc. Bit line control circuit for semiconductor memory device
CN100446125C (zh) * 2006-08-24 2008-12-24 华为技术有限公司 非易失性高速存储单元
KR100780773B1 (ko) * 2006-11-03 2007-11-30 주식회사 하이닉스반도체 플래시 메모리소자의 프로그램 시작 바이어스 설정방법 및이를 이용한 프로그램 방법
KR100943116B1 (ko) * 2008-03-14 2010-02-18 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법
FR2988513B1 (fr) * 2012-03-23 2014-11-21 Soitec Silicon On Insulator Cellule eprom
TWI548203B (zh) * 2014-01-08 2016-09-01 新唐科技股份有限公司 電壓產生器以及振盪裝置與操作方法
CN105097031A (zh) * 2014-05-21 2015-11-25 中芯国际集成电路制造(上海)有限公司 非易失性存储器的数据读取方法、电路及非易失性存储器
US10163917B2 (en) 2016-11-01 2018-12-25 Micron Technology, Inc. Cell disturb prevention using a leaker device to reduce excess charge from an electronic device
KR101908792B1 (ko) 2016-11-29 2018-10-17 건국대학교 산학협력단 다층식 비료 회수장치 및 비료 회수방법
US10535412B2 (en) 2018-02-09 2020-01-14 Sandisk Technologies Llc Single pulse verification of memory cells
KR20210095693A (ko) * 2018-12-04 2021-08-02 마이크론 테크놀로지, 인크. 다중 모드 전압 펌프 및 제어
US10539973B1 (en) * 2018-12-17 2020-01-21 Micron Technology, Inc. Low-voltage bias generator based on high-voltage supply
CN112349320B (zh) * 2019-08-06 2024-08-23 长鑫存储技术有限公司 字线驱动电路及存储单元
CN113129976B (zh) * 2021-06-17 2021-09-03 中天弘宇集成电路有限责任公司 行译码电路及存储器
US12094517B2 (en) 2022-11-28 2024-09-17 Nanya Technology Corporation Word line pump device of dynamic random access memory chip and clamp circuit thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5226013A (en) * 1987-12-01 1993-07-06 Sgs-Thomson Microelectronics S.R.L. Bias and precharging circuit for use in reading EPROM cells
JPH0777345B2 (ja) * 1988-11-04 1995-08-16 三菱電機株式会社 半導体装置
US5168466A (en) * 1991-03-04 1992-12-01 Motorola, Inc. Bias current generator circuit for a sense amplifier
JP3118472B2 (ja) * 1991-08-09 2000-12-18 富士通株式会社 出力回路
JP2812039B2 (ja) * 1992-02-28 1998-10-15 日本電気株式会社 電気的に書込み・消去可能な不揮発性半導体記憶装置
JP2803466B2 (ja) * 1992-04-28 1998-09-24 日本電気株式会社 半導体記憶装置の救済方法
US5300828A (en) * 1992-08-31 1994-04-05 Sgs-Thomson Microelectronics, Inc. Slew rate limited output buffer with bypass circuitry
US5291446A (en) * 1992-10-22 1994-03-01 Advanced Micro Devices, Inc. VPP power supply having a regulator circuit for controlling a regulated positive potential
US5331295A (en) * 1993-02-03 1994-07-19 National Semiconductor Corporation Voltage controlled oscillator with efficient process compensation
US5367206A (en) * 1993-06-17 1994-11-22 Advanced Micro Devices, Inc. Output buffer circuit for a low voltage EPROM
JP3178946B2 (ja) * 1993-08-31 2001-06-25 沖電気工業株式会社 半導体記憶装置及びその駆動方法
US5511026A (en) * 1993-12-01 1996-04-23 Advanced Micro Devices, Inc. Boosted and regulated gate power supply with reference tracking for multi-density and low voltage supply memories
US5528541A (en) * 1994-11-09 1996-06-18 Sony Corporation Of Japan Charge shared precharge scheme to reduce compare output delays
EP0717501A1 (en) * 1994-12-15 1996-06-19 Advanced Micro Devices, Inc. Programmable drive buffer

Also Published As

Publication number Publication date
DE69624216T2 (de) 2003-06-12
EP0784852B1 (en) 2002-10-09
EP0784852A1 (en) 1997-07-23
EP0784852A4 (en) 1999-09-01
US5587951A (en) 1996-12-24
WO1997006533A1 (en) 1997-02-20
EP1189235A1 (en) 2002-03-20
KR970706580A (ko) 1997-11-03
HK1003911A1 (en) 1998-11-13
KR100429064B1 (ko) 2004-07-15
CN100349230C (zh) 2007-11-14
CN1479317A (zh) 2004-03-03
JPH10507296A (ja) 1998-07-14
TW311226B (zh) 1997-07-21
DE69624216D1 (de) 2002-11-14
CN1164926A (zh) 1997-11-12

Similar Documents

Publication Publication Date Title
CN1129912C (zh) 高速、低压非易失存储器
CN1679117B (zh) 多级存储器的编程方法
US6259635B1 (en) Capacitive boosting circuit for the regulation of the word line reading voltage in non-volatile memories
CN1120497C (zh) 半导体存储器件的自动节能电路
US6563738B2 (en) Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics
US6041012A (en) Semiconductor integrated circuit device having a booster circuit and a storage device
CN1233838A (zh) 具有升压限制的升压电路
CN1267929C (zh) 非易失性半导体存储装置
CN1783328A (zh) 具有快速预充电位线的存储器阵列
CN1828764A (zh) 具有低功率预充电位线的存储器阵列
CN1853239A (zh) 检测过度编程的存储器
KR100287545B1 (ko) 불 휘발성 반도체 메모리 장치
CN1126373A (zh) 非易失性半导体存储装置及其过写入补救方法
CN1697087A (zh) 用于控制增强电压的电路和方法
CN1909113A (zh) 用于感测存储单元的状态的方法和装置
CN105741877A (zh) 感测电路、存储装置以及操作存储装置的方法
US7212441B2 (en) Non volatile semiconductor memory device
US7626865B2 (en) Charge pump operation in a non-volatile memory device
CN1656566A (zh) 用于减小电子器件内漏电流影响的器件
US8750047B2 (en) Circuit for reading non-volatile memory cells having a precharging circuit activated after the activation of a sense circuit
EP1073060B1 (en) Single supply voltage nonvolatile memory device with hierarchical row decoding
US7224616B2 (en) Circuit and method for generating wordline voltage in nonvolatile semiconductor memory device
US7286405B2 (en) Pumping voltage generating circuit in nonvolatile semiconductor memory device
US20080266983A1 (en) Flash memory device and method of erasing flash memory device
CN1822227A (zh) 多电平单元存储器器件及相关读取方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: American California

Patentee after: Atmel Corp.

Address before: American California

Patentee before: Atmel Corporation

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031203

Termination date: 20130719