TW300971B - - Google Patents

Download PDF

Info

Publication number
TW300971B
TW300971B TW083106206A TW83106206A TW300971B TW 300971 B TW300971 B TW 300971B TW 083106206 A TW083106206 A TW 083106206A TW 83106206 A TW83106206 A TW 83106206A TW 300971 B TW300971 B TW 300971B
Authority
TW
Taiwan
Prior art keywords
memory
bus
bit
address
controller
Prior art date
Application number
TW083106206A
Other languages
English (en)
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TW300971B publication Critical patent/TW300971B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory
    • G06F12/1408Protection against unauthorised use of memory or access to memory by using cryptography
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/10Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
    • AHUMAN NECESSITIES
    • A63SPORTS; GAMES; AMUSEMENTS
    • A63FCARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
    • A63F2300/00Features of games using an electronically generated display having two or more dimensions, e.g. on a television screen, showing representations related to the game
    • A63F2300/20Features of games using an electronically generated display having two or more dimensions, e.g. on a television screen, showing representations related to the game characterised by details of the game platform
    • A63F2300/201Playing authorisation given at platform level
    • AHUMAN NECESSITIES
    • A63SPORTS; GAMES; AMUSEMENTS
    • A63FCARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
    • A63F2300/00Features of games using an electronically generated display having two or more dimensions, e.g. on a television screen, showing representations related to the game
    • A63F2300/20Features of games using an electronically generated display having two or more dimensions, e.g. on a television screen, showing representations related to the game characterised by details of the game platform
    • A63F2300/206Game information storage, e.g. cartridges, CD ROM's, DVD's, smart cards
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219Countermeasures against side channel or fault attacks
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2109Game systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2121Chip on media, e.g. a disk or tape with a chip embedded in its case

Description

經濟部中央標準扃員工消費合作社印製 A7 B7五、發明説明(1 ) \發明領域: 本發明係大致關於電腦糸统架構,尤係關於一種具有抽 換式可程式記憶體卡匣之電腦系統I此卡匣設有位址線亂 序(address-scrambling)保護電路,Μ防止未經授權之 程式匣用於此電腦系統*並使此卡匣無法用於未經授權之 系统。 . 發明背景: 視頻圓形電腦糸統是為人所热知且大眾化的消費產品。 典型的条统包含一連接到一般電視機的資料處理單元,用 Μ顯示遊戲程式或其他懕用程式的影像。資料處理單元自 唯讀記憶體(Read Only Memory;簡稱ROM )接收控制軟 體•此R ϋ Μ通常是包封成卡匣的形式。卡匣係以可油換之 方式插人資料處理單元。亦將一滑鼠、搖桿、軌跡板( touchpad)、按鍵(switch pad)、或電子槍(light gun )等至少一個指位装置(pointing device )連接到 此資料處理單元,以便讓遊戲者输人位置資訊,控制軟體 即利用此位置資訊執行應用程式。 資料處理單元通常設有:單一中央處理單元(Central P r 〇 c e s s i n g U n i t ;簡稱C P U )及相關的揮發性與非揮發 性記憶體,這些記憶體包括所有的隨機存取記憶體( 、Random Access Memory;簡稱RAM )及啟動唯讀記憶體( boot ROM); —電視(RF視頻)信號產生器;以及一輸入 输出(I n p u t / 0 u t p u t ;簡稱I / 0 )處理器,用Ji(做為各種 指位装置的介面。這些裝置皆係以電路連接。這些系统有 ------^---ί -裝------訂-----^線 .(請先¾讀背面之注意事項再填寫本頁) -4- 本紙張尺度適用中國國家橾準(CNS ) A4规格(210X297公釐)
經濟部中央標隼局員工消費合作社印^ 一僴顳著的特徽,g卩是使用主機板或系統霄路板( syst; em Manar)在電氣上運接瑄些組件。 在此種電腦系统中,各組件係經由電氣信號而互通;因 此,許多組伴須以電路連接,以便讓信號在各組件之間傳 送。瑄些霄氣信號通常是由各系統組件間之電氣接線載送 。典型的電氣接線棰類包括印刷電路板(printed Circuit Board ;簡稱PCB )上的金屬線路、多層PCB中 不同層間之通孔(via)、電鑛通孔(p丨ated through h ο 1 e )、插頭、以及連接各糸統組件接腳的個別専線。通 常將一群電氣信號及一群載送該等電氣信號的電氣接線稱 為”匯滾排”” b u s ”)。因此,在本文中提到”匯浼排”時, 可能傜指一群電氣信號、或一群載送該等電氣信號的電氣 接媒,或是同時指一群霄氣信號及一群載送該等電氣信號 的霄氣接媒。 匯滞排通常係由若平”匯滾排媒”(” b u s I i n e ”)所樺成 。在本文中掎到一個別的”腾流排線"時,可能係指匯流排 的一電氣接線、或匯流排的一電氣信號。電腦系統中的記 憶髑係分割成若千稱為”位元組”的小段落。記憶體中之 每一泣元組皆有一獨有的”位址”,此泣址係類W於個人 住所的獨有地址。儲存在記憶賵中之資訊稱為”資料” 〇 霄腦系统通常有三榑匯滾排:位址雁浼排、資料匯流排、 及倥制雅流排。當電腦自紀憶體中之一特定位址_取一件 資訊時,C P II將記憶餚中該特定點的位址送到位址匯流排 ,C P !1然後利闬倥制稚流排通知紀憶體晶片:I: P丨|想要取 --------„ 艮______I T Λ^,vs (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210x 2W公釐) 五、發明説明( A7 B7 經濟部中夬標隼局n貝工消費合作杜印製 用儲存在該位址 的資訊送到資料 資料。上述程序 生。 在典型的Κ程 匯流排、及控制 由連接器而延伸 被連接到資料處 接CPU的方式, R A Μ Μ電路連接 此種糸統在銷 系統的其他廠商 料處理單元。這 單元中執行;同 經授權卡匣所内 装置”完全相容” 外,此種未經授 靈,因此而破壞 的廠商之形象。 此外,通常於 巧且運作優雅的 上有所欠缺的程 經授權卡匣及經 在Μ卡匣為基礎 的資瓿。 匯流排。 是極為快 式匣為基 匯流排係 到程式匣 埋單元時 完全與資 C P U的方 售上的成 設計並製 呰未經授 樣地,未 含的程式 ;因此, 權装置的 了製造經 設計及行 程式。若 式或資料 授權資料 的電腦条 記憶體晶片然後將儲存在該位置 最後,C Ρ ϋ自資料匯流排讀取此 速,係Μ每秒幾百萬次的速度發 礎的系统中,位址匯流排、資料 延伸到資料處理單元之外,並經 内的電氣装置。因此,當程式匣 ,程式匣中之程式ROM Μ電路連 料處理單元内放動ROM及系統 式相同。 功,鼓勵了 一些原先未製造此種 造競爭性的卡匣、及競爭性的資 權之卡匣可在經授權的資料處理 經授權的資料處理單元亦可執行 。此種競爭裝置並不必然與原廠 未經授權的装置可能會失靈。此 不相容也可能使經授權的卡匣失 授權卡匣及經授權資料處理單元 銷原廠装置時,係可執行設計精 讓其他廠商行銷在精巧度及品質 處理單元時,將更行破壞了製造 處理單元的廠商之形象。因此, 统中,需要防止兩種類型的未經 6 - 本紙張尺度適用中國國家揲準(CNS ) A4规格(210X25(7公釐) (請先仴讀背面之注意事項再填寫本頁) -裝-- I τ 11— 11— .IT11 五、發明説明( 授權使用 理單元, 權的卡匣 用於資料 常的晋用 此問題。 此挿習 A7 B7 :(1)將未連授權之程式匣用於經授權的資枓處 以及(2 )在未經授權的資料處理單元中使用經授 。依此,必需能夠確認一卡匣係經授權,而得Μ 處理單元,且須使未經授權之卡匣無法使用。通 技術装置無法Μ成本低廉且效果良好的方式解決 用技術系 該專利係於1 9 8 9年 一種用於以程式匣 及程式匣 演算法, 理單元時 經濟部中央標準局員工消費合作社印製 處理單元 行相關的 入資料處 前,必須 為必須將 式匣的製 所Μ, 以使主機 未經授權 此夕卜, 用以在各 時,將降 CPU做記 性能影像 先得到正 一微控制 造成本。 必須提供 之資料處 之糸統中 通常的習 組件之間 低系統的 憶體存取 、圖形、 统的一例係述於美國專利4 , 7 9 9 , 6 3 5 , 1月2 4日授與N a k a g a w a,該專利揭露了 為基礎的遊樂器單元之確認技術。資料 皆設有Μ钦體控制的微處理機,用K執 然後比較所得的结果。當將一程式匣插 ,在遊樂器單元接受並操作此程式匣之 確的比較。此棟方法相當複雜,而且因 器加入程式匣的設計中,所Μ增加了程 一種較簡單的ROM程式匣保全電路,用 理單元只接受原廠程式匣,並可防止在 使用原廠程式匣。 用技術系k皆設有一單一系統匯流排, 傳送資料。但是只設有一個系統匯流排 性能,這是因為所有的I/O装置都依靠 。此外,一般系統並未提供足Μ處理高 及音效等問題的整體解決方案。 發明概述: -7 - 本紙張尺度適用中國國家揉準(CNS ) Α4规格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) —裝丨 . 訂 線 經濟部中央榡準局員工消費合作社印製 A7 B7五、發明説明(5 ) 根據本發明•程式·#匣設有一位址密碼器(address scrambler)及一鎖碼控制雷路(丨ock contro丨 circuit ),此鎖碼控制雷路丨糸置於C P U與程式卡匣内的程式R 〇 Μ 之間。於系统開機時 > 位址密碼器使程式匣”鎖碼”,使 資料無法被取用。資料處理單元將一 ”對號密碼”( ” c 〇 m b i n a U ο η”)傳送給鎖碼控制電路,即可使程式卡匣” . 解除鎖碼”,其中該”對號密碼”係讓位址密碼器使程式 卡匣”解除鎖碼”。 位址密碼器使C P U與程式匣中R 0 Μ間位址匯流排之位址 線亂序(scrambling),而將程式匣鎖碼。當位址線被亂 序時,C P U仍然可接達R 0 Μ中之記憶體位置;然而,記憶 體中之資料將Κ錯誤的位址圼現於記憶體中。因此,當位 址密碼器使位址線亂序時,C Ρ [丨無法執行程式匣中R 0 Μ之 程式·,因此程式匣即被”鎖碼”。 若要使程式匣”解除鎖碼”,C P U須將一預定的位址序 列送到位址匯流排。此種位址序列的傳送只是記憶體到暫 存器間之作業,因為此時程式ROM仍被亂序,因而並未真 正執行程式ROM中之程式碼。任何想要執行ROM中程式碼 的嘗試都將使系统故障,這i因為一般的指令皆為多位元 組的指令,而這些位元姐的混亂順序將使指令被錯誤執行 0 • ·* 位址序列係作為使程式匣解除鎖碼的”對號密碼”。鎖 碼控制電路監視位址匯流排,並等候將由C P U送到位址匯 流排的正確”對號密碼”。一旦鎖碼控制雷路偵測到正確 (請先閲讀背面之注意事項再填寫本頁) -裝-- 線 一 8 — 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) 呆8 3 1 0 2 0 fi號專利申請案 中V說明書修正頁U 5年1月) A7 B7五、發明説明() 經濟部中央標準局員工消費合作社印狀 的泣址序列時,鎖碼控制電路即使位址密碼器停止對R 〇 Μ 與C Ρ II間位址線的亂序。當各位址線不再被亂序時,C p U 即可執行程式匣中R 〇 Μ之程式。此時程式匣係被”解除鎖 碼”。 若在程式匣中加設位址密碼器及鎖碼控制電路,程式匣 的成本增加有限或不會堉加。除了 ROM之外,一般習用技 術程式匣堪設有稱為”位址解碼器”的可程式邏輯晶片, 此為太門技術中為人所熟知者。一般的可程式埵輯晶片皆 有足夠的容量實拖此位址解碼器、以及本發明的位址密碼 器與鎖碼控制電路。因此,在不另行增加晶片的情形下, 可將本發明加入程式匣中,因而不增加成本或增加很少的 成本即可添加各棰功能。 因此,本發明的優點在於提供一種成本極低的方法,用 K避免使用未經授權的程式匣及資料處理罝元。 除了 $自碼的程式匣外,本發明又利用大型訂製晶片,K 執行用來實腌高速度高解析度音效/視訊系統所需的許多 T:作。此晶片包含一 C P丨丨介面、一 C P U ”快取記憶體”、 —記惽镅控制器、一記惽體仲裁器、一DRAM更新器、一視 訊控制器、一光碟(C 0 m p a c t D i s k ;簡稱C D >驅動控制器 、一齡位信號琢理器(Digital Signal Processor;簡稱 D .S P )型音效協同襃《器、K及一 ”位元對映屬1傳送器” (” h 1 U f. e「”)犁鬮形協同處理器。利用此神”音效/琨訊 / Γ丨)枰制器/協同趲ί|器”(铺稱A / V / C D控剌器/協同趲 ί®器)時,即可Η蝴低的成本製作成高速度高解析度的系 -9 - (請先閱讀背面之注意事項再填寫本頁) 裝 -53 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -1 A7 B7五、發明説明(7 ) 經濟部中央標隼局員工消費合作社印裝 统。完整的資料處理系統包含一 CPU 、一 A/V/CD控制器/ 協同處理器、記憶體、一雷視信號產生電路、一 1 / ϋ處理 器、兩個解碼可程式理輯陣列(Ρ「〇 g「a m m a b 1 e A r r a y L o g ί c ;簡稱P A L )装置、兩個程式匣連接器、以及一擴 充連接器。 A7 V / C D控制器/協同處理器自C P U所滋生的系統匯流排 (即SYSTEM bus)中滋生第二系統匯流排(即SYSTEM’ b u s )。糸统記憶體(包括視頻R A Μ 、系統R A Μ 、及啟動 ROM )係W SYSTEM '匯流排為介面。程式匣ROM係Μ SYSTEMS流排為介面;此外,處理器”快取記憶體”係Μ SYSTEM匯流排為介面。因此,CPU可存取程式匣ROM及 ”快取記憶體",而A / V / C D控制器/協同處理器利用糸统 記憶體執行各種功能|因而使C P U及A / V / C D控制器/協同 處理器可K平行作業。 因此,本發明的另一優點在於提供一種多晶片的解決方 案,用以設計高速度高解析度的電腦系統。 若參照本發明的詳细說明,當更易於了解本發明的這些 優點及其他優點, 附_ *述: 在編入本說明書中且為本說明書一部分的各附圖中,圖 示了本發明的一些實施例,這些實施例連同上述發明概述 及將於下文所述的詳细說明,將作為說明本發明各項原理 的實例。 圖1 A及1 B是本發明系統一般配置之方塊圖; 10 本紙張尺度適用中國國家棣準(CNS ) A4規格(210X25»7公釐) _______,-裝______訂_____^ ^ (請先濶讀背面之注意事項再填寫本頁) 五、發明説明( 所使用視頻數位至類比轉換器的部分® $ 圖2是本發明 簡圖; 鼷3是本發明的一位址密碼器實胨例之電路簡圖: 麵4是本發明 方塊圖; 圖5是程式匣 圖6是程式匣 表。 的音效/視訊/CD控制器/協同處 的一替代”鎖碼”電路之方塊圖;Μ及 的第三替代”鎖碼”電路之記憶體空間分® 經濟部中央標準局員工消費合作社印製 請參間圖1Α及 如圖1 Α所示,系 處理單元(12)具 (1 4 )。一標準電 多個供選購的控 光碟機(2 2 )亦係 未示出,但亦可 裝置取代標準電 處理單元(12 ) /視訊/光碟機 统記憶體(3 4)、 晶 H PAL2 (35b) (36)、兩涸程式 個並未示出)、 較佳實施例 1 B ·鬮中示 统(1 0 )包含 有一以抽換 視機(16 )、 制器(2 0 a ) 連接到資料 以一對喇叭 視機(16)。 之詳细說明: 出了本發明之電腦系统Π 0 > ° 一資料處理單元(1 2 ),此資料 方式連接於其上的程式匣 一供選購的鐽盤(1 8 )、一個或 及(2 0 b )、以及——個供選購的 處理單元(1 2 )。雖然_ 1 A中並 及一接受複合視頻信號的顯示 包含一中央處理單元(C P U ) ( 3 0 )、一音效 (A / V / C D )控-器/協同處理器(3 2 )、一糸 (亦於圖4 匣連接器( 產生音頻及 (38)、以及一個擴充連接器 一第一解碼晶HPAL1 (35a)、一第二解碼 中示出)、一 I/O處理器 其中一個代號為(37a),另一 視頻信號所需的附加電路 (在圖4之代號為(3 9 ))。如 11 本紙張尺度適用中國國家梯準(CNS ) A4规格(210X297公釐) (请先袖讀背面之注意事項再填寫本X ) 丨装- h A7 B7五、發明説明() 經濟部中央標隼局員工消費合作社印裝 圖1A所示,這些装置像K電路互通之方式連接。附加電路 (3 8 )示於蹋1. B,並將於下文配合圖1 B對其做更詳细的說明 Ο C P li ( 30 )滋生多個匯滾排:一資料匯流排(3 1 a )、一位 址匯流排(3 U )、及一控制匯流排(3 1 c )、這是本門技術 中為人所熟知者。瑄三涸匯流排總!而稱為系統匯流排 (3 1 )。在較佳蓠拖例中,C Ρ丨〗(3 0>係由英代爾(I n t e 1 )公 司丨 Bowers Ave., Santa Clara, California, 95015)所製造。8037β是著名的80386SX之衍生晶片, 而803 8 fiSX為本門技術中為人所熟知且亦由英代爾公司所 供應。80376與80386SX的不同處在於:80376開始時即 是3 2位元樺式,而不是1 β位元撣式。尤其係將C R U暫存器 強迫在0 0 11 Η ( .0 0 1〗是十六進位表示法)狀態,並係迫使 0位元為缍輯一,因而有效地使80376 32位元記憶體樺 式作業。亦可對記憶體分頁,W便執行虛擬386作業。 將於下文配合圖4對A/V/CD控制器/協同處理器(32)做 更詳湘的說明。但琨在可大略說明,A / V / C D控制器/協同 阐理器Π2)包含下列功能II元:一記憶體更新器;一視訊 枰制器;一泣元對映圖形協同處理器;一光碟機控制器; 一齡位信號處理(D S P )音效協同逋理器;K及一仲裁器, 用W仲裁六俩候選雅滾排ΐ抟装置(b u s m a s t. e r ) ( W (:P j丨、位元對映圖傅送器(b I i 11 e r )、I) S P 、紀憶艄更靳 器、琨訊控制器、及光碟懺控制器)對系統紀憶髑的存取 。如木夂所述,此仲裁器控制瑄啤裝置不斷改變之#先|1偵 -1 2- I - I d n I I —L I n I n I _ T ui *ve (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家橾隼(CNS ) A4規格(210X29·/公釐) 經濟部中央標隼局員工消費合作社印製 A7 B7 五、發明説明(10 ) 序,此仲裁器旦係在ζΰ V / C D控制器/協同處理器(3 2 )内與 所有装置以電路連接。例如· C Ρ丨丨(3 0 )在岔斷發生之前, 其優先順序是所有匯流排主控装1中最低的。因此,仲裁 器係同時Μ電路連接CPU介面(60)及岔斷控制器(68)。 C P (J ( 3 0 )具有一與其相關的系统匯流排(3 1)。如圖1所 示,条统匯流排(3 1 )即為合併的資料匯流排(3 1 a )、位址 . 匯流排(3 1 b )、及控制匯流排(3 1 c ) 。A / V / C D控制器/協 同處理器(32)是系統記憶體(34>的仲裁器,因此, A / V / C D控制器/協同處理器(3 2 )將S YS T E Μ歴流排信號 (31)修改為SYSTEM’匯流排信號(61)(包含DATA’匯流排 信號(6 1 a ) 、A D D R E S S '匯流排信號(6 1 b )、及 C ϋ N T R 0 L ·匯 流排信號(6 1 c ))。 系统記憶體(34)包含螢幕RAM 、糸統RAM 、及啟動RAM 。將於T文配合圖4對糸統記憶體(3 4)做更詳细的説明。 I / 0處理器(3 6 )係作為鍵盤(1 8 )、控制器(2 0 a >及 (20b)、一數位板(圖中未示出)、一印表機(圖中未示 出)、一軌跡板(圖中未示出)等許多I / 〇装置的介面。 在較佳實施例中,I/O處理器(36)為預先燒錄程式的 MC68HC705C8 (後文稱” 68HC705 "),此處理器係由摩 托挪拉(Motorola)公司所製造•係M2 MHz的時脈運作 ,。將68HC705配置為周邊裝置時,68HC705係做為CPU (3 0 )的介面:P A 0 - P A 7係連接到資料匯流排(3 1 a )的 D 0 - D 7 : P B 7 、P B 1及P B 2係分別連接到位址匯流排 (3 1 b )及位址匯流排(3 1 b )的G P I 0 1 ( —個由A / V / C D控制 -13- 本纸張尺度適用中國國家揉準(CNS ) A4规格(210X297公釐) 一 *裝 訂 ^ (請先閲讀背面之注意事項再填寫本頁) A7 B7 五、發明説明(11 ) 器/協同處理器(32)所解碼的32位元姐位址範圍,將於下 文中詳述之)、A丨及A 2 ; Μ及P B 3 、P B 4及P B 5係分別連 接到挖制匯流排(3 1 c )的Λ D S 、R E A D Υ及W / R 。因此,係 將I / 0處理器解碼成四個1 6位元位址的I / 0空問(本文將 其稱為 AS0、AS2、AS4及 AS6)。 6 8 H C 7 0 5内部程式係以下述方式作為C P 1) ( 3 0 )的介面。 68HC705係設計成直接連接處理器匯流排,並作為CPU (3 0 )的I / 0埠。一對内部閂鎖器保持在各處理器之間傳送 的資料,直到另一處埋器準備接收此資料為止。每一處理 器的狀態位元指出資料閂鎖器的狀況。檢査每一狀態位元 ,即可得知前一資料是否已被讓取· Μ及是否有任何新的 資料正等候被讀取。 [/ 0協同處理器(3 6 )實施下列各功能:(1 ) 一個5 0奄杪 的計時器、(2 )各输人装置的串列控制器鏈路、(3 )程式 匣感測、(4 )系統重定、Κ及光碟機(2 2)的資料/選通/ 確認(Data/Strobe/Acknowledge ;簡稱 DSA ) CD控制通 訊鏈路。 利用68HC705 I/O協同處理器(36)的監視計時器實胞此 5 0毫秒的計時器。當監視計時器所設定的時間终了時, I / 0協同處理器(3 6 )利用A / V / C D控制器/協同處理器 (3 2 )的第1類比岔斷(即A Π )中斷C P U ( 3 0 )。C P U (30)讀取上述的16位元I/O埠AS0 ,而回應此類比岔斷, 如此將使A / V / C D控制器/'協同處理器(3 2 )起動I / 0協同處 理器(3 6 ),因而產生C P U ( 3 0 )與I / 0協同處理器(3 6 )間之 14 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 請 先 -閱 .讀 背 面 之 注 意 事 — 項 再 填 . %贫 本衣 頁 訂 線 經濟部中央標準局員工消費合作杜印製 五、發明説明( 12 A7 B7 資料轉 控制 串列控 各控制 式。各 元。各 型装置 於開關 包。 移0 器(20)、鍵 制器鍵路而 裝置的資料 控制器將資 種資料封包 (滑鼠、類 閉合型裝置 盤(1 8 )、S卩所有的其他输入装置涤經由 連接到I / 0處理器(3 6 )。這些控制器將 移動轉換成適於沿著串列鏈路傳送的格 料封包經由串列箄枓鏈路傳送到系統單 的不同係取決於I/O装置的種類。座標 比式搖桿、軌跡板等)的資料封包不同 (鐽盤、數位式搖桿、按鍵等)資料封 串列控制器鏈路由三(3)條線所 —V C C ( + 5 V D C )線、及一接地線。 請 先 -讀 背 面 ί 事 項 — 再 填 · 本衣 頁 經濟部中央標準局員工消費合作社印製 接腳霣施串 用來作為各 格式。在替 制器鏈路係 入裝置係以 一個裝置係 藉由I/O 接腳,而實 此接腳提升 下拉到邏輯 使I/O協 協同處理器 令I / 0協同 列控制 串列裝 代實施 由三個 鏈環方 簧際連 協同處 施程式 到邏輯 零。 同處理 (32)的 處理器 器鏈路的資料接 置的介面,並係 例中亦可使用計 導體連接器而連 式連接(da i sy 接到資料處理單 理器(3 6 )詢訊程 組成:一資 68HC705 利 收線。此一 利用廣為人 時同步格式 接到各外部 chained ) 元(12)。 料接收線、 用 PDO/RD I 接腳偽設計 知的非同步 。此串列控 裝置。各輸 ,因而只有 式匣連接器(37a)的 匣感測。系統電路板上的一提升電阻將 一,但一正確連接的程式匣則將此接腳 器(36)控制CPU (30)及A/V/CD控制器/ 重定信號,而霣施重定。CPU (30)可命 (3 6 >重定系统(1 0 )。此外,1 / 0協間處 15 本紙張尺度適用中國國家揉準(CNS ) A4规格(210X297公釐) 訂
Ihy 經濟部中央標準局員工消費合作社印製 A7 B7____五、發明説明(13) 理器(36)監視此糸统的重定開關(圖中未示出),且於其 偵測到開關閉合時’即重定此系·统° 利用6 8 H C 7 0 5的三支接腳實施D S A C D控制通訊協定。 I/O協同處理器(36)使用此種協定將命令傳送到光碟機 (2 2 ),並將光碟機(2 2 )的訊息傳送|丨]C P U ( 3 0 )。 如圖1 A所示,第一解碼晶片P A L 1 ( 3 5 a )係沿著位址匯流 . 排(31b)及控制陳流排(31c)而以電路連接CPU (30)、 A/V/CD控制器/協同處理器(32)、Μ及兩個程式匣連接器 (37a)(圖中並未示出其他的装置)。第一解碼晶片 PALI (35a)接受較高的兩位址線信號作為输入,並將 8 0387 CPU (30)的16百萬位元组位址空間解碼成四個4百 萬位元姐的區域,這些區域係由三個晶片選擇線所代表: 其中兩個晶片選擇線係供程式匣連接器(37a )(另一個未 示出),另一個係供A/V/CD控制器/協同處理器(32)。較 高的四百萬位元姐及較低的四百萬位元姐破解碼成 A/V/CD控制碼/協同處理器的晶片選擇信號,而其餘兩個 四百萬位元姐區域則被解碼成兩個程式匣連接器的晶片選 擇信號。 資料處理單元(12)亦設有1對程式匣連接器(其中一個 代號為(37 a ),另一個未示出),用Μ使一程式匣(1 4 )以 1電路連接C P U ( 3 0 )及其他系統組件。程式匣(1 4 )經由一鍍 金7 0支腳(分成各3 5個導體的兩列)的刻緣卡連接器( edge card connector) (37b)而連接到資料處理單元 (12)。處理器單元(12)設有兩個程式匣連接器(37a),用 —1 6 — 本紙張;ί度適用中國國家揉準(CNS > A4规格(210X:297公釐) (.請先i«l-1#背面之注意事項再填寫本頁) -裝II--- 訂____h 綵 五、 發明説明(14 Μ收受刻緣卡連接 U 4 )設有鍍金的刻 ’讓程式匣(1 4 )以 列各信號除經由程 )而傳送到各外部 制器、I2S CD資料 地線、類比岔斷1 信號)、G P I 0 2或 80386SX糸統匯流 Η Ρ Λ L 1 ( 3 5 a )所產 此外,處理器單 —排各有50支腳) A7 B7 器(3 7 b )的刻緣卡連接物。程式匣 緣卡連接物以匹配連接器(3 7 a )的導體 插入的方式連接到處理器單元(1 2 )。下 式匣連接器(37a)(另一連接器未示出 装置:糸统匯流排(31)信號、[)SA CD控 倍號、程式匣感测線信號、電源線、接 或2信號(每一程式匣有一特有的岔斷 3信號、鎖碼線信號(這是80376及 排(3 1 )的特有信號)、以及第一解碼晶 生的晶片選擇信 请 先 -讀 背 Λ 之 注 意 事 項 再 裝 經濟部中央標準局員工消費合作杜印*. 但在圖4 置將更多 棰功能、 連接器的 單元(12) 部裝置: )、DSA (3 9 )之感 、K及由 (3 9 )選擇 圖1A中 附加電路 中之代號 的記憶體 連接到擴 鍍金卡緣 。下列各 SYSTEM' C D控制信 測線信號 第二解碼 信號。 之附加電 (3 8 )包含 元(1 2 )設有一個 的刻緣卡擴充連 為(3 9 ))。此擴 加入糸统記憶體 充連接器(3 9 )的 ,可讓各裝置Μ 信號係娌由擴充 匯流排信號(將 號、I 2S i:D資料 、電源線、接地 晶片 PAL2 (35b) 號。 100支 接器( 充連接 (34) · 各裝置 插入方 連接器 於下文 信號、 腳(有兩 圖1Λ中未 器(39)可 並可加入 具有可匹 式連接到 (3 9 )傳送 配合圖4 一擴充連 線、CAS 及 RAS 所產生的擴充連 排,每 示出, 謅各装 其他各 配擴充 處埋器 到各外 說明之 接器 線信號 接器 路(3 8)係示於圖1 B。現在講參閱圖1 B , 四個裝置:一視頻數位至類比轉換器( 17 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐〉 訂 經濟部中央榡準局員工消費合作杜印聚 B7 五、發明説明(15 )
Video Digital-t〇-Anal〇g Converter ;簡稱視頻DAC ) ' —NTSC/PAL ( ”PAL”即為為人所热知的歐洲電視信號標 準)編碼器(42 )、一射頻(RF )調變器(44)、Μ及——音頻類 比至數位轉換器/數位至類比轉換器/壓縮器/解壓縮器 (Analog-to-Digital Converter/ Digital-to-Analog Converter/ Compressor·/ DECompressor ;隨稱 * ADC/DAC/CODEC) (46)。 A/V/CD控制器/協同處理器(32)尚有若干功能單元,將 於下文配合圖4對這些功能單元做更詳细的說明。琨在可 簡述者,其中兩個功能單元為視訊控制器(66)、及数位信 號處理器(DSP) (74)。 Λ / V / C D控制器/協同處理器(3 2 )的視訊控制器(6 6 )係連 接到一外部視頻DAC (40),此視頻DAC (40)係將視訊控制 器(6 6 )的十八位元像素(p i X e丨)資訊(紅色、綠色、及藍 色各有六個位元)轉換成R G B信號,此係本門技術中為人 所熟知者。如圖2所示,係利用一 R 2R電阻樹及一 2Ν2222電晶體實施此視頻DAC的每一彩色通道(R 、G 、 及Β)。圖2中的這些装置係Μ圖示之方式Κ電路連接。 圖2中的電阻41a-41j皆為0.25瓦的電阻,其電阻值如圖 所示,且皆具有5%K内的容限。電晶體(43)為2N2222。 現在謓再參閱圖IB* NTSC/PAL編碼器(42)將RGB信號轉 -v 換成複合視頻信號。H TSC/PAL編碼器(42)接受色度時脈信 號、水平同步(H S Y S C )信號、及垂直同步(V S Y N C )信號, 這些信號係由A/V/CD控制器/協同處理器(32)的視訊控制 一 1 8 一 本紙張尺度適用中國國家揉準(CNS ) Α4规格(210Χ297公釐} (.請先聞讀背面之注意事項再填寫本頁) .裝 '1Τ 經濟部中央榡準局員工消費合作杜印製 A7 __B7__五、發明説明(16) 器(66)所產生,HTSC/PAL煸碼器(42)並接受視頻DAC (4 0)所產生的紅、綠、Μ視訊输出,並以為人所熟知的 N T S C或基頻帶視訊格式產生複含視頻信號。在替代資施例 中,已可產生為人所热知的P A L (歐洲電視信號標準)格 式。利用一個本門技術中為人所熟知的母R C A型運花插座 ,將此複合現頻信號連接到各外部装置。在較佳實施例中 . ,此NTSC/PAL編碼器(42)為摩托椰拉(Motorola)公司所 製造的M C 1 3 7 7。 射頻調變器(44)將MC1377所输出的複合視頻信號與 ADC/DAC/C0DEC (46)所输出的左及右聲道音頻線输出信號 合併到一載頻,Κ產生適於直接蝓入到雷視機U 6 )的R F視 頻信號。為了產生不同的P A L (歐洲電視信號標準)及 N TS C格式,必須使用不同的射頻調變器及振盪晶體。利用 —本門技術中為人所熟知的母F型同軸連接器,將此R F視 頻信號連接到各外部装置。 利用一符合廣為人知的菲力浦(P h i 1 i p s ) [ 2 S協定之串 列鏈路,將音頻A D C / D A C / C 0 D E C ( 4 6 )連接到D S P ( 7 4 )。 ADC/DAC/C0DEC (46)可將類比資料轉換成數位資料,可將 數位資料轉換成類比資料,’並可對數位資料壓縮及解壓縮 。ADC/DAC/C0DEC (46)將選用麥克風所输出的外部立體聲 類比信號傳送到A/V/CD控制器/協同處理器(32)。並利用 一標準立體轚1/4英寸連接器將音頻输入連接到各外部裝 置。音頻A D C / D A C / C ϋ D E C ( 4 6 ,)並產生左及右聲道音頻線輸 出信號,而作為將A / V / C D控制器/協同處埋器(3 2 )所输出 (請先閲讀背面之注意事項再填寫本頁) • m In m - 1' n^i —^^1· —^n 0¾ -19- 本紙張尺度逋用中國國家揉隼(CNS ) A4规格(210X297公釐) Α7 Β7 經濟部中央標準局員工消费合作社印裝 五、發明説明(17) 的數位資料傳送到外#装置之介面。利用本門技術中為人 所热知的兩個母R C A型運花插座,將這些信號連接到選用 喇叭等外部装置。如上文所述,亦將音頻線信號加入R p視 頻信號中。 在較佳實施例中,ADC/DAC/CODEC (46)為Crystal半導 體公司所製造的C S 4 2 1 6。此種零件設有可程式增益的若干 . 麥克風蝓入端、K及具有可程式衰減器的若干输出端。 DSP (74) Μ程式方式控制其增益及衰減。 在替代實腌例中,可以菲力浦(P h i 1 i p s )所製造的 T D A 1 31 1代替A D C / D A C / C 0 D E C ( 4 6 )。如果使用此一晶片, 則不具有A D C及C ϋ D E C的功能。 最後,資料處埋單元U 2 )設有一第二解碼晶Η P AL 2 (3 5 b )’此晶Η偽用來實施對擴充連接器(39 )的晶片選擇 。第二解碼晶片P/\L2 (35b) ί糸沿著SYSTEM’匯流排(61)而 Μ電路連接A / V / C D控制器/協同處理器(3 2 )、及擴充連接 器(3 9 )。第二解碼晶片p A L 2 ( 3 5 b )只容許A / V / C D控制器 /協同處理器(3 2 )對条统R Ο Μ中自位址F 2 Ο Ο Ο Ο Η開始的 128Κ 資料段解碼。PAL2 (35b)對 F40000H 到 FFFFFFH 的範 圍解碼,Μ供擴充連接器(39)使用。解碼晶HP AL2 (35b)所解碼的這一 R〇M資料段,係用來將R〇M經由擴充 、連接器(39)加入系統(1〇)。 如圖1 A所示,程式匣(1 4 )包含一程式R 0 Μ ( 5 0 )及一鎖碼 雷路(52)。程式R〇M (50)含有適於在CPU (30)中Μ唯謓記 憶體格式執行的程式碼.,在替代實施例中,亦可使用以電 -20- 本紙張尺度適用中國國家揉準(CNS ) M规格(2丨〇><297公釐) 广請先-¾讀背面之注意事項存填寫本I ) -裝-------訂-----级 經濟部中央標隼局員工消費合作社印製 A7 B7五、發明説明(18 ) 池支援供雷的R a Μ等其-他類記憶體’作為程式厘U 4 )中之 儲存装置。如圖1 Α所示’程式R 〇 Μ (5 0 )係Μ電路連接C P U (0 )。在較佳實施例中•鎖碼電路(5 2 )包含一諸如位址密 碼器(5 4 )等記憶體控制電路、及一 _碼控制雷路(5 δ )。 圖U及3所示,位址密碼器(5 4)係沿著位址匯流排 (3 1 b )設於程式R 〇 Μ ( 5 0 )與C P U ( 3 0 )之間’並產生一被亂 , 序的A D D R E S S ”匯流排信號(5 5 )。如圖所示’位址密碼器 (5 4)不需要每一位址線信號作為愉人實施位址密碼器 (5 4 )時,可以只須對η個位元的A D D R E S S匯流排信號 (3 1 b )的其中m個位址線信號亂序。在圖3中,自A〇到 A m的位址線信號被亂序,並產生’到’的位址線信號 ,且將Λ 〇’到Am ’蝓入到程式R 〇 Μ ( 5 0 )。較低兩個位址線 信號中的至少一個須被亂序,以便充分地使資料亂序。如 圖1 Α及3所示,位址密碼器(5 4 )亦產生一供R 0 Μ ( 5 0 )的典 型晶片選擇信號(5 7 ),此為本門技術中為人所熟知者。 在較佳實施例中,係將位址匯流排(3 1 b )中的三個位址 線信號A。、A α及A 2亂序,以形成A D D R E S S ”匯流排信號 (5 5 );位址匯流排(3 1 b )中的其餘位址線信號則與 A D D R E S S ”匯流排信號(5 5 )相同。A D D R E S S匯流排(3 1 b )的 位址線信號A。係與A D D R E S S ”匯流排信號(5 5 )的位址線信號 1 A2交換。ADDRESS匯流排(31b)的位址線信號A2係與 A D D R E S S ”匯流排(5 5 )的位址線信號A i交換。最後| A D D R E S S匯流排(3 1 b )的位址線信號A ^係與A D D R E S S ”匯流 排(5 5 )的位址線信號。交換。此種方式將有效地使R 0 Μ (請先閱讀.背面之注意事項再填寫本頁) -裝- ,1Τ in -21 - 本紙張尺度適用中國國家揉準(CNS ) A4规格(210X297公釐) 五 '發明説明(19) A7 B7 經濟部中央標隼局員工消費合作社印裝 (5 0 )中之資料亂序,而_使其無法執行。此外,R Ο Μ (5 0 )中 的每一資料位元姐仍保有獨有的位址,因而可在嘗試對程 式匣解除鎖碼之前,先計算R Ο Μ ( 5 0 )的核對和( checksum)(係在不進位的狀況下將所有的位元姐相加) 〇 可在可程式邏輯陣列(P A L )、可程式邏輯装置( Programmable Logic Device ;簡稱 PLD )_、特定應用積 體電路(Application Specific Integrated Circuit ; 簡稱ASIC)、琨場可程式閘陣列(Field Programmable G a t e A r r a y ;簡稱F P G Μ 、或其他本門技術中為人所熟知 的類似裝置上茛拖整個鎖碼電路(5 2 )。鎖碼控制電路 (5 6 )包含若干比較器,這些比較器係以電路連接一同步狀 態機(s t a t e m a c h i n e )。開機時係將此狀態機設定成” 鎖碼”狀態,使位址密碼器(5 4 )對各位址線信號亂序。不 正確的位址將使狀態機保持在I自碼狀態。當將正確位址序 列的每一位址送到位址匯流排時,適當的比較器即指出該 位址已出琨,因而使狀態機轉移到次一狀態。如果K正確 的順序提出正確的位址時|則狀態機即進人”解除鎖碼” 狀態,使位址密碼器(5 4)停it對各位址線信號的亂序。在 密碼器(5 4 ) ”解除鎖碼”之前的任何時間,一個不正確的位 址將使鎖碼控制電路(5 6 )回復到起始的”鎖碼”狀態。一 旦鎖碼控制電路(56)使密碼器(54)解除鎖碼時,鎖碼控制 電路(5 6 :)即將密碼器(5 4 )保持在解除鎖碼,直到重定狀態 機或將糸统重新開機為止。 22 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 請 先 -讀 背 ιέ ί 事 項 、 再 填 .襄裝 頁 訂 猓 經濟部中央標準局員工消費合作社印敦 Α7 Β7五、發明説明(2Q) 在替代實施例中,可設定鎖碼控制電路(5 6)之姐態,使 一個或多個事件發生時,§自碼控制雷路(5 6 )可重新進人鎖 碼狀態,因而使密碼器(5 4 )電新對各位址線信號亂序,直 到以正確的順序將正確的位址序列送到位址匯流排為止。 再者,於替代賁施例中,無須將鎖碼控制電路(5 6 )設計成 須以正確的順序送出各位址。反而可將狀態機設計成只需 . 要將預先選擇的各位址送出即可,而不必顧及是否K正確 的順序送出這些位址。 於系統開機時,鎖碼控制雷路(5 6 )使位址密碼器(5 4 )對 一個或多個位址線信號亂序,其中這些位址線信號係自 C P U ( 3 0 )傳送到程式R Ο Μ ( 5 0 )。此外,亦可將鎖碼控制雷 路(5 6 )設計成回懕其他的事件,而使位址密碼器(5 4 )對各 位址線信號亂序,這些其他事件的例子如重定本系統、或 單發複振器的觸發期間终了,在這些事件中,需要C P U定 期將正確的對號密碼送到位址匯流排(3 1 b )。可採用的亂 序形式有交換兩個或更多個位址線信號(例如Μ位址線信 號A3與位址線信號Α5交換)、或將一個或多個位址線信號 反射(m i r* r 〇 r i n g )到一個或多個其他的位址線(例如使位 址線A3上的信號同時出琨在位址線A3、A4及Λ5)。在較佳 實施例中,並未在實體上使位址匯流排的各導電路徑亂序 ^ (若為實體上之亂序時,即如同使用電機械繼電器使位址 線亂序);反而是Μ電子方式交換位址匯流排各導電路徑 上之信號。此外,在替代實施例中,位址密碼器(5 4)可利 用隨機選出的多個亂序型樣。 --------{' -裝---:---訂-----線 ,(_請先拥讀#背面之注意事項再填寫本頁) -23 - 本紙張尺度適用中國國家標率(CNS ) Α4規格(210Χ297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(21) 因此,程式匣被”鎖碼”,巨無法在未經授權的装置上 使用此程式匣。在替代質施例中,亦無須將記憶體控制雷 路限制於位址密碼器(5 4 )。若使用資料匯流排(31 a )密碼 器、控制匯流排密碼器、或者資枓匯流排(3 1 a )、位址匯 流排(3 1 b )、或控制匯流排(3 1 c )亂序的任何組合或排列 時,亦可得到亂序的效果。因此,位址密碼器(5 4 )並不需 , 要對位址匯流排(3 1 b )的各位址線信號亂序,這是因為可 使用一個更共通性的”匯流排線密碼器” > Μ寊施E憶體 控制電路。 可將位址密碼器(54)貫施成一個多工器,此多工器係回 懕鎖碼控制電路(5 6 )之一输出,而在正確位址與亂序位址 之間切換。 因為程式R Ο Μ ( 5 0 )所輸出的資料不再Κ正確的順序對應 於執行碼,所Μ程式匣(1 4 )因而被”鎖碼”。各位址線信 號的交換或反射將有替代涠別位址的效果,因而混亂了執 行碼的順序。因此,於位址密碼器(5 4 )正在使位址亂序時 ,任何嘗試_取程式匣(1 4 )内程式R Ο Μ ( 5 0 )的未授權装置 將讀出被混亂的運算碼及運算元,且讀出的順序幾乎不具 任何意義。無論如何,當各位址線信號被混亂時,即無法 如預期狀況執行應用程式。 ^ 使程式匣”解除鎖碼”時,C P U ( 3 0 )須Μ特定的順序將 一個或多個位址送到位址匯流排(3 1 b )。鎖碼控制電路 (5 6 )監視位址匯流排(3 1 b )。一巨正確的位址序列出現於 位址匯流排(31 b )時,鎖碼控制電路即使位址密碼器 「請先¾讀背面之注意ί項再填寫本頁) -裝-- ——訂 in 猓 -24- 本紙張尺度適用中國國家標準(CNS ) Α4规格(210Χ297公釐〉 經濟部中央標準局員工消费合作社印製 A7 B7 五、發明説明(22 ) (5 4 )停止對將稈式R Ο Μ ( 5 0 )連接到C P U ( 3 0 )的各位址線亂 序。一旦位址密碼器(5 4 )停止對各位址線信號亂序時, C P U ( 3 0 )即可取得程式R Ο Μ ( 5 0 )的程式碼*並執行其中之 程式。 將位址密碼器(5 4 )及鎖碼控制器.(5 6 )加入程式匣(1 4 ), 只會使程式匣(1 4 )增加很少(如果有的話)的成本。程式 , 匣通常利用程式匣(1 4)内的位址解碼器,而將位址匯流排 (3 1 b )的全部寬度解碼成適合程式R Ο Μ ( 5 0 )的記憶體範圍 。例如,一百萬位元姐的R Ο Μ具有二十個位址線;然而· C P U ( 3 0 )的整個位址匯流排(3 1 b )係延伸到程式匣(1 4 )。 如果C P U ( 3 0 )為8 0 3 7 6或8 0 3 8 6 S X ,則位址匯流排(31 b ) 的寛度為2 4位元;因此,須有一紀憶體解碼器將2 4位元的 位址空間解碼成2 0位元的區域。因此,程式匣(1 4 )通常於 其中設有一位址解碼器。 位址解碼器通常是可程式邏輯陣列(P A L )或可程式邏輯 裝置(P L D )。一棰適用的P A L為1 6 V 8,此種P A L為本門技 術中為人所热知者,且係由諸如A M D C 〇 r p .等眾多廠商所 製造。1 6 V 8除了實施必須的位址解碼器外,尚提供足夠的 内部邏輯Μ實施位址密碼器(5 4 )及鎖碼控制電路(5 6 )。因 此,在不增加單位成本或只增加很少的單位成本下,即可 1 將本發明的鎖碼電路(52)加入程式匣(14)。 位址密碼器(5 4 )提供一種使”鎖碼”程式匣(1 4 )無法用 於未經授權糸统之方法。此外,本發明之系統(1 0 )亦提供 一種裝置,使未經授權之程式匣無法用於經授權‘的本發明 -25- 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) -------(-裝-----.—訂-----涨 -請先刮为背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印製 A7 B7 五、發明説明(23) 系統(1 〇)。 若與未被亂序的記憶體空間比較,使位址匯流排(3 1 b ) 的各位址線信號亂序具有交換及(或)複製記憶體空間中 各位元姐的效果。因此,係以下列方法偵測未經授權之程 式匣:(1) CPU (30)自程式ROM譎取一個被亂序的記憶體 資料段,並將讀出值儲存在系统記憶體(3 4 )内的系统R A Μ . 中;(2 ) C P U ( 3 0 )然後正確順序的N個位址送到位址匯流 排(3 1 b ),因而起動程式匣内的鎖碼控制電路(如果有的 話),使位址密碼器(如果有的話)停止對各位址線信號 亂序;(3) CPU (30)自與步驟(1)相同的程式ROM位置讓 取未被亂序的記憶體資料段;Μ及U ) C P U ( 3 0 )比較被亂 序的記憶體資料段Μ及未被亂序的記憶體資料段。 須選擇上述方法中之Ν” ,以防止因循序讀取若千位址 而產生的錯誤解除鎖碼,通常係因核對和計算或程式紈行 這一部分而執行解除鎖碼。Ν = 2是最低需求,而且各數值 並非循序時才可接受此Ν值。在較佳實施例中,將使用大 約六個(Ν = 6 )位址的序列。所使用位址的精確數目係與可 程式零件中所能使用的閂鎖器及输入腳数目成正比,其中 該可程式零件係用來實施位址解碼器/密碼器(5 4)。所能 使用的閂鎖器及输人腳愈多,可將實施鎖碼控制電路 (5 6 )的狀態機做的愈大。 - 如果兩個資料段含有完全相同的資料,則所述程式匣並 未具有位址密碼器(5 4 ),因此,係一未經授權之程式匣, 且C P (J ( 3 0 )可因而反應(例如停機、顯示一訊息並停機、 -26 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -請先制讀背面之注意事項再填寫本頁) 1 裝------,-訂---- 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(24 ) 進入一無盡的迴圈等)。另一方面,如果自記憶體中完全 相同位置所i«出之兩資料段不同,則此程式匣確質設有一 位址密碼器(5 4 ),而將此程式匣視為绳授權的程式匣。 測試資料段幾乎可以是任何大小。十六個位元是適當大 小的資料段。此外,每當系统(1 0 )核對經授權的程式匣時 ,無須測試記憶體的相同資料段。此外,可將鎖碼控制電 . 路(5 Γ))設計成:當不正確的泣址被送到位址匯流排(3 1 b ) 時,不要使狀態槠進入鎖碼狀態。因此,被测試的諸位址 可與用來使系统解除销碼的諸位址混合。 請再參閲圖1 A,阃中示出在光碟機(2 2 )與資料處埋單元 (1 2 )間之介面。下列兩個匯流排控制了光碟機(2 2 ) ·· ( Π 控制光碟機(2 2 )的D S A匯流排、以及(2 ) I 2 S C D資料匯流 排。D S A匯流排信號係由I / ϋ協同處理器(3 6 )所產生, I 2 S C D資料匯流排信號係由A / V / C D控制器/協同處理器 (3 2 )所產生。 現在請参閱圖4 ,音效/視訊/光碟機控制器協囘處埋 器(A / V / C D控制器/協同處埋器)(3 2 )大部分係包含於一 顆稱為A S I C (特定應用積體雷路)的大型訂製邏輯晶片内 。符合本文説明的A/V/CD控制器/協同處理器(32)可自 MSU Ltd. (270 Upper 4th Street, Witan Gate West, Central Miiton Keynes, MK9 1DP England)購得。 A/V/CD控制器/協同處理器(32)包含一處理器介面(60)、 處理器快取記憶體(6 2 )、一記憶體介面/更新器(6 4 )、一 視訊控制器(6 6 )、一岔斷控制器(6 8 )、一視訊位元對映圖 、 ο 1^1 - -- - - - ^^^1 I i- I - ( I >^—^1 1 ^1-i- In 一^. n --1 « il— (.請先閱讀背面之注意事項再填寫本頁) -27- 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) 經濟部中央標隼局員工消费合作杜印製 A7 B7五、發明説明(25 ) 傳送器(7 0 )、一光碟機控制器(7 2 )、-·數位信號處埋器 (D S P ) ( 7 4 )、Μ及一 D S P記憶體(7 6 )。處理器介面(6 0 ) 記憶體介面/更新器(6 4 )、及視訊控制器(6 6 )缌而稱為視 訊/記憶體控制器(6 7 )。系统記憶體(3 4 )、中央處埋單τδ (3 0 )、及其他装置則是設於A / V / C D控制器/協同處理器 (3 2)之外。 . SYSTEM ’匯流排(6 1 >係在電氣上將各裝置連接到糸統記 憶體(3 4 )。六個候選匯流排主控裝置共用S Y S T E Μ ’匯流排 (6 1 ),這六個匯流排主控装置(自最高優先順序到最低優 先順序排列)為:記憶體更新器(6 4 )、視訊控制器(6 6 )、 光碟機控制器(7 2 )、D S Ρ ( 7 4 )、位元對映圖傅送器(7 0 )、 Μ及C P U ( 3 0 )(娌由處理器介面(6 0 ) ) «在任何時間中, 只可Μ有一個匯流排主控装置控制S YSTE Μ ’瞵流排(6 1 )( 即介於A / V以:D控制器/協同處理器(3 2 )與糸統記憶體 (34)間之 DATA’ 匯流排(61a) 、ADDRESS'匯流排(61b)及 C ϋ N T R 0 L '匯流排(6 1 c ))。 視訊/記憶體控制器(6 7 )控制S Y S Τ Ε Μ ’匯流排(6 1),並 將記憶體定時信號(例如C A S 、R A S 、寫人起動等)提供 給連接S YSTEM ’匯流排(6 1)的各記憶體装置,此種方式係 為本門技術中為人所熟知者。亦必須要有記憶體周期作業 (必須要有視頻記憶體周期,K便自糸統R AM讀取視訊資 料;因為此程序係即時產生視訊,所Μ於需要視訊資料時 ,視訊邏輯電路必須有記憶體存取作業),且如上文所述 ,此一作業實際上具有S Y S Τ Ε Μ ’匯流排(6 1.)上的最高優先 -------「 -裝------.丨訂-----線 产請先'M讀背面之注意事項再填寫本頁) -28 — 本紙張尺度適用中國國家標準(CNS)A4規格(2丨0X297公釐) 五、發明説明(26) A7 B7 經濟部中夬標隼局員工消費合作杜印製 順序。 中暫停 ,並更 (6 7 )亦 DSP 其運算 (7 4 )係 未示出 (7 4 )將 些資枓 DSP程 在其專 本系 將光碟 何钦體 亦包含 岔斷 這六個 (All) 料段解 (3 0 )執 每一岔 位元 的圖形 視訊/記憶體控制器(6 7 )在影像掃描線 匯流排主控装置作業,Μ ί更取得任何視 新動態R A Μ (即D R A Μ )。視訊/ £憶體 控制C P U ( 3 0 )的介面。 (7 4 )是一個供音效合成的簡單且極高速 速度高達每秒3 3百萬指令(即3 3 Μ I P s 經由一 DSP DMA (直接記憶體存取)控 )而接達S Y S T E Μ '匯流排(6 1),因而可 位元組或字組讀出(或寫人)糸統記憶 轉移係Μ較短資枓組(b u r s t)之方式進 式的控制。D S P ( 7 4 )寅際執行程式,並 用的高速記憶體(7 6 )。 統可經由光碟機控制器(7 2 )的光碟讀取 諝出資料轉移到系统記憶體(3 4 )中,而 執行時間。光碟機控制器(7 2 )可直接轉 了一光碟資料段解碼器。 的短暫期間 訊顯示資料 控制器 之處埋器, )◦此 D S P 制器(圖中 讓DSP 體(34)。這 行,&係受 將資料儲存 DMA通道, 不必佔用任 移資料,且 控制器(6 8 )係作為六個C P U ( 3 0 )内部岔斷的介面, 岔斷為:視訊岔斷(最高優先順序)、類比岔斷1 、類比岔斷2 (A I 2 )、類比岔斷3 ( A I 3 )、光碟資 碼器岔段、及DSP岔斷(最低優先順序)。當CPU 行岔斷確認周期時,此岔斷控剌器自動清除岔斷。 斷皆設有一屏蔽位元(mask bit)。 對映圖傳送器(7 0 )係一供螢幕快速更新及動畫處理 處理器,其係作為C P ϋ ( 3 0 )或D S P ( 7 4 )的硬體画形 29 - 本紙張尺度逋用中國國家標準(CNS ) A4规格(210X297公釐) .請 -閲 -讀 背 Si 之 注 意 事 項 再 填 I % 裝 本f 頁 訂 银 經濟部中央標準局員工消費合作社印製 Α7 Β7 i、發明説明(2 ) 次常式(hardware graphics subroutine)。位元對映圖 傳送器(70 )經由位元對映圖傳送程式作業而變成匯流俳主 控装置,&可因此而在相當畏的一段時間内主控S Y S TE Μ, 匯流排(6 1 )。然而位元對映阃傳送器(7 0 )較C P U ( 3 0 )高的 儍先順序並不是絕對的;當岔斷產生時,可要求位元對映 圖傳送器(7 0 )將s YS ΤΕ Μ '確流排(6 1)的主控權交回C Ρ 11 , (3 0 )。Κ糸统丨爾次而論,C P U ( 3 0>是儍先順序最低的匯流 排主控装置;然而,CPU (30)可完全控制其他的硬體,所 Μ,對SYSTEM’匯流排(61)的使用是完全受CPU (30)程式 的控制。 A / V / C D控制器/協同處理器(3 2 )有四個主要的功能單元 :一視訊/記憶體控制器(6 7 )、一位元對映圖形協同處埋 器ί 7 0 )、及一 D S P音效協同處理器(7 4 )。C P 1丨(3 0 )的位址 空間被解碼到A / V / C D控制器/協同處理器(3 2 )内的若干八 位元暫存器。所有的内部位置皆是在偶數位址的邊界;可 Μ適當的位置執行具有字組寬度的I / 〇讀収及寫人。在本 特定賁施洌中,不得在字組寬度的暫存器上執行位元姐寬 度的寫入,且不得使用I / 0周期Μ接達奇數的位址。 除了上述的暫存器外· A /V / C D控制器/協同處理器 (32)又自系統匯流排(31)滋生三涸備用的一般用途1/0解 ,碼器線(GPI01 、GPI02及GPI03 ),每一解碼器線都提 供了 3 2位元的I / 0位址範圍。可利用這些一般用途解碼器 ,Μ便將三個有效的低位準晶Η起動信號提供給位於 A/V/CD控制器/協同處理器(32)之外的各装置^在資枓處 -30- 本紙張尺度適用中國國家梂準(CNS ) A4規格(2丨0><297公釐) --------(.裝-----^丨訂-----O'線 .(.請先-SQ.1#背面之注意事項再填寫本頁) 五、發明説明( 28 A7 B7 經濟部中央標準局員工消費合作社印裝 理單元(1 2 )中,一般兩途解碼 器(36) (GPI01)及兩個程式匣 G P I ϋ 3 )的位址範圍,已在上 (36)及程式匣連接器(37a)作 視訊/記憶體控制器(δ7)執 斷處理、視訊顯示之產生、Μ 時〕 視訊/記憶體控制器(6 7 )設 號產生器,可設定此定時信號 不同的蜇視標準,此定時信號 640 x 480的VGA (視頻圖形 面上,係Μ時脈周期設定同步 有效影像(當/\ / V / C D控制器/ 提取資料時),而在垂直的層 設定之。視訊定時係分成兩個 期界定,且係由若干十一位元 Μ顯示線界定,且係由若干十 有九個水平暫存器:水平周 束、水平遮沒開始、水平顯示 提取開始、水平提取结束、Κ 周期暫存器的數值決定了以時 度。在一實拖例中,顯示線的 期暫存器的數目。所需數目的 示線長度X時脈頻率)-1 器係用來解碼[/ 0協同處理 連接器(37a) (GPI02及 文對這些I / 0協同處埋器 了更完整的說明。 行四揮功能:視訊定時、岔 及記憶體之姐態、更新及定 有一個 產生器 產生器 介面卡 脈衝位 協同處 面上, 部分。 的暫存 位元的 期、水 開始、 及水平 脈周期 長度是 公式如 具彈性的視訊 的程式,以適 並可監視解析 )標準。在水 置、遮沒、顯 理器(3 2 )正自 則是Μ顯示線 水平定時係Μ 器決定。垂直 暫存器決定。 平同步、水平 水平顯示结束 垂直同步。寫 定時信 懕各種 度為 平的層 示區、 記憶賵 的數目 時脈周 定時係 遮沒结 、水平 入水平 表示的水平顯示線長 一個大於寫人水平周 下:水平周期 (顯 請 -閱 讀 背 Λ 意 事 項 再 4 I本十 頁 訂 線 —3 1 — 本紙張尺度適用中國國家揉準(CNS ) Α4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(29 ) 寫人水平同步暫存_的數值決定了水平同步脈銜的寬度 。·以時脈周期表示的水平同步脈衝之寬度即為水平周期暫 存器與水平同步暫存器間之差-I所需數目的公式如下:水 平同步=水平周期-(水平同步寬度 X時脈頻率)。水平 遮沒結束暫存器決定水平遮沒何時结束,並決定以時脈周 期表示的後緣寬度。水平遮沒開始暫存器決定水平遮沒於 . 何處開始。所需敝目的公式如下··水平遮沒開始=水平周 期-((水平同步寬度+前緣寬度)X時脈頻率)。 水平顯示開始暫存器以時脈周期規定在水平同步的拖後 緣(trailing edge)之浚於何時產生影像u如果水平顯示 開始暫存器大於水平遮沒結束暫存器時,則視訊/記憶體 控制器(6 7 )蝓出介於兩者之間的逷界彩色(1)0「(^厂 c ο 1 〇「)。應正常選擇被寫入此暫存器的數值,Μ便將盡 面放在電視螢薄的中間。執行此作業所需暫存器數目的公 式如下:水平顯示開始=(水平遮沒结束 +水平遮沒開 始-(有效顯示寬度X時脈頻率))/ 2 。 水平顯示结束暫存器規定顯示於何處结束,並因而決定 Μ像素表示的影像顯示之寬度。應設定下列的數目:水平 顯示结束=水平顯示開始1 (像素數目X每一像素之時 脈數)《如果水平遮沒開始大於水平顯示结束,則將輸出 邊界彩色,直到遮沒開始為止。 -> 水平提取開始暫存器決定影像提取首先在顯示線的何處 開始,應對此設定,使顯示開始時,十六位元姐的像素緩 衝器正好被填滿。實際上,此即意指計算水平提取開始暫 (請先聞讀背面之注意事項再填寫本頁) 裝-- 線 — 32- 本纸張尺度適用中國國家揉準(CNS ) A4规格(210X297公釐) 五、發明説明(30 ) A 7 B7 經濟部中央標準局員工消費合作杜印製 存 器 中 之 數 值 時 係 將 水 平 顯 示 開 始 暫 存 ΡΠ3 箝 中 之 数 值 減 掉 . 個 與 顯 示 模 式 有 關 的 常 數 〇 下 表 包 含 每 一 像 素 的 位 元 数 與 每 一 像 素 的 時 脈 數 間 各 種 姐 C.1 的 常 數 〇 例 如 » 如 果 每 像 素 有 四 個 位 元 且 毎 一 像 素 有 五 個 時 脈 則 相 關 之 常 數 為 160 〇 同 樣 地 « 如 果 每 像 素 有 四 個 位 元 且 每 . 像 素 有 —J 個 時 脈 刖 相 關 之 常 數 為 32 〇 請 注 意 » 如 果 每 — 像 素 有 16 個 位 元 且 每 „· 像 素 有 一 個 時 脈 • 則 沒 有 適 用 的 常 數 〇 每 __. 像 素 的 時 脈 數 五 四 三 二 —* 每 一 像 素 的 位 元 數 四 160 12δ 96 64 32 八 80 64 48 32 16 十 __1_. 40 32 24 16 無 水 平 提 取 结 束 暫 存 器 決 定 影 像 提 取 在 顯 示 線 的 何 處 结 束 〇 原 則 上 t 此 為 水 平 顯 示 结 束 暫 存 器 中 之 數 值 減 掉 上 表 中 之 常 數 〇 而 1 應 將 水 平 提 取 開 始 捨 入 成 整 數 » 使 水 平 提 取 结 束 暫 存 器 減 掉 水 平 提 取 開 始 暫 存 器 之 结 果 為 上 述 常 数 之 倍 數 〇 水 平 垂 直 同 步 係 被 視 為 若 干 顯 示 線 上 所 出 琨 的 較 寬 同 步 脈 衝 0 水 平 垂 直 同 步 暫 存 器 決 定 這 些 脈 衝 的 寬 度 i 應 將 決 定 的 方 式 設 定 如 下 : 水 平 垂 直 同 步 = 水平周期 - ( 垂 直 同 步 寛 度 X 時脈頻率) 〇 視 訊 / 記 憶 體 控 制 器 (67) 亦 設 有 許 多 垂 直 暫 存 器 : 垂 直 周 期 暫 存 器 垂 直 同 步 暫 存 器 、 垂 直 遮 沒 结 束 暫 存 器 .、 垂 直 遮 沒 開 始 暫 存 器 垂 直 顯 示 開 始 暫 存 器 、 垂 直 顯 示 結 束 一 33 - 本紙張XJI適用中國國家搮準(CMS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) -裝— ____T_____ο 經濟部中央標隼局員工消費合作杜印製 A7 B7五、發明説明(31 ) 暫存器、視訊岔斷暫存器、及光筆暫存器。垂直周期暫存 器規定每一圓場的影像顯示線數目。垂直同步暫存器決定 了產生垂直同步的顯示線數目。應以如下之方式設定:垂 直同步=垂直周期-垂直同步之顯示線。 垂直遮沒结束暫存器決定在一垂直同步之後要遮沒多少 條顯示線。垂直遮沒開始暫存器決定在垂直同步開始之前 , 要遮沒多少條顯示線。應Μ如下之方式設定:垂直遮沒開 始=垂直同步-垂直同步前之遮沒顯示線數。 垂直顯示開始暫存器決定有效影像的第一條顯示線。如 果此一皙存器大於垂直遮沒结束暫存器|則介於其間之顯 示線將為邊界彩色。為了將有效區定位在螢華的中間,應 以如下之方式設定此暫存器:垂直顯示開始=(垂直遮沒 结束+垂直遮沒開始-有效顯示線的數目)/ 2 。垂直 顯示结束暫存器決定有效影像的最後一條顯示線》如果此 一暫存器小於垂直遮沒開始暫存器,則介於其間的顯示線 將示出逷界彩色。為了將有效區定位在螢幕的中間,應以 如下之方式設定此暫存器:垂直顯示结束=(垂直遮沒结 束+垂直遮沒開始-有效顯示線的数目)/ 2 。 視訊岔斷暫存器決定產生視訊岔斷的影像顯示線。可經 由I Ν Τ暫存器而起動或抑制此種岔斷。當視訊機制在顯示 線结束時停Lh,即停止此岔斷。處理器可利用此種岔斷改 變顯示模式,在執行雷子射束同步之動Λ。可在一圖場内 設定此暫存器,Κ便提供每一圖場的數個岔斷》 A/V/CD控制器/協同處理器(32)設有一光筆(或雷子槍 (請先閱讀背面之注意事項再填寫本頁) *裝-----
.II - 1 I II ,1Τ ___ 级 -34- 本紙張尺度適用中國國家梯準(CNS ) A*»規格(2丨0Χ297公釐〉 ή A7 B7 五、發明説明( 32 )输人。 直計數分 成像素所 上升緣產 垂直同步 下表針 型數值。 M0DE2 中 此输人端每一画 別轉移到暫存器 指位的X座標及 生此圖場,即設 之前,應讀取此 對所示的各種顯 在將下列數丨直載 設定V I D E N位元 場的第一上升緣 L P 0 及 L P 1 。可 Y座標。如果光 定暫存器STAT的 一暫存器位元。 示格式而提供上 入各暫存器之後 ,而起動裩訊定 將水平計数及垂 將這些數值轉換 筆输入端上的一 第一位元。就在 述諸暫存器的典 ,即在暫存器 時產生器。 經濟部中央標隼局員工消費合作社印製 50 Hz PAL fiO Hz NTSC VGA .Ί20 X 25B. 8^^ y ?.?.〇. R40 χ 480. 時脈頻率 ?.2.17百屋赫 21 .48百蓀赫 25.17百虽赫 水平固抑 1418 1 363 790 水平同ΐ 1 .Ί14 1262 70.Ί 水平摭淖结束 12B 103 48 水平摭捋開始 1271 R88 7k平鼯7¾聞始 .Ί78 .-^48 48 水平11示结束 1018 988 R88 ?k平提取聞始 施 •Ήβ 32 7«平撣取结菊 98R 95 β 672 氷平垂苜固步 10.1 89 0 垂首固期 312 262 垂苜同步 期 259 B24 垂苜摭沼结荣 ?.0 15 .^4 垂首瑭沟聞始 307 257 B14 垂首顯沄聞始 35 26 _ _ 34 垂音顯沄结束 -! _ 514 35 本紙張尺度適用中國國家橾準(CNS ) A4规格(210X297公釐) (請先-M.it背面之注意事項再填寫本1) •f —裝-- ___τ[___ 線 五、發明説明( 33 A7 B7 視訊/記憶體控制器(6 7 )具有三種可用之彩色解析度 每一像素四涸位元、每一像素八個位元、从及每一像素 經濟部中央標準局員工消費合作社印敦 1 6個位元 調色装置 。在16位 第5位元 色的賁體 藍色及紅 紅色的最 16位元像 在八位 置。在四 ,在此種 位元。 八位元 像素係取 示設定最 在可變 顯示成一 此位元被 此位元被 ,其後面 中,兩個 自指標暫 。在四位元 (palette) 元模式中, 到第1 0位元 彩色。因為 色,所Μ在 低有效位元 素的1 6位元 元模式中, 位元模式中 情形中,係 模式可Κ有 數值零,則 左側的像素 解析度模式 個七位元的 清除,則將 設定|則將 是第4位元 高解析度的 存器供懕此 及八位元的 的18位元簧 像素是第0 為綠色、且 有六位元的 1 6位元模式 永遠是遇輯 暫存器。 像素係定址 ,像素係定 自指標暫存 模式中,像素是以儲存在 體彩色為指標的邏輯彩色 位元到第4位元為藍色、 第1 1位元到第1 5位元為紅 綠色,但是只有五位元的 中,自晶片输出的Μ色及 零。邊界彩色是被顯示成 到整個2 5 6 X 8的調色装 址到調色装置的1 6個登錄 器供懕各位址的最高4個 請 先 -閱 -讀 背 Sj 之 意 事 項’ ^ 再 填 I %裝 本f 頁 訂 兩禪變 顯示前 ,而填 中,最 像素、 像素顯 第0位 到第6 像素係 位址的 化。在彩色保持模式中,如果 一像素的彩色。可利用此揷模 滿較大的彩色區。 高有效項素將決定是否將像素 或是兩個三位元的像素。如果 個七位元的像素;如果 示成一 元到第 位元的 定址到 最高五 2位元顯示為第-一像素 第二像素。在此種情形 調色装置的八個登錄。 個位元。可變解析度模 線 36 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) 經濟部中央標隼局員工消費合作社印製 A7 B7五、發明説明(34) 式ί系用於:在解析度較低但具有較多色彩的背景盡面中· 顯示較小區域的高解析度文字。在每一像素解析度有一個 時脈的格式中無法使用此種模式。 在八位元模式中,可犧牲任何·一個位元,並將此位元用 於其他用途。例如,可將一位元用於識別碰撞偵測( collision detection)之”觸發區” ("hotspots”)。 - 亦可將若千位元用於對影像的”深度”編碼,使一影像可 Μ移到另一影像的前面或後面。為了犧牲一位元,須設定 被掩蔽暫存器(masked register)中之相同位元,並Μ指 標暫存器中之對應位元取代此一位元。 像素有五種寬度:一個時脈、兩個時脈、三個時脈、四 個時脈、及五個時脈。這些寬度相當於大約24百萬赫、 1 2百萬赫、及6 g萬赫的點時脈(d 〇 t c 1 〇 e k s )。不可將 最高的點時脈用於每一像素有1 6位元的顯示模式。只有在 設有3 2位元的D R A Μ時,可使用其他兩種姐合:一個時脈/ 8位元、及兩個時脈/ 16位元。如果配備了外接的硬髑時 ,A / V / C D控制器/協同處理器(3 2 )可強制與一外接視頻訊 源同步,並以逐個像素之方式將自有影像與外來影像混合 (即叠合)。 螢幕的記憶體空間分配表(memory map)並不受限於影 、像顯示的寬度,而是可獨立定義之。螢幕的基址可在系統 記憶體(3 4 )的任何位置。螢幕記憶體的寬度為1 2 8到 2 0 4 8位元組的2的乘方。螢蒂的高度為3 2千位元組到2百 萬位元姐的2的乘方。影像係定址到此較小邊界内的相同 -------「—裝------訂------線 (請先閱讀背面之注意事項再填寫本頁) - * U_ _ -37 — 本紙張尺度適用中國國家標準(CNS ) Μ規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(35 ) 顯示線群。此種配置可使螢幕置於一較大的虛凝螢幕内 並使螢幕畫面在此虛擬螢薄内移動及捲動。 各種暫存器控制上述諸視訊模式。視訊揆式暫存器控制 上列各項功能。第0及第1位元決定每一像素的位元数。 第2及第3位元決定Μ時脈周期表示的像素寬度。第4到 第6'位元決定視訊位址的第一段落,並因而決定Μ位元組 - 表示的顯示寬度。第7到第9位元決定視訊位址的第二段 落,並因而決定Μ位元姐表示的顧示高度,第1 0位元將同 步输出轉變成同步蝓人,該等同步输人可重定水平及垂直 計時器的同步,用Μ迅速鎖定一外部視頻訊源。第11位元 控制#合(e n c r u s t a t i ο η ),叠合即是利用一外部視訊多 工器覆蓋一外部視頻訊源。此多工器係受A / V / C D控制器/ 協同處理器” I N (: ”接腳的控制。彩色信號中所選出的若干 位元係用來控制纒合。第1 2位元控制邊界鍾合,該第1 2位 元與第1 1位元相同|但並不應用於邊界彩色。第1 3位元設 定可變解析度模式。第1 4位元設定彩色保持模式,其中現 行掃描線中之前一非零彩色取代了彩色0 。第1 5位元根據 下表所示之第2 、3及15位元,而起動三及五的像素時脈 寬度。 (請先閱讀背面之注意事項再填寫本頁) .裝------訂—— _ 3 8 — 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 經濟部中央標隼局員工消费合作社印裝 A7 B7 五、發明説明(36 ) 第2位元 m 3位芫 第1 5位芫 像袤之時腑齚 0 0 0 四俩時脈固期/逸表 1 0 1 頭俩時脈固期/倕素 0 1 0 一俩時脈周期/俛表 1 1 0 未亩義 0 0 1 三俩時脈固朋/換表 1 0 1 艽俩時脈固诎/換袤 0 1 1 未定義 1 1 1 未定義 視訊/記憶體控制器(67)亦設有一像素掩蔽暫存器及一 調色装置指標暫存器。對於掩蔽暫存器中之每一位元,係 Μ指標暫存器的位元取代像素中之對應位元。指標暫存器 中之各較高位元形成供4位元像素的調色装置位址之較高 部分。邊界彩色暫存器是一個定義邊界彩色的1 6位元暫存 器。Μ 1 6位元像素的相同方式顯示彩色:第0到第4位元 是藍色、第5到第1 0位元是錄色、第1 1到第1 5位元是紅色 〇 視訊/記憶體控制器(67)亦設有兩個螢幕位址哲存器, 該等暫存器界定螢幂在系統記憶體(34.)中之24位元基址。 此基址目卩是螢幕上的左上角位址。 視訊/記憶體控制器(6 7 )亦設有一輔助視訊模式暫存器 M0DE2 ,該暫存器可對視訊及各種測試邏輯做額外的控制 -------〈 —裝------訂-.----^線 (請先閱讀背面之注意事項再填寫本頁) - * -39 - 本紙法尺度適用中國國家揉準(CNS ) A4规格(2〖0X297公嫠) 第8 3〗Ο β 2 Ο β號專利申請案 中文說明書修ΐ頁(8 5年1月) A7 B7五、發明説明() 經濟部中央標準局負工消費合作社印狀 。荦0泣元起動光筆暫存器,κ便可讀取水平及垂直計數 器。第2位元起動視訊定時器;第3及第4位元決定更新 裙莖,其中一指示時脈/128的更新頻率,二指示時脈/ 2 56的更新頻率,三指示時脈/ 512的更新頻率。大多數 的DRAM需要64千赫或更高的更新頻率。更新控制器等候到 需要八個或更多個更新周期,然後要求SYSTEM'匯流排 (61)的主控權,然後在RAS周期之前執行必要數目的CAS 。於設定第β位元時,係進人雙倍媛衝的視訊模式,並且 只可於遮沒時改變此模式。C P U ( 3 0 )設定此位元,Μ便在 分割螢苺作業時清除樺式的改變。第7位元顛倒垂直同步 的極性。第8位元_倒水平同步的極性。第9位元並未被 用到。 調色装置是一 256 X 18位元段落的RAM ,其位址範圍為 F10000H - F103FFH 。每一登錄包含三個各為紅色、綠色 、及Μ色的β位元。每一登錄延伸到兩個字組,Μ色及綠 色的位元出現在較高字組,紅色的位元出現在較低字組。 較高字組的第2到第7位元是藍色;較高字組的第1 〇到第· 1 5位元是綠色;較低字組的第2到第7位元是紅色。為了 將一登鏵寫人調色装置中,C P U ( 3 0 )必須首先將紅色位元 寫人較低字姐,然後將綠色及藍色位元寫人較高字組。 C Ρ丨丨(3 0 )只能於«界戎遮沒時寫人調色装置,否則影像上 將會出琨斑點。 快取紀情髑((Τ2 >並不是那檷預取(p r e f e t. c h )指令給 C N丨(3 0 )的快敗紀憶賴。快取記憶餺2 )係為位址ig阐芹 -4 0 - ^^^1 mV imi ^ n^i \ 、va (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標隼(CNS ) A4規格(2丨Ox 297公釐) :..-¾ 經濟部中央標隼局員工消費合作杜印製 A7 --------- 五、發明説明(38 ) F 1 4000H - P143FFH的'512 X 16位元靜態RAM ’快取記憶 賴U2)可為CPU (30)所用K供儲存變數、谁蠹、或程式® ,以哽加速程式的執行。此快取記憶體(6 2 )包含靜態R A Μ ,且不易產生分頁錯誤。將資料、推叠、或程式碼存人快 速記憶體(6 2)時,可得到較快速的存取,且不易發生分頁 錯誤。在本實施例中,因快速記憶體較小,故不容許以位 * 元姐的方式寫入快取記憶體區。岔斷服務常式不得將位元 組放人谁疊中。 視訊/記憶體控制器(67)支援六種岔斷來源:視訊输人 岔斷、三棰類比岔斷、光碟資料段解碼器岔斷、及一 DSP (74)岔斷。這些類比岔斷可容許實施簡單的類比至数位轉 換器。可利用一個二極體、一電容' 及一電位計寅施單定 態複振器。垂直同步信號使此電容放電,且此電容以一與 電位計設定有關的速率開始充電。當電容上的電壓到達 A / V / C D控制器/協同處理器(3 2 )的输入臨界值時,即產生 一岔斷。處理器然後可讀取垂直計數器,Μ取得電容充電 速度的最測值,Μ及電位計設定的虽測值。 視訊/記憶體控制器(67)亦設有一岔斷起動暫存器’可 讓所有的六個岔斷獨立被起動或被抑制。若將一邏輯一寫 人岔斷確認寫入暫存器中的任何位元時 > 將清除對應的岔 斷。岔斷讀取暫存器則反映所有尚未執行的岔斷。 視訊/記憶體控制器(6 7 )將8 0 3 7 6 C P U ( 3 0 )的1 6百萬位 元組位址範圍解碼成下列的記憶體空間分配表:8百Μ位 元姐的DRAMO (OH - 7FFFFFH)、7百萬位元組的DRAM1 -41- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本页)
Hr 1^1 —^1 I - ^OJn 經濟部中央標隼局員工消費合作杜印製 A7 __B7_ 五、發明説明(39) (800000H - EFPFFFH)·、64千位元姐的110^10”00000丨1- F0FPFFH)、64千位元組的内部記憶體(F 10000H-F 1 F F F F1 Η )、Μ 及 8 9 6 千位元組的 R 〇 Μ I ( F 2 Ο Ο Ο Ο Η -PFFFFFin。64千位元姐的内部記憶體包含調色装置r/\M 、 位元對映圖傳送器的各暫存器、Μ衣DSP的各暫存器及記 憶體。調色装置的位址範圍已述於上文。位元對映圖傳送 , 器各暫存器的位址範圃為P10400H - F107FFH 。DSP記憶 體的位址範阐為F10800H - F18000H 。 電路板已放入的螢幕R A Μ及系統R A Μ係為5 1 2千位元組 的DRAM。包括螢# /糸统RAM的雷路板上DRAM之位元寬度 為16位元或32位元。適用的DRAM係為東芝(Toshiba)公司 所製造編號為TCS14170BJ的256千位元組 X 16位元記憶 體晶片。DRAM之大小係由A/V/CD控制器/協同處理器 (3 2 )於重定時決定,但此D R A Μ的大小並不直接影響到C Ρ ϋ (3 0 )。此D R A Μ的大小反而可使視訊/記憶體控制器(6 7 )的 作業更迅速•而將更多的可用頻寬留給其他的候選匯流排 主控裝置。某些顯示及位元對映圖傳送模式只能在32位元 的記億體中進行,所Μ可Κ上文所述之方式連接兩排的 D R A Μ。如果只連接小量的D R A Μ時,則將在上述整個記憶體 空間分配表中重複使用這些DRAM。 啟動ROM的位元寬度必定是16位元。啟動ROM包含兩顆 由眾多廠商所製造的27C512可抹去可程式唯讓記憶體,因 而可提供容量為1 2 8千位元姐的啟動R ϋ Μ 。在系统重定之 後,即在所有1 6百萬位元组的位址範圍中重複執行位址自 — 42 — 本紙張尺度適用中國困家揉率< cns )Μ规格(2 ι〇χ297公着> (請先閱讀背面之注意事項再填寫本頁) -裝 訂 經濟部中央標準局員工消費合作社印策 A7 B7五、發明説明(40) F 2 Ο Ο Ο Ο Η到F F F F F F f丨的--百萬位元姐範圍,這個一百萬位 元姐的範圍包括R Ο Μ及内部記憶賵。因此可讓各棰處埋器 隨同A / V / C D控制器/協同處理器(3 2 )而啟動。當C P U (30 )寫入記憶體類型暫存器時,即首度採用上述的記憶體 空間分配表。視訊/記憶體控制器.(6 7)儘量在系統記憶體 (3 4)上紈行分頁模式周期。這種分頁模式周期較正常的記 . 憶體周期快速,而且在連續謓取及寫入係限於同一頁次時 ,才產生此種分頁模式周期。視訊/記憶體控制器(6 7 )需 要知道DRAM中之行數,而此種行數係在記憶體類型暫存器 中設定。在記憶體類型暫存器中,第0及第1位元決定 DRAM中之行敝,其中零指示256行,一指示512行,二指 示1 0 2 4行,三指示2 0 4 8行。 視訊/記憶體控制器(6 7 )支援七種資料轉移··正常 D R A Μ周期(4個時脈)、分頁模式D R A Μ周期(6個時脈) 、R 0 Μ周期(6個時脈)、内部記憶體(2個時脈)、外 部I / 0 ( 6個時脈)、岔斷確認(2個時脈)、及内部 I/O ( 2個時脈)。C P U ( 3 0 )將比莨際的資料轉移多循環 一個時脈周期。内部各匯流排主控装置可在轉移時間中循 環。 _ 視訊/記憶體控制器(6 7)使用一晶體振盪器,該晶體時 ,脈為C P U ( 3 0 )時脈的2倍(即為2倍的速度),該晶體時 脈且為電視色訊(即色度)副載波的倍數。此晶體時脈經 緩衝後輸出到C P U ( 3 0 )。同一時脈經過一個除Μ二的除法 器後輸出*作為主条统時脈。此時脈經由一各別接腳輸入 (請先別讀„背面之注意事項再填寫本頁) 裝. '1Τ —43 — 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標隼局員工消費合作杜印製 B7五、發明説明(41 ) 到A / V / C D控制器/協同處理器(3 2 )。此種時脈输出及_入 的理由在於:藉由在任一時脈傳送路徑加入小量時間延遲 ,而得Μ利用其中一榷方式調整C P U 2倍時脈與主系统時 脈間之相對時間滯後(s k e w ί 。亦可利用一可程式除法器 除Μ晶體振盪頻率,此可程式除法滞可將晶體振盪頻率除 Μ —個1到1 5間的數目,Μ產生具有偶数標記對空間比率 . 的输出波形。此愉出波形係用來作為電視的彩色副載波。 色度信號除法暫存器是一個4位元的暫存器,用Μ界定 電視彩色副載波(色度信號)對2倍晶體振盪頻率的比率 。應Μ如下之方式設定:色度=2倍晶體振盪頻率/色度 頻率 -1。 視訊/記憶體控制器(6 7 )亦設有一狀態暫存器。如果狀 態暫存器的第0位元被設定時,則應建立P A L (歐洲電視 信號標準)的視訊定時。如果狀態暫存器的第0位元被清 除時,則應建立P A L的視訊定時。如果狀態暫存器的第1 位元被設定時,則在現有的圖埸中有一光筆輸入。由光筆 設定此一位元,並由垂直冏步清除此一位元。 可於系统重定時將視訊/記憶體控制器(67 )置於一模式 ,其後,視訊/記憶體控制器(6 7 )只回應兩個字組寬度的 I / 0位置、及6 4千位元组的記憶體位置。一晶片選擇輸人 1信號決定各I / 0位置的實際位置,因而可在外部決定這呰 位置。此種”監視區” (” P e e p h ο 1 e ”)模式可讓A / V / C D控制 器/協同處理器(3 2 )只佔用糸統(1 0 )中I / 0及位址記憶體 空間分配表中之較小區間。 (請先閱讀背面之注意事項再填寫本頁) •裝 訂
-C -44- 本紙張尺度適用中國國家橾準(CNS〉A4規格(210X297公釐) 五、發明説明(42 A7 B7 經濟部中央橾準局員工消费合作杜印裝 這些暫存器的位元i度皆為3 2位元,因而必須以兩個 16位元的方式存取這些暫存器。為了定址到A / v / c D控制器 /協同處理器(3 2 )内的所有I / 0暫存器•須苜先將所需暫 存器的正常I / 0位址寫入較低字組(即a [ 1 j U w ),然後 可在較高字組(即aLlj high )讅取或寫入該暫存器。為 了定址到Α/V/CD控制器/協同處理器(32)内部及外部的所 有記憶體,可將6 4千位元組範園移到1 6百萬位元組位址空 間的任何6 4千位元姐邊界,且通常係寫人記憶庫暫存器 (bank register),而由視頻/記憶體控制器(67)對該 64千位元姐邊界解碼。此記憶庫暫存器是一個8位元的暫 存器,可於以監視區模式對記憶體定址時提供八個最高有 效位元。例如,於存取先前在位址F 1 Ο Ο Ο Ο Η的調色装置時 ,C P (J ( 3 0 )須將0 F 1 Η寫人記憶庫暫存器•然後謅取及寫入 由外部晶片選擇信號所決定的監視區位置的底端。 位元對映圖傳送器(7 0 )是一個圖形協同處理器,其功能 係Μ最快速度(但受限於記憶體頻寬)執行圖形的產生及 動軎處理。位元對映圖傳送器(70)執行CPU (30)及DSP (74)所寫入的命令。位元對映蹋傅送器(70)自糸统記憶體 (34)讅取新的命令集,而任意執行較長序列的臞形作業。 當位元對映圖傳送器(70)正在紈行圖形作業時|即麥成 SYSTEM’匯流排(61)的主控装置,並拒絕CPU (30)執行任 何匯流排活動。此種方式是合理的,這是因為正在使用位 元對映圖傳送器(70),K執行CPU (30)須Μ其他方式執行 的作業,且因而加速了程式的執行。此種方式不需要對位 45 本紙張尺度適用中國國家揉準(CNS ) A4规格(210X297公釐) 請 先 閱 .讀 背 之 注 意 事 項 。 填5裝 頁 訂 冰 經濟部中央標準局員工消费合作杜印製 A7 B7五、發明説明(43 ) 元對映圖傳送作業做任何同步控制設定,亦不需要在位元 對映圖傳送器(7 0 )中設置任何岔斷信號產生硬體。然而, 為了能夠即時設定兩個處理器(D S P ( 7 4 )及光碟D Μ A控制 器)中之任一處理器,如果DSP (74)或光碟DMA控制器要 求DMA資料轉移時,位元對映圖傳送器(70)將暫停其作業 ,並將SYSTEM '匯流排(61)的主控權交給該處理器。如果 . 一岔斷產生時,位元對映圖傅送器(70)亦將暫停其作業, 並將S Y S T E Μ ’匯流排(6 1)的主倥權交給C Ρ ϋ ( 3 0 )。在任何 這類匯流排主控權轉移時,即暫停現有的作業,但於岔斷 信號失效時,或當D S Ρ ( 7 4 )的D Μ Α存取結束時,將重新開 始該作業。 若參照下列的簡單程式,將更易於了解位元對映圖傅送 器(7 0 )的作業: read command from memory for n=0 to outer_count read parameters from memory for ra = 0 to inner_count if S R C E N then read source front memory if DSTEN then read destination from memory - write destination to fliemo r y next m next n (請先閲讀背面之注意事項再填寫本頁) 裝—----訂丨.----冰 一 4 6 一 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 五、發明説明(44 A7 B7 由C P U ( 3 0 )或D S P ( 7 4 )將這些命令及運算元寫入記憶體中 經濟部中央標準局員工消費合作杜印製 位元 處理器 圖傳送 映圖傳 入位元 元對映 一可寫 讓取位 ;(4 ) 對映圖 送外部 取位元 映圖傳 三可寫 可以 及資料 係分成 器、及 暫存器 徑器亦 圖傳送
對映圖傳 (32)1/0 程式位址 送目的地 對映圖傳 圖傳送來 入位元對 元對映圖 一可_取 傳送診斷 計數暫存 對映圖傳 送狀態暫 入位元對 各種模式 段的移動 三個大致 定序器。 、目的地 包含:一 作業;K 送器(70)設 空間的暫存 暫存器,該 暫存器共用 送命令暫存 源位址暫存 映圖傳送控 傳送來源位 内部計数暫 暫存器,該 器共用相同 送診斷暫存 存器共用相 映圖傳送診 操作位元對 作業。位元 獨立的功能 資料路徑包 資料暫存器 泛用型比較 及一邏輯功 有若干在A / V / C D控制器/協同 器:(1)兩個可寫入位元對映 等暫存器與兩個可讓取位元對 相同的I / 0位址;(2〉一可寫 器|該暫存器與第一可謓取位 器共用相同的I / 0位址;(3 ) 制暫存器,該暫存器與第二可 址暫存器共用相同的I/O位址 存器;(5 ) —第一可寫人位元 暫存器與可讀取位元對映圖傳 的I / 0位址;((3) —第二可I囊 器,該暫存器與可讀取位元對 同的I / 0位址;Μ及(7 ) —第 斷暫存器。 映圖傅送器(70),Μ執行圖形 對映圖傳送器(70)之内部架構 單元:資料路徑器、位址產生 含三個資料暫存器:來源資料 、及圖案資料暫存器。資料路 器,用Μ執行智慧型位元對映 St S 7C ( Logic Function 47 本紙張尺度逍用中國國家橾準(CNS ) A4规格(210X297公釐) 請 '閱 .讀 背 面 $ I 事 項 再 填 寫 本 頁 經濟部中央標隼局員工消費合作社印装 A7 B7五、發明説明(45 ) U n i t ;簡稱L F U ),用K產生蝓出資料。 位址產生器包含三個位址暫存器:用於提取位元對映圖 傳送命令的程式位址暫存器、來源位址暫存器、及目的地 位址暫存器。位址產生器亦包含:一算術邏輯單元( Arithmetic Logic Unit ;簡稱 AL[I ),此 ALU 具有一相 關之步進暫存器以更新位址;Μ及一多工器,用Μ產生愉 , 出位址。 Μ軟體術語而言,定序器係作為供位元對映圖傳送器 (70)執行的程式,此程式具有兩個迴圈(一個内層迴圈及 一個外層迴圈)及若干程序,如上文簡短程式所示。此程 式是固定的,但其運算的各部分係視位元對映圖傅送命令 暫存器中之旗標狀態而定,且迴圈計數亦是命令的一部分 〇 資料路徑器包含三個資料暫存器及兩個資料搡作單元·· 邏輯功能單元,此單元能Μ若干有用的方式合併各資料暫 存器的内容,以便產生输出資料;Μ及比較器,此比較器 可對資料執行某種比較,Μ抑制寫人作業,並可在選擇之 下停止位元對映圖傳送作業。 資料路徑器可處理四種大小的資料:3 2位元、1 ¢5位元、 δ位元、及4位元。於執行快速資料段移動及填滿時,係 ,使用較長字組(寬度為3 2位元)。可利用所有的位元對映 圖傳送模式操作像素(其寬度為4 、8 、或16位元),這 些位元對映圖傳送模式之例有晝線、多平面操作、字元列 印等。 -------「裝------:訂丨:----0咏 請先拥讀背面之注意事項再填寫本頁) — 48 — 本紙張尺度適用中國國家標準(CNS ) Α4规格(210Χ297公釐) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(46) 大多數的資料路徑寬度為1 6位元,這也是最大的螢幕像 素大小。然而,來源資料槧存器的寬度為3 2位元,且不論 邏輯功能單元的模式為何,來源資料暫存器的最高1 6個位 元係用來產生以3 2位元模式寫人資料的最高1 6個位元。因 此,有兩涸寬度為1 6位元的暫存器(即圖案資料及目的地 資料暫存器)、及一個寬度為3 2位元的資料暫存器(即來 « 源資料暫存器)。當對懕的讀取周期在内層迴圈波起動時 ,即自來源及目的地位址將來源及目的地資料暫存器載人 糸統記憶體(3 4)中。然而,在位元對映圖傳送作業開始時 ,所有三個資料暫存器係連同圖案資料一起被載入,且在 產生输出資料時或在比較器中,可將此圖案資料用來作為 額外的資料來源。例如,圖案資料暫存器中之資料可能是 一掩蔽圖案(m a s k )、一寫入圖案、或一參考值。此圖荼 資料被載人來源資料暫存器的兩個字姐中。 邏輯功能單元產生输出資料,並將此输出資料寫人系統 記憶體(3 4 )中之目的地。此邏輯功能單元可執行對來源及 目的地暫存器像素之任何邏輯结合。可自來源資料暫存器 或圖案資料暫存器中選出”來源資料像素” 》L F U係自兩 姐資料暫存器蝓入資料的四個布林全及項(Β ο ο 1 e a η minterms)(即 Α&β &Β 、Α&Β 及 Α&ί )選出任何的全 、及項,並產生所選出兩個全及項的邏輯”或” (0 R )。如此 即可對輸入資料敝任何的邏輯结合;因此可產生1 6種功能 上的可能性。 在3 2位元模式中,因為L F U的寬度只有1 6位元,所以通 -49 - 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝------.訂 I „----^ 五、發明説明(47) A7 B7 常將L F U設定成產生來源資枓。於較長字姐寫入時被寫入 的較高1 6個位元,通常係得自來源暫存器的最高1 (3個位元 比較器可 執行許多比 信號。抑制 元對映圖傳 、產生透明 )及糸統記 character 將平面號 種模式只適 ,係使用8 生兩個或四 素模式中, 第3及第7 平面號碼並 面號碼的任 意指:業已 上的資料。 對來源、目的地、及 較。如果符合其比較 信號係用來抑制寫入 送作業。亦可使用比 色彩、提供碰撺偵測 憶體(3 4 )搜尋作業、 painting) ° 碼指定給每 像素, 元的像 位元( 用於4及8位 位元中的兩個 個平面;在4位元( 係使用4位元中的一 位元),K產 不等於或大於 圖案資料暫存器中之資枓 之條件,則將產生一抑制 作業,且亦可選擇停止位 較器Μ提供像素平面效果 (collision detection Μ及協助字元繪製( 即可支援多平面作業。此 素。在8位元像素模式中 即第6及7位元),以產 即半位元姐(n i b b 1 e ))像 個位元(兩個半位元中的 平面。如果目的地資料的 料的平面號碼(或這些平 生兩個 來源資 何組合),則比較器可產生一抑制蝓出。此即 出現在一不同平面的資料可K掩蔽被寫入螢幕 請 先 -閲 .讀 背 ifc 之 注 意 事 項、 再 填聚裝 頁 訂 經濟部中央標準局員工消费合作社印製 如果整個來源像素係等於或不 皆可產生一抑制输出。例如,可 等於目的地像素,比較器 利用此種方式在糸統記憶 體(3 4)中搜尋一特定數值,而且更重要的,可利用此棰方 式指定一彩色為透明,並將此透明彩色數值保持在一資料 50 本紙張尺度適用中國國家揉準(CNS)A4规格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(⑽) 暫存器中。此種方式可適用於16、8 、或4位元的像素。 位元對映圖傳送器(7 0 )亦有一種比較器位元到像素的擴 充模式作業。此種比較器作業可執行用於字元繪製等資料 的位元到像素之擴充。在此種模式中,比較器根據内層計 數器的數值選擇來源位元姐的一位元,如果此位元是邏輯 零,即抑制寫人作業。 , 位元對映圖傳送器(7 0 )可處理三種像素解析度模式。這 些模式有:16位元模式,其中每一字組對應於一像素;8 位元模式,其中每一位元組對應於一像素;Μ及4位元模 式•其中每一位元姐對應於兩個像素。在8及1 6位元像素 模式中,資料路徑於同一時間只處理一個像素,且作業是 是直接的。然而,在4位元像素模式中,自系統記憶體讀 出(或寫入糸統記憶體)的位元姐中只有一半是*琨有的像 素,因此,須庄資料路徑中加上某些額外的需求。在4位 元模式的寫入作業中,係將未改變的目的地資料寫入一半 的資料位元組|且這一半的資料位元組並不對應於現有的 像素。因此在4位元橫式中,務必要起動目的地讓取(gp 須設定控制位元[)S T E N )。必須要執行此一動作,因為並 未提供將小於一個位元組的資料寫入主記憶體。 (請先閱讀背面之注意事項再填寫本百) 訂 一 個個相 .地的兩兩成 的同的的定 目不料姐設 及個資元} 址兩源位元 位中來案位 素姐將圖 4 像元即將即 元位器應亦 位 Μ 位常, 4 R移通半 源應一 ,一 來對,中的 :向時式組 為指形模元 形別情元位 情分種位一 的係此 4 是 能址生在即 可位發。ί 種素果換组 ί 像如交元 另元。半位 位半一半 本紙張尺度逍用中國國家橾準(CNS ) Α4规格(210Χ297公釐) ^0〇 η Α7 Β7 五、發明説明(49 同數值。請注 的像素並不一 方式即是3 2位 整齊的較長字 位元對映圖 生器包含三個 register) 、 這三個位址暫 址。每一個位 意,在位元對 定要匹配顧示 元模式。前文 姐,且本系統 傳送器(7 0 )亦 位址暫存器、 一個位址相加 存器存有來源 址暫存器皆是 映圖傳送器(70)中 寬度,移動大最資 述及,此榑模式轉 必須配備3 2位元的 設有一位址產生器 一個增量或步進暫 經濟部中央標隼局員工消費合作社印製 元對映 目的地 組位元 用此暫 姐。此 輯零。 在每 源及目 相當的 暫存器 址的更 6 4:千、 運作。 ,則位 且將擺 圖傅送器(7 0 )定址到 位址暫存器皆包含一 。程式位址暫存器存 存器執行一記憶體周 暫存器之內容永遠是 器、及 位址、 2 4位元 16百萬 用於4 有提取 期時, 偶數, 一個位址輸 目的地位址 的暫存器· 位元姐。此 位元像素横 程式的位址 即將此暫存 所Μ第0位 以程式設定 料的最有效 移須為排列 RAM 〇 。此位址產 存器(step 出多工器。 、及程式位 因而可謂位 外 > 來源及 式的半位元 ,且每當利 器遞增一字 元永遠是遴 一周期之後及其他時間中,係利用一相加器更新來 的地位址暫存器,且該相加器可讓這些暫存器具有 彈性,Μ符合這些暫存器的目的。可以選擇在位址 的較低第1 6到1 9位元上,執行所有來源及目的地位 新。此即意指:位元對映圖傳送器(7 0 )隨後可Κ 1 2 8千、2 5 6千、或5 1 2千位元姐頁次之方式有效 在此種分頁模式中,如果一位址超過一頁次的限度 元對映圖傳送器(7 0 >將掃描U r a ρ )整個位址空間, 脫頁次位址之上溢(overflow)或下溢( 52 本紙張尺度適用中國國家揉準(CNS ) A4规格(210X297公釐) —请 先 -閲 讀 -背 if 之 注 意 事 項 再 裝 A7 B7 經濟部中央標準局員工消費合作杜印裝 五、發明説明() underflow) ° 位元對映圖傳送器(70)亦設有一位址相加器,此位址相 加器係為用來更新位址的2 5位元相加器。此位址相加器可 將儲存在一步進暫存器中的0 . 5 、1 、或2等常敝或變數 加上一位址值。此位址相加器亦可減掉上述相同數值。第 2 5位元是上述的位址之半位元組部分。一像素的遞增對於 * 位址有不同的效果,完全取決於螢幂解析度的現行設定狀 態。 於適當記憶體周期结束時,將自動更新所有的位址暫存 器;亦即對來源位址暫存器執行來源謅取,並將目的地位 址暫存器執行目的地寫人。可利用位元對映圖傳送命令中 之S W R A P及D W R A P位元,在垂直方向掃描各位址;並可利 用位元對映圖傅送控制暫存器中之S L W R A P及D L W R A P位元, 而在水平方向掃描各位址。 位址输出多工器將外部位址提供給糸统記憶體(3 4)。位 址输出多工器提供三類位址:來源位址、目的地位址、及 程式位址。這些位址部是直接得自對應的位址暫存器。 在位元對映圖傳送器(7 0)畫線時,係Μ與正常方式不同 的方式使用位址暫存器。目的地位址暫存器係用來作為畫 線位址,而來源位址暫存器及步進暫存器係分別用來作為 、第一差異值(d e It a )及第二差異值。於盡線時,係Μ第一 差異值減掉第二差異值,並將所產生的預進位輸出 (b 〇 r r 〇 w 〇 u t p u t _)用來決定:將那一個差異值加到目的地 位址暫存器中。若要得知詳情,請參閱下文有關重線一節 — 53 — 本紙張尺度逋用中國國家標準(CNS ) A4规格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) -裝 -T -a 經濟部中央標準局員工消费合作杜印裴
A7 B7五、發明説明(51 ) 之說明。 ' 位元對映圖傅送器(7 0)亦設有一定序器,用Μ控制位元 對映閫傳送器(7 0 )的作業。最好Μ兩層考慮此控制流程。 設有一外層迴圈以管制整體控制流程,並設有一簧際紈行 位元對映圖傳送或晝線作業的内層迴圈。外層迴圈内共有 三個部分:命令讓取程序、參数讀取程序、及内層迴圈。 . 内層迴圈實際執行位元對映圖傳送或畫線作業。一個内 層迴圈周期最多可包含三個記憶體周期。這些記憶體周期 為對來源位址的讀取、對目的地位址的謅取、及寫入目的 地位址。所有三個周期都是可供選擇的。如果迴圈中包括 一來源讀取、或者一來源讀取及一目的地讀取,則在發生 目的地寫入之前,須先測試比較器的抑制機制。如此可在 符合比較器的抑制條件時,跳過寫入周期。於符合比較器 的抑制條件時,可使琨行的作業停止,並使控制權回到 CPU (3 0 )。程式隨即可檢視位址暫存器,Μ決定此抑制在 何處發生,以便執行碰撞偵測。C P U ( 3 0 )随即可決定是否 要回復此作業、或是取消此作業。内層迴圈將執行這些作 業,直到内層迴圈計數器到達零為止。内層迴圈計數器為 一 1 0位元的計數器,所Μ内層迴圈可反覆自1到1 0 2 4的任 何次數。 位元對映圖傳送器(7 0 )於比較器之寫入抑制發生時,可 使作業停止,Μ便執行碰撞偵測。當此種情形發生時,控 制權回到C Ρ [丨(3 0 ),C P U ( 3 0 )隨即檢視位元對映圖博送器 (7 0 )的内部狀態,Μ決定造成碰撞的原因。此時,(:P U κ II— i-i I I I n -- - - 4.S. m I! - -I - h ! - - -I [ I i —— (請先閱讀背面之注意Ϋ項再填寫本1) — 54- 本紙張尺度適用中國國家#準(CNS ) A4規格(210X297公釐) 經濟部中央標隼局員工消费合作社印製 A7 B7五、發明説明(52 ) (30 )可選擇讓位元對映圖傳送器(70 )回復其所執行的作業 ,亦可重定位元對映圖傳送器(7 0 ),使其回到閒置狀態。 在使用位元對映圖傳送器(7 0 )做其他作業之前,必須發出 重定或回復的命令。請注意:當位元對映圖傳送器(7 0 )處 於暫停狀態時,可將一個新的數值寫入命令暫存器,使碰 撞停止機制被抑制。 - 參教讀取程序是一極直接的序列,即是戟人一姐新的參 數到内層迴圈。參數讀取程序依序自記憶體讀取内廇迴圏 計数器數值、步進暫存器數值、Μ及用於重定各資料暫存 器的圖茱數值。内層計數有效地變成執行内層迴圈的次數 。步進暫存器係用於地址的遞增,圖案暫存器則是用於資 料操作。 於位元對映圖傳送作業開始時,即呼叫參数讓取程序, 作為命令讀取程序的一部分:位元對映圖傳送作業於需要 時亦呼叫參數讓取程序,此種呼叫係由P A R R D控制位元決 定。在内層迴圈的各程序掃描(P a s s )之間亦發生参數讀 取,以便得Μ改變各參數,因而可紈行不規則形狀繪圖、 及Μ執行長度編碼之資料解壓縮等作業。 命令讀取程序係用於起動一個新的位元對映圖傳送作業 。位元對映圖傳送器(7 0 )係自不動作的重定狀態起動,此 ,種重定狀態係為位元對映圖傳送器(7 0 )的正常不動作狀態 。通常係先寫人到程式位址暫存器,然後自重定狀態狀態 執行命令暫存器的寫入,以起動位元對映圖傳送器(7 0 )。 從自動遞增的程式計數位址載入整組作業參數,然後控制 (請先閲讀背面之注意事項再填寫本頁) 裝-- •—^^1 ftm s^ilt — 55 — 本紙張尺度逋用中國國家橾隼(CNS)A4规格(210X297公釐〉 五、發明説明(53 將程序 束時, 使位元 新的參 (7 0 )將 權交回 行任意 此棰機 憶體讀 於自 。隨即 始作業 。然後 命令讓 址暫存 。然後 圈之前 對映圖 外層迴 構次一 掃描跳出命令 即自程式計數 對映圖傳送器 數,並起動另 進入其停止狀 CPU (30) ◦上 長度的圖形命 制極為有用, 取速度相比, 命令讕取程序 進人參數讀取 之前,將起始 遞減外層計數 取迴圈。然後 器及目的地位 可選擇進入參 ,先更新内層 傳送器(7 0 ) K 圈的位址暫存 顯示線的開始 A7 B7 經濟部中央標準局員工消費合作杜印製
,因其可隨每一顯示 位元 狀態機 。位7C 對映圖傳送器 控制所有記憶 對映圖傳送器 讀取迴圈。於位元對映圖傳送作業结 位址讁取一個新的命令,如果此命令 (7 0 )仍然留在執行模式,則載人一姐 一作業。否則位元對映圖傳送器 態,並將SYSTEM’匯流排(61)的主控 述機制可謅位元對映圖傳送器(7 0 )執 令序列•而無須處理器的任何介入。 這是因為若與位元對映圖傳送器的記 處理器的I / 0寫人周期較慢。 跳出時,即開始外層迴圈的正常作業 迴圈,Μ便諫取第一姐參數,並在開 值載人内層計數器,而進入内層迴圈 器,如果外層計數器為零時,即進入 Μ步進暫存器的内容同時更新來源位 址暫存器,或只更新其中一個暫存器 數_取迴圈,Κ便在再度進入内層迴 迴圈的各參數。這兩個迴圈可鑲位元 二維螢幕的结構執行各種作業,此時 器更新值將螢幂位址指標移到螢幕结 處。參數讀取迴圏可增加執行的彈性 線而改變螢幕结構的參數。 (7 0 )亦設有一記憶體介面狀態機,此 體周期的周期時序產生及匯流排仲裁 (7 0 )於位元對映圖傳送命令序列的期 56 本紙張尺度遘用中國國家棵準(CNS ) Α4规格(210Χ297公釐) 請 先 -閲 .讀 背 Sr 之 意 事 項 一, 再 填 寫本于 頁 訂 A7 B7 五、發明説明(54 經濟部中央標準局員工消費合作杜印策 間,自C P U ( 3 0 )取得S YS Τ E Μ ’匯流排(6 1)的主控 主控權係受制於前述之匯流排移交持績時間,但 對映_傳送器(7 〇 )取得S Y S Τ Ε Μ ’匯流排(6 1 )的主 開始其作業。在較佳簧施例中,當A / V / C D控制器 理器内的任何裝置取得S Y S T E M’匯流排(6 1)的主 位元對映圖傳送器(7 0 )即容許C P U ( 3 0 )存取程式 (5 0 )及快取記憶體(6 2 )。然而為簡化作業起見* 施例中,在C P U ( 3 0 )並非S Y S T E Μ ’匯流排(6 1 )的 時,位元對映圖傳送器(70)即暫停CPU (30)的上 —旦DSP (74)或光碟讓取通道要求SYSTEM’匯 (61)的主控權時,記憶體介面即將SYSTEM’匯流 主控權交給上述裝置其中之一,因而只能暫停任 記憶體周期。 除非在位元對映圖傳送控制皙存器中已掩蔽岔 岔斷亦可使位元對映傳送器(7 〇 )暫停作業。位 傅送器(7 0 )自行偵測岔斷線的狀態,並利用岔斷 作業。於C P U ( 3 0 )執行寫入確認埠時,岔斷線將 先前的狀態,此時亦將回復上述作業。但上述狀 然是岔斷服務常式的結束,所K程式設計師應小 動(stack crawl),且通常於服務常式執行時 、斷被抑制。只要清除了岔斷線,位元對映圖傳送 回復其作業,並不需要C P U ( 3 0 )的介入。位元對 器(7 0 )只回應内部的岔斷來源(即視訊岔斷 斷 類 、及光碟機岔斷)。任何外部C Ρ ϋ的岔斷姐不 權。此棰 只要泣元 控曜,即 /協同菡 控權時, 匣_ 在替代實 主控裝置 述作業。 流排 排((51 )的 何琨有的 斷,δ則 元對映圖 線晳停其 回復到其 況浓不必 心谁猶移 糜使各岔 繂(7〇)卽 映_傳送 比喊人岔 會影黎到 (請先閲讀背面之注意事項再填寫本頁) 裝· -丁 -*8 57 本紙張尺度適用中國國家標率(CNS ) Μ规格(210X297公釐) A7 B7 經濟部中央標準局員工消费合作社印裝 五、發明説明(55) 位元對映圖傳送器(7㈧。 位元對映圖傳送器(7 0 )具有若干作業模式。由位元對映 圖傳送器(7 0 )所執行的最簡單作業,即是將一個段落的糸 统記憶體(3 4)拷貝到另一個段落、Μ及用一預定值填滿一 個段落的糸統記憶體(3 4)等有關作業。可在系統記憶體 (3 4)的直線部分上,並可在任意的螢幕長方形上,執行這 * 些作業。如果此作業是一拷貝作業,則目的地資料暫存器 係用來作為糸統記憶體(3 4)中被修改的位址,且來源位址 暫存器係用來作為被拷貝資料的位址。 當作業係在記憶體的直線區域上紈行時,則將大部分的 位址控制位元設定為零。此時並不使用步進暫存器,而唯 一的需求即是適當設定D S I G H及S S [ G Ν位元,Κ決定係以 位址遞增或位址遞減的方式執行拷貝。請注意:如果並未 設定正負號位元(s i g n b i t)時,則位址暫存器所存的起始 值懕是拷貝區域的下端;如果設定正負號位元時,則是在 上端。不論是那一種情形,所讓取或寫人的第一像素皆將 是第一位址。作業的執行長度係置於内層計數器,並將外 層計數器設定為一。 如果作業中的資料段極大時,則可能須同時用到内層迴 圈計數器及外層迴圈計數器,且係以内層計數器數值與外 ,層計數器數值的乘積作為作業中像素的數目。若來源資料 及目的地資料的全部或其中之一是長方形區域,而不是直 線區域時,則内層迴圏計數器將存有長方形的寬度,且外 層迴圈計數器將存有長方形的高度。 -58- 本紙張尺度適用中國國家揉準(CNS ) A4规格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) '訂 Ο A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(56 ) 以自長方形的右側循序而到次一顯示線的左側之方式, 將適當的步進暫存器設定成位址之增最。根據來源或目的 地中之何者為畏方形,而設定S R (: U P及1) S T U P位元。在每 一像素有8涸或更多個位元的模式中,SRCEN及DS TEN皆 不會被用於記憶體填滿,應將S C R E N設定為記憶體拷貝。 在每一像素有4位元的模式中,亦須將D S T E N設定為記憶 • 賵拷貝,以便執行目的地讁取|而避免損壞其他的像素。 請注意,使用此棟方法時,將使其他的作業速度變慢。 位元對映圖傳送器(7 0 )係根據著名的數位微分分析程序 (Digital Differential Analyzer ;簡稱DDA )演蘇法 而執行畫線。此種演算法的基礎是:對於一特定的線,在 畫下每一像素時,X位址或Y位址其中之一必然是遞增的 ,同時在符合適當的算術條件時,另一位址也是遞增的。 位元對映圖傳送器(7 0 )所使用的演算法重複地以一工作值 (w 〇 r k i n g v a 1 u e )減掉d X及d y中之較小值,並於下溢( u n d e r f 1 o w )發生時加回d x及d y中之較大值,並有效使用除 法以計算線之斜度(g r a d i e n t),而計算出此種產生條件 遞增的算術條件。記號” d X ”即為此線在X軸上所對應的 距離,並係由丨(XI - X2) |算出,其中XI及X2為兩個點 的X座標,而直線記號則意指兩座標差的數值或絕對值。 ,因此,如果一線係自(X 1 , Π )畫到(X2 , Y2 ),則d X = I ()(1 - X 2) |且d y = | (Y1 - Y 2) I 。利用此公式,即可 得到d X與d y中之較大值D 1 (前文中稱為”第一差異值”) ,並可得到較小值D 2 (前文中稱為”第二差異值”)。然 -59 - 本紙張尺度逋用中國國家標準(CNS ) A4规格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) -裝-- --^訂丨^----線 五、發明説明(57) A7 B7 經濟部中央標準局員工消費合作社印製 後在番 係設定 指示是 術條件 們當可 頻率。 係Μ 產生斑 於來源 0到第 端點都 D 2置於 Y F R A C 正負號 於畫 因此, 因此, 或结合 料。因 大致隨 的長度 多個位 於讀取 中,務 下每一像素時,即K 一工作值(此工 為D 1 / 2 )減掉D 2,而 否有下溢)即為用於 。於發生下溢時,即 了解,d X對d y的比率 此種d X與d y間之比率 如下之方式在位元對 線的數值:此線的起 位址暫存器的第1 0到 9位元。D1亦是内層 要a出時,内層計數 目的地步進暫存器。 旗標,否則清除此旗 ,D S i G N則提供Y位 線時,所有的位址暫 位元對映圖傳送器於 必須根據邏輯功能單 圖案暫存器及現有的 而不應設定SRCN,否 機的資料。於盡線時 ,並將外層計數器設 元的模式中,無須設 -修改-寫入的作業。 必要設定DSTEN ,Μ 此種減法所得结 螢薄位址更新的 將D 1的原始值加 即為此種下溢及 當然亦為此線的 映圖傳送命令中 點是目的地位址 第19位元中,並 計數器的数值, 器的數值應使用 如果dx大於dy時 標。SSIGN提供 址更新之正負號 存器都被用於計 盡線時無法自別 元之命令*直接 資料,而提供寫 則位元對映圖傳 ,係將内層計數 定為 在每 定DSTEN ,除非 而每一像素有4 便執行目的地讀 作值之起始值 果的正負號( 條件部分之算 回工作值。我 加回所發生的 斜度。 設定那些用於 ,然後將D 1置 將D 1 / 2置於第 但若此線的兩 D 1加1 。將 ,則設定 X位址更新之 0 算線的位址; 處移動資料。 由圖案資料、 人線位址的資 送器將會產生 器設定成此線 像素有8或更 係將D S T E N用 個位元的模式 取,而避免損 請 先 •M _讀 背 ιέ Ϊ 事 項 再 填% ήή 本衣 頁 訂 60 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) Ο 6號專利申請案 中女說明書倏ΐ頁U 5年1月)五、發明説明() 經濟部令央樣準局員工消費合作社印裝 if>其他的像素。 泣元對映圖傳送器(7 0 )亦能夠Μ蜇一作業在螢慕上繪製 字元。與位元對映圖傳送器(70)有闞的字元繪製,係指繪 弊買度為8個像素且高度任意的長方形區域。根據位元對 8*圖而寫人此區域中之像素,戎使此區域中之像素保持不 考。此一《式並不受限於字元繪製,而亦可使用此模式將 任何儲存的圖形摘充成軍色的位元平面。 於字元繪製時,來源暫存器係定址到通常是字形一部分 的泣元對映圖,此位元對映圖中每一位元組係對應到字元 的一列。因此,泣元對映圖傳送之字形寬度為8涸像素, 然而,亦可使用較寬的字形,但較寬的字形需要一次Κ上 的位元對映鬮傳送器之繪製作業,Μ便繪製一字元。字元 繪製本質上是將位於糸統記憶體(3 4)的字元字形整段柊到 目的地位址。 安排資料4 : : 1係Μ對應於最左側像素的位元作為最低有 效位元,並將字元的最上方置於最低的位址。如果資料的 寬度小於S僴像素時,則不使用字形資料的最44有效位元 0 目的地位址暫存器係用於定址到破鑰製字元的螢幕區域 。_常須先Κ 一位元對映圖傳送作業將此區域清除成所需 之苛暑彩色。目的地位址之起始值係設定為此字元的左上 角.闶為待塢郸的字元為一矩形.並Κ此為拫撺,稈式化設 定Η的地位址。内層計齡器燥没定為字元的冩度•外暉計 齡器保設定為字元的高度。目的地准暫存器係設定為螢幕 (請先閱讀背面之注意事項再填寫本頁) 裝 1T·
• U 本纸張尺度適用中國國家橾準(CNS ) Α4規格(210¾ j97公釐) 經濟部中央標隼局員工消費合作杜印製 A7 B7五、發明説明(59 ) 寬度減掉此字元之寬度。使用DSTUP位元,以便在内層迴 圈的各次程序掃描之間更新目的地位址。 設定内層迴圈控制位元D S T E N及S R C E N F,而字元繪製是 設有S R C E N F這一位元的原因。如此可使毎一列的字元位元 組只被譲取一次。比較器係用來控制各像素的繪製,所Μ 須設定C Μ Ρ Β I Τ控制位元,Μ便起動其位元到位元姐的擴充 _ 機剌。 將待编製的彩色設定成圖案,且通常將此圖案保留在圖 案資料暫存器中。在每一像零有4位元的模式中,將設定 D S Τ Ε Ν ,而且目的地資料暫存器將存有讀取数值,使一半 的位元姐可Μ被被干攒地寫回。如上文所述,來源資料暫 存器存有字形圖案。 位元對映圖傳送器的旋轉及縮放(s c a 1 i n s )使用濃淡控 制A L U ( s h a d i n g A L U ),但並不產生Μ三個D D Α為基礎的 資料值,而是產生以兩個D D A為基礎的位址值X及Y 。通 常使用這些位址值,以便以任意的角度及速率横越一來源 資料圖場,使目的地資料對應於經縮放及(或)旋轉後的 資料。 紅色值產生器提供X值,而綠色值產生器提供Y值。不 使用藍色值產生器,而且不得配合此模式使用明顯的濃淡 彩色。因為旋轉作業所需之準確度高於濃淡控制作業,所 Μ須將四個額外的整數位元加到X值及Y值,並係在第0 及第1旋轉暫存器建立這些數值。所有的計算係執行到 1 0點位元的準確度。 -------「—裝------訂----- (請先閱讀背面之注意事項再填寫本頁) -62- •本紙張尺度適用中國國家橾準(CNS ) A4规格(210X297公釐) S濟部中央標準局Η工消費合作社印製 A7 B7五、發明説明(6Q ) , 至於彩色濃淡,在内層迴圈中盡出每一像素之後,須將 差異值加到X及Y 。在外層迴圈中加入各步進值,且須設 定SRCUP及DSTUP旗標,Μ便將其加人。差異值及步進值 可Κ是正值或負值,且不會產生相加或相減,這是與濃淡 控制模式不同的。 通常係設定目的地位址指標,Μ執行對目的地長方形的 正常光域掃描,因而得Κ執行旋轉及縮放,此時來源指標 係以適當的斜度及速率横越來源資料。此種方式可確保目 的地資料是連續的,且無須執行較必要次數多的位元對映 圖傳送(即位元對映圖傳送器之作業)。如果目標區域不 是長方形時,應Μ適當的透明彩色環繞來源資料。 此記憶體中一資料表的方式提供位元對映圖傳送命令。 位元對映圖傳送器(70)將此表之内容載入其暫存器,並執 行規定的作業。位元對映圖傅送器(7 0 )將接收連續的命令 组,直到將一停止(.S ΤΟ Ρ )指令謅進命令暫存器為止。 在發出命令字姐之前,必須先建立位元對映圖傳送程式 位址。各程式位址暫存器提供此位元對映圖傳送程式泣址 ,且這些暫存器係合而成為完整的24位元位址。此程式須 位於一字組的邊界。 一個完整的位元對映圖傳送命令資料表除以一個命令字 姐開始。然而,在一序列中之第一位元對映脚傅送命令具 有其命令字姐,且此命令字組係由c P U ( 3 0 )寫入命令暫存 器中;因此,位元對映圖傳送命令係自第二字組開始讀取 命令資料。同樣地,最後一個位元對映1¾丨傳送命令須包含 (請先閱讀背面之注意事項再填寫本頁) 裝. -ΪΤ
Q -63 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐) 經濟部中央榡準局員工消費合作社印裝 A7 B7五、發明説明(61 ) 不多於一個的命令字ιί,且此命令字姐的紈行位元已被清 除。 位元對映圖傳送命令之形式為:多個命令位元及控制位 元、一個2 4位元的來源位址、一個2 4位元的目的地位址、 一個1 0位元的外層計數器數值、一個1 0位元的内層計數器 數值、一個1 2位元有正負號的來源步進、一個1 2位元有正 . 負號的目的地步進、以及一個1 5位元的圖案值。如果濃淡 位元被設定,則提取9個額外的字組:紅色、綠色、及Μ 色的起始值(有6個整數位元及1 0個分數位元)、紅色、 綠色、及Μ色的差異值(位元數同前)、以及紅色、綠色 、及藍色的步進值(位元数同前)。 命令位元係如下所述。設定執行位元時,將使位元對映 圖傳送器(70 )開始作業。於寫入命令暫存器作為一 I / 0埠 時,使用此執行位元,Μ便使位元對映圖傳送器(7 0 )開始 讀取一命令。如果位元對映圖傳送器(7 0 )載入一執行位元 已被清除的命令作為命令_取的一部分時,則作業將停止 。設定C 0 L S Τ位元時,將於碰撞(即寫入抑制)發生時使 作業停止。此後,C P U ( 3 0 )可回復或取消繪製作業,且可 讀取各内部暫存器。設定PARRD位元時,將要求位元對映 圖傳送器(7 0)於每次跳出内層迴圈且外層迴圈尚未到達零 時,自程式計數器位址讓取一個新的參數。設定SRCUP位 - 元時,將要求於跳出内層迴圈且外層計數器尚未到達零時 ,將步進暫存器的内容加到來源位址。設定D S ΤII Ρ位元時 ,將要求於跳出内層迴圈且外層計數器尚未到達零時,將 (請先閱讀背面之注意事項再填寫本頁) Λ丨裝------"訂-----银 -64- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29*7公釐) 經濟部中央標隼局g'x工消費合作社印製 A7 B7五、發明説明(62 ) 步進暫存器的内容加ίί丨目的地位址。設定SRCEN位元時, 將在内層迴圈中起動來源位址讀取,且亦根據像素的大小 而使采源位址暫存器遞增。設定D S Τ Ε Ν位元時,將在内廇 迴圈中起動目的地位址讀取,但設定此位元時並不影響目 的地位址暫存器,因為此暫存器係於目的地寫人周期時被 遞增。設定S R C E N F位元時,將於首度進入内層迴圈但並非 , 是再度進入内層迴圈時,讀取來源位址:此位元是SECEN 的-特殊情形 > 且係與上述的字元繪製模式有關,若設定 S R C Ε Ν時,則S R C E N F將無效。P S I Ζ Ε 0及P S I Ζ Ε 1這兩個位元 選擇像素大小,其中0到3分別對應於4 、8 、16、及 3 2位元。如上文所述,3 2位元只供在3 2位元系统的資料移 動。W I D Τ Η 0及W I D Τ丨11這兩個位元選擇以位元組表示的螢幕 寬度*其中0到3分別對應於2 5 6 ' 512 、1 0 2 4、及 20 48個位元組。設定LINDR時,將使位元對映圖傅送器 (7 0 )進人盡線模式,此模式同時使用來源及目的地位址暫 存器以產生賁線位址,並可將此位址用於讀取及寫入。設 定YFRAC位元時,將指示位元對映圖傳送器(70) : X位址 及Υ位址中何者具有晝線模式中之分數遞增;如果Υ位址 具有分數遞增時,即設定此位元。設定PATSEL位元時,將 選擇圖案資料暫存器Μ取代來源資料暫存器,而作為邏輯 功能單元的來源輸入;此位元係與字元繪製有關,此時來 • >* 源資料暫存器將含有字形資料,而圖案資料暫存器將含有 繪圖彩色。設定濃淡位元時,將起動濃淡控制A L U之输出 作為寫入資料,此位元只對每一像素有8及1 6位元的模式 (請先閱讀背面之注意事項再填寫本頁) .n I —^ϋ I mr ^ 、v't o 線 -65- 本紙張尺度適用中國國家標準(CNS ) A4規格(2IOX297公釐) Α7 Β7 經濟部中央樣率局員工消費合作社印製
五、發明说明(63) 有效。 位元對映圖傳送器(7 〇)設有若干棟控制位元:來源控制 位元、目的地控制位元、邏輯功能單元控制位元、及比較 器控制位元。位元對映圖傳送器(7 〇 >具有若干來源控制位 元。設定S W A R P位元時,將使來源位址更新係在可程式設 定之邊界掃描,而非Μ直線方式執行整個記憶體。 . s W R A Ρ 〇及s W R A Ρ 1控制此種掃描功能的範圍,而使來源位址 指標K垂直方式掃描,其中〇到3分別對應於64千、128 千、256千、及512千位元組之螢幕。設定SRCCMP位元時 ,將選懌來源資料暫存器作為比較器的來源输人,如果清 除此位元時,則將使用圖案資料暫存器。設定SL WRAP位元 時,將使來源指標在線寬之内掃描,Μ供内層迴圈的更新 。設定S S I G Ν位元時,將設定於更新來源位址時所用之正 負號,設定此位元時將使來源位址被遞減,而不是遞增; 且此位元將使X於盡線時為負值。 位元對映圖傳送器(7 0 )亦具有若干目的地控制位元。設 定DWARP位元時,將使目的地位址更新係在可程式設定之 邊界掃描,而非以直線方式執行整個記憶體。DWRAPO及 DWRAP1控制DWRP功能的範圍,而使來源位址指標Μ垂直方 式掃描,其中0到3分別對應於64千、128千、256千、 、及512千位元姐之螢幕。設定DSTCMP位元時,將選擇來源 資料暫存器作為比較器的來源输入,如果清除此位元時’ 則將使用圖案資料暫存器。設定DLWRAP位元時,將使來源 指標在線寬之内掃描,Μ供内層迴圈的更新。設定DS1GN -66- 本紙張尺度適用中國國家標準(CNS ) Α4规格(210X297公釐) -------η_裝------訂------〇線 (請先閲讀背面之注意事項再填寫本頁)
經濟部中央標隼局員工消費合作社印聚 A7 B7•五、發明説明(64 ) 位元時,將設定於更&來源位址時所用之正負號,設定此 位元時將使來源位址被遞減,而不是遞增;且此位元將使 γ於畨線時為負值。 位元對映圖傳送器(7 0 )亦設有邏輯功能單元的控制位元 。邏輯功能單元控制於目的地寫人周期時所寫入的資料。 L F U可對來源資料及目的地資料做任何的邏輯结合,此係 . 由每一 L F U位元(即L F U 0到L F U 3 )選擇一個全及項,並將 所選擇的全及項經由邏輯”或”输出*而得到任何的邏輯 結合。其中0值對應於”非”來源及”非”目的地,1對 應於”非”來源及目的地,2對應於來源及”非”目的地 ,3對應於來源及目的地。因此,共有十六種可能性。 位元對映阃傳送器(7 0 )亦設有若干比較器控制位元。設 定C Μ P P L N時,將起動平面模式,此棰三榷比較器的功能係 在平面號碼位元上運作,而不是在整個像素上運作。若設 定C Μ P E Q位元,將在平面橫式且目的地像素的優先順序等 於來源像素的平面優先順序時,或是在非平面模式且整個 像素相同時,使比較器抑制一内層迴圈寫人。若設定 C Μ P H Ε位元,將在平面模式且目的地像素的優先順序不等 於來源像素的平面優先順序時,或是在非平面模式且整個 像素不同時,使比較器抑制一内層迴圈寫入。設定C MP G Τ 1時,將只在平面模式運作,且在目的地像素的平面儍先順 序大於來源像素的平面儍先順序時,使比較器抑制寫入。 設定CMPBIT位元時,將提供一位元給位元組擴充架構。此 種方式將利用内層計數器選擇來源資料暫存器的一位元, -67- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐〉 (請先閱讀背面之注意事項再填寫本頁) -裝--- -丁 _ 涨 經濟部中央標隼局員工消費合作社印製 A7 B7五、發明説明(65 ) 並在所選擇的位元為#時產生一抑制,而使比較器產生一 抑制。此種選擇方式為:在内層計数器中之8係選擇第〇 位元,7係選擇第1位元,6係選擇第2位元,依此類推 Q 程式位址暫存器係指向位元對映賙傳送作業命令的來源 。係以循序向上的方式在整個記憶體讀取資料。此資料必 > 然是置於偶数位址(亦即位元對映圖傳送作業必須自字姐 邊界開始執行)。第0暫存器對應於第0到1 5位址位元, 第1暫存器對應於第1 6到2 3以及第0到7位址位元。 在C P U ( 3 0 )的I / 0空間可以有某些上述的位元對映圖傳 送器暫存器。此外,CPU (30)可存取某些位元對映圖傅送 器之狀態及控制位元。如前文所述,位元對映圖傳送器 (7 〇)設有7個字姐寬度的讓取暫存器、及4個字姐寬度的 寫人暫存器。應將0寫人寫入暫存器中任何未使用的位元 。各I / 0暫存器係自I / 0位址4 0 Η開始。亦將這些暫存器 安排在記憶體空間分配表中,這主要係使D S Ρ ( 7 4 )可存取 這些暫存器,此種存取係開始於與I / ϋ相同的偏移虽.但 基址則為F 1 0 4 0 0 Η (亦即減掉4 0 Η再加上F 1 0 4 0 0 Η而得到 記憶體位址)。第一位元對映圖傳送目的地暫存器對應於 目的地位址暫存器的第0到15位元。第二位元對映圖傳送 目的地暫存器的第0到7位元對應於目的地位址暫存器的 第16到23位元。第二位元對映圖傳送目的地暫存器的第 1 5位元對應於目的地位址暫存器的目的地位址半位元組邰 分。第一位元對映圖傳送來源暫存器對應於來源位址暫存 -68- 本紙張尺度適用中國國家標準(CNS > Α4規格(210Χ297公羡) (請先閲讀背面之注意事項再填寫本頁) 丨裝丨 I (II *1τ! 勹 線
A7 B7 經濟部中央標準局員工消費合作社印敦 五、發明説明(66) 器的第0到1 5位元。第二位元對映圖傳送來源暫存器的第 0到7位元對應於來源位址暫存器的第1 6到2 3位元。第二 位元對映圖傳送來源暫存器的第1 5位元對應於來源位址的 半位元姐部分。位元對映圖傳送器内層計數器的第0到9 位元對應於内層計數器數值。位元對映圖傳送器外層計數 器的第0到9位元對應於外層計數器數值。位元對映圖傳 . 送狀態暫存器提供各種位元對映圖傳送器的狀態資訊。第 1位元指示比較器平面優先順序相等之條件符合。第2位 元指示比較器平面優先順序不相等之條件苻合。第3位元 指示比較器像素優先順序相等之條件苻合。第4位元指示 比較器像素優先順序不相等之條件苻合。第5位元指示比 較器位元到像素之條件符合。第1 3位元相當於執行位元, 表示位元對映画傅送器現在偽在作業中,或C P U岔斷使其 作業暫停、或因碰撞而停止。第1 4位元指示位元對映圖傳 送器因C P I]岔斷而停止。第1 5位元指示位元對映圖傳送器 因碰撺偵測而停止。以位元對映圖傳送程式位址的第0到 1 5位元載人位元對映圖傳送器的程式位址暫存器;前文述 及,此暫存器之第0位元必然是0 ,這是因為必須將位元 對映圖傳送器程式置於字組的邊界。以位元對映圖傳送程 式位址的第1 6到2 3位元載人第二位元對映圖傳送程式位址 ,暫存器的第0到7位元,而其他八個位元皆為0 。位元對 映圖傳送命令暫存器對懕於位元對映圖傳送命令的第0字 組•且於起動位元對映圖傳送器時,利用此暫存器建立命 令。位元對映圖傳送器之DMA控制器然後自此命令的第一 -69- 本紙張尺度適用中國國家標隼(CNS ) A4规格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) —裝--- -訂 ----0 線 五、發明説明( 6 7 A7 B7 經濟部中央標準局員工消費合作社印製 字組開始作 位元對映 一岔斷停止 送器的匯流 ,位元對映 傳送器在碰 使位元對映 位元時,將 的作業|請 時,可Μ重 位元得以被 傅送器重定 取消位元對 對映圖傳送 命令給位元 三個旋轉暫 部分的最高 值的整數部 高四個位元 值。第8到 ,此10位元 二旋轉暫存 高四個位元 值。第4到 業。 鬮傳送控制 掩蔽,於設 排控制單元 圖傳送器將 撞之後回復 圖傳送器重 偵測碰撞, 注意•當位 新設定位元 改變;Μ及 到一靜態, 映圖傳送器 器的碰撞停 對映圖傳送 存器。第0 六個位元, 分。第4到 ,此1 0位元 11位元對應 數值的最低 器,第Q到 ,此1 0位元 7位元對應 暫存器具有 定此位元時 所傳送之岔 不會停止; 作業,並係 新起動,前 位元對映圖 元對映圖傳 對映圖傳送 第2位元在 a在碰撞停 正庄執行的 止發生之後 器。位元對 位元到第3 10位元數值 7位元對應 數值的最低 於X步進整 六個位兀是 3位元對應 數值的最低 於Y增量整 三個位元: ,可掩ί®位 斷,因而於 第1位元使 用在偵測到 文述及,於 傳送器將回 送器處於碰 命令暫存器 碰撞之後將 止發生後, 作業。請注 ,應發出回 映圖傳送器 位元對應於 的最低六個 於X增量整 六個位元是 數部分的最 紅色的整數 於X位址整 六個位元是 數部分的最 第0位元是 元對映圖傳 岔斷發生時 位元對映圖 一碰撞之後 設定C0LST 復其所暫停 撞停止狀態 ,使 C 0 L S Τ 位元對映圖 利用此位元 意,在位元 復或重定的 (7 0 )亦設有 X位址整数 位元是紅色 數部分的最 紅色的整數 高四個位元 值。至於第 數部分的最 綠色的整數 高四個位元 請 閱 ,讀 背 & 意 事八 項广^ 再 填 I% 被 本个 頁 訂 線 70 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明(68 ) ,此1 0位元數值的最低六画位元是綠色的整數值。第8到 11位元對應於γ步進嫠數部分的最高四個位元,此1 〇位元 數值的最低六個位元是綠色的整數值。在第三旋轉暫存器 中·設定第0位元時,將使旋轉位址替代目的地位址。設 定第1位元時,將使旋轉位址替代來源位址。設定第2位 元時,將設定為旋轉模式,而不是濃淡控制模式。第1 0到 > 1 5位元對應於旋轉位址的最高六個位元。 D S P ( 7 4 )音效協同處埋器是一個一般用途的算術協同處 理器,具有足夠的計算能力Μ賁施高性能的音樂合成器。 D S Ρ (7 4 )設有同步串列输出,Μ便產生具有1 6位元精確度 的立體聲音頻信號,提供了通常於光碟技術才具有的高品 質音效。可自主C Ρ ϋ ( 3 0 )對D S Ρ ( 7 4 )做微控制,且其指令 極具有充分的彈性,可謅使用者對此装置做程式設定,以 賁施許多與”音樂合成器”大不相同的功能。此類應用可 能包括Κ演算法產生之語音、利用快速傅立絜變換技術之 音頻分析、Μ及三維圖形旋轉。D S Ρ ( 7 4 )利用哈佛架構 (H a r ν a r d a「c h i t e c t u r e )(即各別的程式匯流排及資料匯 流排),Μ便得到最大的資料產出率(t h r 〇 u g h p u t)。 D S P ( 7 4 )設有一算術邏輯單元(A L U )。 此ALU之特點為具有16位元x 16位元的硬體式乘法器 累積器,並具有加法、減法、及邏輯功能。A L U亦設有 一個獨立的串列除法單元,此除法單元可在每一運算產生 一商數位元。加法器/減法器所得到的進位位元係儲存在 一獨立的閂鎖器,並可將此進位位元用於傳播進位,Μ供 (請先閱讀背面之注意事項再填寫本頁) 1^) —裝-- --訂 丨-^線 -71- 本紙張尺度適用中國國家橾準(CNS ) Α4規格(210Χ297公釐) 經濟部中央標準局員工消費合作杜印製 A7 B7五、發明説明(69) 多重精確度的算術連算,亦可將此進位位元用於條件指令 。所有的條件指令係與此進位位元的是否被設定相關。此 装置内的資料轉移寬度皆為1 6位元·但其中的例外為乘法 器/累積器内的内部資枓異動。 D S P ( 7 4 )是一個極簡潔極快速的處理器,其主要目的係 供音效合成,但亦可紈行如上文所述的其他計算任務。 , D S P ( 7 4 )係在一個處理器周期執行所有的指令;且係K系 統時脈速度(通常為2 0到3 3百萬赫)紈行這些指令。於音 效合成時· D S P ( 7 4 )之時序係受數位至類比轉換器(D A C ) 介面中計時器之控制。這些D AC皆受到雙重緩衝,如果一 D AC寫入將要產生上溢時,則將暫停此作業,直到媛衝器 空出為止。只要軟體係K取樣率紈行迴圈,巨只要平均迴 圈時間小於取樣周期,則有時某些迴圈可Μ是兩倍的畏度 。因為迴圈所包含的指令数可能多到無法全部存入程式 R A Μ ,所M D S Ρ ( 7 4 )設有一種指標定址模式,此棰模式可 讓同一個程式碼對數棰音效起作用。 D S Ρ ( 7 4 )是一種哈佛架構的裝置,因此程式R A Μ及資料 R A Μ是各自獨立的,但在兩者的R A Μ段落中其周期係以相 同的時間產生。其中使用了一個周期的管線(P i P e 1 i n e ) :因此,於每一時脈周期將發生兩個事件:提取一指令; Μ及發生與前一指令有關的資料轉移。如此將產生一種執 行轉移U u m ρ )後的指令之奇特效果。D S Ρ ( 7 4 )設有兩個 算術邏輯單元(A L 11)(圖中未示出):一個典型的A L U 、 及一個乘法/累積A L U 。D S P ( 7 4 )並設有若干暫存器:一 (,請先閱讀背面之注意事項再填寫本頁) -裝------訂— 線 一 7 2 一 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作杜印製 A7 B7五、發明説明(7Q) X運算元暫存器、一第二運算元暫存器、一存有A L U運算 結果的A Z暫存器、Μ及一存有乘法/累積A L U蓮算结果的 Μ Z暫存器。D S P ( 7 4 )亦設有一 D Μ /\通道及一除法器。 D S Ρ ( 7 4 )的蓮算相當簡單。在指令執行的第一個時脈( t i c k )中,將運算碼自程式R A Μ讀進指令解碼器。在第二 個時脈中,當自程式R A Μ讀取次一指令時,依照第一指令 - 的指示,自糸統記憶體(3 4 )將資料轉移到一暫存器,或自 一暫存器將資料轉移到系統記憶體(3 4 )。 DSP (74)内的ALU是一個16位元的算術邏輯單元,其功 能與本門技術中廣為人知的德州儀器公司(Te X a s I n s t r u m e n t s )的7 4 1 8 1相同。尋常的算術運算被編碼成 指令;而執行不尋常的指令時,則可利用一般用途的算術 指令(General-purpose Arithmetic instruction ;簡稱 G AI )直接設定A L U模式位元。 D S P ( 7 4 )亦設有一作為第二A L U的乘法器/累橫器,用 K執行1 6 X 1 6的有正負號/無正負號的乘法,而產生 3 2位元的運算结果。除此之外,此乘法器/累積器亦可執 行乘法/累積運算,此時乘法所得的乘積係加到前一次的 運算結果。可將運算结果累積到3 6位元,並容許上溢( 〇 v e r f 1 〇 w )。乘法器的運算簧際上要用掉兩個時脈,但是 、乘法指令本身係在一個時脈中完成。亦即,在一乘法或乘 法/累積之後的指令可能不會涉及Μ Z暫存器或X暫存器。 D S Ρ ( 7 4 )亦設有一除法器。此除法單元即是在D S Ρ (7 4 )内部空間中的一姐暫存器。此除法器可對1 6或3 2位元 (請先閲讀背面之注意事項再填寫本頁) A i----:丨丨,一
1T -73 - 本紙張尺度適用中國國家樣準(CNS ) A4規格(210 X 297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(71 ) 的運茛元紈行無正負號的除法,並產生一商數及一餘數。 DSP (74)亦設有一 DMA通道。此DMA通道即是DSP (7 4 )資料記憶體空間中之一姐暫存器,其中有兩個位址暫 存器及一個資料暫存器。若將一位址寫人這兩個位址暫存 器中的第一暫存器,即可起動DMA轉移。DMA轉移有一·段 持纗期間,而在紈行其他的DMA之前,必須先經過這一段 . 持續期間。D Μ A狀態機負責要求S Y S T E Μ ’匯流排(6 1 )的主 控權,而在取得此主控權後,即執行DMA轉移,執行完畢 後又釋出SYSTEM’匯流排(61)的主控權。 在替代實施例中,可將一字組寫人這兩個位址暫存器中 之第二暫存器*使其保持位元被設定。此種方式係用來取 得S YS TEM ’匯流排(6 1)的主控權,並保有此主控權,直到 該保持位元被清除為止。於執行連續多筆D Μ A轉移時,此 種轉移方式是有效率的,但此種方式對單一轉移通常較無 效率,這是因為D S P ( 7 4 )無法決定何時可取得S Y S T E Μ ’匯 流排(6 1 )的主控權,所以D S Ρ ( 7 4 )必須等候最大可能的潛 在等待時間。D S Ρ ( 7 4 )記憶體通常可在D S Ρ的内部資料位 址空間及主C P U的位址空間找到。 D S Ρ ( 7 4 )設有一與其相關聯的D S Ρ記憶體(7 6 )。D S Ρ記 憶體(76)包含程式RAM 、資料RAM 、一暫存器/常數表、 、以及一正弦ROM (圖中皆未示出)。DSP的内部位址空間 及糸統記憶體(3 4 )的位址空間通常皆可存取到D S P記憶體 (7 6 )。D S P的程式R A Μ大小為5 1 2個1 8位元的字組,且只 能由C P U ( 3 0 )寫入這些位置,D S Ρ ( 7 4 )只能以唯讀之方式 -------^ ‘裝-------ΪΤ----Θ 線 (請先閱讀背面之注意事項再填寫本頁) -74- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) A7 經濟部中央標隼局員工消費合作社印製 B7五、發明説明(72 ) 取得其中之程式。程式R A Μ並不在D S P的内部位址空間中 。在D S Ρ ( 7 4 )正在運作時,主C P U不得存取程式R A Μ 。每 一 D S Ρ指令皆有一 7位元的運算碼、及一· 1 1泣元的位址向 量。所有的微碼指令(其中之例外為乘法或乘法/累積連 算)皆係在1 8 5毫微秒的周期中完成。所有指令皆係目糸 統記憶體(3 4)到暫存器的轉移、或自暫存器到另一暫存器 . 的轉移;不容許有立即的數值。因此,若在某一指令中需 要一常数時,並無法自常數表取得此常數,資料R Λ Μ的一 位置必須存有此常數值。D S Ρ ( 7 4 )亦容許條件指令及指標 定址。如果指令碼的第1 2位元被設定時,則只有在A L iJ中 之進位位元亦被設定時 > 才可執行此指令。如果指令碼的 第1 1位元被設定時,則將此指令碼的9位元位址向虽加到 指標暫存器中之9位元數值| Μ便產生此指令所運算的資 料記憶體位址。將各數值載入額外位元暫存器,並將字姐 寫人所需的位置,而設定額外的兩個位元。 D S Ρ ( 7 4 )具有許多移動命令,用Μ將資料移進移出記憶 體及暫存器。D S Ρ ( 7 4 )亦設有若干其他命令,其中包括加 、減、”及”、”或”、帶有進位的加法、Ν Ο Ρ 、上文所 述之G A I 、以及可讓C P U ( 3 0 )存取D S Ρ記憶體(7 6 )的”侵 入 ” (I N T R li D E )命令。 、 正弦ROM的容量為256個16位元字姐,其中存有完整的 正弦波2的補數之正弦波數值。 資料R A Μ的容蠆為5 1 2涠1 6位元字姐。 在D S Ρ ( 7 4 )的控制下,或在C P U ( 3 0 )的控制下,可使資 (請先閱讀背面之注意事項再填寫本頁) I丨丨丨勹 線 -75 — 本紙張尺度適用中國國家標隼(CNS ) Α4規格(210X 297公釐) Α7 Β7 經濟部中央標準局員工消費合作社印製 五、發明説明() 料在CPU (30)與DSP (74)之間轉移° D Μ A轉移之機制係根據·· D S P ( 7 4 )成為S Y S 丁 E Μ ’紙流排 (6 1 )的匯流排主控装置,並存取糸统記憶體(3 4 ) ° D S Ρ (7 4)是具有最高優先順序的其中一個確流排主控裝置’ 13 此,只要現行的匯流排主控装置可放棄S Y S T E M ’歴流排 (6 1.)的主控權,D S P ( 7 4 )即可自琨行的匯流排主控装置取 . 得S Y S T E Μ,匯流排(6 1 )的主控權。琨行的匯流排主控裝置 δ文棄S Y S Τ Ε Μ,匯流排(6 1)主控權的最壊狀況,即是C P U (30)為匯流排主控裝置,這是因為80376或80386SX可能 要發相當畏的時間才會釋出SYSTEM'匯流排(61)的主控權 。如前文所述,寫人第一個DMA位址暫存器時,即可開始 D Μ A轉移。應先行將狀態資訊的轉移及位址的較高位元部 分寫人第二DMA位址暫存器;同樣地’在寫人轉移的情形 中,應先行將寫人資料寫到DMA資料暫存器。於起動一轉 移時,D S P ( 7 4 )要求S Y S T E M,匯流排(6 1 .)的主控權,而在 D S P ( 7 4 )取得S Y S T E Μ '匯流排(6 1 )的主控權時,D S P (7 4 )即執行此轉移,隨即又釋出S Y S Τ Ε ΙΓ匯流排(6 1 )的主 控權。在使用讓取資枓及(或)起動另一次轉移之前,須 Μ循訊(ρ 〇 1 1 )之方式結束上述作業,此外程式設計師亦 可選擇讓最大可能的執行時間過去之方法。 亦可執行第二種匯流排主控權取得技術,此種技術使用 第二個DMA位址暫存器中之保持位元,Μ要求SYSTEM’匯 流排(6 1)的主控權。如果D S P ( 7 4 )想要連績執行多次轉移 時,此種技衛可能較為有效,這是因為S Y S Τ Ε Μ ’匯流排 (請先閱讀背面之注意^項再填寫本頁) --C i------ --9 丨丨丨h, 線 一 7 6 一 本紙張尺度適用中國國家櫺準(CNS )六4说格(210X297公釐) 經濟部中央標孪局員工消費合作社印製 A7 B7 — ----------------' --- 五、發明説明(74 ) (61)的主控權在各次_移之間不會被釋出。在DSF> (74)釋 出S Y S T E Μ,匯流排(6 U的主控權之前,必須先清除第二 DMA位址暫存器中之保持位元。我們通常不推萬此權機制 ,這是因為DSP ( 74 )將在相當長的一段時間中並未執行任 何動作,但是卻主控了 S Y S T E Μ ’匯流排(6 1 ) ’此種情形將 浪費掉整個記憶體匯流排的頻帶寬度’且很有可能千擾到 * 光碟機的I) Μ Α轉移如果使用第二種技術時,D S Ρ ( 7 4 )在 執行任何D Μ Λ轉移之前,必須先要求S Y S T E M ’匯‘流排 (61)的主控權。此時DSP (74)無法偵測其是否已取得 SYSTEM,匯流排(61)的主控權,因而DSP (7 4)必須等候最 大次數的匯流排指令時間。一旦D S P ( 7 4 )取得了 S Y S T E M ' 匯流排(6 1 )的主控權,即可進而執行匯流排周期。13 S P (7 4 )可執行任意的讀取及(或)寫人周期序列’且應在執 行终了時讓出S Y S T E Μ,匯流排(6 1 >的主控權。 在主CPU (30)控制下,亦可執行CPlJ (3〇)與DSP (74)間 之資料轉移。此時係將D S P ( 7 4 )的内部記憶體對應到主 C P (J的位址空間。當0 S P (7 4 )處於停止橫式時’主c p U可 寫人程式記憶體的各處位置,此時這些位置就好像在正常 的糸統記憶體(3 4 )之中。然而,當D S P ( 7 4 )正在運作時’ 主C P U不得存取D S P ( 7 4 )的程式記憶體。不得利用”侵入 "機制存取D S P ( 7 4 )的資料記憶體。為了確保D S P ( 7 4 )的 作業不受任何干擾,只能於DSP (74)執行”侵人”指令時 ’才可在資料記憶體中產生資料異動。當D S P ( 7 4 )處於停 止模式時,可將D S P ( 7 4 )視為正在恆久有效地執行’侵入 -77 - 本紙張尺度適用中國國家橾準(CNS > A4規格(210X297公嫠) (請先閱讀背面之注意事項再填寫本页) 裝 訂 經濟部中央標準局員工消費合作杜印製 *· A7 ____B7___ 五、發明説明(75 ) ”指令。 只有在D S P ( 7 4 )不運作時,才能使用位元對映圖傅送器 (7 0 )執行C P U ( 3 0 )到D S P程式R A Μ ( 7 (5 ).的資料轉移。同樣 地,當D S Ρ ( 7 4 )正在運作時,位元對映圖傅送器(7 0 )不得 存取D S Ρ的資料R A Μ 缌之,只有在D S Ρ ( 7 4)執行”浸人 ”指令時,位元對映圖傳送器(70)及CPU (30)才可修改 , DSP程式RAM (76)中之資料。 D S P (7 4 )可讓位元對映圖傅送器(7 0 )執行極快速的資料 段移動,Μ便將D S P的程式碼自糸統R A Μ移到I) S P的程式 RAM 。因此,DSP (74)及位元對映画傳送器(70)可Μ相互 配合,而將比實際更大的程式RAM提供給DSP (74)。 D S P (7 4 )亦設有一串列音頻數位至類比轉換器(D A C )介 面。此串列D A C介面可讓D S P ( 7 4 )驅動一同步串列(例如 12 S或類似格式)D AC ,亦可讓D S P ( 7 4 )自一光碟機等同 步串列資料來源蝓入資料。如果並米連接铖入装置時,則 可自内部產生此介面的定時信號,但如果設有一資料來源 時,則必須使用此資料來源決定定時信號。一内部上溢探 測器可防止DSP (74 )在完全输出上一筆輸出資枓之前即寫 入D A C 。可寫人兩個D AC暫存器中的第一暫存器,而管制 上述之情形。因此,D AC之資料轉移應採取下列方式:寫 、人第一 DAC暫存器,寫入第二DAC暫存器,讀取输入值。 必須Μ極接近的間隔(小於1 6個指令的時間)紈行上述各 程式。應不可偵測到下溢,但若偵測到Τ溢時,則須再次 输出上一筆输出值。各DAC數值係受到雙重緩銜,因而音 一 7 8 一 本紙張尺度適用中國國家揉準(CNS〉Α4規格(210 X 297公釐〉 m —^n 1^1^1 Β_^ϋ I ttr ΪOJI nn ml n^l (請先閱讀背面之注意事項再填寫本頁) -_0 I_ ______ t_____ _ __ _ 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(76 ) 頻碼雖然應以小於或等於取樣周期的平均速率掃描程式迴 圈,但亦偶爾可κ兩倍取樣周期的速率掃描此迴圈,此棰 方式對於例外的音效處埋可能相當有用《 D S P ( 7 4 )包含一與德州儀器公司ί T e X a s I n s t r u m e n t s )7 4 1 8 1裝置相容的算術邏輯單元(A L U )。 A7 V / C D控制器/協同處理器(3 2 )亦包含一光碟機D D M A控 > 制器。此光碟機控制器包含F列各功能單元:一簡單的同 步串列介面(供12 S及類似的格式)、一唯讓光碟機資料 段解碼器、及一 D Μ A通道。此機制可使串列資料流直接( 或先經由資料段解碼器)轉移到糸统記憶體(3 4 )。如果内 部的資料段解碼器發生問題或無法動作時,亦可使用外接 的資料段解碼器。當一資料轉移结束時,即產生一岔斷, 而使轉移長度計數器變成零。 光碟機控制器之同步串列介面支援本門技術中廣為人知 的菲力浦(P h i Π p s )資料格式。菲力浦的資料格式具有一 時脈、一字姐選擇線、及一資料線。字姐選擇信號比資料 領先一個時脈,且此資料係自3 2位元資料的最高有效位元 (M S B )開始排列。字姐選擇線上的低位準將指示左側的資 料,字組選擇線上的高位準將指示右側資料。同步串列介 面亦支援菲力浦的資枓段解碼器輸出格式*此種格式中, 位元的排序是顚倒的|第一位元是排列在資料的苐一位元 。字組選擇格式可Μ是菲力浦資料格式、新力(S ο n y )資 料格式、或松下(M a t s u s h it a )資料格式‘, 光碟機控制器(7 2 )亦設有一資料段解碼器。此資料段解 ( 裝r^ (靖先閱讀背面之注意事項再填寫本頁) _ - -79 - 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) 經濟部中央榡隼局貞工消費合作社印製 A7 B7五、發明説明C77 ) 碼器係與各2 3 5 2位元姐區段的開頭處同步,且執行整序( d e s c r· a m b 1 i n g )作業,並計算偵錯碼(E r r 〇 r D e t e c t i ο η Code;簡稱E1) C ) M偵錯。資料段解碼器可以較短模式運 作,此時涤在起始碼之後轉移2 0 4 8個資料位元組;資料段 解碼器亦可以較長模式運作,此時係在同步型樣之後轉移 2 3 4 0俩位元姐。此襌方式可於需要時_取起始碼及偵錯資 . 料。可將起始碼的大小設定為4或1 2個位元姐| Μ支援光 碟機模式1及C D I / X Α模式2形式1 ,但只有在主要4位元 姐的起始碼中,才執行起始碼比對。只有在較長模式中作 業且係在抽取所箱資枓時,才支援模式2的各種形式。起 始碼比對係在資料轉移的第一區段中執行,以確保正在讀 取正確的資料。應將所需的起始碼數值以程式設定於起始 碼暫存器中。如要執行多段落轉移,則在第一個段落之後 不再做起始碼比對。 通常除K較短模式執行正常的資料轉移,而於偵測到錯 誤時才使用較畏模式,以便作業軟體可嘗试更正此錯誤。 若將計數設定為待轉移較長字組的,總數時,即可支援多段 落轉移。錯誤產生時將取消多段落轉移。錯誤的形式如下 :不可靠的資料、E D C錯誤、Μ及不同步。可對解碼器循 訊,以決定其現在的狀況。光碟機控制器亦設有一 D Μ Α介 1 面。此D Μ A介面一次可將兩個1 6位元的字姐轉移到系統記 憶體(3 4 )。此D Μ A介面可取得内部資料段解碼器之输出, 亦可取得同步串列介面的輸出。此D Μ A介面設有一向上掃 描系統記憶體(3 4 )的位址計數器。此D Μ A介面亦設有一轉 -------η裝— (請先閱讀背面之注意事項再填寫本頁) 訂 線 —8 0 一 本紙張尺度適用中國國家樣準(CNS)A4規格(210Χ297公釐) 經濟部中央標準局員工消費合作社印敦 at B7五、發明説明(78) 移長度計歟器,Μ供直接自串列介面縳移。在”永久模式 ”中· D Μ Α位址暫存器係在一個3 2千位元姐的媛衝器中巡 迴,而不必顧及計數器。此種模式對於光碟的音頻資料相 當有用,此種模式對於諸如”全動盡”解壓縮等即時資料 處理也相當有用。每當位址指標在此緩衝器内巡迴時,即 產生一 CPU (30)岔斷。 . 現在請參閲圖5 ,圖中示出使程式匣”鎖碼”的替代實 施例。如前文所述,圖1 A及3所示之位址密碼器(5 4 )提供 了 一棰對程式匣(1 4 ) ”鎖碼”的方法,Μ便防止未經授權 的使用。如圖5所示,另一種方法係將一·音頻產生微控制 器(1 0 0 )置人程式匣中。此程式匣包含一前文中配合圖 1 Α所述之程式R 0 Μ ( 5 0 )、一已於前文述及位址密碼器 (5 4 )時做過概括說明的位址解碼器(1 0 2 ) 、Μ及微控制器 (100) 此種位址解碼器極類似於一般程式匣中所採用的位址解 碼器,但是此位址解碼器(1 0 2 )只在微控制器(1 0 0 )經由 一起動線(1 0 3 )起動位址解碼器(1 0 2 )時,才產生一送至 程式R 0 Μ ( 5 0 )的晶片選擇信號(5 7 )。微控制器(1 0 0 )藉由 抑制位址解碼器(1 0 2 ),而使程式匣(1 4 ) ”鎖碼”。 如圖5所示,微控制器(1 0 0 )係以電路連接C P U ( 3 0 )及 1位址解碼器(1 0 2 )。於糸统重定時,微控制器(1 0 0 )抑制 位址解碼器Π 0 2 ),因而使程式匣”鎖碼"。微控制器 (1 0 0 )監視位址匯流排(3 1 b )或其他的匯流排上是否有某 一位址或位址序列出規。當微控制器(1 0 0)偵測到正確的 -------C -裝------訂— (請先閱讀背面之注意事項再填寫本頁)-. — 81 — 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 黾《 :U ο B 2 Ο 6號离利电請案 由々說明書倏£苜(8 5年1月) 五、發明説明() 經濟部中央標準局員工消費合作社印^ 泣址序列時*卽起動位址解碼器(1 〇 2 > ,因而使程式匣 ”解除销碼”。 微控制器(1 0 0 )產生一序列使用者可聽到且C P丨】(3 0 )可 倬潮到的音符,而確認正確的位址序列。任一嘗試的音調 皆可產生由微控制器(100)輸出的音頻。糸統單元可用下 述各方式中之任一方式偵測此音調:可用一獨立的音頻偵 測電路(類似一般電話電路中所用的DTMF音頻解碼器), K偵測此音或者用一 A/D轉換器將此音頻信號數位化 ,再K F F ί (快速傅立葉華換)演算法分析數位化後的音 頻信號,W偵測所產生的音頻特徵。在第二棰方式中, DSP (74)執行分析,並告知CPU (30)已播放出正確的音頻 或一組音頻,而指出現在可將程式匣解除鎖碼。 現在請參閱圖6 ,圖中示出使程式匣”鎖碼”的第三替 代苜陁例。在圖1 A及3所示的位址密碼器(5 4 )及圖5所示 的微控制器ί 1 0 0 )中,係利用位址線及資料線的硬體操作 ,而提供了使記憶装置”销碼”的兩榷不同方法。然而, 並非所有的記憶装置皆是Κ此棰方式與系統相連,因而不 —定可保謂個別的程式不被硬體使闬。例如,某些儲存装 置係設有抽換式的記憶介體(m e ri i u m )。因此,必須有不同 類的方法使沒有位址線及資料線的記憶裝置”销碼”,此種 記惽裝置的例子有軟式磁碟片、或預錄程式的光碟片。此 _紀憤装置沒有位址猓及資料線;因此,無法K位址密碼 器戎嗶擇件销碼晶片選擇信號等方式使埴類装置鎖碼。 1审此禅装置I自碼的一榉技術即是利用:本發明的系统 --------1.裝------訂------{、 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家樣準(CNS ) Λ4規格(210κ82$7^釐) A7 經濟部中央標準局員工消費合作社印製 一 __-五、發明説明(80) (10)同時使甩了 CPU (3 0)及 DSP (74),而 CPU (30)及 DSP (7 4 )的運算碼並不相容。亦即,編譯後可在C P U ( 3 0 )上執 行的運算碼並不能直接在D S P ( 7 4 )上執行,反之亦然。 利用此種不相容運算碼的鎖碼装置係示於圖6 、圖6示 出程式R 0 Μ的一記憶髑空間分配表ί 2 00 ),其中至少包含 兩個資料段:(1 > 一段可在D S Ρ (7 4 )上執行但無法在C P U > (30)上執行的可執行碼(即圃6中之BL0CK1 (202); (2) 〜般可在CPU (30 )上執行的程式碼,但這段程式碼係經過 壓縮或亂序,因而若未先經解壓縮或整序,即無法在(:P U (30)或DSP (74)上紈行(圖6中之BLOC K2 (204)。幾乎可 將這兩段程式碼放入任何種類的記憶裝置··例如程式匣 (1 4 )、湏錄程式的軟片磁碟片、或預錄程式的光碟片。 第一段程式碼B L 0 C K 1 ( 2 0 2 )是一小段可在D S P ( 7 4 )上執 行的程式碼。這段小程式只提供四種功能:(1)確認一記 憶裝置的存在;(2)將第二段資料自此記憶裝置載人糸統 記憶體(34); (3)將第二記憶装置段BL0CK2 (204 )解壓縮 成或整序成C P U ( 3 0 )可執行的形式;K及(4 )使C P U執行 此可執行碼。可K並行之方式執行步驟(2 )及(3 ),亦即 :讀取一小段的資料,將這一小段的資料解壓縮或整序, 並將所得之程式碼寫入記憶體。 、 第二程式碼段BL0CK2 (204)是較大段的應用程式碼,若 非這段程式碼已先經壓縮或亂序,否刖這段程式碼是可在 C P U ( 3 0 )中執行的。因此,於載人第二段程式碼B L 0 C K 2 (2 0 4 )後,這呰資料是無法在D S P ( 7 4 )或C P U ( 3 0 )上執行 一 8 3 一 本紙張尺度逋用中國围家樣準(CNS ) Α4規格(210X2S»7公釐) <請先閱讀背面之注意事項再填寫本頁) ·—^ 丫裝! 了 η, -----幻----一. 線 荦8 3 1 01; 2 0 號專利申請案 由ir說明書修! E W ( 8 5年1月)五、發明説明() 經濟部中央標隼局員工消費合作社印裝 的。若將可執行碼做成廣為人知的執行長度編碼( R ij η - I, p n g t h E n c 〇 d i n g ;簡稱R L E >格式,即為使第二段 程式碼BL0CK2 (204)被壓縮旦亂序的一種方法。只將第二 段程式碼亂序的一種方法,即是對這些資料執行廣為人知 的式密碼(picket fence cipher),因而係W可另 行譯碼之方式交換這些資料的位元組。使資料亂序可以簡 罝到交換一位元組的上半位元組與下半位元組,亦可以複 雜到利用任何一種廣為人知的加密(encryption)法,使 得K £常循序方式存取時,無法讀出這些程式碼。此棰程 式碼的亂序與前文所述對位址線的亂序不同,前者係使[E 常的循序程式碼提取中斷,瑄是因為指令的長度係大於一 個位元組。 並不需要壓縮或亂序整涸第二段程式碼β L 0 C K 2 ( 2 0 4 ); 但須颳缩或亂序足夠的程式碼,Μ防止此應用程式為未經 授權的裝置所執行。可將其餘未經壓縮或亂序的資料置於 或有的BLOCK (20fi)。例如,圖形資料不需要被壓縮。在 另一例孑中,如果高階程式的執行程序(execuUve)被完 全亂序時,目I丨也不需要壓縮所有的次常式。 圖1 A及1 B所示之系統可使上述之三段式稈式匣解除$自碼 。踔而一俩朵统若設有相容的C P U但未設有相容的D S P時 ,此备统即埤法執行應用稈式,瑄是因為(:P丨丨無法執行紀 情奘置t ff何一段程式碼:第一段程式碼B U) C K 1 ( 2 0 2 >的 渾m碼像邱ί: p II (3 〇)完全不枏容,a第二段稃式6馬 R丨,π Γ ΙΓ2 ( 2 0 4 )亦姅呢縮成亂序,而使其無法纨行。W此, --------{裝------訂------f b (請先閱讀背面之注意事項再填寫本頁) _ _ 本紙張尺度適用中國國家標準(CNS ) A4規格(210x 297公釐) 經濟部中央橾準扃員工消费合作社印製 第8 :U Ο Β‘2 Ο β號專利申請案 Λ 7 中文說明書倏π頁U 5年1月) Β7 ------------------ 五、發明武明() 此記惽装置被”銷碼”。 圖1 A及1 β所示之系統係K下述方式使記憶裝置”解@ _ 碼”。C P U ( 3 0 )首先起動糸统(1 0 ),並檢查如光碟機 (22 )等記憶裝置是否存在。如果偵測到一記憶裝置,則 Γ·Ρϋ (30)將第一段程式碼BL0CK1 (202)自記憶裝置_人% 統R A Μ ( 3 4 )。C P U ( 3 0丨然後令D S Ρ ( 7 4 )執行自記憶裝置轉 移到系統!?/^(3 4)的程式碼°執行第一段程式1|^〇(:!(1 ( 202 )時,將使DSP (74)確認一記憶裝置的存在(例如執行 此裝置上的一核對和(checksum)),且將第二段程式碼 B⑶CK2 (204)自記憶装置拷貝到系統RAM (34),並將第二段 程式碼^0(:1(2(204)解壓縮或整序成可在{:卩丨】(30)上執行的 形式。最後,DSP(74)使CPU執行自第二段程式碼BL0CIC2 (20 4)轉換過來的可執行碼,因而起動了懕用稃式。 此_方法的優點即是記憶装置中無須加装硬體;只需要 如上文所述,將第一段資料及第二段資料放入記惽装置即 可。因此,此檷兩段式方法適用於程式匣Π 4 ) *亦適用於 指钱程式的軟式磁碟片及光碟片。 在替代當府例中,BL0CK2 (204)可W做成可執行碼,但 必須以特定的方式將B L (〕C K 2 ( 2 0 4 )載入方可。此檯形式的 一俩例子卽是廣為人知的.E X R形式之可執行椹。雖然此補 曹料段係可執行,但此可執行部分_破E確載人記憶賴方 可。曹槪此檑_ _時,需要將一載人程式放入B L 0 C K1 < 2 0 2 ) ’ P1此載人程式只能在D S P ( 7 4 )上紈行。然後此戢 人柺式存3V B I. () (: K 2 < 2 0 4 ),將B丨,0 (: K 2 ( 2 0 4 )雎人記惽镅 ______________- 8 5 ~ 本紙張尺度適用中國國家標準(CNS ) Λ4現格(210 〆297公釐) --------f 裝— (請先聞讀背面之注意事項再填寫本頁) 訂 i 經濟部中央標準局員工消f合作社印製 A7 B7五、發明説明(83 ) (3 4 ),並找出可紈行部分,然後將控制交回C P U ( 3 0 )。 雖然已利用若干質施例的説明而揭露了本發明,而且雖 然已相當詳细地說明了這些實砲例•但申湞人之用意並# 在將申請專利範圍侷限在或限制在此類细節。熟悉本門技 術者當易於發現本發明的其他優點.,並做各種修改。例如 ,圖3所示之位址密碼器(5 4 )可與上述的兩段式鎖碼方法 , 结合。此外,圖1 A所示之鎖碼控制電路可與圖5所示之通 用位址解碼器(1 0 2 )结合,而不需要使用音頻產生微控制 器(1 0 0 )。因此,本發明以廣義層面而論,是不受限於前 文所示出及說明的各稱特定细酣、代表性的裝置及方法、 K及用於解説之诨施例。因此,在不脫離申請人原創性概 念的精神與範圍下,仍可對此類细節做各棰修改。 《 I裝 -ί —訂 線 (請先閱讀背面之注意事項再填寫本頁) _·. 0_ 一 8 6 一 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐)

Claims (1)

  1. 申請專利範圍 U Ϊ8 :8 m- 棰用於雷瞬系統中之記憶體卡匣 c P丨j具有至少 此糸统設有一中央 蘧理蜇元 流排,且 匣包含: I C P !)' ),此 此睡流排具有至少一條確流排線,該 個與其相關聯的陳 記憶髑卡 ! C ) Μ及 經濟部中央標準局員工消费合作社印裝 該銷碼控 控制霄路 C Ρ ϋ連接 U )該 碼吠態, 取該記憶 係對應於 隹自碼吠態 存取該記 出偽對應 數值; ι2)該 霄路之輸 Κ及 * 3 )該 起該記憶 可讀記憶體 Μ雷路連接 Κ電路連接 Κ霄路連接 制電路之連 、及該鎖碼 記憶體控制 其特徵在於 體時,該記 儲存在該記 ,其特徵在 憶體時,該 於與儲存在 記憶體控制 入*而自該 該記憶體之記 該記憶體控制 該記憶體、該 接器,用Μ將 控制雷路Κ抽 電路具有兩種 與該記憶體間 憶體中被讀進 憶體的該位址 於與該記憶體 記憶體中被讀 該記憶體的該 雷路係被配置 鎖碼状態切換 憶體控制電 電路之鎖碼 記憶體控制 該記憶髑、 換式雷路之 路; 控制電路 電路、及 該記憶體 方式與此 吠態:一種為解除鎖 之互動,使此C P U存 CPU的某一位址输出 上之數值;另一種為 間之互動,使此CP(j 進C P U的某一泣址輸 位址上之數值不同的 (請先閱讀背面之注意事項再填寫本頁) 訂. 銷碼控制雷路係被配置, 賴控制電路回應於第一姐 成回應於該 到該解除鎖 使該鎖碼控 預先選擇事 鎖碼控制 碼吠態; 制電路引 件的發生 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐〉 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 ,而進入該鎖碼狀態,且該鎖碼控制電路又係被配置, 使該i貞碼控制雷路引起該記憶體控制電路回應於第二姐 預先選擇事件的發生,而進入該解除鎖碼狀態。 2 . —種用於雷腦糸统中之記憶體卡匣,此系统設有一中央 菀理單元(C P U),此C P U具有至少一個與其相關聯的睡 流排 > 且此匯流排具有至少一條匯流排線,該記憶體卡 匣包含: i a > —可讀記憶體; t b ) — Μ雷路連接該記憶騁之陳流排線密碼器; (c ) 一 W雷路連接該匯流排線密碼器之鎖碼控制電路 ;Μ及 < d ) — Μ雷路連接該記憶體、該匯流排線密碼器、及 該Ϊ貞碼控制雷路之連接器,用Κ將該記憶體、該匯流排 皞密碼器、及該鎖碼控制電路K抽換式電路之方式與此 C Ρ ϋ連接; (1 )該鎖碼控制雷路係被配置,使該鎖碼控制雷路引 起該匯流排線密碼器回應於第一组預先選擇事件的發生 ,而對該至少一俩Ρ流排的該至少一條匯流排線亂序; Κ及 (2 )該鎖碼控制霄路又係被配置,使該鎖碼控制雷路 引起該匯流排線密碼器回應於第二姐預先選擇事件的發 生,而停it對該罕少一條匯流排線亂序: 3 . 一種闬於霄腦糸统中之記憶賵卡匣,此糸統設有一中央 處理蛋元(C Ρ ϋ ),此C P U具有至少一個與其相關聯的睡 流排,且此匯流排具有至少一條匯流排線,該記憶饈卡 (請先閱讀背面之注意事項再填寫本1)
    本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 匣包含: I a ) —可讀記憶體; » Η — K電路連接該記憶賵之匯流排線解碼器; (c ) 一 Μ電路連接該匯流排線解碼器之鎖碼控制電路 ;Κ及 i d ) — Μ雷路連接該記憶體、該歴流排線解碼器、及 該絹碼控制電路之連接器,用Μ將該記憶體、該匯流排 線解碼器、及該鎖碼控制電路以抽換式雷路之方式與此 C Pi丨連接; (1 )該_碼控制雷路係被配置,使該鎖碼控制雷路引 起該睡流排線解碼器回應於第一組預先選擇事件的發生 ,而停止對該至少一個匯流排解碼;Μ及 (2 )該鎖碼控制雷路又係被配置,使該鎖碼控制電路 引起該睡流排線解碼器回應於第二組預先選擇事件的發 生,而對至少一個匯流排解碼。 4 . 根據申請專利範圍第3項之記憶體卡匣*又包含一音頻 牽生雷路,該音頻產生電路偽被配置,Μ回應於至少一 個第三組預先選擇墓件的發生,而產生一音頻。 •S - 一種確保一設有可讀記憶餺的記憶體卡匣係被授權用於 一雷腦系统之方法,其中此雷瞵系统設有一中央竭理Η 元(CPI” ,此C P U係經由至少一薙流排而Μ霉路連接可 譟記憶體,每一該匯滾排具有至少一陳流排線,該方法 包含下列各步驟: 3 .使該至少一 _流排的該至少一陳流排绿亂序; b .偵測一組預先選擇的事件;Μ及 (請先閱讀背面之注意事項再填寫本頁) 、va 本紙張尺度適用中國國家標準(CNS > A4規格(210 X 297公釐) 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 C .冋應於該偵測到一組預先選擇的事件,而解除對該 至少一確潦排的至少一揮流排線之亂序。 6- 根據由請專利範圍第5項之方法,其中該偵測一组預先 選擇事件之步驟包含:偵測被送到該至少一匯流排上的 至少一匯流排值。 7 . —樺鑑定系统,用Μ決定一記憶體卡匣是否被授權用於 一雷腦糸统,該鑑定系统包含: (a ) —中央處理單元(C P U ),此C P U設有至少一個與 其相關聯的匯流排,且其中該至少一個匯流排包含至少 一條1流排線; ('b ) — Μ抽換式電路連接該C P U的可定址記憶體卡匣 ,該記憶餺卡匣設有:(i '! 一 Μ電路連接該C Ρ ί丨的可讀 記憶體;(Π ) — Κ雷路連接該C Ρ I〗及該記憶體之匯流排 線密碼器,該_滾排線密碼器係沿著該一匯流排而設於 該C Ρ丨丨與該記憶體之間;Μ及(iii ) 一 Κ.電路連接該 CPU及該匯流排線密碼器之鎖碼控制雷路; U 1該銷碼控制雷路係被配置,使該鎖碼控制電路引 起該睡淹排線密碼器同應於第一組預先選擇事件的發生 ,而對該至少一涸匯流排的該至少一條匯流排線亂序; W及 f 2 )該鎖碼控制霣路又係被配置,使該鎖碼控剌霉路 引起該释流排線密碼器回應於第二组預先選擇事件的發 生,而停lh對該至少一條睡流排線亂序。 8 . —揮鑑定系统,用K決定一記憶體卡匣是否被授權用於 一電腦糸统*該鑑定系統包含: (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 申請專利範圍 A8 B8 C8 D8 (a ) —中央處理單元(C P ϋ ) 其相關聯的匯流排,該至少一 流排線; ,此C Ρ ϋ設 個匯流排包 有至少一個與 含至少一條匯 經濟部中央標率局員工消費合作社印製 9 . 10. ,該記 記憶體 線密碼 該C P U CPii R (1 ) 態 > 其 的該至 其特徵 的該至 (2 ) 控制雷 態;Μ (3 ) 起該Κ ,而進 使該鎖 預先選 根撺由 選擇惠 根撺申 一 Κ抽換 憶體卡匣 ;(ii ) 一 器,該匯 與該記憶 該匯流排 該匯流排 特徵在於 少一條K 在於該匯 少一條匯 該確流排 路之输入 及 該鎖碼控 流排線密 入該亂序 碼抟制雷 擇惠件的 請專利範 件中的一 請專利範 式電路 設有: K電路 流排線 體之間 線密碼 線密碼 該匯流 滾排媒 流排線 流排線 線密碼 ,而自 連接該C Ρ ί!的可定 Κ電路連接 (i )-連接該 密碼器 ;K及 器之Ϊ貞 器具有 排線密 亂序; 密碼器 之亂序 器係被 該亂序 制雷路係被配 碼器回應於第 吠態,a該鎖 路引起該睡流 發生,而進入 圍第7或第8 種事件包栝系 圍第7或第8 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) 址記憶體卡E 該C P U的可讀 C P 1)及該記憶體之匯流排 匯流排而設方ί 雷路連接該 係沿著該一 (iii ) — Μ 碼控制雷路 兩種狀態: 種為亂序吠 碼器使該至少一個睡流排 另一禪為解除亂序狀態, 解除對該至少一個歷流排 配置,Μ便 狀態切搀到 置,使該销 一组預先選 碼控制雷路 排線密碼器 該解除亂席 項之每统, 統開機3 項之系統, 冏應於該鎖碼 該解除亂序吠 碼控制電路引 擇事件的發生 又係被配置, 冋應於第二组 其中該等預先 其中該等預先 ________ 、_______ Τ f-1、-α (請先Μ讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 A8 B8 C8 D8六、申請專利範圍 選擇事件中的一種事件包括糸统重定。 1 1 .根據申請專利範圍第7或第8項之系統,其中該姐預先 選擇事件中的一種事件包括被送到該至少一個睡流排上 的至少一個陳流排值。 1 2 _ —種霄腦系统,包含: (a ) —經由第一糸統匯流排而K電路連接一音效/視 訊/光碟機(A / V / C D )控制器/協同處理器之中央處理 蜇元(C Ρ 1Π ; i b ') —緙由第二糸統匯流排而Μ霄路連接該音效/視 訊/光碟機(A / V / C D )控制器/協同處理器之糸統記憶 餺; (c )該A / V / C D控制器/協同處理器包含一用於仲裁對 該第二糸統匯流排主控權之仲裁器、一記憶體介面、一 圖形協同處理器、一數位信號處理器、一光碟機控制器 、Μ及一視訊控制器,所有該等装置皆K電路連接該 C P U及該糸统記憶體,且每一該等装置皆被配置,使該 CPU 、該圖形協同處理器、該數位信號處理器、該光碟 機控制器、及該視訊控制器中任一装置皆可成為該第二 朵统頭疳排的匯流排主控裝置3 1 3 .枏撺由請專利範圍第〗2項之霄腦糸铳,又包含一岔斷控 制器,闬W將岔斷倍號傳送到該CPij及回應該岔斷控制 器的該伸裁器,因而在一岔斷發生a此岔斷為該岔斷控 制器偵測到之前,該c P丨〗並不具有對該第二糸統匯流排 主控權的最高優先順序。 1 4 ·根撺由請專利範圍第7或第8項之糸統,又包含: ______ " fi ~ _ 本紙張尺度適用中國國家標準(CNS ) Μ規格(210X297公釐) i _______ ^______丁 ,· 7不 、vd (請先閱讀背面之注意事項再填寫本頁) 1 ABCD 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 (a ) —經由該至少一個匯流排而K霄路連接該C P U的 音效/視訊/光碟機(A / V / C D )控制器/協同處理器; (b ) —經由第二糸統睡流排而Κ電路運接該音效/視 纪/光碟機(A / V / C D )控制器/協同處理器之糸統記憶 體;Μ及 (C )該A/ W C D控制器/協同處理器包含一用於仲裁對 該第二系统陳流排主控權之仲裁器、一記憶髑介面、一 圖形協同處理器、一數位信號處理器、一光碟機控制器 、Κ及一視訊控制器,所有該等装置皆Μ電路連接該 C P L!及該系统記憶髑,且每一該等装置皆被配置,使該 CPii 、該圖形協同處理器、該數位信號菡理器、該光碟 機控制器、及該視訊控制器中任一装置皆可成為該第二 奂统匯流排的_流排主控装置。 1 5 .根撺由請專利範圍第7或第8項之糸统,又包含: i a ) —經由該至少一洞匯流排而Μ雷路連接該ί: p U的 咅效/視訊/光碟機ί A / V / C D )控制器/協同處理器; (h ) —經由第二系统匯流排而Μ雷路連接該音效/視 訊/光碟_ ( A / V / C D )控制器/協同菀理器之系统記憶 鸦; (d該A / V D控制器/協同裒理器包含一用於仲裁對 該第二系统陳流排主控權之仲裁器、一記憶體介面、一 圖形協同菀理器、一數位信號處理器、一光碟機控制器 、Μ及一裨訊控制器,所有該等装置皆Μ霄路連接該 _- Ί -_ 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) -----------4------訂 (請先閱讀背面之注意事項再填寫本頁) 六、申請專利範圍 C P U及該系統記憶體,且每一該等装置皆被配置,使該 CPH 、該圖形協同處理器、該數位信號處理器、該光碟 機控制器、及該視訊控制器中任一装置皆可成為該第二 系統_流排的確流排主控裝置;K及 (d ) —岔斷控制器•用以將岔斷信號傳送到該C P U及 回應該岔斷控制器的該仲裁器,因而在一岔斷發生&此 岔斷為該岔斷控制器偵測到之前,該C P li並不具有對該 第二糸统陳流排主控權的最高優先順序。 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 張 紙 CN 一準 標 家 國 國 I中 用 適 ¥ 公
TW083106206A 1993-12-16 1994-07-07 TW300971B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/168,675 US5666516A (en) 1993-12-16 1993-12-16 Protected programmable memory cartridge having selective access circuitry

Publications (1)

Publication Number Publication Date
TW300971B true TW300971B (zh) 1997-03-21

Family

ID=22612467

Family Applications (2)

Application Number Title Priority Date Filing Date
TW085110871A TW332268B (en) 1993-12-16 1994-07-07 Protected programmable memory cartridge and computer system using same
TW083106206A TW300971B (zh) 1993-12-16 1994-07-07

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW085110871A TW332268B (en) 1993-12-16 1994-07-07 Protected programmable memory cartridge and computer system using same

Country Status (7)

Country Link
US (5) US5666516A (zh)
EP (1) EP0660215A3 (zh)
JP (1) JP2720909B2 (zh)
KR (1) KR0167814B1 (zh)
CN (1) CN1104685C (zh)
CA (1) CA2130979C (zh)
TW (2) TW332268B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI401682B (zh) * 2007-10-31 2013-07-11 Micron Technology Inc 記憶體單元中的分數位元

Families Citing this family (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002411A (en) * 1994-11-16 1999-12-14 Interactive Silicon, Inc. Integrated video and memory controller with data processing and graphical processing capabilities
US5719920A (en) * 1995-03-31 1998-02-17 The Messenger Group Llc Method and apparatus for processing and downloading sound messages onto a permanent memory of a communication package
US6587949B1 (en) * 1998-06-26 2003-07-01 Fotonation Holdings, Llc Secure storage device for transfer of data via removable storage
US6510520B1 (en) * 1998-06-26 2003-01-21 Fotonation, Inc. Secure storage device for transfer of digital camera data
US6750902B1 (en) 1996-02-13 2004-06-15 Fotonation Holdings Llc Camera network communication device
US5838901A (en) * 1996-08-05 1998-11-17 Xilinx, Inc. Overridable data protection mechanism for PLDs
US5911778A (en) * 1996-12-31 1999-06-15 Sun Microsystems, Inc. Processing system security
US5896499A (en) * 1997-02-21 1999-04-20 International Business Machines Corporation Embedded security processor
US6786420B1 (en) 1997-07-15 2004-09-07 Silverbrook Research Pty. Ltd. Data distribution mechanism in the form of ink dots on cards
US5940590A (en) * 1997-05-31 1999-08-17 International Business Machines Corporation System and method for securing computer-executable program code using task gates
FR2764413B1 (fr) * 1997-06-10 1999-07-09 Sgs Thomson Microelectronics Procede d'authentification de circuit integre
US6618117B2 (en) 1997-07-12 2003-09-09 Silverbrook Research Pty Ltd Image sensing apparatus including a microcontroller
US7110024B1 (en) 1997-07-15 2006-09-19 Silverbrook Research Pty Ltd Digital camera system having motion deblurring means
US7551201B2 (en) 1997-07-15 2009-06-23 Silverbrook Research Pty Ltd Image capture and processing device for a print on demand digital camera system
US6879341B1 (en) 1997-07-15 2005-04-12 Silverbrook Research Pty Ltd Digital camera system containing a VLIW vector processor
US6624848B1 (en) 1997-07-15 2003-09-23 Silverbrook Research Pty Ltd Cascading image modification using multiple digital cameras incorporating image processing
US6690419B1 (en) 1997-07-15 2004-02-10 Silverbrook Research Pty Ltd Utilising eye detection methods for image processing in a digital image camera
EP0902598A1 (fr) * 1997-09-10 1999-03-17 Koninklijke Philips Electronics N.V. Appareil téléphonique comportant une station de base et au moins un dispositif de combiné, procédé de souscription d'un dispositif de combiné, dispositif de combiné et station de base convenant à un tel appareil
US6750876B1 (en) * 1997-11-16 2004-06-15 Ess Technology, Inc. Programmable display controller
US5943283A (en) * 1997-12-05 1999-08-24 Invox Technology Address scrambling in a semiconductor memory
DE19757195A1 (de) * 1997-12-22 1999-06-24 Philips Patentverwaltung Verfahren zum Übertragen eines asynchronen Datenstroms über einen synchronen Datenbus, sowie Schaltungsanordnung zur Durchführung des Verfahrens
US6311014B1 (en) * 1997-12-24 2001-10-30 Texas Instruments Incorporated Unified audio/video interface for a digital video disk system
US7782328B1 (en) * 1998-03-24 2010-08-24 Ati Technologies Ulc Method and apparatus of video graphics and audio processing
JP3127883B2 (ja) * 1998-04-30 2001-01-29 日本電気株式会社 画像処理装置
AUPP702098A0 (en) 1998-11-09 1998-12-03 Silverbrook Research Pty Ltd Image creation method and apparatus (ART73)
US7324133B2 (en) * 1998-11-06 2008-01-29 Fotomedia Technologies, Llc Method and apparatus for controlled camera useability
US6256699B1 (en) * 1998-12-15 2001-07-03 Cisco Technology, Inc. Reliable interrupt reception over buffered bus
US6275242B1 (en) * 1998-12-31 2001-08-14 Intel Corporation Method and apparatus for terminating direct memory access transfers from system memory to a video device
DE19901829A1 (de) * 1999-01-19 2000-07-20 Philips Corp Intellectual Pty Schaltungsanordnung zur elektronischen Datenverarbeitung
MY131509A (en) * 1999-03-15 2007-08-30 Sony Corp Data processing method, apparatus and system for encrypted- data transfer
DE19922155A1 (de) * 1999-05-12 2000-11-23 Giesecke & Devrient Gmbh Speicheranordnung mit Adreßverwürfelung
AUPQ056099A0 (en) 1999-05-25 1999-06-17 Silverbrook Research Pty Ltd A method and apparatus (pprint01)
US6330647B1 (en) * 1999-08-31 2001-12-11 Micron Technology, Inc. Memory bandwidth allocation based on access count priority scheme
US6636904B2 (en) * 1999-11-18 2003-10-21 Hewlett-Packard Development Company, L.P. Dynamic PCI device identification redirection on a configuration space access conflict
US6246254B1 (en) 1999-12-06 2001-06-12 International Business Machines Corporation Method and circuit for providing copy protection in an application-specific integrated circuit
US6668287B1 (en) * 1999-12-15 2003-12-23 Transmeta Corporation Software direct memory access
US6606628B1 (en) 2000-02-14 2003-08-12 Cisco Technology, Inc. File system for nonvolatile memory
WO2001061464A1 (fr) * 2000-02-16 2001-08-23 Logic Research Co., Ltd. Automate fini, dispositif a semiconducteur l'utilisant et procede de conception associe
US6487646B1 (en) * 2000-02-29 2002-11-26 Maxtor Corporation Apparatus and method capable of restricting access to a data storage device
US20010037450A1 (en) * 2000-03-02 2001-11-01 Metlitski Evgueny A. System and method for process protection
JP2001306400A (ja) * 2000-04-21 2001-11-02 Sharp Corp 半導体記憶装置、その制御装置、および電子機器
US6785860B1 (en) * 2000-05-31 2004-08-31 Robert Patti Error-correcting code adapted for memories that store multiple bits per storage cell
JP3891539B2 (ja) * 2000-06-15 2007-03-14 シャープ株式会社 半導体装置およびその制御装置
JP4683442B2 (ja) * 2000-07-13 2011-05-18 富士通フロンテック株式会社 処理装置および集積回路
US6963565B1 (en) * 2000-08-14 2005-11-08 Advanced Micro Devices, Inc. Apparatus and method for identifying data packet at wire rate on a network switch port
US20030035430A1 (en) * 2000-10-03 2003-02-20 Junaid Islam Programmable network device
US7024653B1 (en) * 2000-10-30 2006-04-04 Cypress Semiconductor Corporation Architecture for efficient implementation of serial data communication functions on a programmable logic device (PLD)
US6772249B1 (en) * 2000-11-27 2004-08-03 Hewlett-Packard Development Company, L.P. Handheld option pack interface
US20020080782A1 (en) * 2000-12-22 2002-06-27 Broadband Gateways, Inc. Method and system for central control of terminal units
WO2002071231A1 (en) * 2001-02-15 2002-09-12 Nokia Corporation Method and arrangement for protecting information
US6996721B2 (en) * 2001-03-27 2006-02-07 Micron Technology, Inc. Flash device security method utilizing a check register
US20050114553A1 (en) * 2001-04-02 2005-05-26 Lada Henry F. Handheld option pack interface
US7428636B1 (en) * 2001-04-26 2008-09-23 Vmware, Inc. Selective encryption system and method for I/O operations
US7260820B1 (en) 2001-04-26 2007-08-21 Vm Ware, Inc. Undefeatable transformation for virtual machine I/O operations
JP4049297B2 (ja) * 2001-06-11 2008-02-20 株式会社ルネサステクノロジ 半導体記憶装置
US7418344B2 (en) * 2001-08-02 2008-08-26 Sandisk Corporation Removable computer with mass storage
US6665782B2 (en) 2001-08-16 2003-12-16 International Business Machines Corporation Method and apparatus for preventing unauthorized access of memory devices
EP1286242A1 (en) * 2001-08-22 2003-02-26 Sonera SmartTrust, Ltd. System and method for protected data input of security data
GB0123417D0 (en) * 2001-09-28 2001-11-21 Memquest Ltd Improved data processing
US6678874B1 (en) * 2001-11-28 2004-01-13 Unisys Corporation Computer-aided design (CAD) tool
US9170812B2 (en) * 2002-03-21 2015-10-27 Pact Xpp Technologies Ag Data processing system having integrated pipelined array data processor
US7421693B1 (en) * 2002-04-04 2008-09-02 Applied Micro Circuits Corporation Logic for synchronizing multiple tasks at multiple locations in an instruction stream
US6938132B1 (en) * 2002-04-04 2005-08-30 Applied Micro Circuits Corporation Memory co-processor for a multi-tasking system
US6978330B1 (en) * 2002-04-04 2005-12-20 Applied Micro Circuits Corporation Shared resource access via declarations that contain a sequence number of a packet
CN1292356C (zh) 2002-04-17 2006-12-27 松下电器产业株式会社 非易失性半导体存储装置及其机密保护方法
US7606364B1 (en) 2002-04-23 2009-10-20 Seagate Technology Llc Disk drive with flexible data stream encryption
US6996699B2 (en) * 2002-09-10 2006-02-07 Microsoft Corporation Secondary processor execution kernel framework
US7409722B2 (en) * 2003-05-01 2008-08-05 Sun Microsystems, Inc. Control status register access to enable domain reconfiguration
TW587374B (en) * 2003-06-03 2004-05-11 Acer Labs Inc Method and related apparatus for generating high frequency signals by a plurality of low frequency signals with multiple phases
US7870367B1 (en) * 2003-06-17 2011-01-11 Altera Corporation Methods and apparatus for implementing complex parallel instructions using control logic
US20040268033A1 (en) * 2003-06-24 2004-12-30 Seagate Technology Llc Refreshing data in a data storage device
US20040264479A1 (en) * 2003-06-30 2004-12-30 Makaram Raghunandan Method for generating a trie having a reduced number of trie blocks
TWI258658B (en) * 2003-07-07 2006-07-21 Sunplus Technology Co Ltd Device in CPU using address line to proceed scrambling processing and method thereof
TWI222598B (en) * 2003-07-09 2004-10-21 Sunplus Technology Co Ltd Device and method protecting data by scrambling address lines
US8984199B2 (en) * 2003-07-31 2015-03-17 Intel Corporation Inter-processor interrupts
US8060756B2 (en) * 2003-08-07 2011-11-15 Rao G R Mohan Data security and digital rights management system
US7376968B2 (en) * 2003-11-20 2008-05-20 Microsoft Corporation BIOS integrated encryption
US20050114590A1 (en) * 2003-11-26 2005-05-26 Jan Klier Drive controller user interface
EP1544704A1 (en) * 2003-12-19 2005-06-22 STMicroelectronics Limited Monolithic semiconductor integrated circuit and method for selective memory encryption and decryption
DE10360998B4 (de) * 2003-12-23 2008-09-04 Infineon Technologies Ag Schutz von Chips gegen Attacken
TWI282939B (en) * 2004-03-30 2007-06-21 Mediatek Inc Data storing system with card reader
US7756594B2 (en) * 2004-06-14 2010-07-13 Microsoft Corporation Systems and methods for parsing flexible audio codec topologies
US7590065B2 (en) * 2004-08-04 2009-09-15 Microsoft Corporation Equal-opportunity bandwidth regulation
US20060041895A1 (en) * 2004-08-04 2006-02-23 Microsoft Corporation Systems and methods for interfacing with codecs across an architecture optimized for audio
US20060031607A1 (en) * 2004-08-05 2006-02-09 Microsoft Corporation Systems and methods for managing input ring buffer
US7706901B2 (en) * 2004-10-01 2010-04-27 Microsoft Corporation Low latency real-time audio streaming
JP4419074B2 (ja) * 2004-11-15 2010-02-24 エルピーダメモリ株式会社 半導体記憶装置
US7770027B2 (en) * 2004-11-15 2010-08-03 Nintendo Co., Ltd. Semiconductor memory device
JP4119881B2 (ja) * 2004-11-15 2008-07-16 株式会社メガチップス 半導体メモリ装置
EP1684307A1 (en) * 2005-01-19 2006-07-26 Saifun Semiconductors Ltd. Method, circuit and systems for erasing one or more non-volatile memory cells
WO2006100522A1 (en) 2005-03-22 2006-09-28 Hewlett-Packard Development Company, L.P. Methods, devices and data structures for trusted data
US7546634B2 (en) * 2005-04-08 2009-06-09 Victor Chuan-Chen Wu Encryption removable storage system
US7543122B2 (en) * 2005-08-11 2009-06-02 Research In Motion Limited System and method for obscuring hand-held device data traffic information
US20070083770A1 (en) * 2005-09-17 2007-04-12 Technology Group Northwest Inc. System and method for foiling code-injection attacks in a computing device
US20070124554A1 (en) * 2005-10-28 2007-05-31 Honeywell International Inc. Global memory for a rapidio network
TWI310924B (en) * 2005-11-10 2009-06-11 Delta Electronics Inc Display apparatus
US7990737B2 (en) * 2005-12-23 2011-08-02 Intel Corporation Memory systems with memory chips down and up
US20070177363A1 (en) * 2006-01-31 2007-08-02 Symbol Technologies, Inc. Multilayer printed circuit board having tamper detection circuitry
TWI311312B (en) * 2006-02-21 2009-06-21 Realtek Semiconductor Corp Optical drive operating system
US7375034B2 (en) * 2006-03-21 2008-05-20 International Business Machines Corporation Recessing trench to target depth using feed forward data
US7640440B2 (en) * 2006-04-25 2009-12-29 Apple Inc. Method and apparatus for facilitating device hibernation
US7587663B2 (en) * 2006-05-22 2009-09-08 Intel Corporation Fault detection using redundant virtual machines
EP1914990A1 (en) * 2006-10-19 2008-04-23 Advanced Digital Broadcast S.A. Electronic module for digital television receiver
US8813260B2 (en) * 2006-11-20 2014-08-19 International Business Machines Corporation Self-contained device security
KR100913025B1 (ko) * 2006-12-27 2009-08-20 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 암호화 방법
TWI360803B (en) * 2007-01-26 2012-03-21 Realtek Semiconductor Corp Apparatus and method for reducing output speed of
US20090067625A1 (en) * 2007-09-07 2009-03-12 Aceurity, Inc. Method for protection of digital rights at points of vulnerability in real time
US20090080665A1 (en) * 2007-09-25 2009-03-26 Aceurity, Inc. Method of Generating Secure Codes for a Randomized Scrambling Scheme for the Protection of Unprotected Transient Information
JP2009141780A (ja) * 2007-12-07 2009-06-25 Canon Inc 情報処理装置及び情報処理方法
EP2243079A2 (en) * 2007-12-13 2010-10-27 Thomson Licensing Copy-protected software cartridge
KR100997879B1 (ko) * 2008-03-03 2010-12-07 삼성전자주식회사 Crum 유닛, 교체가능유닛 및 이를 이용하는 화상형성장치와, 그 암호화 데이터 통신 방법
US8255971B1 (en) 2008-03-03 2012-08-28 Jpmorgan Chase Bank, N.A. Authentication system and method
US9246899B1 (en) 2008-03-03 2016-01-26 Jpmorgan Chase Bank, N.A. Authentication and interaction tracking system and method
US8751990B2 (en) * 2008-12-19 2014-06-10 L3 Communications Integrated Systems, L.P. System for determining median values of video data
IL210169A0 (en) 2010-12-22 2011-03-31 Yehuda Binder System and method for routing-based internet security
KR20120105150A (ko) * 2011-03-15 2012-09-25 삼성전자주식회사 이미지 디스플레이 시스템 및 이미지 데이터 처리 방법
US9141438B2 (en) 2011-06-30 2015-09-22 Net Navigation Systems, Llc Logic for synchronizing multiple tasks
WO2016064840A1 (en) * 2014-10-21 2016-04-28 Jedrzej Pietryka Systems and methods of communication signal processing for downhole applications
US10162558B2 (en) 2015-10-30 2018-12-25 Micron Technology, Inc. Data transfer techniques for multiple devices on a shared bus
CN108111149A (zh) * 2017-12-20 2018-06-01 中国科学院长春光学精密机械与物理研究所 一种多通道模拟开关的抗串扰的方法
CN110598412B (zh) * 2018-06-12 2021-12-14 杨力祥 将权力信息隔离并依托它进行权力检查的方法及计算装置
TWI758675B (zh) * 2019-12-31 2022-03-21 新唐科技股份有限公司 微控制電路及印刷電路板
US11573854B2 (en) * 2021-02-02 2023-02-07 Nvidia Corporation Techniques for data scrambling on a memory interface
CN117171075B (zh) * 2023-10-27 2024-02-06 上海芯联芯智能科技有限公司 一种电子设备及任务处理方法

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4168396A (en) * 1977-10-31 1979-09-18 Best Robert M Microprocessor for executing enciphered programs
US4278837A (en) * 1977-10-31 1981-07-14 Best Robert M Crypto microprocessor for executing enciphered programs
US4432067A (en) * 1981-05-07 1984-02-14 Atari, Inc. Memory cartridge for video game system
US4454594A (en) 1981-11-25 1984-06-12 U.S. Philips Corporation Method and apparatus to secure proprietary operation of computer equipment
US4442486A (en) 1981-11-25 1984-04-10 U.S. Philips Corporation Protected programmable apparatus
US4462076A (en) 1982-06-04 1984-07-24 Smith Engineering Video game cartridge recognition and security system
US4597054A (en) * 1982-12-02 1986-06-24 Ncr Corporation Arbiter circuit and method
US4680731A (en) * 1983-03-17 1987-07-14 Romox Incorporated Reprogrammable cartridge memory with built-in identification circuitry and programming method
US4583196A (en) * 1983-10-28 1986-04-15 Honeywell Inc. Secure read only memory
JPS60107155A (ja) 1983-11-16 1985-06-12 Hitachi Ltd 記憶ボリユ−ムのデ−タ保護方式
US4870704A (en) * 1984-10-31 1989-09-26 Flexible Computer Corporation Multicomputer digital processing system
US5067071A (en) * 1985-02-27 1991-11-19 Encore Computer Corporation Multiprocessor computer system employing a plurality of tightly coupled processors with interrupt vector bus
US4685056A (en) * 1985-06-11 1987-08-04 Pueblo Technologies, Inc. Computer security device
CA1270339A (en) 1985-06-24 1990-06-12 Katsuya Nakagawa System for determining a truth of software in an information processing apparatus
US5155829A (en) * 1986-01-21 1992-10-13 Harry M. Weiss Memory system and method for protecting the contents of a ROM type memory
US4787082A (en) * 1986-07-24 1988-11-22 American Telephone And Telegraph Company, At&T Bell Laboratories Data flow control arrangement for local area network
US4884234A (en) * 1987-06-29 1989-11-28 Ncr Corporation Dynamic RAM refresh circuit with DMA access
IL83549A (en) * 1987-08-16 1992-08-18 Yossi Matias Video scrambling apparatus and method based on space filling curves
JP2710316B2 (ja) 1987-08-26 1998-02-10 任天堂株式会社 パスワード作成装置およびパスワード作成装置を用いたゲーム機
US4987529A (en) * 1988-08-11 1991-01-22 Ast Research, Inc. Shared memory bus system for arbitrating access control among contending memory refresh circuits, peripheral controllers, and bus masters
US5239636A (en) * 1988-09-09 1993-08-24 Advanced Micro Devices, Inc. Buffer memory subsystem for peripheral controllers
JPH02143350A (ja) * 1988-11-24 1990-06-01 Nec Corp 半導体メモリ
FI99250C (fi) 1989-01-10 1997-12-29 Nintendo Co Ltd Järjestelmä ulkoisen muistin luvattoman käytön estämiseksi
JPH0399347A (ja) * 1989-09-12 1991-04-24 Hitachi Ltd 半導体集積回路装置とパスワード方式
US4962497A (en) * 1989-09-21 1990-10-09 At&T Bell Laboratories Building-block architecture of a multi-node circuit-and packet-switching system
JPH03113656A (ja) * 1989-09-28 1991-05-15 Mitsubishi Electric Corp 半導体記憶装置
US5004232A (en) 1989-10-13 1991-04-02 Macronix, Inc. Computer game cartridge security circuit
US5081675A (en) * 1989-11-13 1992-01-14 Kitti Kittirutsunetorn System for protection of software in memory against unauthorized use
JPH03257557A (ja) * 1990-03-07 1991-11-18 Mitsubishi Electric Corp マイクロコンピュータ
JP2560124B2 (ja) 1990-03-16 1996-12-04 株式会社セガ・エンタープライゼス ビデオゲームシステム及び情報処理装置
JPH03276346A (ja) * 1990-03-27 1991-12-06 Nec Corp メモリカード
FR2661585B1 (fr) * 1990-04-25 1992-08-07 Telediffusion Fse Procede et dispositif d'embrouillage-desembrouillage de donnees d'images numeriques.
JPH0474240A (ja) * 1990-07-17 1992-03-09 Toshiba Corp 半導体メモリ
JPH0476749A (ja) * 1990-07-19 1992-03-11 Toshiba Corp セキュリティ回路
JPH04114247A (ja) * 1990-09-05 1992-04-15 Nec Corp マイクロ・コンピュータ
JPH04160584A (ja) * 1990-10-24 1992-06-03 Toppan Printing Co Ltd Icカード
JPH04163650A (ja) * 1990-10-26 1992-06-09 Seiko Epson Corp Icメモリーカード
JPH04163649A (ja) * 1990-10-29 1992-06-09 Toshiba Corp 外部記憶装置のデータ保護方式
US5163143A (en) * 1990-11-03 1992-11-10 Compaq Computer Corporation Enhanced locked bus cycle control in a cache memory computer system
JPH04213137A (ja) * 1990-12-07 1992-08-04 Tokimec Inc メモリモジュールのデータ秘匿装置
JP2685083B2 (ja) * 1991-02-20 1997-12-03 京セラ株式会社 半導体素子収納用パッケージの製造方法
CA2064162C (en) * 1991-05-28 2002-07-09 Daniel Paul Fuoco Personal computer with local bus arbitration
JPH04367045A (ja) * 1991-06-13 1992-12-18 Mitsubishi Electric Corp 半導体記憶装置
JPH0520204A (ja) * 1991-07-11 1993-01-29 Matsushita Electric Ind Co Ltd 半導体装置
US5155484A (en) * 1991-09-13 1992-10-13 Salient Software, Inc. Fast data compressor with direct lookup table indexing into history buffer
JPH05100958A (ja) * 1991-10-08 1993-04-23 Mitsubishi Electric Corp 半導体記憶装置
JPH05134778A (ja) * 1991-11-12 1993-06-01 Nec Home Electron Ltd 機密保護付き情報処理装置
WO1993010498A1 (en) * 1991-11-12 1993-05-27 Microchip Technology Inc. Security for on-chip microcontroller memory
US5265211A (en) * 1992-01-02 1993-11-23 International Business Machines Corporation Arbitration control logic for computer system having dual bus architecture
JPH05324486A (ja) * 1992-03-17 1993-12-07 Toshiba Corp 記憶装置
JPH05265867A (ja) * 1992-03-23 1993-10-15 Nec Corp シングルチップマイクロコンピュータ
US5442341A (en) * 1992-04-10 1995-08-15 Trw Inc. Remote control security system
US5421006A (en) * 1992-05-07 1995-05-30 Compaq Computer Corp. Method and apparatus for assessing integrity of computer system software
US5392404A (en) * 1992-06-22 1995-02-21 International Business Machines Corp. Bus control preemption logic
US5452358A (en) * 1994-02-08 1995-09-19 Apple Computer, Inc. Method and apparatus for improving the security of an electronic codebook encryption scheme utilizing a data dependent encryption function
US5577230A (en) * 1994-08-10 1996-11-19 At&T Corp. Apparatus and method for computer processing using an enhanced Harvard architecture utilizing dual memory buses and the arbitration for data/instruction fetch

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI401682B (zh) * 2007-10-31 2013-07-11 Micron Technology Inc 記憶體單元中的分數位元

Also Published As

Publication number Publication date
US5666516A (en) 1997-09-09
EP0660215A2 (en) 1995-06-28
CA2130979A1 (en) 1995-06-17
CN1104685C (zh) 2003-04-02
US6173358B1 (en) 2001-01-09
CN1115058A (zh) 1996-01-17
EP0660215A3 (en) 1996-06-05
US5765197A (en) 1998-06-09
TW332268B (en) 1998-05-21
CA2130979C (en) 1999-09-07
US6122716A (en) 2000-09-19
US5761698A (en) 1998-06-02
JP2720909B2 (ja) 1998-03-04
KR0167814B1 (ko) 1999-01-15
JPH07200287A (ja) 1995-08-04

Similar Documents

Publication Publication Date Title
TW300971B (zh)
US5636335A (en) Graphics computer system having a second palette shadowing data in a first palette
AU602141B2 (en) Memory cartridge
US20050010810A1 (en) Ownership tag on power up screen
CN113344764B (zh) 安全图形处理器、处理器芯片、显示卡、装置、方法及存储介质
EP2204740A1 (en) Memory management process and apparatus for the same
US7038695B2 (en) User interface display apparatus using texture mapping method
CA2232826C (en) Protected programmable memory cartridge and computer system using same
US7124261B2 (en) Access to bit values within data words stored in a memory
US7779289B2 (en) Methods and data processing systems for sharing a clock between non-secured and secured tasks
Persson Framebuffer objects
US6985402B2 (en) Programmable address generator
EP0121810B1 (en) Microprocessor
JPS6067990A (ja) 密度変換機能を有する画情報処理装置
TW214588B (zh)
CN1063858C (zh) 图像合成装置及方法
JP2887122B2 (ja) 画像データ処理装置及びそれを用いたシステム
JPS62249574A (ja) ビデオメモリ
Kartashev A microcomputer with a shift-register memory
KR950004217B1 (ko) 브이지에이의 커서 처리 시스템
JP3579064B2 (ja) 文字表示装置
JPH0589239A (ja) 二値画像のフイルタリング処理装置
JPS61153775A (ja) 表示装置
JPS62126797A (ja) 電子式ボタン電話装置
JPS6081663A (ja) マイクロコンピユ−タ