KR100913025B1 - 불휘발성 메모리 장치 및 그 암호화 방법 - Google Patents

불휘발성 메모리 장치 및 그 암호화 방법 Download PDF

Info

Publication number
KR100913025B1
KR100913025B1 KR1020060134931A KR20060134931A KR100913025B1 KR 100913025 B1 KR100913025 B1 KR 100913025B1 KR 1020060134931 A KR1020060134931 A KR 1020060134931A KR 20060134931 A KR20060134931 A KR 20060134931A KR 100913025 B1 KR100913025 B1 KR 100913025B1
Authority
KR
South Korea
Prior art keywords
user
data
input
memory device
output terminal
Prior art date
Application number
KR1020060134931A
Other languages
English (en)
Other versions
KR20080060612A (ko
Inventor
이진행
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060134931A priority Critical patent/KR100913025B1/ko
Priority to US11/753,359 priority patent/US7730272B2/en
Publication of KR20080060612A publication Critical patent/KR20080060612A/ko
Application granted granted Critical
Publication of KR100913025B1 publication Critical patent/KR100913025B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Read Only Memory (AREA)
  • Storage Device Security (AREA)

Abstract

본원 발명은 불휘발성 메모리 장치는 메모리 장치의 N 개의 데이터 입출력 단자와 페이지 버퍼의 N 개의 데이터 입출력 단자를 사용자의 선택에 따라 각각 접속시키는 입출력 단자 혼합부와, 특정 사용자의 선택에 따라 상기 입출력 단자 혼합부가 각 데이터 입출력 단자를 접속시키도록 하는 제어신호를 전송하는 사용자 데이터 인증부와, 상기 사용자의 선택에 따라 각 데이터 입출력 단자가 접속된 상태를 저장하는 스페어 셀을 포함하는 것을 특징으로 한다.
불휘발성 메모리 장치, 암호화

Description

불휘발성 메모리 장치 및 그 암호화 방법{ Non volatile memory device and encryption method thereof}
도 1은 본원 발명의 실시 예에 따른 불휘발성 메모리 장치의 구성을 도시한 블록도이다.
도 2는 본원 발명의 일 실시예에 따른 입출력 단자 혼합부와 사용자 데이터 인증부의 구성을 도시한 도면이다.
도 3은 본원 발명의 일 실시예에 따른 데이터 쓰기 동작 방법을 도시한 흐름도이다.
도 4는 본원 발명의 일 실시예에 따른 접속 모드 설정 방법을 도시한 흐름도이다.
도 5는 본원 발명의 일 실시예에 따른 데이터 읽기 동작 방법을 도시한 흐름도이다.
<도면의 주요 부분에 대한 설명>
210: 입출력 단자 혼합부
220: 사용자 데이터 인증부
본 발명은 불휘발성 메모리 장치 및 그 암호화 방법에 관한 것으로, 보다 상세하게는 불휘발성 메모리 장치의 데이터 입출력(IO) 라인으로 입력되는 데이터에 특정 암호화 알고리즘을 적용하여 데이터를 저장시키는 장치를 포함한 불휘발성 메모리 장치 및 그 암호화 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 비휘발성 메모리 소자에 대한 수요가 증가하고 있다. 특히 휴대폰, MP3, 디지털 카메라, PDA 등 다양한 휴대용 디지털 기기등에 사용되어 멀티 미디어 데이터를 저장하는데 주로 사용되고 있는데, 휴대용 기기의 분실과 함께 메모리 장치가 타인에게 노출될 우려가 있어, 중요한 정보가 상기 메모리 장치에 저장되어 있을 경우 타인에 의해 해당 데이터가 쉽게 노출될 수 있는 위험이 있다.
상술한 문제점을 해결하기 위하여, 본원 발명은 사용자의 선택에 따라 메모리 장치에 대하여 데이터의 저장 순서를 혼합하여 데이터를 저장하고, 혼합된 순서에 의하여 다시 데이터를 읽어낼 수 있는 불휘발성 메모리 장치 및 그 암호화 방법을 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위한 본원 발명의 불휘발성 메모리 장치는 메모리 장치의 N 개의 데이터 입출력 단자와 페이지 버퍼의 N 개의 데이터 입출력 단자를 사용자의 선택에 따라 각각 접속시키는 입출력 단자 혼합부와, 특정 사용자의 선택에 따라 상기 입출력 단자 혼합부가 각 데이터 입출력 단자를 접속시키도록 하는 제어신호를 전송하는 사용자 데이터 인증부와, 상기 사용자의 선택에 따라 각 데이터 입출력 단자가 접속된 상태를 저장하는 스페어 셀을 포함하는 것을 특징으로 한다.
또한, 본원 발명의 불휘발성 메모리 장치의 데이터 암호화 방법은 메모리 장치의 데이터 쓰기 동작시에 사용자 ID를 입력받는 단계와, 메모리 장치의 N 개의 데이터 입출력 단자와 페이지 버퍼의 N 개의 데이터 입출력 단자의 접속 모드를 사용자의 선택에 따라 입력받는 단계와, 상기 사용자 ID 및 접속 모드를 특정 저장장소에 저장하는 단계와, 상기 입력받은 정보에 따라 메모리 장치의 데이터 입출력 단자와 페이지 버퍼의 데이터 입출력 단자를 접속하여 상기 메모리 장치에 데이터 쓰기 동작을 하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 본원 발명의 실시 예에 따른 불휘발성 메모리 장치의 구성을 도시한 블록도이다.
상기 불휘발성 메모리 장치는 특정 데이터가 저장되는 메모리 셀 어레이(130), 메모리 셀어레이의 특정 셀을 페이지 별로 프로그램하거나 독출시에 데이터가 저장되는 페이지 버퍼(134), 메모리 셀 어레이의 특정 행을 선택하는 X 디코더(132), 메모리 셀 어리이의 특정 열을 선택하는 Y 디코더(136), 상기 페이지 버퍼의 프로그램/소거/독출(P/E/R) 동작을 제어하고 각 동작에 필요한 고전압을 발생시키는 P/E/R 제어부 및 고전압 발생기(120)를 포함한다. 또한, 상기 각 구성요소에 인가되는 명령어를 처리하는 부분으로서 명령어 인터페이스 로직부(114), 명령어 레지스터(116), 어드레스 레지스터/카운터(112) 등을 포함하며, 외부 데이터를 입력받아 상기 메모리 셀 어레이나 각종 제어부로 전달하는 IO 버퍼부(140)를 포함한다.
또한, 본원 발명의 특징적 구성에 따라 특정 사용자인지 여부를 인증하는 사용자 데이터 인증부(110)와 IO 버퍼부로부터 전송받은 데이터를 상기 메모리 셀 어레이로 전송하기 전에 사용자의 선택에 따라 데이터의 전송 순서를 혼합하는 입출력 단자 혼합부(138)를 더 포함한다.
상기 사용자 데이터 인증부(110)는 특정 사용자인지 여부를 위해 사용자의 ID 가 맞는지 인증하는 단계를 수행하며, 사용자가 입력한 접속 모드에 따라 상기 입출력 단자 혼합부의 데이터 혼합을 제어하는 역할을 수행한다. 이와 같은 내용을 도면을 참조하여 상세히 살펴보기로 한다.
도 2는 본원 발명의 일 실시예에 따른 입출력 단자 혼합부와 사용자 데이터 인증부의 구성을 도시한 도면이다.
상기 입출력 단자 혼합부(210)는 메모리 장치의 N 개의 데이터 입출력 단자와 페이지 버퍼의 N 개의 데이터 입출력 단자를 사용자의 선택에 따라 각각 접속시킨다. 즉, 페이지 버퍼와 연결된 페이지 버퍼 입출력 단자(PB IO<0:7>)들과 상기 IO 버퍼부와 연결된 메모리 입출력 단자(PAD IO<0:7>)를 사용자의 선택에 따라 서로 연결시키는 기능을 한다.
이를 위해, 페이지 버퍼의 각 데이터 입출력 단자별로 상기 메모리 장치의 N 개의 데이터 입출력 단자와 선택적으로 접속시키는 N 개의 스위치를 포함한다. 즉, PB IO<0> 단자와 특정 PAD IO 단자와의 연결을 위해 총 8 개의 스위치를 포함하게 되고, PB IO<1> 단자와 특정 PAD IO 단자와의 연결을 위해 총 8 개의 스위치를 포함하게 되며, 특정 PB IO<n> 단자와 특정 PAD IO 단자와의 연결을 위해 총 8 개의 스위치를 포함하게 된다.
이때, 상기 구성은 IO 버퍼부의 구성에 따라 상이하게 구성될 수 있음은 자명한 사실이다. IO 버퍼부가 X16 또는 X32 등의 형태로 데이터가 입출력되는 경우에는 상기 스위치의 개수도 당연히 달라질 수 있다.
한편, 상기와 같은 스위치의 개폐는 상기 사용자 데이터 인증부(220)의 제어에 의하여 달라진다.
상기 사용자 데이터 인증부(220)는 특정 사용자의 선택에 따라 상기 입출력 단자 혼합부가 각 데이터 입출력 단자를 접속시키도록 하는 제어신호를 전송한다.
만약 사용자가 PB IO<0> 단자와 PAD IO<1>을 연결시키기 원한다면 해당 스위치를 턴온시키는 신호를 상기 입출력 단자 혼합부로 전송한다. 이와 같은 단계를 IO 버퍼부의 데이터 전송선로 개수 만큼 반복하면 전체 페이지 버퍼 입출력 단자와 메모리 입출력 단자를 접속시킬 수 있게 된다. 이와 같이 하게 되면, 입출력되는 데이터에 대한 특별한 가공없이도 메모리 셀 어레이에 사용자가 선택한 방법에 따 라 데이터가 저장되게 된다.
또한, 이러한 각 단자별 접속 순서에 대한 정보는 메모리 셀 어레이의 스페어 셀(미도시 됨)에 저장시켜, 데이터를 읽어낼때 스페어 셀에 저장된 접속 순서에 대한 정보를 알고 있는 사용자만이 각 페이지 버퍼 입출력 단자와 메모리 입출력 단자를 데이터 입력시와 같은 상태로 접속시켜 출력시에 데이터가 뒤섞이는 일이 없도록 하게 된다. 만약 단자별 접속 순서에 대한 정보를 모르게 되면, 데이터 입력시와 다른 상태로 각 단자들이 접속되어 출력시에 데이터의 출력순서가 뒤섞이게 된다.
또한, 특정 사용자 ID를 입력받아 상기 스페어 셀에 저장하며, 사용자 ID를 입력받아 상기 스페어 셀에 저장된 특정 사용자 ID와 일치여부를 판단한다.
이하, 상기 데이터 쓰기 동작과 데이터 읽기 동작에 대해 상세히 살펴보기로 한다.
도 3은 본원 발명의 일 실시예에 따른 데이터 쓰기 동작 방법을 도시한 흐름도이다.
먼저 특정 메모리 셀 어레이에 대해 데이터 쓰기 동작을 수행시키는 쓰기 명령어가 입력된다(단계 300).
다음으로 데이터 쓰기 동작시에 암호화를 통해 데이터를 입력할 것인지를 선택한다(단계 310).
이는 사용자의 선택에 따라 암호화를 할 것인지 하지 않을 것인지를 선택할 수 있게 한다.
암호화 명령어가 입력된 경우에는 사용자 ID를 입력받는다(단계 320).
사용자 ID는 앞서 언급한 메모리 셀 어레이의 스페어 셀에 저장되며, 후에 데이터 읽기 동작시에 비밀번호의 역할을 하게 된다.
다음으로, 메모리 장치의 N 개의 데이터 입출력 단자와 페이지 버퍼의 N 개의 데이터 입출력 단자의 접속 모드를 사용자의 선택에 따라 입력받아 접속 모드를 설정한다(단계 330).
상기 접속 모드를 설정하는 방법은 이미 설정되어 있는 여러가지 접속 모드 중 특정 접속 모드를 선택하는 방법이 있으며, 다음 도면에서 설명하는 데로 각 단자별로 사용자가 특정 단자를 연결시키도록 선택하는 방법이 있을 수 있다.
다음으로, 상기와 같이 설정된 사용자 ID와 접속 모드를 메모리 셀 어레이의 스페어 셀에 저장시킨다(단계 340).
상기 입력받은 정보에 따라 메모리 장치의 데이터 입출력 단자와 페이지 버퍼의 데이터 입출력 단자를 접속하여 상기 메모리 장치에 데이터 쓰기 동작을 실시한다(단계 350).
도 4는 본원 발명의 일 실시예에 따른 접속 모드 설정 방법을 도시한 흐름도이다.
먼저 이미 선정된 접속 모드를 설정할 것인지, 아니면 사용자의 선택에 따라 접속 모드를 설정할 것인지 여부를 선택한다(단계 410).
상기 선택에서 선정된 접속 모드를 설정하는 것으로 사용자가 선택하면, 선 정된 다수의 접속 모드 중 특정 접속 모드를 선택하고(단계 420), 그 특정 접속 모드를 메모리 셀 어레이의 스페어 셀에 저장시킨다.
상기 선정된 접속 모드는 상기 페이지 버퍼의 입출력 단자와 메모리 입출력 단자의 접속 형태를 몇 가지로 유형화 시켜 미리 설정하는 방법으로 저장된다.
한편, 사용자의 선택에 따라 접속 모드를 설정하는 것으로 선택하는 경우에는 각 페이지 버퍼의 입출력 단자와 접속될 메모리 입출력 단자의 번호를 순차적으로 입력받는다(단계 430).
상기 단계를 수행하기 전에 선택이 되는 페이지 버퍼의 입출력 단자의 번호를 초기화 한다(단계 420).
즉, 페이지 버퍼의 입출력 단자 중 제일 첫 번째 입출력 단자(PB IO<0>)에 대해 해당 단자와 접속시킬 메모리 입출력 단자의 번호를 입력받는다.
상기 단계를 마지막 페이지 버퍼의 입출력 단자까지 반복 수행한다(단계 440, 450).
도 5는 본원 발명의 일 실시예에 따른 데이터 읽기 동작 방법을 도시한 흐름도이다.
먼저 특정 메모리 셀 어레이에 대해 데이터 읽기 동작을 수행시키는 읽기 명령어가 입력된다(단계 510).
다음으로, 사용자 ID를 입력받고(단계 520), 쓰기 동작시에 스페어 셀에 저 장시켜두었던 사용자 ID 를 판독한다(단계 530).
다음으로, 상기 입력받은 사용자 ID와 상기 판독한 사용자 ID가 동일한지를 판단한다(단계 540).
상기 ID가 동일한 경우에는 사용자에 의해 스페어 셀에 저장되었던 접속 모드를 읽어와서 상기 입출력 단자 혼합부를 해당 접속 모드에 따라 메모리 장치의 데이터 입출력 단자와 페이지 버퍼의 데이터 입출력 단자를 접속하여 상기 메모리 장치의 데이터 읽기 동작을 수행하도록 입출력 단자 혼합부의 스위치를 제어한다(단계 550). 따라서, 쓰기 동작시에 설정된 접속 모드에 따라 페이지 버퍼 입출력 단자와 메모리 입출력 단자가 접속되어 데이터의 혼합없이 정상적인 읽기 동작이 가능해진다.
그러나, 상기 ID가 동일하지 않은 경우에는 기본 접속 모드에 따라 연결되도록 입출력 단자 혼합부의 스위치를 제어한다(단계 560). 상기 기본 접속 모드는 서로 마주보는 IO 단자끼리 연결되도록 하는 방법이외에도 다양하게 설정할 수 있다.
또는 도시되지는 않았지만 데이터 읽기 동작을 종료하는 방법으로 실시할 수 있다.
따라서, 쓰기 동작시에 설정된 접속 모드와 달리 페이지 버퍼 입출력 단자와 메모리 입출력 단자가 접속되어 데이터의 혼합됨에 따라 정상적인 읽기 동작이 불가능해진다.
상술한 본원 발명의 구성에 따라, 특정 사용자는 메모리 장치에 데이터가 저 장되는 순서를 변형할 수 있고, 변형된 순서에 따라 다시 읽어 낼 수 있어, 타인에 의한 메모리 장치 내의 데이터 액세스를 방지할 수 있는 효과가 있다.

Claims (9)

  1. 메모리 장치의 N 개의 데이터 입출력 단자와 페이지 버퍼의 N 개의 데이터 입출력 단자를 사용자의 선택에 따라 각각 접속시키는 N 개의 스위치를 포함하는 입출력 단자 혼합부와,
    특정 사용자의 선택에 따라 상기 입출력 단자 혼합부가 각 데이터 입출력 단자를 접속시키도록 하는 제어신호를 전송하는 사용자 데이터 인증부와,
    상기 사용자의 선택에 따라 각 데이터 입출력 단자가 접속된 상태를 저장하는 스페어 셀을 포함하고,
    상기 사용자 데이터 인증부는 특정 사용자 ID를 입력받아 상기 스페어 셀에 저장하는 것을 특징으로 하는 불휘발성 메모리 장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 사용자 데이터 인증부는 사용자 ID를 입력받아 상기 스페어 셀에 저장된 특정 사용자 ID와 일치여부를 판단하는 것을 특징으로 하는 불휘발성 메모리 장치.
  5. 메모리 장치의 데이터 쓰기 동작시에 사용자 ID를 입력받는 단계와,
    메모리 장치의 N 개의 데이터 입출력 단자와 페이지 버퍼의 N 개의 데이터 입출력 단자의 접속 모드를 사용자의 선택에 따라 입력받되, 선정된 다수의 접속 모드 중 특정 접속 모드로 선택할 것인지 여부를 입력받는 단계와,
    상기 입력결과 각 입출력 단자별로 사용자의 선택에 따라 접속 모드를 결정하는 경우 각 페이지 버퍼의 입출력 단자와 접속될 메모리 입출력 단자의 번호를 순차적으로 입력받는 단계와,
    상기 사용자 ID 및 접속 모드를 특정 저장장소에 저장하는 단계와,
    상기 입력받은 정보에 따라 메모리 장치의 데이터 입출력 단자와 페이지 버퍼의 데이터 입출력 단자를 접속하여 상기 메모리 장치에 데이터 쓰기 동작을 하는 단계와,
    상기 데이터 쓰기 동작이 완료된 후 메모리 장치의 데이터 읽기 동작시에 사용자 ID를 입력받는 단계와,
    상기 입력된 사용자 ID와 특정 저장장소에 저장된 사용자 ID를 비교하는 단계와,
    상기 비교 결과 ID가 일치하는 경우 상기 특정 저장장소에 저장된 접속 모드에 따라 메모리 장치의 데이터 입출력 단자와 페이지 버퍼의 데이터 입출력 단자를 접속하여 상기 메모리 장치의 데이터 읽기 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 데이터 암호화 방법.
  6. 삭제
  7. 삭제
  8. 제5항에 있어서, 상기 비교 결과 ID가 일치하지 않는 경우 데이터 읽기 동작을 종료하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 데이터 암호화 방법.
  9. 제5항에 있어서, 상기 비교 결과 ID가 일치하지 않는 경우 기본으로 저장된 접속 모드에 따라 메모리 장치의 데이터 입출력 단자와 페이지 버퍼의 데이터 입출력 단자를 접속하여 상기 메모리 장치의 데이터 읽기 동작을 수행하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 데이터 암호화 방법.
KR1020060134931A 2006-12-27 2006-12-27 불휘발성 메모리 장치 및 그 암호화 방법 KR100913025B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060134931A KR100913025B1 (ko) 2006-12-27 2006-12-27 불휘발성 메모리 장치 및 그 암호화 방법
US11/753,359 US7730272B2 (en) 2006-12-27 2007-05-24 Non-volatile memory device and method of encrypting data in the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134931A KR100913025B1 (ko) 2006-12-27 2006-12-27 불휘발성 메모리 장치 및 그 암호화 방법

Publications (2)

Publication Number Publication Date
KR20080060612A KR20080060612A (ko) 2008-07-02
KR100913025B1 true KR100913025B1 (ko) 2009-08-20

Family

ID=39585683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134931A KR100913025B1 (ko) 2006-12-27 2006-12-27 불휘발성 메모리 장치 및 그 암호화 방법

Country Status (2)

Country Link
US (1) US7730272B2 (ko)
KR (1) KR100913025B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL210169A0 (en) 2010-12-22 2011-03-31 Yehuda Binder System and method for routing-based internet security

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020047342A (ko) * 2000-12-13 2002-06-22 황훈 무선통신 기기를 이용한 영상 송수신방법 및 장치
KR100446336B1 (ko) 2003-05-20 2004-09-01 엔에이치엔(주) 데이터 암호화 방법 및 장치
KR20050066340A (ko) * 2003-12-26 2005-06-30 (주) 캐스트정보 데이터 처리시스템의 데이터 보안장치 및 방법들

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5666516A (en) * 1993-12-16 1997-09-09 International Business Machines Corporation Protected programmable memory cartridge having selective access circuitry
US5943283A (en) * 1997-12-05 1999-08-24 Invox Technology Address scrambling in a semiconductor memory
US6487646B1 (en) * 2000-02-29 2002-11-26 Maxtor Corporation Apparatus and method capable of restricting access to a data storage device
US6665782B2 (en) * 2001-08-16 2003-12-16 International Business Machines Corporation Method and apparatus for preventing unauthorized access of memory devices
JP3898481B2 (ja) * 2001-10-03 2007-03-28 富士通株式会社 半導体記憶装置
JP4294514B2 (ja) * 2004-03-05 2009-07-15 シャープ株式会社 半導体装置および電子装置
US20070061595A1 (en) * 2005-09-14 2007-03-15 Huang-Chung Chen Apparatus and method for protecting data

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020047342A (ko) * 2000-12-13 2002-06-22 황훈 무선통신 기기를 이용한 영상 송수신방법 및 장치
KR100446336B1 (ko) 2003-05-20 2004-09-01 엔에이치엔(주) 데이터 암호화 방법 및 장치
KR20050066340A (ko) * 2003-12-26 2005-06-30 (주) 캐스트정보 데이터 처리시스템의 데이터 보안장치 및 방법들

Also Published As

Publication number Publication date
US7730272B2 (en) 2010-06-01
KR20080060612A (ko) 2008-07-02
US20080162851A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
CN107871521B (zh) 半导体存储装置、快闪存储器及其连续读出方法
US8107291B2 (en) Method of programming flash memory device
US9122420B2 (en) Memory devices having special mode access
JP2007149241A (ja) 不揮発性半導体記憶装置
US20060248267A1 (en) Flash memory having configurable sector size and flexible protection scheme
US20060098489A1 (en) Semiconductor integrated circuit device and non-volatile memory system using the same
KR20100058166A (ko) 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
CN103578550A (zh) 产生随机数的存储系统与产生随机数的方法
KR19990037653A (ko) 멀티 레벨 비휘발성 데이타 기억 장치
CN104881374A (zh) 自加密驱动器和包括自加密驱动器的用户装置
US7885141B2 (en) Non-volatile memory device and method for setting configuration information thereof
US6563734B2 (en) Non-volatile semiconductor memory device capable of executing erasable, writable and readable functions simultaneously
JPH10326493A (ja) 複合化フラッシュメモリ装置
KR20190083103A (ko) 메모리 장치
US20100124107A1 (en) Nonvolatile memory device and method of operating the same
KR100874915B1 (ko) 용도 변환이 가능한 검증 데이터 버퍼를 구비하는 플래시 메모리 장치, 및 이를 이용하는 프로그램 및 검증 방법
US20060149897A1 (en) Flash memory programming
US7565477B2 (en) Semiconductor device and method of controlling the same
KR100913025B1 (ko) 불휘발성 메모리 장치 및 그 암호화 방법
US8296499B2 (en) Flash memory device and program method thereof
US7310277B2 (en) Non-volatile semiconductor storage device with specific command enable/disable control signal
JP4064703B2 (ja) 半導体記憶装置
US7262629B2 (en) Apparatus and method for protecting from illegal copy
US20090292860A1 (en) Method of programming non-volatile memory device
KR100953062B1 (ko) 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140723

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150721

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170724

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180725

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190724

Year of fee payment: 11