JPH0589239A - 二値画像のフイルタリング処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 フィルタリング処理を行うべき画素数が増加
しても、高速な処理速度を実現することができる二値画
像のフィルタリング処理装置を提供する。 【構成】 ７つの２ワード長データバッファシフトレジ
スタ２０に対象画素の近傍画素データを格納し、近傍画
素データのＭＳＢ側の７×７ビットデータを近傍データ
レジスタ２２に格納し、バレルシフタ２３によって右詰
めの形で再構成する。再構成されたデータを入力データ
レジスタ２４に格納し、このデータはコンパレータアレ
イ２５において所定のフィルタ処理に対して有効なパタ
ーンであるかどうかの検出が行われる。出力データラッ
チ２９はコンパレータアレイ２５による検出結果を保持
し、出力シフトレジスタ３０は出力データラッチ２９の
情報をシフト動作によりワード単位の情報に変換する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＤＴＰ（Desk Top Pub
lishing ）システム、画像ファイリングシステム、ＦＡ
（Factory Automation）機器のパターン認識装置、自動
外観検査装置等に用いられる二値画像のフィルタリング
処理装置に関する。

【０００２】

【従来の技術】メモリに記憶されている二値画像データ
に対して、孤立点除去による雑音抑制、スムージング処
理、太線化（膨張）、細線化（収縮）等の処理を施す場
合に、処理対象となる対象画素の近傍の画素のデータを
参照して処理結果を決定するという方式がしばしば用い
られる。多値画像の場合には、処理対象画素の座標点を
一定間隔の格子点と見なして、その格子点からの距離情
報に対して重み付けを行なって補間するという方法がと
られる。しかし、二値画像の場合にはデータの値とし
て”０”又は”１”のみが使用されるため、単純にテー
ブル化されたものが参照される。

【０００３】従来の二値画像のフィルタリング処理の一
例として、１９８７年から松下電器産業株式会社より販
売されている二値画像処理専用プロセッサＭＮ８６１７
（Ａ，ＡＰ）の命令セットの中のフィルタ（Filter）命
令について述べる。このフィルタ命令では、処理対象画
素を取り込む８近傍画素のデータをポインターとしてテ
ーブル参照を行ない、対象画素に参照されたテーブルの
値を埋め込むことにより、平滑化、細線化、太線化等を
実現している。

【０００４】図５を用いてこの命令の処理を説明する。
図５に示すソース画像空間５１内の始点座標ＳＰと水平
画面幅ｄＸと垂直画面長ｄＹとにより指定された各画素
の８近傍画素のデータ９ビットを参照テーブル５３の変
位アドレスとし、（ＥＡＴ＋ＷＡＴ）で指定されたアド
レスを先頭として参照テーブル５３の対応する部分を参
照し、有効なビット位置を示すＢＰＴで指定された参照
テーブル上の値をデェスティネーション画像空間５２内
の始点座標ＣＰと水平画面幅ｄＸと垂直画面長ｄＹとに
よって指定された領域に書き込む。この処理を左上の画
素から右下の画素まで逐次実行し、処理を終了する。８
近傍画素のデータは、対象画素であるＭＳＢに続いて逆
時計回りのビット位置に並べられ、全体として線形の９
ビットのデータとして取り扱われる。

【０００５】

【発明が解決しようとする問題点】しかしながら、上述
の方法では、参照する画素数を３×３から５×５、７×
７へと増やすと参照テーブル５３の大きさが２⁹ ビット
から２²⁵ビット、２⁴⁹ビットへと増加してしまう。この
ような規模の参照テーブル５３をメモリ空間に設ける
と、メモリ空間に占める参照テーブル５３の割合が大き
くなり、通常のシステムでは現実的ではなくなる。しか
も、参照テーブル５３がシステムバスに接続された外部
メモリ上に位置しているため、命令の実行により参照テ
ーブル５３のアクセスが発生すると、その度にシステム
バスへのアクセスが行われ、このアクセスのための処理
時間が命令実行時間の４０〜５０％を占めることにな
る。そのため、構成したシステムに処理速度が依存し、
設計時に推定された高速処理を実現することができない
という問題点があった。

【０００６】本発明はこのような問題点に鑑み、フィル
タリング処理を行うべき画素数が５×５、７×７と増加
しても、処理装置内に参照テーブルを設けたまま、より
高速な処理速度を実現することができる二値画像のフィ
ルタリング処理装置を提供することを目的とする。

【０００７】

【問題を解決するための手段】上記の目的を解決するた
めに、本発明は、参照テーブルに格納された、対象画素
に対して有効なフィルタリング処理を行う複数のパター
ンデータの縮退後のパターンデータを得て、このパター
ンデータとフィルタリング処理の対象となる対象画素を
中心としたマトリックス領域の画素のデータとを比較す
るものである。

【０００８】具体的に本発明が講じた解決手段は、二値
画像における対象画素を中心とするマトリックス領域の
画素のデータを参照テーブルに基づいてフィルタリング
処理する二値画像のフィルタリング処理装置を対象と
し、前記マトリックス領域の画素のパターンデータと、
前記参照テーブルに格納され前記対象画素に有効なフィ
ルタリング処理を行うパターンデータの縮退後のパター
ンデータとのパターンマッチングを行う再書き込み可能
なパターンマッチングアレイを備えた構成とするもので
ある。

【０００９】

【作用】本発明の構成により、再書き込み可能なパター
ンマッチングアレイには、参照テーブルに格納されてい
るパターンデータの中で、対象画素に有効なフィルタリ
ング処理を行うパターンデータ群を縮退させたパターン
データが格納される。また、パターンマッチングアレイ
にはフィルタリング処理の対象となる対象画素を中心と
するマトリックス領域における画素のパターンデータが
入力され、このマトリックス領域における画素のパター
ンデータと前述の縮退後のパターンデータとのパターン
マッチングがコンパレータアレイで行われて二値画像が
フィルタリング処理される。このような構成により、参
照テーブルの大きさを小さくして参照テーブルをフィル
タイング処理装置内に設けることにより、システムバス
へのアクセスを行うことなく参照テーブルをアクセスす
ることができ、二値画像のフィルタリング処理の高速化
を図ることが出来る。

【００１０】

【実施例】以下、本発明の二値画像のフィルタリング処
理装置の一実施例を図面に基づいて説明する。図１に本
実施例の二値画像のフィルタリング処理装置のブロック
図を示す。本実施例は、マイクロプログラム制御が行わ
れるマイクロプロセッサに二値画像のフィルタリング処
理を行う専用回路を付加することにより、高速処理可能
な二値画像のフィルタリング処理装置を構成したもので
ある。

【００１１】本実施例の二値画像のフィルタリング処理
装置には、図１に示すように、図示しないホストバスを
介して外部メモリからこの処理装置に対する命令群をフ
ェッチするためのアドレス／データ線１が設けられ、ホ
ストバス制御信号線２はホストバスにアクセスする場合
のバスハンドシェイクを制御する。ホストバス制御回路
３はホストバスへのアクセスに関する全ての信号のタイ
ミングを制御する。入出力バッファ４はアドレス信号を
出力するか外部命令信号を入力するかの切り替えを行
い、プログラムフェッチカウンタ５は外部メモリの命令
をフェッチすべきアドレスを指定する。命令キューレジ
スタ６はアドレス／データ線１のデータ線としての機能
を用いて入力された命令群を蓄える先読み先送り出し型
のメモリである。マイクロプログラム制御部７は命令キ
ューレジスタ６に格納された命令を順に解読して内蔵さ
れるマイクロプログラムルーチンとして出力し、内部の
ハードウエアを制御する信号群を生成する。

【００１２】デコーダ８はマイクロプログラム制御部７
より生成される信号群のデコードを行ない、演算器９は
デコーダ８より与えられる制御信号に従って２つの内部
バス３１，３２を介して与えられるデータの算術演算・
論理演算等の演算を行う。汎用レジスタ１０は、演算器
９の出力データを内部バス３３を介して読み込み、マイ
クロプログラム上の直接アドレス指定による演算器９等
への入力として再利用する等、データ処理上のパラメー
タの格納や中間処理結果の格納に用いられる。

【００１３】二値画像フィルタリング回路１１は３×３
画素から７×７画素までの近傍画像情報に基づくフィル
タリング処理を行ない、基本的にはレジスタを介して内
部バスに接続され、その動作タイミングはレジスタアク
セスが制限されることを除いて内部バスのタイミングに
対して独立である。アドレスレジスタ群１２は対象とな
る画像領域のアクセスのためのソースアドレスレジス
タ、フィルタリング処理の結果を格納する領域をアクセ
スするために用いられるデスティネーションレジスタ等
を含んでいる。イメージデータバス制御回路１３はマイ
クロプログラム制御部７から外部メモリに対するリード
／ライト命令が与えられたときに、データバスへのアク
セスに関する全ての信号のタイミングを制御する。イメ
ージデータバス制御信号線１４はイメージデータバスに
アクセスする場合のバスハンドシェイクを行うために設
けられている。アドレスバッファ１５はアドレスレジス
タ群１２から与えられるアドレス信号をイメージデータ
バスのアクセスタイミングに同期させるために設けられ
ている。アドレス信号線１６はイメージデータバスへア
クセスするためのアドレスを出力し、入出力データバッ
ファ１７はデータバスを介して入出力されるデータを保
持するために設けられ、データ線１８はデータバスを介
してデータを入出力するために設けられている。

【００１４】図２は３×３画素から７×７画素までの近
傍画像情報に基づいて二値画像のフィルタリングを行う
二値画像フィルタリング回路１１の回路構成を示してお
り、コントロールレジスタ１９は二値画像フィルタリン
グ回路１１の内部での動作モードやデータの書き込み／
読み出し等を制御する信号群を格納する。７つのデータ
バッファシフトレジスタ２０はそれぞれ対象画素の近傍
の画素のデータ（以下、「近傍データ」という）を格納
し、それぞれ２ワードのデータを格納することができ
る。制御回路部２１はコントロールレジスタ１９に格納
されている情報からタイミングを示す制御信号を生成す
る。近傍データレジスタ２２は７ビット単位で対象画素
の近傍データを格納し、７×７ビットのデータを格納す
ることができる。バレルシフタ２３は７×７ビットの近
傍データレジスタ２２のデータから、３×３画素、５×
５画素又は７×７画素のフィルタリング処理が行われる
マトリックス領域の大きさによって、必要な近傍データ
を右詰めの形で再構成する。入力データレジスタ２４は
バレルシフタ２３で右詰めされた近傍データを格納す
る。

【００１５】コンパレータアレイ２５は入力データレジ
スタ２４上の近傍データが、所定のフィルタ処理に対し
て有効なパターンであるかどうかを検出する。コンパレ
ータアレイアドレスデコーダ２６は、比較用の有効パタ
ーンと縮退によって比較操作の対象とならないドントケ
アビットとをマスクパターンとしてコンパレータアレイ
２５上に書き込むときに用いられる。ここで、縮退と
は、対象画素に同一の有効な操作を施す参照テーブル中
の近接情報のパターン群のうち、１画素のみ異なるパタ
ーンについて、その画素をドントケアと判断してドント
ケアビットを付加して２つのパターンを１つのパターン
に変換し、この変換処理を繰り返してドントケアビット
の情報を含ませることにより、パターン数を削減する操
作をいう。コンパレータアレイアドレスレジスタ２７は
コンパレータアレイ２５のアドレス情報を内部バスを介
して指定するために設けられ、コンパレータアレイデー
タレジスタ２８は、比較用の有効パターンと縮退により
比較操作の対象とならないドントケアビットのパターン
とをマスクパターンとして書き込むためのデータを内部
バスを介してコンパレータアレイ２５上に設定するため
に設けられている。出力データラッチ２９はコンパレー
タアレイ２５による検出結果を保持する。出力シフトレ
ジスタ３０は出力データラッチ２９に保持されているデ
ータをシフト動作によりワード単位の情報に変換するた
めに設けられている。

【００１６】次に、図１及び図２に示す二値画像のフィ
ルタリング処理装置を用いて、図３に示すパラメータ指
定により、フィルタ命令がこの装置上でどのように実行
されるかを説明する。図３に示すように、メモリ領域上
で線形アドレスとして表されているソース画像空間３５
は、原点アドレスＳＯＲＧ（０，０）とソース画面幅Ｓ
ＷＤとに基づいて二次元空間に変換される。このソース
画像空間３５の原点アドレスＳＯＲＧとソース画面幅Ｓ
ＷＤは、フィルタ命令実行以前にロード命令により外部
から与えられ、図１の汎用レジスタ１０上に設定されて
いるものとする。同様に、メモリ領域上で線形アドレス
として表されているデスティネーション画像空間３６
は、原点アドレスＤＯＲＧとデスティネーション画面幅
ＤＷＤに基づいて二次元空間に変換される。デスティネ
ーション画像空間３６の原点アドレスＤＯＲＧとデステ
ィネーション画面幅ＤＷＤは、フィルタ命令実行以前に
ロード命令により外部より与えられ、図１の汎用レジス
タ１０上に設定されているものとする。また、ソース画
像空間３５上のソース領域３７の始点座標ＳＰ（ＳＰ
Ｘ，ＳＰＹ）とソース領域サイズパラメータＳＮＸ，Ｓ
ＮＹも、フィルタ命令実行以前にロード命令により外部
より与えられ、図１の汎用レジスタ１０上に設定されて
いるものとする。同様に、デスティネーション画像空間
３６上のデスティネーション領域３８の始点座標ＣＰ
（ＣＰＸ，ＣＰＹ）も、フィルタ命令実行以前にロード
命令により外部より与えられ、図１の汎用レジスタ１０
上に設定されているものとする。フィルタ命令における
デスティネーション領域３８の大きさとソース領域３７
の大きさとは等しいので、デスティネーション領域３８
の指定には、ソース領域サイズパラメータＳＮＸ，ＳＮ
Ｙが用いられる。

【００１７】上述のようにパラメータ群が汎用レジスタ
１０に設定された後、フィルタ命令が例えば図４に示す
形式で入力される。図４に示すフィルタ命令は１６ビッ
ト長であり、上位８ビットがオペレーションコードを表
し、下位２ビットがフィルタリング処理を行う領域の大
きさを選択するＭＳフィールドである。ＭＳフィールド
は、ＭＳ＝００により３×３画素、ＭＳ＝０１により５
×５画素、ＭＳ＝１０により７×７画素のフィルタリン
グを行うことを表す。このフィルタ命令が図１のアドレ
ス／データ線１より入力されると、入出力バッファ４と
命令キューレジスタ６を介してマイクロプログラム制御
部７に入力され、オペレーションコードの解読がおこな
われる。これにより、フィルタ命令に対応するマイクロ
プログラムが起動される。マイクロプログラムは、最初
にフィルタ命令のＭＳフィールドが示すフィルタリング
処理を行う領域の大きさを内部バスを介して二値画像フ
ィルタリング回路１１のコントロールレジスタ１９に設
定する。ここでは説明を簡単にするために、このシステ
ムにおける１ワードを１６ビットの構成とし、ＭＳ＝１
０で表される７×７画素の場合の動作について述べる。

【００１８】次に、ソース領域３７のデータを読み出す
ために、以下の数１に従ってアドレス生成が行なわれ
る。

【００１９】

【数１】

【００２０】 ＲＳＡＤＲｎ＝ＳＯＲＧ＋ＳＰＹ×ＳＷＤ×１６＋ＳＰＸ ＋ＳＷＤ×１６×（ｎ−４）−３ （０≦ｎ≦６） ＲＳＡＤＲｎｗ＝Ｔｒｕｎｃ（ＲＳＡＤＲｎ／１６）×１６ （０≦ｎ≦６） ＲＳＡＤＲ０ｂ＝ＲＳＡＤＲ０−ＲＳＡＤＲ０ｗ 数１においてＲＳＡＤＲｎ（０≦ｎ≦６）は、ソース領
域のＳＰ（ＳＰＸ，ＳＰＹ）を中心とする７×７画素の
マトリックス領域を読み出すときの左端の７個の画素点
の線形アドレスであり、Ｔｒｕｎｃ（Ｘ）は切り捨てに
よるＸの整数化を意味する。数１のＲＳＡＤＲ０ｂはＳ
Ｐの１ワード内でのビットポジションを表し、処理対象
となるマトリックス領域の左端での端数ビットの処理を
行なうときのマスク処理情報等に用いられる。

【００２１】このＲＳＡＤＲｎをワードアドレス化した
ＲＳＡＤＲｎｗをアドレスレジスタ群１２にセットする
ことにより、マイクロプログラムでソース領域３７のデ
ータの読み出しが実行される。この読み出しの実行は、
イメージデータバス制御回路１３からバス使用請求信号
をデータバス制御信号線１４を介して出力し、バスの使
用許諾信号がデータバス制御信号線１４から入力される
と、アドレスバッファ群上の読み出しアドレス情報ＲＳ
ＡＤＲｎｗをアドレスバッファ１５を介してアドレス信
号線１６から出力し、イメージデータバス制御回路１３
からデータバス制御信号線１４を介して出力されるアド
レスストローブ信号及びデータストローブ信号に同期し
て、データ線１８からソース領域３７のデータが入出力
データバッファ１７に入力される。入力されるデータは
ＲＳＡＤＲ０ｗからＲＳＡＤＲ６ｗのアドレスに格納さ
れているデータであり、入出力データバッファ１７から
内部バスを介して二値画像フィルタリング回路１１内の
７つのデータバッファシフトレジスタ２０の右側の７個
のレジスタに順次書き込まれる。

【００２２】次に、アドレス情報を１ワード増加させて
ＲＳＡＤＲｎｗ＋１（０≦ｎ≦６）とし、上記と同様に
データを読み込み、二値画像フィルタリング回路１１内
の７つのデータバッファシフトレジスタ２０の左側の７
個のレジスタに、ＲＳＡＤＲ０ｗ＋１からＲＳＡＤＲ６
ｗ＋１のアドレスに記憶されているデータを順次書き込
む。

【００２３】このように、７つのデータバッファシフト
レジスタ２０に１４ワードの二値画像データが書き込ま
れると、各データバッファシフトレジスタ２０の右側の
レジスタのＭＳＢ側の７ビットのデータが近傍データレ
ジスタ２２に格納される。次に、コントロールレジスタ
１９に格納されたＭＳフィールドの値に基づいて制御回
路部２１で制御信号が発生され、この制御信号に従っ
て、近傍データレジスタ２２に格納されているデータは
バレルシフタ２３において３×３画素、５×５画素又は
７×７画素のフィルタリング処理を行う領域の大きさに
必要な右詰めのパターンデータに変換され、入力データ
レジスタ２４に格納される。このように、７×２ワード
で読み込まれた二値画像のデータが、ＭＳフィールドの
指定に従って近傍データレジスタ２２とバレルレジスタ
２３により所定の大きさのパターンデータに変換され
る。

【００２４】次に、ＭＳフィールドで指定されたフィル
タリング処理領域の大きさの近傍情報として、入力デー
タレジスタ２４上のパターンデータとコンパレータアレ
イ２５上のパターンデータとの一致検出が行なわれる。
この一致検出の結果、一致が検出された場合には新しい
指定画素値が出力データラッチ２９に出力され、一致が
検出されなかった場合はデフォルト値が出力データラッ
チ２９に出力される。デフォルト値と指定画素値とは排
他的関係があり、デフォルト値が”０”の場合は指定画
素値は”１”であり、デフォルト値が”１”の場合は指
定画素値は”０”である。

【００２５】入力データレジスタ２４のパターンデータ
の一致検出が終了すると、次のデータをセットするため
に、データバッファシフトレジスタ２０は制御回路２１
の制御によりシフト動作を実行する。フィルタリング処
理領域の左側端点では数１に示すＲＳＡＤＲ０ｂの値に
よってＭＳＢ側へのシフトが行なわれる。その後、１ビ
ット毎のシフトにより、対象画素の位置が順次移動され
る。データバッファシフトレジスタ２０でのシフト量が
１６ビットとなると、左側の１ワードの処理が終了す
る。

【００２６】次に、アドレス情報を１ワード増加してＲ
ＳＡＤＲｎｗ＋２（０≦ｎ≦６）とし、上記と同様にデ
ータを読み込み、二値画像フィルタリング回路１１内の
７つのデータバッファシフトレジスタ２０の左側の７個
のレジスタにＲＳＡＤＲ０ｗ＋２からＲＳＡＤＲ６ｗ＋
２のアドレスに記憶されているデータが書き込まれる。
更に上述と同様に、コンパレータアレイ２５による二値
画像フィルタリング処理が継続して実行される。

【００２７】出力データラッチ２９にセットされたデー
タは、出力シフトレジスタ３０にシフト動作で書き込ま
れ、ワード単位のデータに合成される。但し、処理領域
の左右端部では、始点及び終点のビット位置により端数
処理が施される場合がある。出力シフトレジスタ３０の
データは、次の数２で表される図３のデスティネーショ
ン領域３８に書き込まれる。

【００２８】

【数２】

【００２９】 ＷＤＡＤＲ＝ＤＯＲＧ＋ＳＰＹ×ＤＷＤ×１６＋ＳＰＸ ＷＤＡＤＲｗ＝Ｔｒｕｎｃ（ＷＤＡＤＲ／１６）×１６ ＷＤＡＤＲｂ＝ＷＤＡＤＲ−ＷＤＡＤＲｗ 数２において、ＷＤＡＤＲはデスティネーション領域３
８のＣＰ（ＣＰＸ，ＣＰＹ）の線形アドレスである。数
２のＷＤＡＤＲｂは、ＣＰの１ワード内でのビットポジ
ションを表し、処理対象領域の左端での端数ビットの処
理を行なうときのマスク処理情報等に用いられる。

【００３０】このＷＤＡＤＲをワードアドレス化したＷ
ＤＡＤＲｗをアドレスレジスタ群１２にセットすること
により、マイクロプログラムでデスティネション領域３
８にデータの書き込みが実行される。この書き込み実行
は、イメージデータバス制御回路１３からバス使用請求
信号をデータバス制御信号線１４を介して出力し、バス
の使用許諾信号がデータバス制御信号線１４から入力さ
れると、アドレスバッファ群上の読み出しアドレス情報
ＷＤＡＤＲｗをアドレスバッファ１５を介してアドレス
信号線１６から出力し、イメージデータバス制御回路１
３からデータバス制御信号線１４を介して出力されるア
ドレスストローブ信号及びデータストローブ信号に同期
して、データ線１８から出力シフトレジスタ３０のデー
タが出力され、イメージバスに接続された該当するメモ
リ領域に書き込まれる。次に、出力シフトレジスタ３０
のデータが１ワード分更新されるとアドレス情報を１ワ
ード増加してＷＤＡＤＲｗ＋１とし、上記と同様にデー
タが順次書き込まれる。以上のようにして、左上の画素
から右下の画素までフィルタリング処理を逐次実行し、
処理を終了する。

【００３１】このように、本実施例の二値画像のフィル
タリング処理装置では、フィルタリング処理対象となる
対象画素を中心とする７×７画素の大きさのマトリック
ス領域における画素のデータの縮退後のパターンデータ
を再書き込み可能なコンパレータアレイ２５に入力し、
このパターンデータと比較用のパターンデータとのパタ
ーンマッチングを再書き込み可能なコンパレータアレイ
で行うことにより、二値画像のフィルタリング処理が行
われるので、比較用のパターンデータを格納する参照テ
ーブルの大きさを小さくして参照テーブルをフィルタリ
ング装置内に設けることができる。これにより、システ
ムバスへのアクセスを行うことなく参照テーブルをアク
セスすることができ、二値画像のフィルタリング処理の
高速化を図ることが出来る。

【００３２】

【発明の効果】以上説明したように、本発明の二値画像
のフィルタリング処理装置では、参照テーブルに格納さ
れている対象画素に有効なフィルタリング処理を行うパ
ターンデータの縮退結果と、このフィルタリング処理対
象となる対象画素を中心とするマトリックス領域におけ
る画素のパターンデータとが再書き込み可能なコンパレ
ータアレイに入力されてパターンマッチングが行われる
ので、参照テーブルの大きさを小さくして参照テーブル
をフィルタリング装置内に設けることにより、システム
バスへのアクセスを行うことなく参照テーブルをアクセ
スすることができ、二値画像のフィルタリング処理の高
速化を図ることが出来る。

【図面の簡単な説明】

【図１】本発明の二値画像のフィルタリング処理装置の
一実施例のブロック図である。

【図２】図１の二値画像のフィルタリング処理装置を構
成する３×３画素から７×７画素まで処理を行う二値画
像フィルタリング回路の回路構成図である。

【図３】図１の実施例において実行されるフィルタ命令
のパラメータを説明する図である。

【図４】図１の実施例において実行されるフィルタ命令
の命令形式及びフィールド部を説明する図である。

【図５】従来の二値画像のフィルタリング処理装置にお
けるフィルタ命令のパラメータを説明する図である。

【符号の説明】

１ アドレス／データ線 ２ ホストバス制御信号線 ３ ホストバス制御回路 ４ 入出力バッファ ５ プログラムフェッチカウンタ ６ 命令キューレジスタ ７ マイクロプログラム制御部 ８ デコーダ ９ 演算器 １０ 汎用レジスタ １１ 二値画像フィルタリング回路 １２ アドレスレジスタ群 １３ イメージデータバス制御回路 １４ イメージデータバス制御信号線 １５ アドレスバッファ １６ アドレス信号線 １７ 入出力データバッファ １８ データ線 １９ コントロールレジスタ ２０ データバッファシフトレジスタ ２１ 制御回路部 ２２ 近傍データレジスタ ２３ バレルシフタ ２４ 入力データレジスタ ２５ コンパレータアレイ ２６ コンパレータアレイアドレスデコーダ ２７ コンパレータアレイアドレスレジスタ ２８ コンパレータアレイデータレジスタ ２９ 出力データラッチ ３０ 出力シフトレジスタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 二値画像における対象画素を中心とする
   マトリックス領域の画素のデータを参照テーブルに基づ
   いてフィルタリング処理する二値画像のフィルタリング
   処理装置であって、前記マトリックス領域の画素のパタ
   ーンデータと、前記参照テーブルに格納され前記対象画
   素に有効なフィルタリング処理を行うパターンデータの
   縮退後のパターンデータとのパターンマッチングを行う
   再書き込み可能なパターンマッチングアレイを備えたこ
   とを特徴とする二値画像のフィルタリング処理装置。