JPH06231046A - メモリアクセス制御方式 - Google Patents

Abstract

(57)【要約】 【目的】 ページング方式により、ＴＬＢ（Ｔｒａｎｓ
ｌａｔｉｏｎ Ｌｏｏｋ−ａｓｉｄｅ Ｂｕｆｆｅｒ）
を参照しながら論理アドレスを物理アドレスに変換し、
フレームメモリ等のメモリをアクセスする際、なるべく
ＴＬＢミスの発生を抑えメモリアクセスの高速化が図れ
るメモリアクセス制御方式を提供する。 【構成】 アドレス変換手段Ｍ１が論理アドレスＬＡを
物理アドレスＰＡに変換し、種別判定手段Ｍ２があらか
じめ同一のメモリ位置に対し付与されている複数の論理
アドレスＬＡについて、いずれの種類の論理アドレスＬ
Ａが指定されたのであるかを判定する。位置決定手段Ｍ
３は、種別判定手段Ｍ２が判定した種別及びアドレス変
換手段Ｍ１が変換した物理アドレスＰＡとに基づいてア
クセスすべきメモリ位置を決定し、メモリアクセス手段
Ｍ４は位置決定手段Ｍ３が決定したメモリ位置のメモリ
をアクセスする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ページング方式によ
り、ＴＬＢ（Ｔｒａｎｓｌａｔｉｏｎ Ｌｏｏｋ−ａｓ
ｉｄｅ Ｂｕｆｆｅｒ）を参照しながら論理アドレスを
物理アドレスに変換し、例えばディスプレイ装置のフレ
ームメモリ等のメモリアクセスを行なうメモリアクセス
制御方式に関するものである。

【０００２】

【従来の技術】従来より、仮想記憶方式が採用されてい
るコンピュータ等の情報処理装置が存在する。

【０００３】仮想記憶方式とは、物理的なメモリの容量
を気にせずにプログラムを作成できるようにする等のた
めに仮想的な論理アドレス空間を提供する方式であり、
メモリをアクセスするたびに論理アドレスをメモリ上の
物理アドレスに変換する必要がある。このアドレス変換
を実現するための一つにページング方式が採用されてい
る。ページング方式では、論理アドレスと物理アドレス
との対応を示すページテーブルが用意されている。ペー
ジテーブルは通常主メモリ上に置かれており、１回のア
ドレス変換に通常は数回のメモリ参照が発生する。この
ため、メモリ参照回数を減少させて性能向上を図る手法
の一つとして、一般にはページテーブルが置かれている
主メモリよりも高速アクセスが可能なメモリ上にＴＬＢ
（Ｔｒａｎｓｌａｔｉｏｎ Ｌｏｏｋ−ａｓｉｄｅ Ｂ
ｕｆｆｅｒ）と呼ばれる機構が設けられている。

【０００４】ページング方式における論理アドレスから
物理アドレスへの変換の一例を図９に基づいて以下に説
明する。論理アドレスはページ番号とページ内相対アド
レスの組で表されている。始めに、与えられた論理アド
レスの内のページ番号に相当する部分をキーとしてＴＬ
Ｂを検索する。ＴＬＢ内に一致したページ番号が存在す
れば当該ページ番号と対応してＴＬＢ内に存在する、当
該ページの先頭物理アドレスを取り出す。そして、取り
出したページの先頭物理アドレスに当該ページ内相対ア
ドレス（この相対アドレスは、前述の与えられた論理ア
ドレスの内の、ページ内相対アドレスに相当する部分で
ある）を組み合わせて物理アドレスを決定する。

【０００５】一方、ＴＬＢ内に一致したページ番号が存
在しなければ、ページテーブルの存在するメモリの位置
をページテーブルポインタにより求め、ページ番号をイ
ンデックスとしてページテーブル内に設定されている、
当該ページの先頭物理アドレスを取り出す。これ以降の
処理は、ＴＬＢ内に一致したページ番号が存在する場合
と同一である。

【０００６】従って、ＴＬＢ内に一致したページ番号が
存在する限りページテーブルを参照しなくても済み、Ｔ
ＬＢ内に無いページの論理アドレスをアクセスするとき
のみページテーブルを参照すれば良い。また、一般には
ページテーブルを参照したときに当該ページをＴＬＢ内
に登録する処理を行なっている。

【０００７】ところで、例えばＣＲＴディスプレイ等の
表示装置を備える情報処理装置においては、その表示装
置に表示するデータ（画素データ）を取り込んで記憶し
ておく手段としてフレームメモリを有する場合がある。
表示装置に文字や図形を表示する際には、情報処理装置
における画素表示ハードウェアが、フレームメモリの内
容を読み出して映像信号を生成し、それを表示装置に表
示させるようにしており、現在の情報処理装置の多く
は、画面の１点（これをピクセルと呼ぶ）をフレームメ
モリの１から数ビット（例えば、モノクロ表示の場合に
は１ビット、カラー表示の場合には数ビット等）に対応
させる構成をとっている。

【０００８】即ち、フレームメモリに表示したい図形等
の情報を書込むことによって画面上に前述の図形等を表
示させることができるものである。

【０００９】ページング方式を採用している情報処理装
置においては、フレームメモリに対しても、表示処理を
行なうプログラム等を記憶している主メモリと同様、フ
レームメモリを一定のサイズのブロック、即ちページに
分割し、このページ単位で論理アドレスから物理アドレ
スに変換する処理を行なっている。

【００１０】

【発明が解決しようとする課題】ところで、最近の表示
装置においては例えば縦が１０２４ピクセル、横が１２
８０ピクセルというように大量のピクセルで画面を構成
するものも存在する。この例でのフレームメモリは１ピ
クセル当り仮に１バイトを使用するとすれば、１メガバ
イトを超える大容量のメモリである。ところが、ＴＬＢ
内に保持できるページの数は限られており、一般的には
容量１メガバイト分を超える範囲をカバーする分のペー
ジ全てをＴＬＢ内に保持しきれない。従って、描画プロ
グラム等が描画処理にてフレームメモリに表示情報を書
込んだりするような、所定のアドレスのメモリをアクセ
スする際に当該所定のアドレスに対応するページがＴＬ
Ｂ内に存在しない場合（いわゆるＴＬＢミス）が発生す
る可能性がある。ＴＬＢミスが発生すると、前述したよ
うにページテーブルを参照することによって当該ページ
の物理アドレスを把握しなければならず、ＴＬＢミス発
生の頻度が多くなるとオーバーヘッドが多量に発生する
事態となる。特に、最近においてはフレームメモリが大
容量化する傾向にあり、この大容量化に伴ってオーバー
ヘッド発生の可能性が大きくなりつつある。

【００１１】本発明は、上記問題点に鑑みてなされたも
のであり、その目的は例えば描画時におけるフレームメ
モリ等のメモリをアクセスするに際し、なるべくＴＬＢ
ミスの発生を抑えメモリアクセスの高速化が図れるメモ
リアクセス制御方式を提供することにある。

【００１２】

【課題を解決するための手段】上記目的を達成するた
め、本発明に係るメモリアクセス制御方式は、ページン
グ方式により、ＴＬＢを参照しながら論理アドレスを物
理アドレスに変換し、メモリアクセスを行なうメモリア
クセス制御方式において、あらかじめ同一のメモリ位置
に対し付与されている複数種別の論理アドレスについ
て、いずれの種別の論理アドレスが指定されたのである
かを判定する種別判定手段と、前記論理アドレスを物理
アドレスに変換するアドレス変換手段と、前記種別判定
手段が判定した種別及び前記アドレス変換手段が変換し
た物理アドレスとに基づいて、アクセスすべきメモリ位
置を決定する位置決定手段と、前記位置決定手段が決定
したメモリ位置に対応するメモリをアクセスするメモリ
アクセス手段とを備えることとしたものである。

【００１３】

【作用】本発明によれば、まずアドレス変換手段が論理
アドレスを物理アドレスに変換する。

【００１４】一方、種別判定手段は、前述の論理アドレ
スについて、あらかじめ同一のメモリ位置に対し付与さ
れている複数種別の論理アドレスのうちのいずれの種別
の論理アドレスが指定されたのであるかを判定する。次
に、位置決定手段は、種別判定手段が判定した種別及び
アドレス変換手段が変換した物理アドレスとに基づい
て、アクセスすべきメモリ位置を決定する。この後、メ
モリアクセス手段は、位置決定手段が決定したメモリ位
置に対応するメモリをアクセスする。

【００１５】

【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。

【００１６】図１は本発明の概念図、図２は本実施例の
ブロック図、図３は本実施例のハードウェア構成図、図
４はメモリアクセス制御装置の構成図、図５はフレーム
メモリの構成例、図６はバイトスワップの関係図、図７
はピクセルによる図面の構成例、図８はピクセル座標と
アドレスの対応図、図９は論理アドレスから物理アドレ
スへの変換説明図である。

【００１７】本実施例においては、表示装置１０４の画
面Ｓに文字や図形等を描画する目的で、表示情報を書込
むためにフレームメモリ１０３をアクセスすることを中
心にして説明するが、本発明はこの場合に限定されるも
のではない。

【００１８】本発明は次の基本的思想に基づいて創作さ
れたものである。即ち、本発明が適用される情報処理装
置は仮想記憶方式を採用しておりさらにページング方式
にて制御される。フレームメモリ１０３をあらかじめ付
与されている所定の論理アドレスにてアクセスする際、
なるべく当該所定の論理アドレスに対応するページがＴ
ＬＢ内に存在しているようにしたい。このためにはフレ
ームメモリ１０３の、ある論理アドレスをアクセスした
際、次にフレームメモリ１０３の他の論理アドレスをア
クセスするときに、当該論理アドレスが前述のある論理
アドレスとはなるべく同一ページ内になっていることが
望ましい。ある図形等を描画する際には、通常、連続な
点に従い順次描画していく処理を行なうこと、即ち、あ
る点を描画した時に次の点を描画するのは通常は当該あ
る点の近傍の処理を行なうことが多い。本発明は以上の
ことに着目したものであり、その基本的思想は、描画さ
れる図形等の種類はある程度事前に分かっている場合が
多いので、これらの図形等の種別毎に、当該図形等のあ
る点の論理アドレスの近傍点の論理アドレスは、なるべ
く同一ページ内になるように論理アドレスを設定してお
く。そして、描画プログラム等により、論理アドレスの
種別と共に論理アドレスを指定されると、この指定され
た種別と論理アドレスとに基づき最終的には記憶素子及
び当該記憶素子内の位置を決定し、この位置に対応した
記憶素子の部分をアクセスするようにしたものである。

【００１９】上記のことを図１に基づいて以下に説明す
る。

【００２０】即ち、まずアドレス変換手段Ｍ１が論理ア
ドレスＬＡを物理アドレスＰＡに変換する。

【００２１】一方、種別判定手段Ｍ２は、前述の論理ア
ドレスＬＡについて、あらかじめ同一のメモリ位置に対
し付与されている複数種別の論理アドレスＬＡのうちの
いずれの種別の論理アドレスＬＡが指定されたのである
かを判定する。次に、位置決定手段Ｍ３は、種別判定手
段Ｍ２が判定した種別及びアドレス変換手段Ｍ１が変換
した物理アドレスＰＡとに基づいて、アクセスすべきメ
モリ位置を決定する。この後、メモリアクセス手段Ｍ４
は、位置決定手段Ｍ３が決定したメモリ位置に対応する
メモリをアクセスする。

【００２２】描画の典型的な場合として、画面Ｓに横線
と縦線を引く例について以下に説明する。

【００２３】準備として、画面Ｓの構成とフレームメモ
リ１０３の論理アドレス付与について説明する。図７に
基づいて画面Ｓの構成について以下に説明する。画面Ｓ
は縦が１０２４ピクセル、横が１２８０ピクセル、画面
Ｓ全体が１３１０７２０（１０２４×１２８０）ピクセ
ルで構成されている。個々のピクセルＰにはピクセル座
標ＰＣとして（Ｘ，Ｙ）（以下、Ｘ，Ｙの値を１６進数
で示す）が付されていて、上左端のピクセル座標は
（０，０）であり、水平右方向に順次（１，０）、
（２，０）・・・となり、上右端のピクセル座標は（４
ＦＦ，０）である。最上行の次の行については、左端の
ピクセル座標が（０，１）であり、右方向に順次Ｘの値
が増加していき、右端のピクセル座標は（４ＦＦ，１）
である。

【００２４】以下、同様に行が下方向に移行するに従
い、順次Ｙ座標の値が増加していく。従って最下行につ
いては、左端のピクセル座標は（０，３ＦＦ）、右端の
ピクセル座標は（４ＦＦ，３ＦＦ）となる。

【００２５】図５はフレームメモリ１０３の構成を示し
たものである。本実施例においては１ピクセル分の表示
情報（色情報等）を格納するために８ビット（１バイ
ト）が使用される。従って、上述の画面Ｓについてのフ
レームメモリ１０３は１０２４×１２８０バイト分の容
量を有している。

【００２６】次にフレームメモリ１０３の論理アドレス
付与について説明する。図８はピクセル座標ＰＣと当該
ピクセルＰに対応するフレームメモリ１０３の位置（バ
イト単位）に付与された論理アドレスＬＡとの対応を示
している。

【００２７】論理アドレスＬＡについては水平型、垂直
型の２種類が用意されており、いずれを選択するか指定
が可能である（どのように指定するかは後述する）。こ
の指定は原始的にはメモリ１０２に記憶されている描画
処理プログラム等によりなされ、ＣＰＵ１０１がこれを
解読し、対応する物理アドレスＰＡ（なお、本実施例に
おいては、説明を容易にするために論理アドレスＬＡと
物理アドレスＰＡは同一の値と仮定する。一般的には論
理アドレスＬＡと物理アドレスＰＡとは異なっている。
論理アドレスＬＡから物理アドレスＰＡへの変換はあら
かじめ与えられた条件に従ってＣＰＵ１０１が対応付け
を行なう。）にＣＰＵ１０１により変換されて信号線Ａ
３１〜Ａ２に出力されるものである。

【００２８】図８の左側の値（１６進数）は、水平型を
指定された場合の論理アドレスＬＡを示しているのでこ
れを説明する。アドレス付与の概要としては、ピクセル
ＰのＹ座標の値が同一ならばＸ座標の値の小さい順に、
Ｙ座標の値が異なるならばＹ座標の値の小さい順に順次
増加させていくものである。具体的に説明するとピクセ
ル座標（０，０）に対応する論理アドレスが０００００
０００（以下、論理アドレスＬＡの値は１６進数で示
す）、座標（１，０）に対応する論理アドレスが０００
００００１というように、Ｘ座標増加方向に順次論理ア
ドレスが増加していき、画面右端一つ手前のピクセル座
標（４ＦＥ，０）に対応する論理アドレスが０００００
４ＦＥ、画面右端のピクセル座標（４ＦＦ，０）に対応
するアドレスが０００００４ＦＦである。以上が画面１
行目のピクセルに対応する論理アドレスである。

【００２９】画面２行目のピクセルに対応するアドレス
については、画面左端のピクセル座標（０，１）に対応
する論理アドレスが０００００８００となる。なお、画
面１行目の右端のピクセルと画面２行目左端のピクセル
に対応する論理アドレスが連続していないのはメモリア
クセス制御を容易にするためであり、連続するようにし
てもかまわない。画面２行目左端の次のピクセル座標
（１，１）に対応する論理アドレスは０００００８０１
であり、以下順次画面２行目の右のピクセルになるに従
い、順次論理アドレスが１ずつ増加していく。

【００３０】画面３行目のピクセルに対応する論理アド
レスについても２行目と同様である。即ち、画面３行目
左端のピクセルに対応する論理アドレスは、画面２行目
左端のピクセルに対応する論理アドレスよりも０８００
増加して、００００１０００となる。以下順次画面３行
目の右のピクセルになるに従い、順次論理アドレスが１
ずつ増加していく。

【００３１】画面４行目以降のピクセルに対応する論理
アドレスについても上記と同様である。ちなみに、ピク
セル座標（０，３ＦＤ）、（０，３ＦＥ）、（０，３Ｆ
Ｆ）に対応する論理アドレスはそれぞれ００１ＦＥ１０
０、００１ＦＦ０００、００１ＦＦ８００となり、ピク
セル座標（４ＦＥ，３ＦＦ）、（４ＦＦ，３ＦＦ）に対
応する論理アドレスはそれぞれ００１ＦＦＣＦＥ、００
１ＦＦＣＦＦとなる。

【００３２】次に垂直型が指定された場合を説明する。
図８において右側の値が、垂直型指定された場合の論理
アドレスＬＡを示している。論理アドレス付与の概要と
しては、ピクセルＰのＸ座標の値が同一ならばＹ座標の
値の小さい順に、Ｘ座標の値が異なるならばＸ座標の値
の小さい順に順次増加させていくものである。具体的に
説明するとピクセル座標（０，０）に対応する論理アド
レスが００４０００００、座標（０，１）に対応する論
理アドレスが００４００００１というように、Ｙ座標増
加方向に順次論理アドレスが増加していき、画面下端２
つ手前のピクセル座標（０，３ＦＤ）に対応する論理ア
ドレスが００４００３ＦＤ、画面下端１つ手前のピクセ
ル座標（０，３ＦＥ）に対応する論理アドレスが００４
００３ＦＥ、画面下端のピクセル座標（０，３ＦＦ）に
対応する論理アドレスが００４００３ＦＦである。以上
が画面１列目のピクセルに対応する論理アドレスであ
る。

【００３３】画面２列目のピクセルに対応する論理アド
レスについては、画面上端のピクセル座標（１，０）に
対応する論理アドレスが００４００８００となる。な
お、画面１列目下端のピクセルと画面２列目上端のピク
セルに対応する論理アドレスが連続していないのはメモ
リアクセス制御を容易にするためであり、連続するよう
にしてもかまわない。画面２列目上端の次のピクセル座
標（１，１）に対応する論理アドレスは００４００８０
１であり、以下順次画面２列目の下のピクセルになるに
従い、順次論理アドレスが１ずつ増加していく。

【００３４】画面３列目のピクセルに対応する論理アド
レスについても２列目と同様である。即ち、画面３列目
上端のピクセルに対応する論理アドレスは、画面２列目
上端のピクセルに対応する論理アドレスより０８００増
加して、００４０１０００となる。以下順次画面３列目
の下のピクセルになるに従い、順次アドレスが１ずつ増
加していく。

【００３５】画面４列目以降のピクセルに対応する論理
アドレスについても上記と同様である。ちなみに、ピク
セル座標（４ＦＥ，０）、（４ＦＥ，３ＦＦ）に対応す
る論理アドレスはそれぞれ００６７Ｆ０００、００６７
Ｆ３ＦＦとなり、ピクセル座標（４ＦＦ，０）、（４Ｆ
Ｆ，３ＦＦ）に対応するアドレスはそれぞれ００６７Ｆ
８００、００６７ＦＢＦＦとなる。

【００３６】以上で、画面Ｓの構成とフレームメモリ１
０３の論理アドレス付与についての説明を終了したの
で、次に画面Ｓに横線と縦線を引く例について説明す
る。

【００３７】例として、上端１行分及び左端１列分の直
線を描画する場合について説明する。

【００３８】この直線の描画は、あらかじめメモリ１０
１に記憶されている描画処理プログラムの制御により行
なわれる。まず、上端１行分を描画するために、描画処
理プログラムはフレームメモリ１０３の論理アドレスを
水平型にてアクセスする旨の命令を出すとＣＰＵ１０１
がこれを解読し、メモリコントローラ１に水平型による
型指定信号を発生する。これにより、描画処理プログラ
ムは、水平型の論理アドレスにてフレームメモリ１０３
のアクセスが可能となる。ただし、本実施例においては
前述の型指定信号は物理アドレスを示す信号であるＡ２
２を使用しており、Ａ２２の信号が０であることをもっ
て水平型であることを示している。物理アドレスを示す
信号線とは別の信号線を備えているわけではない。

【００３９】描画処理プログラムが上端１行分の直線を
描画するためには、ピクセル座標（０，０）から（４Ｆ
Ｆ，０）までに対応するフレームメモリ１０３に、例え
ば色等を含む所定の表示情報を書込む必要がある。これ
らのピクセル座標に対応する論理アドレスは０００００
０００〜０００００４ＦＦであるので、描画処理プログ
ラムは前述の論理アドレスを順次指定して、必要とする
表示情報を書込んで行く。

【００４０】ところで、本実施例においては１ページは
４０９６（１６進数では１０００）バイト分としている
ので、前述の１行分の論理アドレスの範囲は１ページ分
内に収まっている。従って、論理アドレス００００００
００をアクセスする際に、当該論理アドレスに対応する
ページ（即ち、０ページ）がＴＬＢ内に無いとしても、
当該論理アドレスをアクセスする際に当該論理アドレス
に対応するページ及び当該ページの先頭に対応する物理
アドレスをＴＬＢ内に一度作成しておけば、他の要因に
より当該ページの情報がＴＬＢ内から失われない限り、
前述の１行分に対応する論理アドレスをアクセスする際
には必ずＴＬＢ内に当該ページの情報が存在するので、
ページテーブルを参照するというオーバヘッドは発生し
ない。

【００４１】次に左端１列分の直線を描画する場合につ
いて説明する。

【００４２】水平型を指定したままで描画することも勿
論可能であるが、垂直型に指定を切替えて描画する。

【００４３】ちなみに、水平型指定のままで描画すると
次の様な問題がある。即ち、左端１列分のピクセル座標
（０，０）から（０，３ＦＦ）までの論理アドレスは０
０００００００から００１ＦＦ８００の範囲になりペー
ジに換算すると２００（１６進数）ページ分にもなる
（仮に論理アドレスを連続に付与しても３２０（１０進
数）ページにもなる）ので、一般的にはＴＬＢ内に前述
のすべてのページの情報を収容することは困難である。
従って、ページテーブルを参照せざるを得なくなり、横
線を描画する場合に比較して、ページテーブルを参照す
ることによるオーバヘッドが発生するため、表示情報の
書込みが遅くなり、結果として描画速度が低下する。

【００４４】上記問題を避けるため、垂直型指定を行な
った後、左端１列分の直線を描画する。

【００４５】左端１列分を描画するために、描画処理プ
ログラムはフレームメモリ１０３の論理アドレスを垂直
型にてアクセスする旨の命令を出すとＣＰＵ１０１がこ
れを解読し、メモリコントローラ１に垂直型による型指
定信号を発生する。これにより、描画処理プログラム
は、垂直型の論理アドレスにてフレームメモリ１０３の
アクセスが可能となる。ただし、本実施例においては前
述の型指定信号は物理アドレスを示す信号であるＡ２２
を使用しており、Ａ２２の信号が１であることをもって
垂直型であることを示している。物理アドレスを示す信
号線とは別の信号線を備えているわけではない。

【００４６】描画処理プログラムが左端１列分の直線を
描画するためには、ピクセル座標（０，０）から（０，
３ＦＦ）までに対応するフレームメモリ１０３に例えば
色等を含む所定の表示情報を書込む必要がある。これら
のピクセル座標に対応する論理アドレスは００４０００
００〜００４００３ＦＦであるので、描画処理プログラ
ムは前述の論理アドレスを順次指定して、必要とする表
示情報を書込んで行く。

【００４７】ところで、前述したように本実施例におい
ては１ページは４０９６（１６進数では１０００）バイ
ト分としているので、前述の１列分の論理アドレスの範
囲は１ページ分内に収まっている。従って、論理アドレ
ス００４０００００をアクセスする際に、当該論理アド
レスに対応するページがＴＬＢ内に無いとしても、当該
論理アドレスをアクセスする際に当該論理アドレスに対
応するページ及び当該ページの先頭に対応する物理アド
レスをＴＬＢ内に一度作成しておけば、他の要因により
当該ページの情報がＴＬＢ内から失われない限り、前述
の１列分に対応する論理アドレスをアクセスする際には
必ずＴＬＢ内に当該ページの情報が存在するので、ペー
ジテーブルを参照するというオーバヘッドは発生しな
い。従って、この場合即ち垂直型指定によるアクセスで
は、水平型指定によるアクセスと異なり、ページテーブ
ルを参照するというオーバヘッドは発生しない。

【００４８】以上で水平及び垂直指定による描画及びフ
レームメモリ１０３のアクセスについて説明した。次
に、具体的なメモリアクセスの詳細について以下に説明
する。

【００４９】図３は本発明の一実施例として示すハード
ウェアの構成図である。

【００５０】このハードウェアは、３２ビットのバス１
０５を介して互いに接続されたＣＰＵ１０１、メモリ１
０２、フレームメモリ１０３、及びこのフレームメモリ
１０３に接続された表示装置１０４と、これら各装置１
０１、１０２、１０３にバスインタフェース１０６及び
入出力（Ｉ／Ｏ）バス１０７を介して接続されたキーボ
ード１０８並びにディスク１０９等でなり、又キーボー
ド１０８と入出力バス１０７との間にはキーボードイン
タフェース１１０が介装されていると共に、ディスク１
０９と入出力バス１０７との間にディスクインタフェー
ス１１１が介装されている。

【００５１】図２は図３に示したフレームメモリ１０３
の駆動を制御するためのフレームメモリ制御装置の一例
を示すブロック図である。図２において、このフレーム
メモリ制御装置は、メモリコントローラ１と、制御信号
のバッファ２、フレームメモリ１０３、ＣＲＴコントロ
ーラ（映像信号のタイミング発生回路）４、バイトスワ
ッパ５、映像信号生成回路６等で構成されている。

【００５２】そして、フレームメモリ制御装置の構成で
は、ＣＰＵ１０１からの読み／書き要求はメモリコント
ローラ１によって処理され、フレームメモリ１０３への
制御信号となる。又、この制御信号はバッファ２を通過
してフレームメモリ１０３に達し、読み書きが行なわれ
る。このとき、ＣＲＴコントローラ４からは映像信号の
タイミング信号が発生され、合わせてフレームメモリ１
０３から読み出して表示するメモリのアドレスが生成さ
れる。

【００５３】一方、フレームメモリ１０３から読み出さ
れたデータは、映像信号生成回路６により映像信号に変
換されて表示装置１０４へと送られる。

【００５４】ここでのフレームメモリ１０３の構造は図
５に示したように１ピクセル分として８ビット（１バイ
ト）を使用し、１２８０×１０２４バイトの容量を有し
ている。

【００５５】図４はメモリアクセス制御装置のより詳細
な構成を示したものである。

【００５６】ここでＡ３１〜Ａ０は、３２ビットの物理
アドレスＰＡ（なお、本実施例では、説明を容易にする
ため論理アドレスＬＡそのものの値が物理アドレスＰＡ
として与えられると仮定する）を示す信号線であり、物
理アドレス信号はバス１０５を介してＣＰＵ１０１より
与えられる。Ａ３１が最上位ビットで、Ａ０が最下位ビ
ットである。なお、実際の記憶素子上の位置を決定する
際にはＡ１とＡ０は使用しないため図示していない。使
用しない理由は、メモリをアクセスする物理アドレスは
下の２ビットが必ず０であるアドレスを単位とするから
である。これはバス幅を３２ビット（４バイト）として
いるため、必ず４バイト分のデータの読み書きを行なう
ことによる。当該４バイトのデータをデータ信号Ｄ３１
〜Ｄ０のどのバイト位置と対応させるかはバイトイネー
ブル線ＢＥ０〜ＢＥ３の信号に従う。バイトイネーブル
信号はバス１０５を介しＣＰＵ１０１より与えられる。

【００５７】Ｄ３１〜Ｄ０は記憶素子とＣＰＵ１０１と
の間での書込み及び読み込み対象となるデータを示す３
２ビットの信号線であり、バス１０５を介しＣＰＵ１０
１とデータの授受を行なうためのものである。Ｄ３１が
最上位ビットで、Ｄ０が最下位ビットである。

【００５８】Ａ２２は水平型指定か垂直型指定かを示す
ための信号線である。本実施例では型指定の信号は１ビ
ットであり、アドレス信号で代用しているが、型の種類
数に応じてビット数を増加したりアドレス信号とは別の
特別な信号線を追加したりしても良い。

【００５９】以上を基に記憶素子への書込みについて概
要を説明すると次のようである。即ち、アドレス信号Ａ
３１〜Ａ２（そのうち、Ａ２２は型指定信号）及びバイ
トイネーブル信号ＢＥ３〜ＢＥ０とに基づいて記憶素子
及び当該記憶素子内のバイト位置を特定する。一方、記
憶対象データはＤ３１〜Ｄ０信号により与えられるの
で、前述の特定された位置に、ＭＢＥ０〜ＭＢＥ３の信
号によるバイト位置を対応させて記憶させる。

【００６０】記憶素子からの読み込みも書込みと同様の
考え方である。即ち、アドレス信号Ａ３１〜Ａ２及びバ
イトイネーブル信号ＢＥ３〜ＢＥ０とに基づいて記憶素
子及び当該記憶素子内のバイト位置を特定する。この特
定された位置からデータを読取り、ＭＢＥ３〜ＭＢＥ０
の信号によるバイト位置を対応させて当該データをＤ３
１〜Ｄ０に与えるものである。

【００６１】次に記憶部分に関する説明を行なう。本実
施例においては、各記憶素子は８ビット単位でアクセス
可能なものと仮定している。ＣＰＵ１０１から一度に与
えられるデータは４バイトなので（即ち、Ｄ３１〜Ｄ０
が３２ビットなので）前述の記憶素子を４つ並列に並べ
て３２ビット分のデータを記憶する。

【００６２】記憶素子２１（０）〜２１（Ｎ）はＭＤ３
１〜ＭＤ２４に対応する情報、記憶素子２２（０）〜２
２（Ｎ）はＭＤ２３〜ＭＤ１６に対応する情報、記憶素
子２３（０）〜２３（Ｎ）はＭＤ１５〜ＭＤ８に対応す
る情報、記憶素子２４（０）〜２４（Ｎ）はＭＤ７〜Ｍ
Ｄ０に対応する情報を記憶する。

【００６３】以上を基に詳細を説明する。メモリコント
ローラ１はその内部にアドレス入れ換えを行なうアドレ
ス入換部１１と、アドレス線Ａ１２，Ａ１１及びバイト
イネーブル線（ＢＥ３〜ＢＥ０）からの信号とアドレス
入換部１１からの信号ＭＡ１２が入力されてバイトスワ
ッパ５及びメモリ制御部１２を制御するバイト位置制御
部１３と、アドレス入換部１１からの選択信号ＭＡ１３
〜ＭＡ２１、ＭＡ２〜ＭＡ１０等（ＭＡ２１が最上位ビ
ット、ＭＡ０が最下位ビットを示す）及びバイト位置制
御部１３からの信号に基づいて実際の記憶素子２１
（０）〜２１（Ｎ）、２２（０）〜２２（Ｎ）、２３
（０）〜２３（Ｎ）、２４（０）〜２４（Ｎ）における
記憶素子の特定及び記憶素子内のバイト位置の特定及び
書込み／読取制御等を行なうメモリ制御部１２から成り
立っている。

【００６４】まず、水平型指定の場合（Ａ２２信号が０
の場合）を説明する。

【００６５】水平型指定の場合には、ＣＰＵ１０１から
与えられた物理アドレス及びバイトイネーブル情報はそ
のままメモリ制御部１２に与えられる。即ち、まず、ア
ドレス入換部１１についていえば、信号線Ａ３１〜Ａ２
の信号がそのまま選択信号ＭＡ２１〜ＭＡ１０（なお、
ＭＡ１２，ＭＡ１１に対応する信号はアドレス入換部１
１から与えられるのではなく、後述するようにバイト位
置制御部１３から与えられる。）の信号になる。なお、
信号線Ａ３１〜Ａ２２に対応する信号は使用しない（本
実施例の付与物理アドレスでは必ず０になるため）。

【００６６】次にバイト位置制御部１３についていえ
ば、信号Ａ１２，Ａ１１はそのままＭＡ１２，ＭＡ１１
としての信号となる。また、バイトイネーブル線（ＢＥ
０〜ＢＥ３）の信号はそのままＭＢＥ３〜ＭＢＥ０にそ
れぞれ対応した信号が設定されてバイトスワッパ５に与
えられる。

【００６７】メモリ制御部１２ではアドレス入換部１１
及びバイト位置制御部１３から与えられた信号ＭＡ２１
〜ＭＡ２に基づいて記憶素子及び記憶素子内のバイト位
置を決定する。即ち、水平型指定の場合にはアドレス変
換は何も行なわず、通常の物理アドレスを付与されたメ
モリ、例えばプログラムを構成する命令やデータを記憶
しておくメモリ１０２をアクセスするのと同様にアクセ
スする。

【００６８】具体的な例としてアドレス０００００００
０に１２３４５６７８を格納する場合を説明すると、Ｍ
ＢＥ０が１の場合では、１２が２１（０）〜２１（Ｎ）
の記憶素子に、３４が２２（０）〜２２（Ｎ）の記憶素
子に、５６が２３（０）〜２３（Ｎ）の記憶素子に、７
８が２４（０）〜２４（Ｎ）の記憶素子に格納される。
アドレス０００００００１〜０００００００３を指定し
ても記憶位置は００００００００と同一である。ＭＢＥ
１が１の場合では、１２が２４（０）〜２４（Ｎ）の記
憶素子に、３４が２１（０）〜２１（Ｎ）の記憶素子
に、５６が２２（０）〜２２（Ｎ）の記憶素子に、７８
が２３（０）〜２３（Ｎ）の記憶素子に格納される。

【００６９】次に、垂直型指定の場合（Ａ２２信号が１
の場合）を説明する。

【００７０】垂直型指定の場合には、ＣＰＵ１０１から
与えられた物理アドレスを水平型が指定された場合の物
理アドレスに変換した後、当該水平型での物理アドレス
にて上述した方法にて記憶素子間と格納及び読取処理を
行なうものである。

【００７１】このアドレス入れ換えに関する部分を詳細
に説明すると次のとおりである。即ち、基本的にはＸ座
標を表す部分とＹ座標を表す部分とを交換することを行
なう。具体的には、ＭＡ２１〜ＭＡ１３に対してはＡ１
０〜Ａ２の信号を設定し、ＭＡ１０〜ＭＡ２に対しては
Ａ２１〜Ａ１３の信号を設定する。またＭＡ１２及びＭ
Ａ１１に対してはＢＥ３〜ＢＥ０の信号をエンコードし
て２ビットを生成して設定する。具体的には、ＢＥ０が
１のときＭＡ１２が０でＭＡ１１が０、ＢＥ１が１のと
きＭＡ１２が１でＭＡ１１が０、ＢＥ２が１のときＭＡ
１２が０でＭＡ１１が１、ＢＥ３が１のときＭＡ１２が
１でＭＡ１１が１の信号を設定する。

【００７２】また、バイトスワッパ５に送出するバイト
イネーブル信号は次のように設定する。即ち、Ａ１２が
０でＡ１１が０のときＭＢＥ０が１、Ａ１２が１でＡ１
１が０のときＭＢＥ１が１、Ａ１２が０でＡ１１が１の
ときＭＢＥ２が１、Ａ１２が１でＡ１１が１のときＭＢ
Ｅ３が１の信号を設定する。

【００７３】さらに、垂直型指定の場合にはバイトスワ
ップが必要で、垂直方向にアクセスする場合には、例え
ばＭＤ２４〜ＭＤ３１、ＭＤ１６〜ＭＤ２３、ＭＤ８〜
ＭＤ１５、ＭＤ０〜ＭＤ７にそれぞれ接続されている記
憶素子２１（０）〜２１（Ｎ）、２２（０）〜２２
（Ｎ）、２３（０）〜２３（Ｎ）、２４（０）〜２４
（Ｎ）の内容をバイトイネーブル線（ＭＢＥ０〜ＭＢＥ
３）の状態に応じてＤ０〜Ｄ７、Ｄ８〜Ｄ１５、Ｄ１６
〜Ｄ２３、Ｄ２４〜Ｄ３１の位置に出力できる状態にし
ている。又、バイトの対応はアドレス線のＡ１１，Ａ１
２番とバイトイネーブル線（ＭＢＥ０〜ＭＢＥ３）で決
るもので、この関係を図６に示す。

【００７４】なお、上記に説明した垂直方向でのアクセ
スは同一記憶素子群（例えば、２１（０）〜２１
（Ｎ））をアクセスすることになり、また一度にアクセ
ス可能な情報は本実施例における記憶素子ではバイト単
位であるため、同一記憶素子群について同時には１バイ
ト分の情報しかＭＤの信号線（例えば、ＭＤ３１〜ＭＤ
２４）に設定することができない。このような制限付き
であっても、垂直型指定ができず水平型のみしか有して
いない場合と比較すると、例えばピクセル幅が１の線の
描画が多用される場合等においては、垂直方向の処理は
バイト単位の処理にせざるを得ないので、当該制限を設
けても改善される。

【００７５】上述の制限を無くし、水平型の指定と同じ
ように１〜４バイトのサイズでの読取を可能にするに
は、メモリコントローラ１にて複数のバイトサイズに応
じたメモリサイクル数を発生させると共にバイトスワッ
パ５にて必要数のバイトデータをラッチし、必要数のバ
イトデータが揃った時点でＤ３１〜Ｄ０の信号に設定す
るようにすれば良い。

【００７６】以上、上述の実施例においては、水平型指
定と垂直型指定の両方が指定可能な場合について説明し
た。これは縦と横の方向の直線を描画するケースが多い
ことに着目したものである。

【００７７】しかし、本発明は水平型と垂直型のみに限
定されるものではなく、種々の型が採用可能である。ピ
クセル座標ＰＣと論理アドレスＬＡとの対応で説明すれ
ば、例えば他の第１の例としてはピクセル座標（０，
０）を先頭論理アドレスとし、順次、第１行分〜右端列
分〜最下行分（右から左方向）〜最左端列分（下から上
方向）〜第２行分（右端を除く）というように、以下順
次右回り渦巻き状にアドレスを付与しても良い。

【００７８】第２の例としては、ピクセル座標（４Ｆ
Ｆ，０）を先頭論理アドレスとし、次の論理アドレスを
座標（４ＦＥ，０）、次の論理アドレスを座標（４Ｆ
Ｆ，１）、その次の論理アドレスを座標（４ＦＤ，０）
というように、以下順次対角線方向に論理アドレスを付
与しても良い。

【００７９】また、第３の例として第２例の対角線とは
別の対角線方向である、ピクセル座標（０，０）を先頭
論理アドレスとし、次の論理アドレスを座標（１，
０）、次の論理アドレスを座標（０，１）、その次の論
理アドレスを座標（２，０）というように論理アドレス
を付与しても良い。

【００８０】さらに他の例としては、ある特定のピクセ
ル座標を中心としたある円周上の点に順次連続した論理
アドレスを付与しても良い。この例では、円を多く描画
する装置等において有用である。

【００８１】なお、上記の例ではある一つの型におい
て、同一のピクセルＰに対してはただ一つの論理アドレ
スＬＡを付与するようにしているが、このことは本質的
な制限ではなく、同一のピクセルＰに複数の論理アドレ
スＬＡを付与しても良い。即ち、論理アドレスＬＡを指
定することにより、ピクセル座標ＰＣが特定可能である
ように付与すれば良い。

【００８２】以上の又はこれら以外の型のどれを選定す
るかは、本発明が適用される情報処理装置等を使用する
目的に合わせて最適なものとすれば良い。

【００８３】垂直型以外の上述した論理アドレスＬＡか
ら実際の記憶素子及び記憶素子内の記憶位置を特定する
方法は次の通りである。即ち、基本的には垂直型指定の
場合と考え方は同様であり、型の指定と共にＣＰＵ１０
１から与えられた物理アドレスＰＡを水平型が指定され
た場合の物理アドレスＰＡに変換した後、当該水平型で
の物理アドレスＰＡに基づいて記憶素子に格納及び読取
を行なうものである。

【００８４】このアドレス入れ換えに関する部分を説明
すると次の通りである。まず、何の型が指定されている
かを判定する。これは、垂直型の場合に説明したのと同
様、Ａ３１〜Ａ２のうちのある単数もしくは複数の特定
の信号が１になっていることにより判定しても良いし、
型の指定を示す新たな信号を設け、メモリコントローラ
１に入力させるようにし、この信号に基づいて判定して
も良い。次に、指定された型が判明すると当該型の物理
アドレスから水平型の物理アドレスに変換する（なお、
変換される方の型は水平型に限定されるわけではな
い）。この変換は垂直型を水平型に変換する場合と異な
り単に信号線を入れ換えするだけでは済まないが、Ａ３
１〜Ａ２及び必要に応じバイトイネーブル信号ＢＥ３〜
ＢＥ０を用いてアドレス入換部１１及び／又はバイト位
置制御部１３が、例えば当該型の物理アドレスと水平型
の物理アドレスとの対応関係を表現するアドレス変換テ
ーブルを設けこのテーブルを参照したり、対応関係に基
づく所定の演算を施す等により変換処理を行ない、その
結果をＭＡ２１〜ＭＡ２に出力する。

【００８５】合わせて、バイト位置制御部１３はＡ３１
〜Ａ２及び必要に応じバイトイネーブル信号ＢＥ３〜Ｂ
Ｅ０を用いて、テーブルの参照や演算等を行なって、そ
の結果をＭＢＥ３〜ＭＢＥ０に出力する。

【００８６】これ以降の処理は垂直型の変換の場合と同
様に、例えば記憶素子からの読取であれば、必要に応じ
必要数分のバイトデータのラッチを行なって必要数のバ
イトデータの組み立てを行ない、Ｄ３１〜Ｄ０の信号に
読み取った情報を設定する等の処理を行なうことにな
る。

【００８７】

【発明の効果】以上説明したとおり、ページング方式に
より、ＴＬＢを参照しながら論理アドレスを物理アドレ
スに変換し、メモリアクセスを行なうメモリアクセス制
御方式において、あらかじめ同一のメモリ位置に対し付
与されている複数種別の論理アドレスのうちのいずれの
種別の論理アドレスが指定されたのであるかを判定し、
判定した種別及び論理アドレスから変換された物理アド
レスとに基づいて、アクセスすべきメモリ位置を決定
し、当該メモリ位置に対応するメモリをアクセスするこ
ととしたので、指定が予想される論理アドレスの種別を
あらかじめ複数設定しておき、例えばアプリケーション
プログラム等が処理に応じた最適の種別を選択し、この
選択した論理アドレスに基づいて、例えば描画時におけ
るフレームメモリ等のメモリをアクセスすることができ
るので、論理アドレスから物理アドレスへの変換に際
し、ＴＬＢミスの発生が減少しメモリアクセスを高速化
できる。合わせて、アプリケーションプログラム等にと
って処理のし易い論理アドレスを選択することができる
ので、アプリケーションプログラム等の作成が容易とな
る効果もある。

【図面の簡単な説明】

【図１】本発明の概念図である。

【図２】本実施例のブロック図である。

【図３】本実施例のハードウェア構成図である。

【図４】メモリアクセス制御装置の構成図である。

【図５】フレームメモリの構成例である。

【図６】バイトスワップの関係図である。

【図７】ピクセルによる画面の構成例である。

【図８】ピクセル座標とアドレスの対応図である。

【図９】論理アドレスから物理アドレスへの変換説明図
である。

【符号の説明】

１ メモリコントローラ １１ アドレス入換部 １２ メモリ制御部 １３ バイト位置制御部 ５ バイトスワッパ １０３ フレームメモリ ＬＡ 論理アドレス ＰＡ 物理アドレス Ｍ１ アドレス変換手段 Ｍ２ 種別判定手段 Ｍ３ 位置決定手段 Ｍ４ メモリアクセス手段

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ページング方式により、ＴＬＢ（Ｔｒａ
   ｎｓｌａｔｉｏｎＬｏｏｋ−ａｓｉｄｅ Ｂｕｆｆｅ
   ｒ）を参照しながら論理アドレスを物理アドレスに変換
   し、メモリアクセスを行なうメモリアクセス制御方式に
   おいて、 あらかじめ同一のメモリ位置に対し付与されている複数
   種別の論理アドレスについて、いずれの種別の論理アド
   レスが指定されたのであるかを判定する種別判定手段
   と、 前記論理アドレスを物理アドレスに変換するアドレス変
   換手段と、 前記種別判定手段が判定した種別及び前記アドレス変換
   手段が変換した物理アドレスとに基づいて、アクセスす
   べきメモリ位置を決定する位置決定手段と、 前記位置決定手段が決定したメモリ位置に対応するメモ
   リをアクセスするメモリアクセス手段とを備えることを
   特徴とするメモリアクセス制御方式。