JPH0415885A

JPH0415885A - 描画装置

Info

Publication number: JPH0415885A
Application number: JP2117601A
Authority: JP
Inventors: Kunio Jingu; 邦雄神宮
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1990-05-09
Filing date: 1990-05-09
Publication date: 1992-01-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はパーソナルコンピュータやワードプロセッサ等
におけるＣＰＵ　（中央処理袋Ｍ）が１表示部や印刷部
に使用されるグラフィックメモリへアクセスする際のア
ドレス計算の高速化に関する。

〔従来の技術〕

従来の装置は、特開昭６１−１６７９８６号公報に記載
のように、表示部や印刷部の描画領域に対応するデータ
を記憶するメモリはグラフィックメモリと呼ばれ、第４
図に示すようなＸ軸ＸビットＹ軸Ｙビットの二次元の描
画領域をＸ軸ＮビットＹ軸Ｙビットの長方形領域のＸ／
Ｎ個に分割したものを、アドレスが連続で一度にアクセ
スできるデータ単位が１ワード＝Ｎビットで先頭アドレ
ス値がＢの値であるメモリに割り付けるもので、第３図
に示すようなＹアドレス毎に便宜上区切った容量Ｘ・Ｙ
／Ｎワードの読み書き可能なメモリである。

（上記従来例の第１１図に相当）そして、描画領域に描画する際には描画しようとする点
の（ｘ、ｙ）座標を基にしてグラフィックメモリのアド
レスを計算する。（上記従来例の第１３図の１２０１に
相当）描画領域内のある点（ｘ、ｙ）が属するグラフィックメ
モリのワードのアドレス値は下記の式で求められる。

Ｂ　＋［ｘ　／　Ｎコ・　ｙ＋ｙ但し、［］は、数値の小数点以下を切り捨てる関数であ
る。

〔発明が解決しようとする課題〕

上記従来技術は、グラフィックメモリのアドレスを求め
る式において乗算を行っていた。−船釣なＣＰＵ　（イ
ンテル社８０２８６．モトローラ社６８０００）では、
加算に比べて乗算の演算時間は十倍以上要すため、グラ
フィックメモリのアドレス計算に要する時間が多かった
。このため、パーソナルコンピュータやワードプロセッ
サ等の表示処理や印刷処理が遅いという問題点があった
。

本発明の目的は、このグラフィックメモリのアドレス計
算を高速に行うことにある８〔課題を解決するための手段〕上記目的を達成するために、本描画装置は上記グラフィ
ックメモリと、上記グラフインクメモリをアクセスする
際セグメンテーション方式でアドレス変換してアクセス
するＣＰＵと、セグメンテーション方式でアドレス変換
する際使用するディスクリブタ・テーブルを記憶するシ
ステムメモリを有する。上記セグメンテーション方式は
上記ＣＰＵ内にセグメント・セレクタとオフセット・レ
ジスタとセグメント・レジスタを持ち、上記ＣＰＵがグ
ラフィックメモリをアクセスする場合はセグメント・レ
ジスタの値とオフセット・レジスタの値の加算値がアド
レス値となる。またセグメント・レジスタにはセグメン
ト・セレクタで選択されたディスクリブタ・テーブル内
のデータが自動的に取り込まれる構成とする。またディ
スクリブタ・テーブルにはＢ、Ｂ十Ｙ、・・・、Ｂ十Ｘ
／Ｎ−１の値を書き込み、グラフィックメモリのＹアド
レス毎の区切りと対応させたデータとしておく。

〔作用〕

ＣＰＵが描画領域内のある点（ｘ、ｙ）をアクセスする
場合は、［ｘ／Ｎ］の値をセグメント・セレクタに、ｙ
の値をオフセット・レジスタに書き込むことによって、
Ｂ＋［ｘ／Ｎ］・Ｙの値であるセグメントレジスタ値と
、値がｙであるオフセット・レジスタ値が加算され、Ｂ
＋［ｘ／Ｎｌ・Ｙ＋ｙであるグラフィックメモリのアド
レス値を得ることができる。

〔実施例〕

以下本発明の一実施例を、第１図〜第４図により説明す
る。第２図は本実施例の装置全体の構成を示したもので
ある。第３図はグラフィックメモリ９のアドレスを示し
たものである。第４図はＣＲＴモニタ６の描画領域を示
したものである。

ＣＰＵＩは装置全体を制御するものでプログラムメモリ
３に記憶されている命令を読み出しこれを実行する。シ
ステムメモリ２は、ＣＰＵＩのワーク領域、スタックデ
ータ退避領域、セグメント・セレクタのディスクリブタ
・テーブル領域等に使用される読み書き可能なメモリで
ある。フォントメモリ４は漢字、英字、数字、記号等の
文字ドツトデータを記憶している読み出し専用メモリで
ある。入力部５は操作者が本装置に処理の指示を与える
ためのキーボード等の入力手段である。ＣＲＴモニタ６
は第４図に示すようなＸ軸Ｘ＝１０２４ビットＹ＠Ｙ＝
５１２ビットの二次元の描画領域を表示する表示手段で
ある。グラフィックメモリ９は、上記ＣＲＴモニタ６の
描画領域をＸ軸１６ビット（＝１ワード）Ｙ軸５１２ビ
ットの長方形領域６４個に分割したものを、アドレスが
連続で一度にアクセスできるデータ単位が１ワード＝１
６ビットで先頭アドレス値がＢの値であるメモリに割り
付けるもので、第３図に示すようなＹアドレス毎に便宜
上区切った容量５１２・６４＝３２７６８ワードの読み
書き可能なメモリである。

表示データ読呂回路７はグラフィックメモリ９からデー
タを読み出しビデオ信号に変換してＣＲＴモニタ６へ送
る回路であり、ＣＲＴモニタ６の垂直同期信号、水平同
期信号、およびビデオクロックを基に続出アドレスおよ
び読出要求を発生する。

調停回路８はグラフィックメモリ９に対するＣＰＵＩの
アクセスと、表示データ読出回路７の読出要求の競合を
調停する回路である。プログラムメモリ３は、装置の初
期化、入力部５からの指示に従ってフォントメモリ４か
らデータを読み出しグラフィックメモリ９に書き込むこ
とによってＣＲＴモニタ６に文字を表示する、等の命令
が記憶されている読み出し専用メモリである。

第１図は本実施例の特徴を最も良く表した図で、ＣＰＵ
Ｉがグラフィックメモリ９をアクセスする際の、ＣＰＵ
Ｉとシステムメモリ２とグラフィックメモリ９の関係を
示したものである。電源立ち上げ後、プログラムメモリ
３に記憶されている命令によって、システムメモリ２の
ディスクリブタ・テーブル領域には、第１図に示すよう
にＡアドレスにはＢの値、Ａ＋１アドレスにはＢ十Ｙの
値。

・・・、Ａ＋６３アドレスには１３＋６３Ｙの値が書き
込まれる。但し、Ｙ＝５１２である。また、ＣＰＵ　ｌ
内のディスクリブタ・テーブル・ベース・レジスタ１２
には、Ａの値が書き込まれる。ＣＰＵＩがグラフィック
メモリ９をアクセスする際のアドレス値は、セグメント
・レジスタ１３の値とオフセット・レジスタ１４の加算
値であり、セグメント・レジスタ１３の値はセグメント
・セレクタ１１の値が書き変わる毎にディスクリブタ・
テーブル・ベース・レジスタ１２の値とセグメント・セ
レクタ１１の値の加算値をアドレス値としてシステムメ
モリ２内のディスクリブタ・テーブルの該当アドレスか
らデータを取り込んで自動的に値を更新する。

次にＣＰＵＩがグラフィックメモリ９に書き込むときの
動作について説明する。この時、ＣＲＴモニタ６上では
第４図に示されるような（ｘ、ｙ）：　（４０，２００
）の点に書き込まれるものとする。ＣＰＵＩはｘ、ｙの
値をレジスタに持ち、先ず［ｘ　／　１６コ＝２を計算
する。１６は２の４乗であるので右４ビットシフトの演
算で求まる。この値をセグメント・セレクタ１１に書き
込む。これによりセグメント・レジスタ１３にはセグメ
ント・セレクタ１１の値が書き変わったことによってデ
ィスクリブタ・テーブル・ベース・レジスタ１２の値（
＝Ａ）とセグメント・セレクタ１１の値（＝２）の加算
値（＝Ａ＋２）をアドレス値としてシステムメモリ２内
のディスクリブタ・テーブルの該当アドレスからデータ
（＝Ｂ＋２Ｙ）を取り込んで自動的に値を更新する。次
に、ｙ＝２００の値をオフセット・レジスタ１４に書き
込む。これによって、グラフィックメモリ９をアクセス
するときのアドレス値はＢ＋２Ｙ十ｙ＝Ｂ＋１２２４と
なり、ＣＲＴモニタ６上の（ｘ、ｙ）（４０，２００）
に対応した点をアクセスすることができる。

本実施例によれば、グラフィックメモリ９にアクセスす
る場合、ビットシフト演算１回、レジスタ書き込み２回
で、乗算や加算を使用せずに簡単にアドレス計算ができ
るため、アドレス計算に要する時間が少ない。このため
、パーソナルコンピュータやワードプロセッサ等の表示
処理を速くすることが可能である。

他の実施例として、グラフィックメモリを使用するラス
タスキャン型のプリンタにも、応用可能であり、パーソ
ナルコンピュータやワードプロセッサ等の印刷処理を速
くすることが可能である。

〔発明の効果〕

本発明によれば、グラフィックメモリのアクセスする場
合、乗算や加算を使用せずに簡単にアドレス計算ができ
るため、アドレス計算に関する時間が少ない。このため
、パーソナルコンピュータやワードプロセッサ等の表示
処理や印刷処理を速くすることが可能である。

【図面の簡単な説明】

第１図はＣＰＵとシステムメモリとグラフィックメモリ
の関係を示した図、第２図は本実施例の装置全体の構成
図、第３図はグラフィックメモリのアドレスを示した図
、第４図はＣＲＴモニタの描画領域を示した図である。１・・・ＣＰＵ、２・・・システムメモリ、３・・・プ
ログラムメモリ、４・・・フォントメモリ、５・・・入
力部、６・・・ＣＲＴモニタ、７・・・表示データ読出
回路、８・・・調停回路、９・・・グラフィックメモリ
１１・・・セグメント・セレクタ、１２・・・ディスク
リブタ・テーブル・ベース・レジスタ、１３・・・セグ
メント・レジ鮪１［Ｆ］システムメモリ躯２図１３図

Claims

【特許請求の範囲】

１、Ｘ軸ＸビットＹ軸Ｙビットの二次元の描画領域に対
応する画像データを、アドレスの先頭がＢアドレスで一
度にアクセスできるデータ単位が１ワード＝Ｎビットあ
るメモリに記憶して、描画領域の（ｘ，ｙ）が属するワ
ードのアドレス値がＢ＋［ｘ／Ｎ］・Ｙ＋ｙで求まるよ
う構成した読み書き可能なグラフィックメモリと、上記
グラフィックメモリをアクセスするＣＰＵ（中央処理装
置）より成る描画装置において、上記ＣＰＵ内にはセグ
メント・セレクタ・セグメント・レジスタおよびオフセ
ット・レジスタを持ち、上記ＣＰＵがグラフィックメモ
リをアクセスする場合にはセグメント・レジスタの値と
オフセット・レジスタの値の加算値がアドレス値となり
、この時のセグメント・レジスタの値はセグメント・セ
レクタの値が［ｘ／Ｎ］である場合Ｂ＋［ｘ／Ｎ］・Ｙ
となるように構成したことを特徴とする描画装置。