JP3296677B2 - 図形の描画方法および装置 - Google Patents
図形の描画方法および装置Info
- Publication number
- JP3296677B2 JP3296677B2 JP7445095A JP7445095A JP3296677B2 JP 3296677 B2 JP3296677 B2 JP 3296677B2 JP 7445095 A JP7445095 A JP 7445095A JP 7445095 A JP7445095 A JP 7445095A JP 3296677 B2 JP3296677 B2 JP 3296677B2
- Authority
- JP
- Japan
- Prior art keywords
- color
- area
- code
- video memory
- determined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Generation (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、コンピュータディス
プレイに対する図形の描画方法およびその方法を実施す
る装置であって、特に境界色の図形で囲まれる閉領域内
を任意の色あるいは模様で塗り込むものに関する。
プレイに対する図形の描画方法およびその方法を実施す
る装置であって、特に境界色の図形で囲まれる閉領域内
を任意の色あるいは模様で塗り込むものに関する。
【０００２】
【従来の技術】通常、ディスプレイの表示画面上に所定
の境界色を用いて線状に描かれた閉領域内を任意の色で
塗り込む場合、該当の閉領域内か否かの判定は、描画領
域の全体を横方向に走査しながら走査位置における色コ
ードを順次読み出し、境界色が検出されてから次の境界
色が検出されるまでの間を閉領域内であると判断して塗
り込み処理を行うことが一般的に行われている。
の境界色を用いて線状に描かれた閉領域内を任意の色で
塗り込む場合、該当の閉領域内か否かの判定は、描画領
域の全体を横方向に走査しながら走査位置における色コ
ードを順次読み出し、境界色が検出されてから次の境界
色が検出されるまでの間を閉領域内であると判断して塗
り込み処理を行うことが一般的に行われている。
【０００３】しかし図３（ｂ）の様に、本来は閉領域で
あっても、その一部がビデオメモリ上に予め設定された
描画領域３５から外れて描かれた場合、その描画領域３
５からはみ出す部分の存在により境界色がない開空間と
なってしまう。この様な場合、単に境界色のみを検出し
て塗り込み範囲を判定する方法では、塗り込み範囲の終
端が判断できない。
あっても、その一部がビデオメモリ上に予め設定された
描画領域３５から外れて描かれた場合、その描画領域３
５からはみ出す部分の存在により境界色がない開空間と
なってしまう。この様な場合、単に境界色のみを検出し
て塗り込み範囲を判定する方法では、塗り込み範囲の終
端が判断できない。
【０００４】一方、ビデオメモリにおける描画領域から
外れる領域に対するＣＰＵ側からのアクセスに対して
は、クリッピングというデータ処理によって、データの
書き込み処理を禁止することが一般的に行われている。
外れる領域に対するＣＰＵ側からのアクセスに対して
は、クリッピングというデータ処理によって、データの
書き込み処理を禁止することが一般的に行われている。
【０００５】しかしこのクリッピングによっても、ビデ
オメモリからのデータ読み出し動作が禁止されないが境
界色の読み出しも行われない。したがって、従来は何れ
も、上記した境界色の検出に加えて、アクセス位置が描
画領域内か否かの検出も同時に行う必要があった。
オメモリからのデータ読み出し動作が禁止されないが境
界色の読み出しも行われない。したがって、従来は何れ
も、上記した境界色の検出に加えて、アクセス位置が描
画領域内か否かの検出も同時に行う必要があった。
【０００６】
【発明が解決しようとする課題】しかしながら、上記し
た２種類の検出動作をソフトウェアにより行おうとする
と、塗り込むべき各ドット毎にこの処理を行う必要があ
るため、実行速度が非常に遅くなる。一方、矩形領域内
か否かをハードウェアにより検出することも行われる
が、回路構成が複雑となったり特殊な素子を必要とする
など、何れにしても実行上不都合が多い。
た２種類の検出動作をソフトウェアにより行おうとする
と、塗り込むべき各ドット毎にこの処理を行う必要があ
るため、実行速度が非常に遅くなる。一方、矩形領域内
か否かをハードウェアにより検出することも行われる
が、回路構成が複雑となったり特殊な素子を必要とする
など、何れにしても実行上不都合が多い。
【０００７】本発明は上記した問題を一挙に解消するも
のであって、ビデオメモリ内の描画領域を超えたＣＰＵ
側からのアクセスに対し、境界色をデータとしてＣＰＵ
側に強制的に返すことにより、ハードウェアとしての回
路構成の簡略化を図りながら、データ処理速度の上昇を
可能とする描画方法および装置を提供することを目的と
する。
のであって、ビデオメモリ内の描画領域を超えたＣＰＵ
側からのアクセスに対し、境界色をデータとしてＣＰＵ
側に強制的に返すことにより、ハードウェアとしての回
路構成の簡略化を図りながら、データ処理速度の上昇を
可能とする描画方法および装置を提供することを目的と
する。
【０００８】
【課題を解決するための手段】本発明にかかる描画方法
は、図１に示す如く、ビデオメモリ１８上に予め設定し
た描画領域３５内に、第１のコードａおよび前記描画領
域３５の境界をもって区画された閉領域３７内を、第２
のコードｂをもって塗り込むものであって、上記描画領
域３５を超える領域に対してＣＰＵ１１がアクセスする
と、ビデオメモリ１１のデータに代えて、上記第１のコ
ードａが読み出されることを特徴とする。
は、図１に示す如く、ビデオメモリ１８上に予め設定し
た描画領域３５内に、第１のコードａおよび前記描画領
域３５の境界をもって区画された閉領域３７内を、第２
のコードｂをもって塗り込むものであって、上記描画領
域３５を超える領域に対してＣＰＵ１１がアクセスする
と、ビデオメモリ１１のデータに代えて、上記第１のコ
ードａが読み出されることを特徴とする。
【０００９】また、前記方法を実施する描画装置にあっ
ては、ＣＰＵ１１のビデオメモリ１８に対するアクセス
位置が上記描画領域３５内か否かを判定する手段１と、
上記第１のコードａを出力する手段２と、上記判定手段
１が、描画領域３５内と判定するとビデオメモリ１８上
におけるアクセス位置のコードｃを、描画領域３５外と
判定すると上記出力手段２からの第１のコードａを、択
一的にＣＰＵ１１に対して出力する選択手段３とを備え
ている。
ては、ＣＰＵ１１のビデオメモリ１８に対するアクセス
位置が上記描画領域３５内か否かを判定する手段１と、
上記第１のコードａを出力する手段２と、上記判定手段
１が、描画領域３５内と判定するとビデオメモリ１８上
におけるアクセス位置のコードｃを、描画領域３５外と
判定すると上記出力手段２からの第１のコードａを、択
一的にＣＰＵ１１に対して出力する選択手段３とを備え
ている。
【００１０】上記した出力手段２は、任意のコードが保
持できる記憶手段であって、塗り込み処理の実行に先だ
って、上記第１のコードａが自動的に設定されるもので
あることが好ましい。
持できる記憶手段であって、塗り込み処理の実行に先だ
って、上記第１のコードａが自動的に設定されるもので
あることが好ましい。
【００１１】
【作用】上記した構成により、先ずビデオメモリ１８に
おける描画領域３５内のデータを、下位番地から上位番
地に向けて順次に読み出していく。ここで、第１のコー
ドａが検出されると閉領域３７の開始位置と判断し、次
の番地からは、第１のコードａが読み出されるまで、デ
ータの読み出しと第２のコードｂの書き込みとを繰り返
すことにより、２つの第１のコードａで挟まれる区間を
第２のコードｂで塗りこむ処理が行われる。
おける描画領域３５内のデータを、下位番地から上位番
地に向けて順次に読み出していく。ここで、第１のコー
ドａが検出されると閉領域３７の開始位置と判断し、次
の番地からは、第１のコードａが読み出されるまで、デ
ータの読み出しと第２のコードｂの書き込みとを繰り返
すことにより、２つの第１のコードａで挟まれる区間を
第２のコードｂで塗りこむ処理が行われる。
【００１２】ここで、第１のコードａで描かれた図形の
一部が描画領域３５からはみ出している場合、ビデオメ
モリ１８上には塗りこみ範囲の終端を示す第１コードａ
は存在しない。しかしながら、描画領域判定手段１によ
る描画領域３５から外れて走査されたことが判定される
と、ビデオメモリ１８からのデータｃではなく第１コー
ド出力手段２側からのデータである第１コードａが出力
データ選択手段３から取り出され、ＣＰＵ１１側に送ら
れる。かかる第１コードａの入力が判定されると、ＣＰ
Ｕ１１側では塗りこみ範囲の終端と判断し、その走査ラ
インにおける第２コードｂによる塗り込みを終了するの
である。
一部が描画領域３５からはみ出している場合、ビデオメ
モリ１８上には塗りこみ範囲の終端を示す第１コードａ
は存在しない。しかしながら、描画領域判定手段１によ
る描画領域３５から外れて走査されたことが判定される
と、ビデオメモリ１８からのデータｃではなく第１コー
ド出力手段２側からのデータである第１コードａが出力
データ選択手段３から取り出され、ＣＰＵ１１側に送ら
れる。かかる第１コードａの入力が判定されると、ＣＰ
Ｕ１１側では塗りこみ範囲の終端と判断し、その走査ラ
インにおける第２コードｂによる塗り込みを終了するの
である。
【００１３】
【発明の効果】本発明は上記の如く、閉領域３７内にお
ける第２コードｂによる塗りこみ処理を行う場合、描画
領域３５を外れると境界色である第１コードａが出力さ
れる様に構成したので、ＣＰＵ１１側では第１コードａ
の検出を行うことのみで足りるなど、簡単な構成でしか
もデータ処理の負担を軽減し、塗りこみに要する時間の
大幅な短縮が図れる。
ける第２コードｂによる塗りこみ処理を行う場合、描画
領域３５を外れると境界色である第１コードａが出力さ
れる様に構成したので、ＣＰＵ１１側では第１コードａ
の検出を行うことのみで足りるなど、簡単な構成でしか
もデータ処理の負担を軽減し、塗りこみに要する時間の
大幅な短縮が図れる。
【００１４】
【実施例】以下本発明にかかる図形の描画方法を、汎用
的な３２ビットのバス幅を有するＣＰＵを使用し、横方
向に１０２４ドット、縦方向に５１２ラインの解像度を
有するディスプレイを使用するパソコン装置に実施した
一例に基づいて説明するがこれに限らず、ディスプレイ
上に図形の表示を伴う専用あるいは汎用の各種マイコン
応用装置に対しても略同様に実施出来ることは勿論であ
る。
的な３２ビットのバス幅を有するＣＰＵを使用し、横方
向に１０２４ドット、縦方向に５１２ラインの解像度を
有するディスプレイを使用するパソコン装置に実施した
一例に基づいて説明するがこれに限らず、ディスプレイ
上に図形の表示を伴う専用あるいは汎用の各種マイコン
応用装置に対しても略同様に実施出来ることは勿論であ
る。
【００１５】本発明を実施するパソコン装置１０は、図
２にその全体的な構成を概略的に示す如く、ＣＰＵ１１
をその制御の中心として備え、ＲＯＭ１２やＲＡＭ１３
などのメモリ、あるいは各種のＩ／０装置１４をアドレ
スバス２４、データバス３８や制御バス３９などの各種
バスライン１５を介して並列に接続する。更にＣＰＵ１
１で計算された図形データ１６は、図３の如く、ビデオ
コントローラ１７を介してビデオメモリ１８上に書き込
む一方、書き込まれたデータ１６をディスプレイ１９に
読み出して、画面２０上にドットの集合として表示す
る。
２にその全体的な構成を概略的に示す如く、ＣＰＵ１１
をその制御の中心として備え、ＲＯＭ１２やＲＡＭ１３
などのメモリ、あるいは各種のＩ／０装置１４をアドレ
スバス２４、データバス３８や制御バス３９などの各種
バスライン１５を介して並列に接続する。更にＣＰＵ１
１で計算された図形データ１６は、図３の如く、ビデオ
コントローラ１７を介してビデオメモリ１８上に書き込
む一方、書き込まれたデータ１６をディスプレイ１９に
読み出して、画面２０上にドットの集合として表示す
る。
【００１６】ディスプレイ１９は、図３（ａ）の様に、
左上隅を原点とし、最大で横１０２４ドット、縦に５１
２ラインを画面２０上に表示できる様にその解像度が設
定されるとともに、１ピクセルを８ビットのデータで色
彩表示する様に構成している。したがって、表示画面２
０上のドット数とビデオメモリ１８上の番地数とは一致
する。
左上隅を原点とし、最大で横１０２４ドット、縦に５１
２ラインを画面２０上に表示できる様にその解像度が設
定されるとともに、１ピクセルを８ビットのデータで色
彩表示する様に構成している。したがって、表示画面２
０上のドット数とビデオメモリ１８上の番地数とは一致
する。
【００１７】一方ビデオメモリ１８上には、図３（ｂ）
の様に表示画面２０の解像度に対応させ、横方向に１０
２４ドット分が、縦方向に５１２ライン分が最低でも確
保される様に実メモリ空間２１を設けている。
の様に表示画面２０の解像度に対応させ、横方向に１０
２４ドット分が、縦方向に５１２ライン分が最低でも確
保される様に実メモリ空間２１を設けている。
【００１８】更に、少なくとも上記した実メモリ空間２
１における横方向に連続して、ＣＰＵ１１からのアドレ
ス指定は可能であるが、実際に記憶可能なメモリ素子は
有しない虚メモリ空間２２を設定している。
１における横方向に連続して、ＣＰＵ１１からのアドレ
ス指定は可能であるが、実際に記憶可能なメモリ素子は
有しない虚メモリ空間２２を設定している。
【００１９】すなわち、ＣＰＵ１１が計算によって描く
円などの各図形２３における最大のものを予め予測し、
横方向に表示画面２０に対応する描画領域３５の複数倍
（本実施例では、描画領域の２倍）のメモリ空間３６を
設定する。
円などの各図形２３における最大のものを予め予測し、
横方向に表示画面２０に対応する描画領域３５の複数倍
（本実施例では、描画領域の２倍）のメモリ空間３６を
設定する。
【００２０】ここで、アドレスバス２４は３２ビットで
あるため、下位１０ビットを使用して横方向の１０２４
ドット分がアドレス指定できる。更に１１ビット目を利
用することにより、もう１０２４ドット分がアドレス指
定できるので、アドレスラインのＡ０〜Ａ１１で横方向
のアドレス指定を、残りの上位ビットであるＡ１２〜Ａ
３１を利用して縦方向のアドレス指定を行う。
あるため、下位１０ビットを使用して横方向の１０２４
ドット分がアドレス指定できる。更に１１ビット目を利
用することにより、もう１０２４ドット分がアドレス指
定できるので、アドレスラインのＡ０〜Ａ１１で横方向
のアドレス指定を、残りの上位ビットであるＡ１２〜Ａ
３１を利用して縦方向のアドレス指定を行う。
【００２１】ところで、上記したアドレス条件にあって
は、アドレスラインのＡ１１が特定するデータが「０」
の時には実メモリ空間２１を、「１」の時には虚メモリ
空間２２を指定することになる。したがって、横方向の
座標が実メモリ空間２１内か虚メモリ空間２２内かは、
アドレスラインＡ１１のレベル変化を検出することによ
り、容易に判定出来ることが判る。
は、アドレスラインのＡ１１が特定するデータが「０」
の時には実メモリ空間２１を、「１」の時には虚メモリ
空間２２を指定することになる。したがって、横方向の
座標が実メモリ空間２１内か虚メモリ空間２２内かは、
アドレスラインＡ１１のレベル変化を検出することによ
り、容易に判定出来ることが判る。
【００２２】図４はビデオコントローラ１７の内、上記
したアクセス位置の判定をしながらビデオメモリ１８に
対するアクセスを可能とする構成であって、ビデオメモ
リ１８に対するアドレスの指定部４０とデータの受渡部
４１の具体的な回路構成を示したものである。しかしな
がら、ビデオメモリ１８の内容を各種の同期信号ととも
にディスプレイ１９側へ送る部分については、従来の回
路構成と略同様なので省略する。
したアクセス位置の判定をしながらビデオメモリ１８に
対するアクセスを可能とする構成であって、ビデオメモ
リ１８に対するアドレスの指定部４０とデータの受渡部
４１の具体的な回路構成を示したものである。しかしな
がら、ビデオメモリ１８の内容を各種の同期信号ととも
にディスプレイ１９側へ送る部分については、従来の回
路構成と略同様なので省略する。
【００２３】ここで、ＣＰＵ１１から延びるアドレスバ
ス２４におけるラインの内、実メモリ空間２１における
横方向の番地指定に使用されるＡ０〜Ａ１０について
は、ビデオメモリ１８における対応するアドレス端子に
接続する。更に、虚メモリ空間２２の番地指定に使用さ
れるＡ１１のラインはビデオメモリ１８に対して接続せ
ず、縦方向の番地指定に使用されるＡ１２〜Ａ３１を１
ラインずつずらせてビデオメモリ１８のアドレス端子に
接続する。
ス２４におけるラインの内、実メモリ空間２１における
横方向の番地指定に使用されるＡ０〜Ａ１０について
は、ビデオメモリ１８における対応するアドレス端子に
接続する。更に、虚メモリ空間２２の番地指定に使用さ
れるＡ１１のラインはビデオメモリ１８に対して接続せ
ず、縦方向の番地指定に使用されるＡ１２〜Ａ３１を１
ラインずつずらせてビデオメモリ１８のアドレス端子に
接続する。
【００２４】かかる構成により、ＣＰＵ１１側からは全
メモリ空間３６に対して番地指定を可能としながら、ビ
デオメモリ１８に対する実際の番地指定は、実メモリ空
間２１内の連続した番地に限定されるのである。
メモリ空間３６に対して番地指定を可能としながら、ビ
デオメモリ１８に対する実際の番地指定は、実メモリ空
間２１内の連続した番地に限定されるのである。
【００２５】アドレス指定部４０は、横方向の判定回路
２６と縦方向の判定回路２７からなる描画領域検知部２
５を備え、両判定回路２６・２７で描画領域３５内であ
ることが判定され、且つビデオメモリ１８に対するＣＰ
Ｕ１１からの書込信号ＷＲの出力が判定された場合にの
み、ビデオメモリ１８に対する実際の書き込み処理動作
が行われる様に構成している。
２６と縦方向の判定回路２７からなる描画領域検知部２
５を備え、両判定回路２６・２７で描画領域３５内であ
ることが判定され、且つビデオメモリ１８に対するＣＰ
Ｕ１１からの書込信号ＷＲの出力が判定された場合にの
み、ビデオメモリ１８に対する実際の書き込み処理動作
が行われる様に構成している。
【００２６】ここで横方向の判定回路２６は、アドレス
ラインのＡ１１をインバータ２８で反転することによ
り、Ａ１１が「０」、すなわち横方向が設定範囲内の時
に「１」信号がＡＮＤ回路２９に入力される様にしてい
る。
ラインのＡ１１をインバータ２８で反転することによ
り、Ａ１１が「０」、すなわち横方向が設定範囲内の時
に「１」信号がＡＮＤ回路２９に入力される様にしてい
る。
【００２７】一方、縦方向の判定回路２７は、アドレス
ラインＡ１２〜Ａ３１でアドレス縦方向のライン位置が
指定されることを利用している。すなわち、予め２つの
レジスタ３０・３１中に、縦位置の上限および下限番地
Ｕ・Ｌを各々設定しておき、両番地を個別に比較器３２
・３３で比べ、アドレスラインＡ１２〜Ａ３１で指定さ
れる番地が上限番地Ｕよりも小さいか下限番地Ｌよりも
大きい場合に、各比較器３２・３３から「１」信号がＡ
ＮＤ回路２９に出力される様に設定している。この出力
信号は更に、ＣＰＵ１１から送られるライト信号ＷＲ＊
とＡＮＤ回路３４に入力され、その出力信号ＭＷＲ＊が
ビデオメモリ１８に対する書き込み信号となる。
ラインＡ１２〜Ａ３１でアドレス縦方向のライン位置が
指定されることを利用している。すなわち、予め２つの
レジスタ３０・３１中に、縦位置の上限および下限番地
Ｕ・Ｌを各々設定しておき、両番地を個別に比較器３２
・３３で比べ、アドレスラインＡ１２〜Ａ３１で指定さ
れる番地が上限番地Ｕよりも小さいか下限番地Ｌよりも
大きい場合に、各比較器３２・３３から「１」信号がＡ
ＮＤ回路２９に出力される様に設定している。この出力
信号は更に、ＣＰＵ１１から送られるライト信号ＷＲ＊
とＡＮＤ回路３４に入力され、その出力信号ＭＷＲ＊が
ビデオメモリ１８に対する書き込み信号となる。
【００２８】したがって、指定番地が描画領域３５内に
あり且つＣＰＵ１１側からライト信号ＷＲが出力されて
いる場合に限り、ビデオメモリ１８に対するデータの書
き込みが許可されるのである。
あり且つＣＰＵ１１側からライト信号ＷＲが出力されて
いる場合に限り、ビデオメモリ１８に対するデータの書
き込みが許可されるのである。
【００２９】一方、データ受渡部４１では、ＣＰＵ１１
からビデオメモリ１８に対してデータが直接的に送られ
る。しかしながら、ビデオメモリ１８からのデータの読
出時にあっては、ビデオメモリ１８の出力データとレジ
スタ４２の出力データとを、マルチプレクサ４３を介し
て択一的にＣＰＵ１１側へ送る様に構成している。
からビデオメモリ１８に対してデータが直接的に送られ
る。しかしながら、ビデオメモリ１８からのデータの読
出時にあっては、ビデオメモリ１８の出力データとレジ
スタ４２の出力データとを、マルチプレクサ４３を介し
て択一的にＣＰＵ１１側へ送る様に構成している。
【００３０】レジスタ４２は、画面２０上に描いた図形
の境界色に対応する色コードのデータを格納可能とする
ものであって、図形２３の塗りこみに先立つ境界色の選
択時に、その選択された色に対応するコードデータがＣ
ＰＵ１１側から送られて自動的にセットされる。なお境
界色の色コードが固定の場合は、レジスタ４２に格納す
るデータも固定することは可能である。
の境界色に対応する色コードのデータを格納可能とする
ものであって、図形２３の塗りこみに先立つ境界色の選
択時に、その選択された色に対応するコードデータがＣ
ＰＵ１１側から送られて自動的にセットされる。なお境
界色の色コードが固定の場合は、レジスタ４２に格納す
るデータも固定することは可能である。
【００３１】マルチプレクサ４３は、Ｓ端子に上記した
描画領域検知部２５からの出力信号を入力する一方、２
つの入力端に対してデータバス３８とレジスタ４２とを
個別に接続することにより、描画領域３５内からのデー
タ読み出し中はビデオメモリ１８からデータが読み出さ
れるが、それ以外の領域にアクセスされると、レジスタ
４２内に格納されたデータが読み出されるのである。
描画領域検知部２５からの出力信号を入力する一方、２
つの入力端に対してデータバス３８とレジスタ４２とを
個別に接続することにより、描画領域３５内からのデー
タ読み出し中はビデオメモリ１８からデータが読み出さ
れるが、それ以外の領域にアクセスされると、レジスタ
４２内に格納されたデータが読み出されるのである。
【００３２】なお、ＣＰＵ１１側とビデオメモリ１８側
におけるデータバス３８間の干渉をさけるため、アナロ
グスイッチ４４を介装し、ビデオメモリ１８に対するデ
ータの書き込みまたは読み出し時に対応してラインを切
り換える様に構成されている。
におけるデータバス３８間の干渉をさけるため、アナロ
グスイッチ４４を介装し、ビデオメモリ１８に対するデ
ータの書き込みまたは読み出し時に対応してラインを切
り換える様に構成されている。
【００３３】また描画領域検知部２５の構成は、ビデオ
メモリ１８に対するアクセス位置が描画領域３５の内側
か否かを判定できるものであれば、適宜変更して実施で
きることは勿論である。また描画領域３５は、少なくと
もディスプレイ１９の表示画面２０の全体に図形を表示
できる容量を有するものであれば、実メモリ空間２１内
で適宜増減して実施できる。更に境界色も、色データに
限らず、任意のコードデータを使用することができる。
メモリ１８に対するアクセス位置が描画領域３５の内側
か否かを判定できるものであれば、適宜変更して実施で
きることは勿論である。また描画領域３５は、少なくと
もディスプレイ１９の表示画面２０の全体に図形を表示
できる容量を有するものであれば、実メモリ空間２１内
で適宜増減して実施できる。更に境界色も、色データに
限らず、任意のコードデータを使用することができる。
【図１】本発明の基本的な構成を示す説明図である。
【図２】本発明をパソコンに実施した一例を示すブロッ
ク図である。
ク図である。
【図３】ビデオメモリ上におけるアドレスとメモリ空間
の関係を示す説明図である。
の関係を示す説明図である。
【図４】ビデオコントローラにおけるデータの書き込み
部分の詳細を示すブロック図である。
部分の詳細を示すブロック図である。
１１ ＣＰＵ １５ バスライン １６ 図形データ １７ ビデオコントローラ １８ ビデオメモリ １９ ディスプレイ ２０ 表示画面 ２１ 実メモリ空間 ２２ 虚メモリ空間 ２３ 表示図形 ２４ アドレスバス ２５ 描画領域検知部 ２６ 横方向判定回路 ２７ 縦方向判定回路 ２９ ＡＮＤ回路 ３０ レジスタ ３１ レジスタ ３２ 比較器 ３３ 比較器 ３４ ＡＮＤ回路 ３５ 描画領域 ３６ メモリ空間 ３７ 閉領域 ３８ データバス ４０ アドレス指定部 ４１ データ受渡部 ４２ レジスタ ４３ マルチプレクサ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06T 11/40 200 G06T 11/00 200
Claims (3)
- 【請求項１】 ビデオメモリ（１８）上に予め設定した
描画領域（３５）の全体を横方向に走査しながら、走査
位置における色コードを順次に読み出し、所定の境界色
が検出されてから次の境界色が検出されるまでの間を閉
領域（３７）の内部であると判断し、該閉領域（３７）
の内部を所定の色コードで塗り込む描画方法であって、前記 描画領域（３５）を超える領域に対してＣＰＵ（１
１）がアクセスすると、前記ビデオメモリ（１８）内の
データに代えて、前記境界色に対応する色コードが読み
出されることを特徴とする図形の描画方法。 - 【請求項２】 ビデオメモリ（１８）上に予め設定した
描画領域（３５）の全体を横方向に走査しながら、走査
位置における色コードを順次に読み出し、所定の境界色
が検出されてから次の境界色が検出されるまでの間を閉
領域（３７）の内部であると判断し、該閉領域（３７）
の内部を所定の色コードで塗り込む描画装置であって、 ＣＰＵ（１１）の前記ビデオメモリ（１８）に対するア
クセス位置が前記描画領域（３５）内か否かを判定する
手段（１）と、前記境界色に対応する色 コードを出力可能とする手段
（２）と、前記 判定手段（１）が、前記描画領域（３５）内と判定
するとビデオメモリ（１８）上におけるアクセス位置の
コードを、前記描画領域（３５）の外部と判定すると前
記出力手段（２）の境界色に対応する色コードを、択一
的にＣＰＵ（１１）に対して出力する選択手段（３）と
を備えたことを特徴とする図形の描画装置。 - 【請求項３】 前記出力手段（２）は、任意のコードが
保持できる記憶手段であって、塗り込み処理の実行に先
だって、前記境界色に対応する色コードが自動的に設定
される請求項２記載の描画装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7445095A JP3296677B2 (ja) | 1995-03-06 | 1995-03-06 | 図形の描画方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7445095A JP3296677B2 (ja) | 1995-03-06 | 1995-03-06 | 図形の描画方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08241420A JPH08241420A (ja) | 1996-09-17 |
| JP3296677B2 true JP3296677B2 (ja) | 2002-07-02 |
Family
ID=13547597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7445095A Expired - Lifetime JP3296677B2 (ja) | 1995-03-06 | 1995-03-06 | 図形の描画方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3296677B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4370438B2 (ja) | 2007-06-27 | 2009-11-25 | Ｎｅｃシステムテクノロジー株式会社 | ベクター画像描画装置、ベクター画像描画方法およびプログラム |
-
1995
- 1995-03-06 JP JP7445095A patent/JP3296677B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08241420A (ja) | 1996-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4716533A (en) | Image translation system | |
| KR930013968A (ko) | 그래픽 시스템용의 확장 가능한 다영상 버퍼 | |
| US5561750A (en) | Z-buffer tag memory organization | |
| US5440680A (en) | Image display controller having a common memory for storage of image overlay data and window identification data | |
| JPH0355832B2 (ja) | ||
| US4747042A (en) | Display control system | |
| EP0658858B1 (en) | Graphics computer | |
| KR910000203B1 (ko) | 화상처리장치 | |
| US5506602A (en) | Display control apparatus and method whereby a display identifies its display control method to a display controller in order that the display controller can configure itself to output the display control signals corresponding to the identified display co | |
| JP3296677B2 (ja) | 図形の描画方法および装置 | |
| EP0245504A1 (en) | Image processor | |
| JP3313527B2 (ja) | グラフィックスコントローラおよびピクセルデータ転送システム | |
| US6002391A (en) | Display control device and a method for controlling display | |
| JPH08241419A (ja) | 図形の描画制御方法 | |
| US5050097A (en) | Boundary detector and graphic processing system incorporating the same | |
| JPH0528771A (ja) | メモリ素子 | |
| JPH05130504A (ja) | 画像表示制御装置 | |
| KR0118775B1 (ko) | 퍼스널 컴퓨터의 비디오 메모리 억세스 감지장치 | |
| JP2817483B2 (ja) | 映像表示制御回路 | |
| EP0500035A2 (en) | Three-dimensional graphic display system | |
| JPH0550013B2 (ja) | ||
| JPS6326784A (ja) | 画像連結処理装置 | |
| JPH0362394A (ja) | メモリ高速ライト方式 | |
| JPH11184456A (ja) | 描画表示方法および装置とナビゲーションシステム | |
| JPS63243990A (ja) | 文字転送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110412 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120412 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130412 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130412 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140412 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |