JPH08241419A - 図形の描画制御方法 - Google Patents

Abstract

(57)【要約】 【目的】 図形データ１６をビデオメモリ１８にビット
マップ状に展開しながら書き込んだ後、ディスプレイ１
９にデータを読み出して表示画面２０上に表示する描画
制御方法にあって、座標変換あるいはクリッピング処理
に伴うデータ処理速度の向上を図る。 【構成】 ＣＰＵ１１側から番地指定することを可能と
するメモリ空間３６を、メモリ素子が実装されている実
メモリ空間２１よりも大きく設定する一方、少なくとも
その実メモリ空間２１を超えるメモリ空間３６に対する
ＣＰＵ１１側からのアクセスを禁止する。更に、ＣＰＵ
１１で計算される図形データ１６の座標位置を、ＸＹ座
標ではなくビデオメモリ１８上の番地を使用して特定す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、コンピュータディス
プレイに対する図形の描画方法であって、特に図形デー
タをビデオメモリにビットマップ状に展開しながら書き
込んだあと、ディスプレイにデータを読み出して画面上
に表示する描画制御方法に関する。

【０００２】

【従来の技術】通常、ビデオメモリ上に円や楕円などの
図形データを展開する際、表示画面との関係を何ら考慮
することなくデータの書き込みを行うと、番地は各デバ
イスに対して連続して設定されているため、隣接する別
のビデオフレームや他の表示とは関係ないメモリあるい
はＩ／Ｏ装置にデータの書き込みが行われ、不当な動作
をする虞れが高い。

【０００３】そこでこの種の描画時にあっては、ビデオ
メモリ上にディスプレイの表示画面に対応する矩形領域
を予め設定し、その矩形領域を外れて図形データの書き
込みをしようとすると、それを禁止するクリッピングと
いうデータ処理動作が必要となる。

【０００４】従来、かかるクリッピング処理をソフトウ
ェア的に行う場合、データの書き込みを行う座標を計算
する毎にその座標位置が矩形領域内か否かの判断を行
い、領域内であることを確認してから書き込み動作を行
うものが一般的であった。

【０００５】一方、クリッピング処理をハードウェア的
に行う従来の方法は、描画のドット位置をＸＹ座標とし
て計算し、その座標が矩形領域内か否かをハードウェア
的に判定したあと、ＸＹ座標を更に乗算器および加算器
を利用して実アドレスに変換するものが一般的である。

【０００６】

【発明が解決しようとする課題】しかしながら、上記し
たソフトウェア的に行う方法にあっては、単純な比較動
作では対応できず、各座標位置毎に複雑な判断処理演算
を必要とする結果、データ処理の実行速度が極めて遅く
なる不都合がある。逆にハードウェア的に行う方法にあ
っては、実行速度に影響を殆ど及ぼさない反面、回路構
成が複雑となり、装置全体としてのコストアップに繋が
る。

【０００７】本発明は、上記した従来のクリッピング処
理動作を行う上での不都合を一挙に解消するものであっ
て、比較的簡単な構成をもってデータ処理速度の速い図
形の描画制御方法を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明にかかる図形の描
画制御方法は、図１にその基本的な構成を概略的に示す
如く、ディスプレイ１９の画面２０上に表示される図形
２３を、ビデオメモリ１８に対してビットマップ状に展
開しながら読み書きするものである。

【０００９】更に、ＣＰＵ１１側から番地指定すること
を可能とするメモリ空間３６を、メモリ素子が実装され
ている実メモリ空間２１よりも大きく設定する一方、少
なくともその実メモリ空間２１を超えるメモリ空間３６
に対するＣＰＵ１１側からのアクセスを禁止することを
特徴とする。

【００１０】なお上記したメモリ空間３６は、図３およ
び図４に示す如く、画面２０上における横方向に対し
て、実際の表示ドット数を超えるメモリ容量の番地を指
定可能に、アドレスバス２４の下位複数ビットを割り当
て、縦方向に対して、前記下位複数ビットを除く上位ビ
ットを割り当てることが好ましい。

【００１１】更にまた、上記アドレスバス２４における
横方向を指定する下位複数ビットの内、実メモリ空間２
１の横幅を超える番地のビットをＣＰＵ１１が番地指定
すると、横方向に対するメモリ空間３６へのアクセスを
禁止する一方、上記アドレスバス２４における縦方向を
指定する上位ビットの内、実メモリ空間２１中における
表示空間３５を外れる番地のビットをＣＰＵ１１が番地
指定すると、縦方向に対するメモリ空間３６へのアクセ
スを禁止することができる。

【００１２】また上記アドレスバス２４は、下位複数ビ
ットの内の実メモリ空間２１の横幅を超える番地のビッ
ト部分を除外し且つ上位ビットと下位ビットとを連続さ
せた状態で、ＣＰＵ１１からビデオメモリ１８に対して
アドレスデータが送られる様に構成することが好まし
い。

【００１３】

【作用】上記した構成により、例えば操作者が表示画面
２０上の右下隅に円の図形２３を描く命令を実行した場
合、ＣＰＵ１１は描画すべき図形２３をビットマップ状
に展開するとともに、その各ドットに対応する座標位置
を、ビデオメモリ１８におけるメモリ空間３６上のアド
レスとして計算する。

【００１４】ここで、メモリ空間３６上ではあるが実メ
モリ空間２１内ではないアドレスについては、そのアド
レスを構成する各ビットの内容を調べることにより容易
に判定できる。そこで、実メモリ空間２１を超えるメモ
リ空間３６に対してＣＰＵ１１側からアクセスがあった
ことが判定されると、そのアクセス自体を禁止すること
により、ビデオメモリ１８に対するデータの読み書きに
起因する処理時間の遅れが阻止されるのである。

【００１５】

【発明の効果】本発明は上記の如く、ＣＰＵ１１側から
の番地指定を可能とするメモリ空間３６を実メモリ空間
２１より大きく設定することにより、図形データ１６の
座標位置がすべてＸＹ座標ではなくメモリ上の番地を使
用して特定できるので、ＸＹ座標をメモリ番地に変換す
る処理が省け、データ処理速度の改善が図れる。

【００１６】更に、実メモリ空間３５内か否かを判定す
るのにアドレスラインのデータで行うことにより、比較
的簡単な構成でビデオメモリ１８に対する書き込み時期
が判定され、ハードウェアによる判定回路が容易に構成
できる。

【００１７】

【実施例】以下本発明にかかる図形の描画方法を、汎用
的な３２ビットのバス幅を有するＣＰＵを使用し、横方
向に１０２４ドット、縦方向に５１２ラインの解像度を
有するディスプレイを使用するパソコン装置に実施した
一例に基づいて説明するがこれに限らず、ディスプレイ
上に図形の表示を伴う専用あるいは汎用の各種マイコン
応用装置に対しても略同様に実施出来ることは勿論であ
る。

【００１８】本発明を実施するパソコン装置１０は、図
２にその全体的な構成を概略的に示す如く、ＣＰＵ１１
をその制御の中心として備え、ＲＯＭ１２やＲＡＭ１３
などのメモリ、あるいは各種のＩ／０装置１４をアドレ
スバスやデータバスなどの各種バスライン１５を介して
並列に接続する。更にＣＰＵ１１で計算された図形デー
タ１６は、ビデオコントローラ１７を介してビデオメモ
リ１８上に書き込む一方、書き込まれたデータ１６をデ
ィスプレイ１９に読み出して、画面２０上にドットの集
合として表示する。

【００１９】ディスプレイ１９は、図３（ａ）の様に、
高解像度時には１０２４ドット×５１２ラインを画面２
０上に表示できるが、標準解像度時には６４０ドット×
４８０ラインが表示できる様にその解像度が設定される
とともに、１ピクセルを８ビットのデータで色彩表示す
る様に構成している。したがって、ドット数と番地数と
は一致する。

【００２０】一方ビデオメモリ１８上には、図３（ｂ）
の様に表示画面２０の解像度に対応させ、横方向に１０
２４ドット分が、縦方向に５１２ライン分が最低でも確
保される様に実メモリ空間２１を設定している。

【００２１】本発明にあっては更に、上記した実メモリ
空間２１における横方向に連続して、ＣＰＵ１１からの
アドレス指定は可能であるが、実際に記憶可能なメモリ
素子は有しない虚メモリ空間２２を設定している。

【００２２】すなわち、ＣＰＵ１１が計算によって描く
円などの各図形２３における最大のものを予め予測し、
横方向に表示画面２０に対応する表示空間３５の複数倍
（本実施例では、表示空間の２倍）のメモリ空間３６を
設定する。

【００２３】ここで、アドレスバス２４は３２ビットで
あるため、下位１０ビットを使用して横方向の１０２４
ドット分がアドレス指定できる。更に１１ビット目を利
用することにより、もう１０２４ドット分がアドレス指
定できるので、アドレスラインのＡ０〜Ａ１１で横方向
のアドレス指定を、残りの上位ビットであるＡ１２〜Ａ
３１を利用して縦方向のアドレス指定を行う。

【００２４】ところで、上記したアドレス条件にあって
は、アドレスラインのＡ１１が特定するデータが「０」
の時には実メモリ空間２１を、「１」の時には虚メモリ
空間２２を指定することになる。したがって、横方向の
座標が実メモリ空間２１内か虚メモリ空間２２内かは、
アドレスラインＡ１１のレベル変化を検出することによ
り、容易に判定出来ることが判る。

【００２５】図４は、上記したアクセス位置の判定方法
を実施するビデオコントローラ１７の内、実メモリ空間
検知部２５を主とするビデオメモリ１８に対するデータ
の書き込み部分の具体的な回路構成を示す。なお、ビデ
オメモリ１８からデータを読み出してディスプレイ１９
に対して送る部分については、従来の回路構成と略同様
なので省略する。

【００２６】ここで、ＣＰＵ１１から延びるアドレスバ
ス２４におけるラインの内、実メモリ空間２１における
横方向の番地指定に使用されるＡ０〜Ａ１０について
は、ビデオメモリ１８における対応するアドレス端子に
接続する。更に、虚メモリ空間２２の番地指定に使用さ
れるＡ１１のラインはビデオメモリ１８に対して接続せ
ず、縦方向の番地指定に使用されるＡ１２〜Ａ３１を１
ラインずつずらせてビデオメモリ１８のアドレス端子に
接続する。

【００２７】かかる構成により、ＣＰＵ１１側からは全
メモリ空間３６に対して番地指定を可能としながら、ビ
デオメモリ１８に対する実際の番地指定は、実メモリ空
間２１内の連続した番地に限定されるのである。

【００２８】実メモリ空間検知部２５は、横方向の判定
回路２６と縦方向の判定回路２７を備え、両判定回路２
６・２７で設定範囲内であることが判定され、且つビデ
オメモリ１８に対するＣＰＵ１１からの書込信号ＷＲの
出力が判定された場合にのみ、ビデオメモリ１８に対す
る実際の書き込み処理動作が行われる様に構成してい
る。

【００２９】ここで横方向の判定回路２６は、アドレス
ラインのＡ１１をインバータ２８で反転することによ
り、Ａ１１が「０」、すなわち横方向が設定範囲内の時
に「１」信号がＡＮＤ回路２９に入力される様にしてい
る。

【００３０】一方、縦方向の判定回路２７は、アドレス
ラインＡ１２〜Ａ３１でアドレス縦方向のライン位置が
指定されることを利用している。すなわち、予め２つの
レジスタ３０・３１中に、縦位置の上限および下限番地
Ｕ・Ｌを各々設定しておき、両番地を個別に比較器３２
・３３で比べ、アドレスラインＡ１２〜Ａ３１で指定さ
れる番地が上限番地Ｕよりも小さいか下限番地Ｌよりも
大きい場合に、各比較器３２・３３から「１」信号がＡ
ＮＤ回路２９に出力される様に設定している。この出力
信号は更に、ＣＰＵ１１から送られるライト信号とＡＮ
Ｄ回路３４に入力され、その出力信号ＭＷＲ＊がビデオ
メモリ１８に対する書き込み信号となる。

【００３１】したがって、指定番地が図３（ａ）の斜線
で示す表示空間３５内にあり且つＣＰＵ１１側からライ
ト信号ＷＲが出力されている場合に限り、ビデオメモリ
１８に対するデータの書き込みが許可されるのである。

【００３２】なお、本実施例では表示画面２０の左上隅
を原点として番地の計算をしているため、画面２０の左
側に隠れる図形２３ａはその横方向の番地が負となり、
書き込み番地の計算段階でクリッピングが行われる。し
かしながら、図１の様に実メモリ空間２１をメモリ空間
３６の中心におき、その周囲に斜線で示す虚メモリ空間
２２を設け、番地が範囲内にあるか否かの判定により、
実メモリ空間２１内か否かを検知することもできる。

【００３３】また、表示画面２０の解像度あるいは描画
すべき図形２３として許容される大きさに対応して、虚
メモリ空間２２は適宜増減出来る。この場合、虚メモリ
空間２２を指定するために使用するアドレスラインを増
加することにより、より広い虚メモリ空間２２を設定で
きる。

【図面の簡単な説明】

【図１】本発明の基本的な構成を示す説明図である。

【図２】本発明をパソコンに実施した一例を示すブロッ
ク図である。

【図３】ビデオメモリ上におけるアドレスとメモリ空間
の関係を示す説明図である。

【図４】ビデオコントローラにおけるデータの書き込み
部分の詳細を示すブロック図である。

【符号の説明】

１０ パソコン装置 １１ ＣＰＵ １２ ＲＯＭ １３ ＲＡＭ １４ Ｉ／０装置 １５ バスライン １６ 図形データ １７ ビデオコントローラ １８ ビデオメモリ １９ ディスプレイ ２０ 表示画面 ２１ 実メモリ空間 ２２ 虚メモリ空間 ２３ 表示図形 ２４ アドレスバス ２５ 実メモリ空間検知部 ２６ 横方向判定回路 ２７ 縦方向判定回路 ２８ インバータ ２９ ＡＮＤ回路 ３０ レジスタ ３１ レジスタ ３２ 比較器 ３３ 比較器 ３４ ＡＮＤ回路 ３５ 表示空間 ３６ メモリ空間

Claims (4)

【特許請求の範囲】
1. 【請求項１】 画面（２０）上に表示される図形（２
   ３）を、ビデオメモリ（１８）に対してビットマップ状
   に展開して読み書きしながら描画する方法であって、 ＣＰＵ（１１）側からの番地指定を可能とするメモリ空
   間（３６）を実メモリ空間（２１）よりも大きく設定す
   る一方、 少なくとも実メモリ空間（２１）を超えるメモリ空間
   （３６）に対するＣＰＵ（１１）側からのアクセスが検
   知されると、そのアクセスを禁止することを特徴とする
   図形の描画制御方法。
2. 【請求項２】 上記メモリ空間（３６）は、 画面（２０）上における横方向に対して、実際の表示ド
   ット数を超えるメモリ容量の番地を指定可能にアドレス
   バス（２４）の下位複数ビットを割り当て、縦方向に対
   して、前記下位複数ビットを除く上位ビットを割り当て
   るとともに、 上記アドレスバス（２４）における横方向を指定する下
   位複数ビットの内、実メモリ空間（２１）の横幅を超え
   る番地のビットをＣＰＵ（１１）が番地指定すると、横
   方向に対するメモリ空間（３６）へのアクセスを禁止す
   る請求項１記載の描画制御方法。
3. 【請求項３】 上記アドレスバス（２４）における縦方
   向を指定する上位ビットの内、予め設定した範囲を外れ
   る番地に対応するビットをＣＰＵ（１１）が番地指定す
   ると、縦方向に対するメモリ空間（３６）へのアクセス
   を禁止する請求項２記載の描画制御方法。
4. 【請求項４】 上記アドレスバス（２４）は、下位複数
   ビットの内の実メモリ空間（２１）の横幅を超える番地
   のビット部分を除外し且つ上位ビットと下位ビットとを
   連続させた状態で、ＣＰＵ（１１）からビデオメモリ
   （１８）に対してアドレスデータが送られる請求項２ま
   たは３記載の描画制御方法。