JPH0877367A - 画像処理プロセッサおよびそれを用いた画像データ処理装置 - Google Patents

Abstract

(57)【要約】 【目的】メモリスループットを増加させずに高性能な描
画を実現する。 【構成】一旦フェッチしたブロックに対して実行可能な
画素発生を各行のラスタ展開順に拘わらず先行して実行
することにより、当該ブロックの読み込みが複数回行わ
れるのを防ぎ、メモリスループットを向上させる。 【効果】メモリアクセスの回数を極力抑えることができ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は計算機，データ処理装置
等の演算結果を表示装置，出力装置等に出力するための
画像処理装置に係り、特に、メモリ装置と画像処理装置
との間のデータ転送量を最小化する描画装置または描画
プロセッサに関する。

【０００２】

【従来の技術】メモリ装置と画像処理装置との間の画像
データを画素の集合であるブロック単位に描画処理する
ものがアイ・イー・イー・イー，コンピュータグラフィ
ックスアンド アプリケーション(IEEE，Conputer Grap
hics and Aplication)１９８７年３月号２４頁から３２
頁のAndy Goris et.al.「A Configurable Pixel Cachef
or Fast Image Generation」に記載されている。

【０００３】

【発明が解決しようとする課題】上記従来技術による
と、画素データをブロック単位にオンデマンドでピクセ
ルキャッシュに取り込み、描画を実行処理するので、ブ
ロック単位内でのプリフェッチの効果しか得られない。

【０００４】ブロックとブロックの境界をまたいで描画
処理する場合であっても、画素データの発生は一般的な
ラスタライズ方式のため、次のブロックのプリフェッチ
を開始する。従って、ピクセルキャッシュの容量が小さ
いと、次のブロックのプリフェッチによって、前のブロ
ックを一度ピクセルキャッシュから追い出して、ラスタ
ライズによって再度アクセスしなければならず、メモリ
アクセスが頻繁に行われるという問題が生じる。

【０００５】特に、三角形の塗りつぶし処理等において
は、画素データを２次元的に発生し処理しなければなら
ないのに、メモリアクセスは１次元的に行われるため、
近傍の画素データを描画処理する場合でも、上述のよう
にプリフェッチしたデータを活用できず無駄なメモリア
クセスを必要とする。つまり、余分なメモリバンド幅を
必要とする。

【０００６】さらに、グラフィックスのアーキテクチャ
として、メインメモリ内に描画処理用のメモリ領域を配
置するものでは、メモリバンド幅の確保を十分に行わな
ければならず、メモリの効率的な活用が図れないという
問題がある。

【０００７】

【課題を解決するための手段】上記課題を考慮した本発
明の特徴は、メモリからアクセスされた画素データをブ
ロック単位に保持するブロックバッファのそれぞれの行
ごとの画素データの処理状態に基づいて、画像処理に関
するコマンドを実行して画素データの処理を行うことに
ある。

【０００８】さらに、処理すべき画素データの処理状態
情報に基づいて、次に処理すべき画素データを特定する
ことを特徴とする。

【０００９】さらに、描画に関する処理を示すコマンド
を保持するコマンドバッファと，メモリに保持されてい
る画素データをブロック単位にアクセスし、保持するブ
ロックバッファと，上記コマンドに基づいて上記ブロッ
クバッファの画素データの処理を実行し、上記ブロック
バッファのそれぞれの行ごとの境界の画素データの処理
状態を検出する画素データ処理部と，上記各行の境界の
画素データの処理状態を示す処理状態情報を保持する状
態レジスタとを有し、上記コマンドと上記処理状態情報
に基づいてブロック内の画素データの処理を実行するこ
とを特徴とする。

【００１０】

【作用】本発明は、ブロックバッファの画素データの処
理状態に基づいて画像処理に関するコマンドを実行して
画素データの処理を行うので、ラスタ展開の順序によら
ずブロック単位の画素データすべてを処理でき、メモリ
と画像処理プロセッサとのアクセス回数を減らし、高速
な画像処理，描画処理が可能になる。

【００１１】本発明は、処理すべき画素データの処理状
態情報に基づいて、次に処理すべき画素データを特定す
るので、ラスタ展開の順序によらずブロック単位の画素
データすべてを処理でき、メモリと画像処理プロセッサ
とのアクセス回数を減らし、高速な画像処理，描画処理
が可能になる。

【００１２】本発明は、処理すべき画素データの処理状
態情報をブロック内の行単位ごとに保持するので、状態
レジスタの容量を小さくでき、次に処理すべき画素デー
タを特定することができる。

【００１３】本発明は、処理すべき画素データの処理状
態情報を他のブロックとの境界の画素データごとに保持
するので、状態レジスタの容量を小さくでき、次に処理
すべき画素データを特定することができる。

【００１４】

【実施例】以下本発明の実施例を図面により詳細に説明
する。

【００１５】図１は本発明による描画処理の概要を示し
たものである。

【００１６】描画領域２１００は２次元的に配置された
連続アドレスからなるブロック2110，２１２０，２１３
０，２１４０等から構成されている。

【００１７】本実施例では一つのブロックは横４縦４の
計１６の画素データが格納されるサイズを仮定してい
る。

【００１８】各画素データのアドレスは１４１０，１４
２０に示したように１行目の４画素データの次に２行目
の４画素データが引き続き、４行目の４画素データの後
に右隣のブロックの１行目が続く。

【００１９】描画領域内のブロックの１つであるブロッ
ク２１１０はその写しがブロックバッファ１４００の中
の記憶領域１４１０に取り込まれ、ここで描画される。

【００２０】その間に次に描画されるべき右隣のブロッ
ク２１２０がブロックバッファ1400の中の記憶領域１４
２０に取り込まれる。

【００２１】図中丸でかこったアドレスは画素データを
表し、点線の丸は非描画画素データ、実線の丸は描画画
素データ，ハッチングのかかった丸は描画済みの画素デ
ータを表している。

【００２２】図１に示した三角形を描画する場合、最初
にｘ００，ｘ０１の画素データを発生し、ここでこの行
に関する描画は終了するので、次に２行目の画素データ
ｘ０５，ｘ０６，ｘ０７を発生する。

【００２３】通常のラスタ展開では次にｘ１４の画素デ
ータを発生するが、この画素データは２１２０のブロッ
クの画素データなので、未だ記憶領域１４２０に取り込
まれていない。

【００２４】そこで本発明ではｘ１４の画素データ発生
を一時的に中断し、それ以外に現在発生可能な画素デー
タｘ０９の処理に移行する。図面はこれに引き続きｘ０
ａまで描画した状態を示しているが、この行の描画もｘ
１８を発生するところで中断されｘ０ｅの行の処理に移
る。

【００２５】このようにしてブロック２１１０のブロッ
クの写しが記憶領域１４１０に生成されるので、発生す
べき画素データはすべて発生される。

【００２６】ブロック２１１０の写し記憶領域１４１０
に発生可能な画素データが無くなると、次に右隣のブロ
ック２１２０の描画に取り掛かる。この時点でブロック
2120の写しは記憶領域１４２０へ取り込まれており、先
程中断されたｘ１４の描画が実行される。

【００２７】それと同時に処理が終了したブロック２１
１０の写し記憶領域１４１０がブロック２１１０へ書き
戻され始める。

【００２８】ブロック２１２０の写し記憶領域１４２０
に関してはｘ１４の画素データ発生後、２行目の処理が
終了するので、次に発生可能な画素データ、即ち、中断
されていたｘ１８の処理を再開する。

【００２９】このようにして、記憶領域１４２０に関し
ても発生可能な画素データｘ１８〜ｘ１ｆが発生され
る。

【００３０】この間先程と同様に、ブロック２１３０の
写しがブロックバッファ１４００の中の適切な位置に格
納される。

【００３１】ブロックバッファ１４００の中の記憶場所
が２箇所の場合、この適切な場所とは、すでに書き戻し
の終了した記憶領域１４１０になる。結局、ブロック21
10は１回読まれ、１回書かれただけであり、メモリトラ
フィック量が最小レベルに押さえられたと言う事にな
る。

【００３２】図２は本発明による描画装置の全体ブロッ
ク図の１例を示したものである。

【００３３】描画領域２１００は記憶装置２０００の中
に存在し、ブロックバッファ1400は画素データ発生部１
０００の中に存在する。画素データ処理装置１０００は
描画の指示をするコマンドが格納されるコマンドバッフ
ァ１１００，ブロックバッファ１４００に対し画素デー
タを発生する画素データ処理部１２００、及び、各ブロ
ック・各行の状態を保持する描画状態レジスタ１３００
をも内蔵する。

【００３４】次に図３と図４を用いて各行の描画状態の
制御方法について説明する。

【００３５】図３は図１で示したのと同じ状態のものを
より詳細に示したものである。

【００３６】ここでは、三角形の描画について説明す
る。

【００３７】コマンドバッファ１１００には三角形を描
画すべきことを示す三角形描画コマンド１１１０が格納
され、現在これを実行している。

【００３８】画素データ処理部１２００はこのコマンド
を各行の描画指示へと分解し、ブロックバッファ内の記
憶領域１４１０に対し作用を及ぼす。図に示した状態で
はブロックバッファ内の記憶領域１４１０の１行目１４
１１に対応する状態レジスタ１３１１はこの行の処理が
終了していることを示している。

【００３９】同様に、記憶領域１４１０の２行目１４１
２の状態１３１２はこの行の処理がブロック境界に差し
かかったために中断状態にあることを示している。記憶
領域１４１０の３行目１４１３の状態１３１３はこの行
の処理が実行中であること、記憶領域１４１０の４行目
１４１４の状態１３１４はこの行の処理が開始されてお
らずかつ開始されるべきものかどうかの判定もなされて
いない状態であることが示されている。記憶領域１４１
０の４行目１４１４の状態１３１４は三角形描画コマン
ド１１１０の解析結果がこの行を処理すべきことを示し
たときに実行待ち状態へと遷移する。

【００４０】描画状態レジスタ１３００にはこれら各行
の状態を表すレジスタ１３１０以外にブロックで共通、
あるいは三角形で共通の状態を保持するレジスタ１３２
０もある。

【００４１】図４はこれらのレジスタの内容を説明する
ための状態の一例である。レジスタ１３１０の項目とし
ては現在の描画位置（Ｘ，Ｙ），現在の奥行き情報
（Ｚ），現在の色（Ｒ，Ｇ，Ｂ）、及び現在の描画状況
（Flag）が記録される。描画状況としては終了，中断，
実行中，実行待ち，未定の５種類考えられる。レジスタ
１３２０の内容としては三角形内の各行の始点情報を求
めるための値（Ｘｓ，Ｙｓ，Ｚｓ，Ｒｓ，Ｇｓ，Ｂｓ，
delta−Ｙ ）、や三角形内の各要素の画素データ単位の
変化分が記録される。

【００４２】さて、このようなブロック単位の描画にお
いて、ブロックの左から始まる描画は左のブロックを実
行した後でないと次のブロックの描画処理ができない場
合がある。

【００４３】もし、三角形の各行の始点が行ごとに左に
ずれてブロックの左端をはみ出したときにはその時点で
左側のブロックを読み込んで、そのブロックから処理を
開始しなければならない、という問題が生じる。

【００４４】そこで、以下に上述の問題点の解決策の一
例を説明する。

【００４５】本発明では、三角形描画コマンド１１１０
を各行の描画コマンドへと展開する際に、画素データの
処理順序を特定することで上述の問題点が解決される。

【００４６】図５に、その手順を示す。

【００４７】（ａ）のケースは最左点が最上点でもある
場合である。

【００４８】このケースでは上から下へ向かって描画す
れば、各行の開始点が各ブロックの左端からはみ出すこ
とはない。これは上辺が水平線である場合でも同じであ
る。

【００４９】（ｂ）のケースは最左点が最下点でもある
場合である。

【００５０】このケースでは逆に下から上に向かって描
画すれば、各行の開始点が各ブロックの左端からはみ出
すことはない。これは下辺が水平線である場合でも同じ
である。

【００５１】（ｃ）は（ａ）でも（ｂ）でもないケース
である。

【００５２】この場合には三角形を最左点を通る水平線
で上下に２分割すれば（ａ）および（ｂ）のケースとな
る。分割された図形はやはり三角形であるので通常の三
角形描画アルゴリズムで描画可能である。

【００５３】図６は図５の三角形分割方式をより一般化
した場合の説明図である。

【００５４】三角形描画コマンド１１１０は頂点Ｐ０，
Ｐ１，Ｐ２の三角形を描画することを指示している。こ
こで、Ｐ０，Ｐ１，Ｐ２は各頂点の座標情報と色情報か
らなっている。

【００５５】三角形塗りつぶしのための各ラスタの描画
は始点Ｐｓと終点Ｐｅを与えて実行させる。この時、図
６（１）（２）どちらの場合でも、ＰｓまたはＰｅの発
生方法はＰ１の上下で異なる。したがって、ここではＰ
１の上下で三角形を分割することを考える。

【００５６】このようにすれば、図５（ｃ）の状況は自
然に解消される。分割によって新たに生じる頂点Ｐ３の
座標は図６に記載した数式によって求められる。

【００５７】図７は三角形描画コマンド１１１０がどの
ようにして分割されて行くかを示したものである。各頂
点はソータ１２１０でＹ方向に並べ替えられ、コマンド
1120に変換される。コマンド１１２０は三角形分割器１
２２０にて２つの三角形描画コマンド１１３０へ変換さ
れる。この変換において、最上点でも最下点でもない頂
点（ここではＰ１）が存在する場合に限り、新しい頂点
Ｐ３を発生して三角形を分割する。

【００５８】図８は分割された三角形描画コマンド１１
３０の描画開始点と描画方向を決定する方式を示してい
る。描画開始点１１５０は最左点検出器１２３０によっ
て求められる。これと並行して三角形の最上点のＹ座標
１１４０も求められる。

【００５９】この三角形の最上点のＹ座標１１４０と先
に求まった描画開始点１１５０のＹ座標が比較器１２５
０にて比較される。結果として得られる描画方向１１６
０は三角形の最上点のＹ座標１１４０と描画開始点１１
５０のＹ座標が等しいときには下向き、等しくないとき
には上向きの描画となる。

【００６０】図９はブロック内部の描画状態を示すレジ
スタ１３１０の初期設定方式を示している。レジスタ１
３１０は三角形の第１点目の描画または該当するブロッ
クがカバーする複数の行集合に対する第１点目の描画の
時に行われる。

【００６１】この時初期化器１２６１はブロックないＹ
座標１２６３，レジスタ１３１０をリセットする。レジ
スタ１３１０の状態フラグはすべて未定状態をさすよう
になる。

【００６２】次に三角形の描画が開始されるが、この時
はラスタオペレーション発生器1262が各行に対して開始
点Ｐｓ、及び、終了点Ｐｅをセットする。１行セットす
る度にカウンタ１２６３によって行アドレスを更新す
る。状態フラグは待ち状態が設定される。ラスタオペレ
ーション発生器１２６２が動作を終了した時点で未定状
態のまま残った行があればこれは終了状態へと移行させ
る。

【００６３】図１０は描画状態の制御を行う仕組みを示
している。

【００６４】カウンタ１２７１は現在処理中の行を示し
ている。行の処理終了後に描画方向にしたがってインク
リメントまたはデクリメントされる。実行中の行に対応
するレジスタ１３１３からは描画終了座標Ｘｅ１２７３
が読みだされ、現在描画中の画素データ座標１２７２と
比較器１２７４を用いて比較される。描画中の画素デー
タ座標１２７２が描画終了座標Ｘｅ１２７３と等しけれ
ば、この行の描画処理は終了する。本発明ではこの比較
器に加えて、ブロック境界判定器１２７５を持ち、描画
中の画素データ座標１２７２がブロックの境界にあるか
どうかを判定する。

【００６５】本実施例ではブロック境界アドレスはｘ０
３，ｘ０７，ｘ０ｂ，ｘ０ｆであるから、アドレスの下
２桁が１であることを判定するだけで良い。比較器１２
７４とブロック境界判定器１２７５の出力は状態発生器
１２７６に入力され、次の実行状態を制御する。

【００６６】次の画素データもブロック内にあって、実
行可能であるときには画素データ発生器１２７７の処理
を続行し、また、横方向座標１２７２も更新する。次の
画素データがブロック外、または、実行終了の場合には
その旨をレジスタ１３１３に設定し、行カウンタ１２７
１を更新して次の行の処理に移行する。

【００６７】次に、図１１から図１４を用いてブロック
取り込みの効率化について説明する。

【００６８】図１１は図１よりも更に描画が進み、ブロ
ック２１２０の処理を行っている状態を表している。ブ
ロック２１２０の処理が始まると同時に描画が完了した
ブロック２１１０は書き戻されるが、ちょうど書き戻し
が終了した瞬間の状態であると仮定している。

【００６９】三角形の１行目はブロック２１１０の処理
を行ったときに既に終了状態になっている（１３１
１）。２行目は現在進行中のブロック２１２０の処理に
於て終了状態になった（１３１２）。３行目は実行中
（１３１３）、４行目は実行待ち状態にある（１３１
４）。この場合、右隣のブロック２１３０の内、描画す
べき画素データが含まれるのは３行目と４行目のものの
みであるので、これらの行のみ先取りする。

【００７０】図１２はこれを実行するための方式を示し
ている。ブロック２１３０に対するアドレス１２８２は
アドレス発生器１２８１により生成される。この時、レ
ジスタ１３１０の対応する状態フラグ１２８３が読みだ
され、比較器１２８４に入力される。比較器１２８４は
状態フラグ１２８３が終了状態を示しているかどうかを
判定し、終了状態でないときに限りフェッチアドレス１
２８５を送出する。

【００７１】図１３は直前に処理したブロックが左隣で
なかった場合の例を示している。この場合、このブロッ
ク自体の取り込みから処理を開始しなければならない。
最初に発生すべき画素データの位置と図５で説明した描
画方向があらかじめわかっている。

【００７２】図１３（ａ）は最初に発生すべき画素デー
タの位置がｘ０５，描画方向が下向きの場合であり、２
１１５で示された部分のみを先取りする。

【００７３】図１３（ｂ）は最初に発生すべき画素デー
タの位置がｘ０９、描画方向が上向きの場合であり、２
１１６で示された部分のみを先取りする。

【００７４】図１３（ｃ）は最初に発生すべき画素デー
タの位置がｘ０５、描画方向が上下両方の場合であり、
２１１７で示された部分のみを先取りする。

【００７５】図１４はこれを実行するための方式を示し
ている。ブロックに対するアドレス１２８２がアドレス
発生器１２８１により生成されるのは図１２のとおりで
ある。１２８２のｘ座標は比較器１２８６で、１２８２
のＹ座標は比較器１２８７で比較され、これらの比較結
果を１２８８で纏めて、フェッチすべきアドレス1285を
送出する。

【００７６】図１５は本発明をグラフィックマイクロプ
ロセッサに適応した場合のブロック図を示している。シ
ングルチップマイクロプロセッサ７０００はその中に中
央演算処理ユニット３０００，ラスタライズユニット４
０００，バスコントロールユニット５０００、及び、デ
ィスプレイユニット６０００を内蔵している。記憶領域
２０００は専用バスでシングルチップマイクロプロセッ
サ７０００内のバスコントロールユニット５０００に接
続され、このバスコントロールユニット5000を中心とし
て、中央演算処理ユニット３０００，ラスタライズユニ
ット４０００、及び、ディスプレイユニット６０００と
データの交換が可能な構成となっている。ディスプレイ
ユニット６０００は記憶領域２０００の中の描画領域２
１００からデータを読みだし、表示装置への信号を作り
だす。ラスタライズユニット4000は本発明の画素データ
処理装置１０００を含んでいる。中央演算処理ユニット
３０００ではアプリケーションプログラムが実行され、
その結果として描画コマンド１１１０がラスタライズユ
ニット４０００に渡される。これはバスコントロールユ
ニット５０００を介さずに直接ラスタライズユニット４
０００に渡される。描画時はラスタライズユニット４０
００が、バスコントロールユニット5000を介して記憶装
置２０００にアクセスする。

【００７７】図１６は本発明を用いない場合の描画手順
を示している。描画はブロック境界に拘わりなく、行単
位で行われるため、最悪２５回のブロックアクセスが発
生する。ブロックアクセスが発生する度にメモリのロー
アドレスが変更されるため、性能が低下すると共に、メ
モリへのトラフィックも増大する。

【００７８】図１７はこのような構成で描画したときの
タイムチャートを示している。ブロック２１１０，２１
２０，２１３０，２１４０の１行目を描画するだけで４
回のアドレス切り換えが発生し、また、オンデマンドで
ブロックの読み込みを実行するため、ブロックを読み込
む前に、読み込み先に保持されている書き込み済みブロ
ックを書き戻さなければならない。

【００７９】図１８は本発明による描画手順を示してい
る。各ブロック内部の画素データは行の展開順とは独立
して、ブロック内を優先して発生される。この場合のブ
ロックへのアクセス回数は７回である。

【００８０】図１９は本発明のタイムチャートを示して
いる。ブロック２１１０，２１２０，２１３０，２１４
０の各行を描画するためのブロック切り換えは４回だけ
である。また、先行フェッチ制御を行うため、描画済み
ブロックの書き戻しの前にブロックを読み込むことがで
きるため、図１９に示したパイプライン実行が可能とな
る。

【００８１】

【発明の効果】一旦フェッチしたブロックに対して実行
可能な画素デ−タ発生を各行のラスタ展開順に拘わらず
先行して実行することにより、当該ブロックの読み込み
が複数回行われるのを防ぎ、メモリスループットを向上
させる。

【図面の簡単な説明】

【図１】本発明によるブロック内を優先的に描画する方
式の概念図。

【図２】全体ブロック図。

【図３】各行の状態制御方式。

【図４】各行の状態を表すレジスタの内容。

【図５】描画方向を決定する条件の説明。

【図６】三角形分割の具体例。

【図７】三角形分割アルゴリズム。

【図８】描画方向決定アルゴリズム。

【図９】状態レジスタの初期設定方式。

【図１０】状態レジスタ設定方式。

【図１１】右ブロック各行のフェッチ方式。

【図１２】右ブロックフェッチアドレス制御方式。

【図１３】描画開始時におけるフェッチ方式。

【図１４】描画開始時におけるフェッチアドレス制御方
式。

【図１５】全体システム構成。

【図１６】従来描画方式。

【図１７】従来タイムチャート。

【図１８】本発明による描画方式。

【図１９】本発明によるタイムチャート。

【符号の説明】

１０００…画素データ処理装置、１１００…コマンドバ
ッファ、１１１０…描画コマンド（例えば、三角形描画
コマンド）、１２００…画素データ処理部、１３００…
描画状態レジスタ、１３１０…行ごとの状態レジスタ、
１３１１…１行目の状態レジスタ、１３１２…２行目の
状態レジスタ、１３１３…３行目の状態レジスタ、１３
１４…４行目の状態レジスタ、１３２０…ブロックの状
態レジスタ、１４００…ブロックバッファ、１４１０，
１４２０…ブロックバッファ内の記憶領域、２０００…
記憶装置、２１００…描画領域、２１１０，２１２０，
２１３０，２１４０…描画領域内のブロック、２１３１
…ブロック１行目、2132…ブロック２行目、２１３３…
ブロック３行目、２１３４…ブロック４行目、２１１５
…右下サブブロック、２１１６…右上サブブロック、２
１１７…右サブブロック、３０００…中央演算処理ユニ
ット、４０００…ラスタライズユニット、５０００…バ
スコントロールユニット、６０００…ディスプレイユニ
ット、７０００…シングルチップマイクロプロセッサ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松尾 茂 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 成田 正久 茨城県日立市幸町三丁目２番１号 日立エ ンジニアリング株式会社内

Claims (10)

【特許請求の範囲】
1. 【請求項１】メモリからアクセスされた画素データをブ
   ロック単位に保持するブロックバッファのそれぞれの行
   ごとの画素データの処理状態に基づいて、画像処理に関
   するコマンドを実行して画素データの処理を行うことを
   特徴とする画像データ処理プロセッサ。
2. 【請求項２】メモリからアクセスされた画素データをブ
   ロック単位に保持するブロックバッファの処理すべき画
   素データの処理状態に基づいて、次に処理すべき画素デ
   ータを特定することを特徴とする。
3. 【請求項３】描画に関する処理を示すコマンドを保持す
   るコマンドバッファと、 メモリに保持されている画素データをブロック単位にア
   クセスし、保持するブロックバッファと、 上記コマンドに基づいて上記ブロックバッファの画素デ
   ータの処理を実行し、上記ブロックバッファのそれぞれ
   の行ごとの画素データの処理状態を検出する画素データ
   処理部と、 上記各行の画素データの処理状態を示す処理状態情報を
   保持する状態レジスタとを有し、 上記コマンドと上記処理状態情報に基づいてブロック内
   の画素データの処理を実行することを特徴とする画像デ
   ータ処理プロセッサ。
4. 【請求項４】請求項３において、 上記処理状態情報は、上記各行の境界の画素データの処
   理状態であることを特徴とする画像データ処理プロセッ
   サ。
5. 【請求項５】請求項３または４において、 上記処理状態情報に基づいて、次に処理すべき画素デー
   タを特定することを特徴とする画像データ処理プロセッ
   サ。
6. 【請求項６】画素データを保持するメモリと、 上記メモリからアクセスされた画素データをブロック単
   位に保持するブロックバッファのそれぞれの行ごとの画
   素データの処理状態に基づいて、画像処理に関するコマ
   ンドを実行して画素データの処理を行い、上記メモリに
   書き込み、上記メモリに保持された画素データを出力す
   るための制御を行う画像データ処理プロセッサと、 上記メモリに保持されている画素データを出力表示する
   出力表示装置とを有することを特徴とする画像データ処
   理装置。
7. 【請求項７】画素データを保持するメモリと、 上記メモリからアクセスされた画素データをブロック単
   位に保持するブロックバッファの処理すべき画素データ
   の処理状態に基づいて次に処理すべき画素データを特定
   し、画像処理に関するコマンドを実行して上記画素デー
   タの処理を行い、上記メモリに書き込み、上記メモリに
   保持された画素データを出力するための制御を行う画像
   データ処理プロセッサと、 上記メモリに保持されている画素データを出力表示する
   出力表示装置とを有することを特徴とする画像データ処
   理装置。
8. 【請求項８】画素データを保持するメモリと、 描画に関する処理を示すコマンドを保持するコマンドバ
   ッファと，上記メモリに保持されている画素データをブ
   ロック単位にアクセスし、保持するブロックバッファ
   と，上記画素データの処理状態を示す処理状態情報を保
   持する状態レジスタと，上記コマンドと上記処理状態情
   報に基づいてブロック内の画素データの処理を実行，上
   記コマンドバッファの画素データの処理によって処理状
   態情報を更新する画像データ処理プロセッサと、 上記メモリに保持されている画素データを出力表示する
   出力表示装置とを有することを特徴とする画像データ処
   理装置。
9. 【請求項９】請求項８において、 上記処理状態情報は、上記各行の境界の画素データの処
   理状態であることを特徴とする画像データ処理装置。
10. 【請求項１０】請求項８または９において、 上記処理状態情報に基づいて、次に処理すべき画素デー
    タを特定することを特徴とする画像データ処理装置。