TW279289B - - Google Patents

Download PDF

Info

Publication number
TW279289B
TW279289B TW084113343A TW84113343A TW279289B TW 279289 B TW279289 B TW 279289B TW 084113343 A TW084113343 A TW 084113343A TW 84113343 A TW84113343 A TW 84113343A TW 279289 B TW279289 B TW 279289B
Authority
TW
Taiwan
Prior art keywords
node
string
output
switching element
resistance
Prior art date
Application number
TW084113343A
Other languages
English (en)
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW279289B publication Critical patent/TW279289B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/68Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • H03M1/685Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type the quantisation value generators of both converters being arranged in a common two-dimensional array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802Resistors only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/76Simultaneous conversion using switching tree
    • H03M1/765Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Description

279289 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(I ) 發明背鼉 發明領域 本發明係關於一種數位/類比轉換器(此後卽稱為DA 轉換器),待別是蘭於具有許多互相串聯之電阻的“轉 換器。 相關技蓊之描述 ---DA轉換器用於將數位倍號轉換成類比信號。傳統“轉 換器掲示在,例如日本專利特開昭60-112327號之中, 其中擴散爾阻配置成鼙曲之形式且輸出由電阻串之兩侧 取出。利用此種組態,即使當需要一長電阻串作為單元 電阻串(此後稱為R串)時,只需要稍為增加爾阻所佔有 之面積,則DA轉換器即可符準確操作之需要》 如圖9所示,DA轉換器包含蠘曲形之電阻21(此後稱 為奪曲形之R串),其構成方式為許多電阻元件RQ〇1R15 串勝在正參考電歷端v ref和負參考電歷端-Vref之間’ 且®曲成對稱之形狀。毎一電阻元件至由一在預 定區間延伸於一預定寬度之擴散層長度方向之主電阻部 份及垂直延伸進入主電阻部份之副電胆部份所構成,副 電咀部份和主電阻部份相連接。 為選擇性地由電阻元件8()0至1{15之每一連接黏輸出電 位,由第一和第二開關元件組(晶Kroup)S0(^S03,S04 至S07,SQ8至S11及S12至S15,SQ至S3所構成之趣擇電 路2 2 ,和2 2 "分別配置在彎曲形R串2 1之兩側。第一選擇 信號A00控A03施加至第一開關元件組至S03> S04至S07 本紙張尺度適用中國國家標隼(CNS ) A4規格(210 X297公釐) I^ : ^裝 訂.V (請先閲讀背面之注意事項再填寫本頁) 279289 Λ7 B7 五、發明説明(2 ) ,SQ8至Sll, S12至S15之閘極,第二選擇信號AD至A3施 加至第二開關元件組S Q至S 3之閘極。第一和第二開關元 件組由,例如,N通道MOS電晶體組成。 電阻元件ROQ至R15之毎一連接點分別以金屬線連接至 第一開關元件組SQQ至S15之每一端點。第一開關元件組 S00至S15之其它端點分別以金屬線連接至第二開關元件 -—組S 0至S 3對應之端點。開關元件S 0 0 , S 0 4 , S 0 8和S 1 2之 其它端點共同連接至開關元件SO中之一端點。第一開關 元件組之其它開關元件以如上所逑之相同方式連接至第 二開關組對應之開關元件。第二開關元件組之開關元件 SO至S3的其它端點以金颶線互相連接以産生輸出〇UTe 圖9之等效電路示於圖10。 在傳統之DA轉換器中,由電阻元件R00至R15之每一連 接點輸出之任何電位經由第一和第二選擇信號A00至A03 及A0至A3所選取之開開元件由輸出端OUT輸出。輸出電壓 V ref依公式(1 )決定。ί Σ R, n=0】 νουτ 15 Σ η=0
R
D (請先閲讀背面之注意事項再填寫本頁) { ( + vref) - (-V^ ) } (1 經濟部中央標準局員工消費合作社印製 傳統之D Α轉換器以4位元之D Α轉換器構成。在此種DA 轉換器中,參考電壓+Vref和電壓-V^f之間的電位差 除以1 6 ,其所得之電壓值作為一步階(s t e p )值。將4位 元之數位輸入中之兩位元解碼,將其輸出作為第一選擇 信號AQQ至A03,其餘2位元亦被解碼,其輸出作為第二 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 經濟部中央標隼局員工消費合作社印製 279289 Λ7 B7五、發明説明(3 ) 選擇信號A0至A3。所選取之開關元件由選擇信號ΑϋΟ至 Α03控制以保持開啓(ON)狀態。 圖13A和13B顯示公式(1)所表示之輸出待性。參考圖13A 和13B,由虛線可發現以下事實,類比輸出範圍在最小值 和最大值之間,即,在參考電壓-V 和參考電壓+ V 之間,其相當於數位輸入之最小值和最大值。令偏差( ^offset)值為0,則與直線間之誤差根本不會出現,虛線 即表示D A轉換器之理想輸入/输出特性。在前述之傳統 DA轉換器中,雖然電阻元件RQ0至R15配置成彎曲形,電 阻元件R00至R15仍為串聯排列。因此,例如,電阻R00 和1Π5間的距離是很長的。又,在高精確度DA轉換器中 ,此種距離非常容易變大,此乃因許多電阻元件互相連 接成串聯。 參考圖14A,電阻元件RQ0至R03和其它電阻元件由形成 在半導體基板(P型基板)1〇3表面之高濃度N型擴散層( N +型)104所構成,且經由接觸孔102互相串聯。因此, 若産生雜訊之區域,例如,數位電路101出現時,電阻 元件RGQ至RQ3和其它電阻元件及數位電路102經由半導 體基板上本來就有之電阻和經由擴散層之電容互相在電 性上連接一起》 圖1 4 B中,基板固有之電阻和擴散層電容分別以電阻 Γ00至Γ03和其它電阻,及電容CQ0至C03和其它電容表示 。裔注意的是電阻r D D表示介於數位電路1 01和電阻元件 R 0 0之間的基板電阻,電阻r 0 1至r 0 3和其它電阻表示各 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0乂 297公釐) 五、發明説明(4 Λ7 B7 至 路 ιρίΓ R0位 件數 元在 阻置 i 驾 酉 像。 , 阻 件電 元板 阻基 Ι^ΟΓ -£π 間 之 件 元 阻 Be 它 其 如 例 件 元 阻 電 之 近 附 c 長 容段 電一 層01 散1 想β 口 1 0?位 ΓΟ數 阻離 電在 板置 基配 之 。 率01 阻 Be AN 低 較 由 經 1 如 路例 BR 驾 , 位件 數元 至阻 合電 0,耦之 ο ttw R$1 離 ,電距 最 ο ο R 件 元 阻 B Ι^ΒΓ 9 圖 it 離 在 置 配 阻且. s P 1 1 板板和 之 1 率 1’.r 阻10: 電路+. 高電03 較位+Γ 112 由數 ο 經至+r 5 1 1 合 ο R I r 件 ®0+ -兀 sro i 電 阻 5 __ ε 1 Γ 質 c S 之容 , 處電阻 遠層電 散 擴 .ο 板 基 各 為 路 ?a 位 數 離 在 10置 路配 SB , 位而 數然 f 〇 此饗 因影 之 訊之 雜處 到離 受距 地長 大段 大 一 件01 HL 元 阻 電 之 近 附 鬱 影 之 訊 雜 受 不 乎 幾 件 元 阻 電 ml 理 値R0 這件 於元 由阻 由 9 圖 考 參 —^---^-----{裝— (請先閲讀背面之注意事項再填寫本頁) 之 f > re壓 V 暖 壓差 電偏 附输 ,考 如參 例負 ,近 在接 現則 出 , 源生 訊産 雜向 若方 正 在 訊 雜 且 近 圖 如
移入 偏輸 向之 方器 正換 往轉 地DA 大中 大3A 壓 i IpST 考 參 正 面 方 Q 一 移 另偏 0 會 示不 所乎 線幾 實壓 一 之電 生中出 産性輸 將特之 ,出近 即輸附 徹 稍 以 整 同 益 增 和 整 3W~ 差 偏 用 利 能 可 則 下 況 情 此 在 訂 經濟部中央標隼局員工消費合作杜印製 可 不 而 然 〇 示 所 線 實 之 8 3 11 ο 圖差 如誤 ,線 差直 誤種 線此 直除 種消 此全 低完 降能 件影 元訊 阻雜 電受 於使 介而 -大 中很 器離 換距 轉之 DA間 統 , 傳15 之 示 所R0 9 件 圖元 在阻 , 電 地如 殊例 特 , 和 由 0 存 共 件 元 阻 。 S Ξ ϊ® M3 之産 蜜此 影因 受題 徹問 稍之 只差 和誤 件線 元直 阻, 電因 之原 大個 很這 轡於 本紙張尺度適用中國國家標準(CNS〉A4規格(210X297公釐) 經濟部中央樣準局員工消費合作社印製 279289 A7 B7___五、發明説明($ ) 鑑於這些事實,已建議降低各電阻元件間之距離,如 圖11所示之D A轉換器》 參考圖11,傳統之DA轉換器包括形成在正參考電壓+Vref 和負參考電歷-v ref之間的第一,第二,和第三R串3 1 ’ , 31"和31",它們由互相串聯之電阻元件R00至R〇3,1104 至R07, R08至R11,及R12至R15所組成之嫌曲形串聯電 ~電路所構成。 為S擇性地由電阻元件R00至R15之每—連接黏取出輸 出之電位,第一和第二蘧擇電路32’和32 "分別配置在第 一 R串31·和第二R串31,,之間,及第二R串31"和第三R 串3 1 之間。第一和第二菝擇轚路3 2 ’和3 2 "'由第一開 两元件組S00至S03,S04至S07,S08至S11,和S12至S15 所構成,這些元件均為8通道M0S電晶體,其問極均連 接至第一選擇信號A01至A03。 由第二開關元件組SO至S3所構成之第三遴擇電路32 11 1 配置在第三R串31”,之一邊》第二開關元件組“至33由 N通道M0S電晶體構成,其閘極連接至第二選擇倍號A0 至A3。轚阻元件至R15之毎一連接點以金屬線連接至 第一開關元件組S00至S15之每一端點。開闢元件S00’ S 0 7, S08和 S15; SOI, S 0 6, S 0 9,和 S14; S 0 2, S05, S10,和S13; S03, S04, S11,和S21之其它端點以金屬 線連接至開两元件SO至S3之一端黏上。開闢元件SO至S3 之另一端點以金屬線連接至輸出端OUT以取出輸出。此 種傳統DA轉換器之等效電路示於圔12中。 (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 本紙張尺度適用中國國家標牟(CMS ) A4規格(210X297公釐) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ) 1 1 需 注 意 的 是 ΓΒΤ 圖 1 1 之 DA 轉 換 器 的 操 作 類 似 於 圖 9 和 1 0 之 1 1 傳 統 D A 轉 換 器 的 操 作 0 關 於 圖 1 1 之 D A轉 換 器 的 操 作 說 明 1 I 將 省 略 〇 請 1 1 然 而 > 又 如 圖 1 1所 示 之 傳 統 D A 轉 換 器 » 由 開 關 元 件 S 0 0 先 閲 I 讀 1 I 至 S 1 5構成之第- -和第二選擇電路3 2 ' 和 32 M配置在第- 背 ιδ I 和 第 二 串 聯 電 路 3 1 ,和3 1 " 之 間 » 及 第 二 和 第 三 串 聯 電 路 之 注 1 I 意 1 '31 ‘,和3 1 " '之間, 這些串聯電路包含R 串以構成介於開 事 項 1 I 再 1 關 元 件 S00至 S 1 5和 每 一 串 聯 電 路 3 1 ( 3 1 ", 3 1 II 1 之 間 I 的 填 連 接 線 長 度 〇 結 果 9 各 電 阻 元 件 t 例 如 > R0 0和R 1 5 之 % 本 頁 裝 1 間 的 距 離 很 大 〇 而 且 f 電 阻 元 件 之 數 因 會 增 加 9 各 電 阻 1 1 元 件 間 的 距 離 會 增 加 〇 因 此 > 如 上 所 述 » 受 基 板 雜 訊 影 1 I 很 大 之 電 阻 元 件 和 只 稍 徹 受 影 遵 之 電 阻 元 件 共 同 存 在 1 1 而 造 成 直 線 誤 差 〇 訂 | 根 據 曰 本 專 利 待 開 昭 63 -2 0 2 9 5 7號, 如圖1 5所示, 已 ! | 建 議 一 種 達 成 高 精 確 度 電 阻 比 例 之 方 法 9 其 中 -* 組 電 阻 1 1 元 件 單 元 互 相 串 聯 耦 合 9 另 一 組 電 阻 元 件 αα 早 元 互 相 並 聯 1 L m 合 〇 殃 而 9 白 由 地 由 這 鑄 造 電 阻 獲 得 任 何 輸 出 電 壓 、—*>< -I 之 方 法 尚 未 掲 示 〇 又 > 關 於 D A 轉 換 器 中 由 於 經 由 基 板 之 1 1 雜 訊 傳 m 所 造 成 之 直 線 誤 差 9 以 及 直 線 誤 差 之 消 除 等 在 1 I 先 .t.s. 刖 技 m 中 均 未 有 技 術 性 的 觀 點 提 出 * 這 是 因 為 先 前 技 1 U 只 掲 示 具 有 固 定 之 正 確 電 阻 值 之 電 阻 〇 1 1 發 明 槪 w 1 I 因 此 > 本 發 明 之 百 的 為 甚 至 當 電 阻 元 件 在 基 板 上 形 成 1 1 而 發 生 雜 訊 時 t 仍 能 提 供 8 - 種 可 以 大 幅 降 低 直 線 誤 差 之 1 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 27d2Qd A7 B7 經濟部中央標準局員工消费合作社印裝 五、發明説明(7 ) DA轉換器。 為達成以上目的,本發明之DA轉換器包含許多配置成 蠓曲形之串聯電路所形成之R串,其中許多電阻元件和 形成在絶綠膜上之電阻元件排成直線,絶緣膜刖在半導 體基板之表面附近形成或半導體基板表面上形成;選擇 電路包含許多開關元件以便由電阻元件之連接點輸出所 ^遴取之電位,電阻元件至少配置在R串之一邊。 由以上所提之觀點,依據本發明之DA轉換器包含具有 第一部份和第二部份之基板,第二部份和第一部份互相 分離地形成。第一串(string)連接在供應第一電壓之第 一端點和第一節點之間,第一串具有許多串聯在第一端 點和第一節點之間且在第一方向形成之電阻,且各電阻 經由許多節點互相連接,第二串(string)連接在第二節 點大器第三節點之間,第二串具有許多串連在第二節點 和第三節點之間且在第一方向形成之電阻,各電阻經由 許多節點互相連接,第二串和第一串互相平行,第三串 (string)連接連接在第四節點和第五節點之間.第三串 具有許多串聯在第四節點和第五節點之間且在第一方向 形成之電阻,各電阻經由許多節點互相連接,第三串和 第一串及第二串均互相平行,第四串(string)連接在第 六節點和供應第二電壓之第二端點之間,第四串具有許 多串聯在第六節點和第二端點之間且在第一方向形成之 電阻,各電阻經由許多節點互相連接,第四串和第一串 ,第二串及第三串均互相平行,第一連接裝置(means) ; -( 裝 訂 ί 知 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) 27d28d A7 B7五、發明説明(8 ) .1 通 別 分 於 用 二 第, 至點 點節 節六 一 第 第至 接點 點 節 各 在 接 .—~ 遴 \/ S 黑 Π 節ea 五(m 第置 及裝 點擇 節選 四 , 第形 至曲 點彎 節成 三接 第連 -相 點互 節串 各 部二 第 在 成 形1 有 間 之 i φφ 之 點 節 取 選 所 出 輸 且1 之 點 節 各 取 選 以 0 點點 端端 出出 輸輸 之至 份壓 最直 對 , 訊此 雜由 » 0 上同 域相 區乎 之幾 限鎏 有影 一 的 在作 成所 形阻 均電 阻之 電遠 有最 所和 ,阻 此電 因之 近
特 之ΜΜ ^0 L 上 線 直1 在 乎 幾 線 曲 性 沭 迷 描 之 下 以 由 戡 持 和 點 優 的中 目其 它 , 其顯 及明 上更 以得 之箩 明將 發圖 本附 及 圖圖圖圖 12 3 局 佈 的 例 施 實 之 器 換 轉 A D 明 發 本 為 D 另另 3J 0^^ fflx B*' T3> 發發發 本本本 為為為 圖 路 Be ipsr 效 等 的 例 施 實 之 器 換 轉 圖 。路 圖電 局效 佈等 之之 例例 施施 Μ [ Μ ί 賁實 (請先閱讀背面之注意事項再填寫本頁) 裝· 圖 將性 ,特 圖出 性輸 待 \ 出入 輸輸 \ 想 入理 輸之 之器 器換 換轉 轉DA DA明 明發 發本 本示 為顯 B A 5 5 和圖' A 5 > 圖是 別 生 發 增 和 差 偏 示 顯 B 5 圖 性 待 出 〇 輸性 \ 特 入出 輸 輸 之 \ 時入 輸 之 訊後 雜整 當調 及益 訂 .1 經濟部中央標準局員工消費合作社印製 體 導 半 在 可 件 元 阻 C 電圖 之面 成切 形之 所板 矽基 晶體 複導 由半 明該 發之 本成 為形 6 上 圖板 基 圖圖 面構 平結 的一 件另 元的 阻件 電元 之關 成開 形之 體路 電擇 狀選 帶成 由構DA 明明統 發發傳 本本示 為為顯 7 8 9 圖圖圖 圖 局 佈 之 器 換 轉 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 經濟,部中央標準局員工消費合作社印製 A7 B7 五、發明説明(3 ) 圖10顯示傳統DA轉換器之等效電路圖。 圖11顯示另一傳統DA轉換器之佈局圖。 圖12顯示另一傳統DA轉換器之佈局圖。 圖13A和13B顯示傳統DA轉換器之輸入/輸出待性圖, 待別是,圖13A顯示傳統DA轉換器之理想輸入/輸出特 性及當雜訊發生時之輸入/輸出特性,圖13B顯示偏差 ~及增益調整之後的輸入/輸出持性。 圖14A顯示形成在半導體基板之電阻元件配置和數位 電路。 圖14B為沿圖14A之線A-A'所看到之切面圖,用以解釋 電阻元件和數位電路之電性耦合。 圖15為另一傳統DA轉換器之佈局圖。 較住窗掄例^註沭 此後將參考附圖描述本發明。 參考圖1,第一實施例之DA轉換器包括配置在正,負 參考電壓(V 和-)之間的R串1,其中串聯電路 僳將許多電阻元件排列成彎曲形而形成。R串1包含由 4個排成一列之電阻元件R0Q至R03所構成之第一串聯電 路,由4個排成一列之電阻元件RQ4至RQ7所構成之第二 串聯電路,由4値排成一列之電阻元件RQ8至R11所構成 之第三串聯電路,由4個排成一列之電阻元件R12至R15 所構成之第四串聯電路。彼此相鄰之串聯電路以金屬線 連接各別之終端而作電性網合,使串聯電路形成彎曲狀。 為了由電阻元件R00至R15之連接節點選擇性地取出其 -1 1 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) ----:-----------.訂------^ (請先閱讀背面之注意事項再填寫本頁) 279289 A7 經濟部中央標隼局員工消費合作社印製 B7五、發明説明() 輸出電位,選擇電路2配置在R串1之一邊,R串1包 括由N通道M0S電晶體組成之第一開關元件組R00至R03 ,S04至SQ7, S08至S11,和S12至S15,第一選擇信號A01 至A03供應第一開門元件之閘極,又包括由N通道M0S電 晶醴組成之第二開關元件組SQ至S3,第二選擇信號A0至 A3供應至第二開關元件組之閘極。 " 電組元件RQQ至R15之連接節點以金屬線連接至第一開 關元件組之許多開關元件S00至S15之對應端點,第一開 蘭元件組之開關元件SQD至S15之其它端點連接至第二開 關元件組之開關元件SO至S3之對應端點。第一開關元件 組之開關元件SQQ, SQ4, SQ8和S12之其它端點共同連接 至開關元件SO之一端點。以此類推,開關元件SGI, S07 ,SQ9和S15之其它端點連接至開關元件S1之一端點,開 關元件SQ2, SQ6, S1Q和S14之其它端點連接至開關元件 S2之一端點,開關元件S03,S05, S11和S13之其它端點 連接至開關元件S3之一端點。 第二開關元件組之開關元件SQ至S4之其它端點以金靥 線互相共同連接在一起。輸出OUT則由這些連接節點取 出。 圖1第1實施例之DA轉換器的等效電路示於圖2。此 一實施例之DA轉換器形成4位元型式之DA轉換器。正, 負參考電壓+Vref和-V^f之間的罨位差劃分成16部份 且每一部份視為一步階。4位元數位輸入中之兩位元被 解碼而輸出成為第一選擇信號AQQ至AQ3,其餘之二位元 -1 2 - (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標率(CNS ) Μ现格(210X 297公釐) A7
經濟部中央標準局員工消費合作社印製 五、發明説明(") 數位輸入被解碼而輸出成為第二選擇信號A〇至Α3β因此 ,所選取之開關元件以選擇信號至AD3及選擇信號Α0 至A3來控制以達成導通(0Ν)狀態。 由電阻元件至R15之毎一建接節點輸出之電位葆經 由選擇信號Α00至Α03,和Α0至A3所選取之開關元件由輸 出端OUT輸出而得到。输出電壓vref由前述之公式(1) 〃表示》在圖5A中,由公式(1)所表示之輸入/輸出待性 以虛線表示。 依據圖1所示之第一實施例,以公式(1)表示之输出 電壓vref之任何值均可輸出,R串1可由包含配置成 —列之許多電阻元件R〇(^R03,1104至1107,R08SR11’ 和R12至1Π5之彎曲形串聯電路所構成》電阻元件間之距 離可降至最小值,電阻元件間之相互距離變成很小,使 雜訊發生之區域,例如,數位電路,和每一電阻元件間 之距離能製作成大約相等。 參考圖14A和14B,配置在數位電路1〇1附近之電阻元件 ,例如,RQ0經由基板電阻R0Q和擴散層電容CQQ電性银合 至數位電路101。配置在離數位電路101最逮處之電阻元 件經由基板霉阻Γ00 + Γ12和擴散層電容C12電性網合至數 位霣路101。例如,配置在電阻元件R0Q之對角線端點的 電阻元件對應於電阻元件R12e 由圖1所示之佈局顯然可知,基板電阻rl2表示介於 電咀元件r 0 0和r 1 2間之基板霣阻,其電阻值以公式(2 ) 表示。待別是,基板電阻r 1 2之電阻值為兩値數之和之 -1 3 - 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0 X 297公釐) ----丨 ---------{裝— (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 279289 A7 B7五、發明説明(|i ) 平方根,其中一數為介於串聯電路各電阻元件間各基板 電阻之和r01 + r02 + rQ3的平方,S —數為介於電阻元件 r 0 0 , r G 7 , r Q 8和r 1 5間各基板電阻之和的平方β串聯電 路由圖1所示之電阻元件rO至Γ〇3組成βΓ12 ~ +r〇2 +Γ〇3)^ + ' ί ^ Π 〇 在本發明之第一實施例中,因為電阻元件間的距離非 常小,基板電阻Γ1 1有一微小值。最後,滿足下列公式 (3)。 rOO = rOO +rl2 (3) 因此,配置在數位電路附近之電阻元件和配置在離數 位電路最遠處之電阻元件都經由電阻率大約相等之基板 電阻電性級合至數位電路。由於這一原因,大約相等之雜 訊出現在構成R串1之所有電阻元件R00至R15上。例如 ,當雜訊發生在正方向時,則圖5A之輸入/輸出待性的 誤差幾乎和數位輸入值無關。待別是,如圖5A之實線所 示,當負參考電壓- 附近之輸出電壓往正方向偏移 時,則输出電壓對包括正參考電壓之所有數位輸 入值會往正方向偏移大約相同之數量。 在圖5A實線所示之輸入/輸出待性中,直線誤差幾乎 不顯現,所以類比輸出,如圖5 B之實線所示,接近於理 想值。因此,逹成高精確度之DA轉換器是可能的》 在前述之實施例中,數位電路之耦合電阻和電阻元件 -1 4 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) )2 …(2) ---1-----ί 裝------訂------{ k (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7___ 五、發明説明(》3 ) 以電阻元件之總和i*01 + rQ2 + r〇3+...+rl5表;K。依據本 發明之第一實施例,基板電阻rl2降低至傳统DA轉換器 之大約1/4至1/3,如公式(2)表示之基板電阻1*12所不。 在本發明之第一實施例中,例如,若使用10位元DA轉換 器’則基板電阻值降至傳統DA轉換器之大約1/20β當DA 轉換器之精確度較高時,則電阻元件和數位電路間之網 "合鬣阻會降得較多。 圖3為本發明筚二實施例之以轉換器的佈局圖。 參考圖3,有一 R串形成在正,負參考電®+V ref和 _Vref之間。R串以彎曲形之串聯電路構成,其中電阻 元件R 0 0至R 0 3 , R 〇 4至R 0 7,R 〇 8至R11,及R 1 2至R1 5配置 成一排。 為了由電阻元件至R15之連接節點選擇性地輸出電 位,選擇電路2'和2"配置在R串1之兩邊。遵擇電路2' 由開關元件S00至S03,和S04至S07所構成》開問元件S00 至S03, S04至S07為Ν通道MOS電晶體,第一選擇信號灰00 和Α01供應至MOS電晶體之閘極。選擇電路2”由開閧元件 S08至Sll, S12至S15和開關元件SO至S3所構成。開蘭元 件S08至S15為N通道電晶體,其閘極和第一信號AG2&A03 連接,開關元件SQ至S3為N通道M0S電晶體,其閱極和 第二選擇信號A0號至A3連接。 電阻元件RQ0至R15之連接節點以第一層金羼線連接至 開關元件SQQ至S15相對應之端點。開關元件S00,S04’ S08和 S12, SOI, S07, S09和 S15, S02, S06, S10,和 -1 5 - 本紙張尺度適用中國國家標準(CMS ) A4规格(210X297公釐) ---,-----f -裝------訂-----.J<線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 27923d A7 B7五、發明説明(丨1v ) S14, S03, S05, S11,和S13之其它端點以第一層金靨 線或第一層金靨線和第二層金屬線,如圖3之斜線所示 ,連接至開關元件SQ至S3對應之端點。開關元件SG至S3 之其它端點以第一和第二層金屬互相連接一起,使輸出 可由輸出端OUT取出。本發明第二實施例D A轉換器之等 效電路如圖4所示》 需注意的是第二實施例DA轉換器之操作類似於第一實 施例之操作,因此省略其說明。 在第二實施例中,選擇電路2 ’和2 "分別沿相對之兩條 R串線段而配置。因此,連接電阻元件RQ0至R15之連接 節點至開關元件SQQ至S15之各端點之金屬線亦劃分成兩 組。經由電阻元件之金屬線數目降低,使R串可以較小 的電阻元件形成。因此,所佔用以區域可降低且各電阻 元件間之距離可大大地降低,因此更可降低在所有電阻 元件内所産生之雜訊之位準差。可以形成較高精確度之 DA轉換器。 在本發明之每一實施例中,形成在半導體基板附近而 作為電阻元件之N型擴散層俱用來解釋本發明。然而, 例如,如圖6所示,當使用由複晶矽(P-Si)62等所形成 之電阻元件係形成在半導體基板60表示上之絶緣膜61時 ,則顯然可得到類似上述實施例之效果。 另外,上述實施例之解釋傜利用以金靥線連接單位電 阻所構成之電阻元件所組成之R串來進行。當R串由電 阻元件構成,其中接頭(tap)由金屬線73經由帶狀電阻 -1 6 - (請先閱讀背面之注意事項再填寫本頁) 裝_
-、1T
U 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 五、發明説明(丨s ) A7 B7 經濟部中央標準局員工消費合作社印製 似 聯狀置接轉,幾 串開件成更的 作此 M ulDM申^se連 D 低1IJRMI兀^ 效§US1JP到 多之路之之降整 之點阻件距雜器易此 之iBirMOu 得 許曲電件度地調 對節電元的之換容因 似 f 道彡可 由彎擇元確大益 相接由阻間生轉且 C 類 通ί 然 含成選阻精大增 條連經電件産DA地神 _ 晶 件 ® 曰吧;罾古问 IFfD^2。2|兀€:^:罾||^ ’sgsfels*·^^^#ΜΦ®^^®ίπ 然S11 用 I 極 換曲形便得差偏 別元兩較電元確可圍 顯ΜΟΜ 使 W 閘 轉彎所以可誤藉 分阻成由各阻精仕範 則道 U 當 Μ 其DA路件成,線, 路電分可且電高人之 * a * ^ 0 * S- -π M a ^ ¢¾¾ 申心胄⑮ 成 Nu 示 _ 供 明聯阻件因,性 擇連亦 R 減所成II發7-^ M ^ ^ A 罾申罾一兀 。f-N 而fli為 β^ρΜ# 一·Nsg^^mo ,ffls’Μ' ^ ^ 0 72例 $ 圖 Η 信 據每排開電産雜差明,金低區此此於脱 孔¾鼷$DlBfflftfe’ 一 essiiIil^^JfcksstssSISK- 觸實曰曰。卩反 ,串成而輸雜防作本因點會有,。是而 接述10號MO其 述 R 置邊地當高操據。端目佔低低的改 之上爿信道和 所之配一性使提生依置一數所降降解修 效 上,1 擇通 A 上成多之擇即地産,配之線,地可了它 71又:;選 P 號。如組許串選,大會又而件屬此大亦需其 iiMO至和信果 路由 R 點器大不 段元金因大準 種 ---------{裝------訂------f k (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 27d28d A7 B7五、發明説明(…) 是所徴 而括特 ,包有 明,所 說戡之 之特效 處有等 此所為 於的視 限性仕 不穎人 並新之 域之藝 領利技 之專關 圍可相 範之明 利明發 專發本 請本於 申在精 之存為 附含可 所包有 ^ 一 ί 訂 ^ 4^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作杜印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公麓)

Claims (1)

  1. A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 1 1 1 · ^* 種 半 導 體 裝 置 » 包 括 1 1 一 個 有 第 一 部 份 和 第 二 部 份 之 基 板 9 笫 二 部 份 和 第 1 1 一 部 份 係 各 白 形 成 /-—\ 請 1 先 連 接 在 供 應 第 —» 電 壓 之 第 —- 端 點 和 第 一 節 點 之 間 的 閲 讀 背 1 \ I 第 一 串 1 該 第 一 串 具 有 許 多 串 聯 在 第 一 端 點 和 第 一 節 之 1 點 之 間 且 形 成 在 第 一 方 向 之 電 阻 > 這 電 阻 經 由 許 多 注 意 1 _ 事 1 節 點 互 相 連 接 項 | 連 接 在 第 二 節 點 和 第 三 節 點 之 間 的 第 二 串 » 該 第 二 再 填 窝 本 JUfc 串 具 有 許 多 串 聯 在 第 二 節 點 和 第 三 節 點 之 間 且 形 成 在 頁 、〆 1 I 第 一 方 向 之 電 阻 » 這 些 電 阻 經 由 許 多 節 點 互 相 連 接 > 1 1 且 第 二 串 和 第 一 串 平 行 1 I 連 接 在 第 四 節 點 和 第 五 節 點 之 間 的 第 三 串 9 該 第 三 1 訂 串 具 有 許 多 串 聯 在 第 四 節 點 和 第 五 節 點 之 間 且 形 成 在 1 第 一 方 向 之 電 阻 » 這 些 電 阻 經 由 許 多 節 點 互 相 連 接 1 | 且 第 三 串 和 第 一 串 及 第 二 串 均 平 行 ; 1 1 連 接 在 第 節 點 和 供 應 第 二 電 壓 之 第 二 端 點 之 間 的 1 L 第 四 串 9 該 第 四 串 具 有 許 多 串 聯 在 第 節 點 和 第 二 端 I 點 之 間 亙 形 成 在 第 一 方 向 之 電 阻 這 電 阻 經 由 許 多 1 1 I 節 點 互 相 連 接 9 且 第 四 串 和 第 一 串 * 第 二 串 及 第 二 串 1 1 均 平 行 1 第 一 連 接 裝 置 用 以 分 別 連 接 第 一 節 點 至 第 二 節 點 > 1 1 第 三 節 點 至 第 四 節 點 及 第 五 節 點 至 第 節 點 1 且 各 1 1 串 互 相 連 接 成 m 曲 形 ; 及 1 I 連 接 在 介 於 第 一 節 點 和 形 成 於 第 二 部 份 内 之 輸 出 端 1 1 -1 9 - 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ^79289 D8 經濟部中央標準局貝工消费合作社印製 六、申請專利範 η 1 1 之 間 的 選 擇 裝 置 以 選 取 各 節 點 之 一 且 輸 出 該 所 m 取 之 1 1 節 點 的 電 壓 至 輸 出 端 〇 1 1 2 ·如 請 專 利 範 圍 第 1 項 之 半 導 體 裝 置 其 中 S 1 先 1 第 —- 串 具 有 連 接 在 第 端 點 和 第 七 節 點 之 間 的 第 一 閱 讀 1 電 阻 9 連 接 在 第 七 節 點 和 第 八 節 點 之 間 的 第 二 電 阻 背 面 1 1 之 1 連 接 在 第 八 節 黏 和 第 九 節 點 之 間 的 第 三 電 阻 9 及 連 接 注 意 1 - 1 在 第 九 節 點 和 第 一 節 點 之 間 的 第 四 電 阻 項 | 第 二 串 具 有 連 接 在 第 二 節 點 和 第 十 節 點 之 間 的 第 五 再 填 % 本 電 阻 9 連 接 在 第 十 和 第 十 節 點 之 間 的 第 _ί_-. 電 阻 » 連 頁 1 I 接 在 第 十 一 節 點 和 第 十 二 節 點 之 間 的 第 七 電 阻 > 及 連 1 1 接 在 第 十 二 節 點 和 第 三 節 點 之 間 的 第 八 電 阻 1 I 第三串具 有 連 接 在 第 四 節 點 和 第 十 三 節 點 之 間 的 第 九 1 訂 電 阻 連 接 在 第 十 三 節 點 和 第 十 四 節 點 之 間 的 第 十 電 1 阻 9 連 接 在 第 十 四 節 點 和 第 十 五 節 點 之 間 的 第 十 一 電 1 | 阻 1 及 連 接 在 第 十 五 節 點 和 第 五 節 點 之 間 的 第 十 二 電 1 1 阻 及 1 第 四 串 具 有 連 接 在 第 —JL·. 節 點 和 第 十 節 點 之 間 的 第 1 十 三 電 阻 * 連 接 在 第 + - 節 點 和 第 + 七 節 點 之 間 的 第 1 1 I 十 四 電 阻 連 接 在 第 十 七 節 點 和 第 十 八 節 點 之 間 的 第 1 1 十 五 電 阻 f 及 連 接 在 第 十 八 節 點 和 第 二 端 點 之 間 的 第 I 十 -I-. 電 阻 0 1 1 3 .如 申 諳 專 利 範 圍 第 2 項 之 半 導 體 裝 置 t 其 中 1 1 該 選 擇 裝 置 包 含 連 接 在 第 七 節 點 和 第 一 輸 出 節 點 1 I 之 間 的 第 一 開 關 元 件 t 連 接 在 第 八 節 點 和 第 二 輸 出 節 1 1 -2 0 - 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨OX297公釐) A8 B8 C8 D8 經濟部中央標準局貝工消费合作社印製 六、申請專利範圍 1 1 點 之 間 的 第 二 開 關 元 件 > 連 接 在 第 九 節 點 和 第 三 輸 出 1 1 1 節 點 之 間 的 第 三 開 關 元 件 9 連 接 在 第 二 節 點 和 第 四 輸 1 1 出 節 點 之 間 的 第 四 開 關 元 件 » 連 接 在 第 十 節 點 和 第 — 請 1 先 節 點 之 間 的 第 五 開 關 元 件 » 連 接 在 第十一節 點 和 第 二 閱 讀 1 I 輸 出 節 點 之 間 的 第 -L- 開 關 元 件 * 連 接 在 第 十 二 節 點 和 背 »1 I 之 1 第 一 輸 出 節 點 之 間 的 第 七 開 關 元 件 9 連 接 在 第 四 節 點 注 意 1 事 1 和 第 四 輸 出 節 點 之 間 的 第 八 開 關 元 件 連 接 在 第 十 三 項 I 節 點 和 第 輸 出 節 點 之 間 的 第 九 開 關 元 件 連 接 在 第 再 填 人 本 十 四 節 點 和 第 二 輸 出 節 點 之 間 的 第 十 開 關 元 件 • 連 接 頁 S_ 1 I 在 第 五 節 點 和 第 三 輸 出 節 點 之 間 的 第 十 一 開 關 元 件 9 1 1 連 接 在 第 — 節 點 和 第 四 輸 出 節 點 之 間 的 第 十 二 開 關 元 1 1 件 * 連 接 在 第 + —1^ 節 點 和 第 三 輸 出 節 點 之 間 的 第 十 二 1 訂 開 開 元 件 % 連 接 在 第 十 t 節 點 和 第 二 輸 出 節 點 之 間 的 1 第 十 四 開 關 元 件 1 連 接 在 第 十 八 節 點 和 第 — 輸 出 節 點 1 | 之 間 的 第 十 五 開 關 元 件 > 連 接 在 第 一 輸 出 節 點 和 輸 出 I 端 之 間 的 第 一 輸 出 開 關 元 件 » 連 接 在 第 二 輸 出 節 點 和 1 輸 出 端 之 間 的 第 二 輸 出 開 關 元 件 連 接 在 第 二 輸 出 節 I 點 和 輸 出 端 之 間 的 第 三 輸 出 開 關 元 件 及 連 接 在 第 四 1 1 1 輸 出 節 點 和 輸 出 端 之 間 的 第 四 輸 出 元 件 0 1 4 ·如 申 請 專 利 範 圍 第 1 項 之 半 導 體 裝 置 9 其 中 每 一 電 阻 I 包 含 一 擴 散 電 阻 〇 1 1 5 ·如 申 請 專 利 範 圍 第 1 項 之 半 導 體 裝 置 f 其 中 每 電 阻 1 1 包 含 一 複 晶 矽 〇 1 I 6 ·如 請 專 利 範 圍 第 1 項 之 半 導 體 裝 置 t 其 中 毎 - 開 關 1 1 -2 1 - 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A8 B8 C8 D8 經濟部中央標準局貝工消費合作社印製 六、申請專利範 % 1 1 元 件 包 含 一 電 晶 體 〇 1 1 7 — 種 半 導 體 裝 置 • 包 含 1 1 一 個 有 第 一 部 份 * 第 二 部 份 和 第 三 部 份 之 基 板 9 第 請 1 先 二 部 份 和 第 部 份 9 第 三 部 份 分 別 形 成 > 第 三 部 份 和 閱 讀 1 I 第 一 部 份 » 第 二 部 份 分 別 形 成 > 第 二 部 份 由 第 一 部 份 背 i 1 之 1 形 成 於 第 一 方 向 > 第 三 部 份 由 第 一 部 份 形 成 於 和 第 一 ·/王 意 1 1 方 向 不 同 之 第 二 方 向 項 | 再 連 接 在 供 應 第 —- 電 壓 之 第 端 點 和 第 一 節 點 之 間 的 填 寫 本 第 串 » 該 第 —* 串 具 有 許 多 串 聯 在 第 一 端 點 和 第 一 節 頁 1 I 點 之 間 且 形 成 在 第 一 方 向 之 罨 阻 » 各 電 阻 經 由 許 多 節 1 1 黏 互 相 連 接 1 I 連 接 在 第 二 節 點 和 第 三 節 點 之 間 的 第 二 串 > 該 第 二 1 訂 串 具 有 許 多 串 聯 在 第 二 節 點 和 第 三 節 點 之 間 且 形 成 在 1 第 一 方 向 之 電 阻 9 這 些 電 阻 經 由 許 多 節 點 互 相 連 接 t 1 | 且 第 二 串 平 行 於 第 « 串 1 I 連 接 在 第 四 節 點 和 第 五 節 點 之 間 的 第 三 串 9 該 第 三 1 L 串 具 有 許 多 串 聯 在 第 四 節 點 和 第 五 節 點 之 間 且 形 成 在 I 第 一 方 向 之 電 阻 > 這 些 電 阻 經 由 許 多 節 點 互 相 連 接 f 1 1 且 第 三 串 和 第 一 串 9 第 二 串 均 平 行 1 1 連 接 在 在 第 -I— 節 點 和 供 應 第 二 電 壓 之 第 二 端 點 之 間 I 的 第 四 串 該 第 四 串 具 有 許 多 串 聯 在 第 節 點 和 第 二 1 1 節 點 之 間 且 形 成 在 第 一 方 向 之 電 阻 9 這 itb 電 阻 經 由 許 1 I 多 節 點 互 相 連 接 9 且 第 四 串 和 第 一 串 > 第 二 串 9 第 三 1 I 串 均 平 行 1 1 -2 2 - 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ABCD 經濟部中央標準局負工消费合作社印袈 六、申請專利範圍 1 1 第 一 連 接 裝 置 用 以 分 別 連 接 第 一 節 點 至 第 二 節 點 9 1 1 1 第 三 節 點 至 第 四 節 點 及 第 五 節 點 至 第 -- 節 點 » 各 串 互 1 1 相 連 接 成 彎 曲 形 —' 請 1 先 連 接 在 第 串 和 第 二 串 之 每 一 節 點 之 間 的 第 一 選 擇 閱 讀 1 成 背 *1 裝 置 及 形 在 第 二 部 份 之 輸 出 端 及 ιέ I 之 I 連 接 在 第 三 串 和 第 四 串 之 每 一 節 點 之 間 的 第 二 選 擇 注 1 事 1 裝 置 及 形 成 在 第 三 部 份 之 輸 出 端 項 I 再 8 ·如 申 請 專 利 範 圍 第 7 項 之 半 導 體 裝 置 » 其 中 填 寫 本 該 第 一 串 具 有 連 接 在 第 端 點 和 第 七 節 點 之 間 1 的 第 ^✓ 1 I 一 電 阻 » 連 接 在 第 七 節 點 和 第 八 節 點 之 間 的 第 二 電 阻, 1 1 連 接 在 第 八 節 點 和 第 九 節 點 之 間 的 第 三 電 阻 9 及 連 接 1 I 在 第 九 節 點 和 第 一 節 點 之 間 的 第 四 電 阻 1 訂 該 第 二 串 具 有 連 接 在 第 二 節 點 和 第 十 節 點 之 間 的 第 1 五 電 阻 9 連接在第十節點和第十 — 節 點 之 間 的 第 —ί- 電 阻 9 1 | 連 接 在 第 十 一 節 點 和 第 十 二 節 點 之 間 的 第 七 電 阻 9 及 1 I 連 接 在 第 十 二 節 點 和 第 三 節 點 之 間 的 第 八 電 阻 1 該第三串具有連接在第 四 節 點 和 第 十 三 節 點 之 間 的 第 I 九 電 阻 t 連 接 在 第 十 三 節 點 和 第 十 四 節 點 之 間 的 第 十 1 1 I 電 阻 > 連 接 在 第 十 四 節 點 和 第 十 五 節 點 之 間 的 第 十 一 1 電 阻 及 連 接 在 第 十 五 節 點 和 第 五 節 點 之 間 的 第 十 二 I 電 阻 及 1 1 該 第 四 串 具 有 連 接 在 第 - 節 點 和 第 十 節 點 之 間 的 1 1 第 十 三 電 阻 > 連 接 在 第 十 •I— 節 點 和 第 + 七 節 點 之 間 的 1 I 第 十 四 電 阻 9 連 接 在 第 十 七 節 點 和 第 十 八 節 點 之 間 的 1 1 -2 3 - 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 279289 C8 D8 經濟部中央橾準局貝工消費合作社印製 六、申請專利範圍 1 1 第 十 五 電 阻 9 及 連 接 在 第 十 八 節 點 和 第 二 端 點 之 間 的 1 1 第 十 - 電 阻 〇 1 1 9 .如 串 請 專 利 範 圍 第 8 項 之 半 導 體 裝 置 f 其 中 請 1 先 *1 該 選 擇 裝 置 包 含 > 連 接 在 第 七 節 點 和 第 一 輸 出 節 點 閱 | 讀 1 I 之 間 的 第 一 開 關 元 件 > 連 接 在 第 八 節 點 和 第 二 輸 出 節 背 A 之 1 點 之 間 的 第 二 開 關 元 件 t 連 接 在 第 九 節 點 和 第 三 輸 出 意 1 — 點 間 的 第 1 節 之 三 開 am 關 元 件 » 連 接 在 第 二 節 點 和 第 四 輸 項 I 出 節 點 之 間 的 第 四 開 關 元 件 t 連 接 在 第 十 節 點 和 第 再 填 窝 本 節 點 之 間 的 第 五 開 賊 關 元 件 » 連 接 在 第 七 節 點 和 第 二 頁 1 | 輸 出 節 點 之 間 的 第 —JL. 開 BS 關 元 件 9 連 接 在 第 十 二 節 點 和 1 1 第 — 輸 出 節 點 之 間 的 第 七 開 關 元 件 9 連 接 在 第 四 節 點 1 I 和 第 四 輸 出 節 點 之 間 的 第 八 開 鼸 元 件 > 連 接 在 第 十 三 1 訂 節 黏 和 第 輸 出 節 點 之 間 的 第 九 開 關 元 件 1 連 接 在 第 1 十 四 節 點 和 第 二 輸 出 節 點 之 間 的 第 十 開 關 元 件 • 連 接 1 1 在 第 五 節 點 和 第 三 輸 出 節 點 之 間 的 第 十 一 開 關 元 件 9 1 1 連 接 在 第 -JU* 節 點 和 第 四 輸 出 節 點 之 間 的 第 十 二 開 關 元 1 件 9 連 接 在 第 十 - 節 點 和 第 三 輸 出 節 點 之 間 的 第 十 三 I 開 關 元 件 連 接 在 第 十 t 節 點 和 第 二 輸 出 節 點 之 間 的 1 1 第 十 四 開 關 元 件 f 連 接 在 第 十 八 節 點 和 第 一 輸 出 節 點 1 之 間 的 第 十 五 開 關 元 件 > 連 接 在 第 一 輸 出 節 點 和 輸 出 I 端點之間的第 一 輸 出 開 關 元 件 9 連 接 在 第 二 輸 出 節 點 和 1 1 輸 出端點之間 的 第 二 輸 出 開 關 元 件 » 連 接 在 第 三 輸 出 節 1 | 點 和 輸 出端點之間的第三輸 出 開 關 元 件 及 連 接 在 第 四 1 輸 出 節 點 和 輸 出端點之間 的 第 四 輸 出 元 件 ; 1 1 -2 4 - 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 六、申請專利範圍 A8 B8 C8 D8 該第一,第二,第三,第四,第五,第六,第七開 十第 第在 ,件 十元 第關 ,開 九五 第十 β ,_ 八 , 第四 該十 成, 形三 份十 部第 二 ,〇 第二成 在十形 件第份 元,部 開一三 阻 Ofnr 一 每 中 其 置 裝 體 導 半 之 項 7 第 圍 範 利 專 諳 Φ 如 含 包 阻 ipir 散 擴 阻 i Ι^ΙΓ1 每 中 其 置 裝 體 導 半 之 項 7 第 圍 範 利 專 請 申 如 含 包 矽 晶 複 關 開1 每 中 其 置 裝 體 導 半 之 項 7 第 圈 範 利 專 請 Φ 如 含 包 件 元 體 晶 —:—ϊ------^ ,衣— (請先閣讀背面之注意事項再填寫本頁) 訂 經濟部中央橾準局貝工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4現格(210X297公釐)
TW084113343A 1994-12-15 1995-12-14 TW279289B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6332857A JP2944442B2 (ja) 1994-12-15 1994-12-15 ディジタルアナログ変換器

Publications (1)

Publication Number Publication Date
TW279289B true TW279289B (zh) 1996-06-21

Family

ID=18259585

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084113343A TW279289B (zh) 1994-12-15 1995-12-14

Country Status (5)

Country Link
US (1) US5680132A (zh)
JP (1) JP2944442B2 (zh)
KR (1) KR100221754B1 (zh)
DE (1) DE19546953B4 (zh)
TW (1) TW279289B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10243604B4 (de) * 2002-09-19 2006-07-27 Infineon Technologies Ag Anordnung von mehreren Widerständen eines Halbleiter-Bauelements
JP4511803B2 (ja) * 2003-04-14 2010-07-28 株式会社半導体エネルギー研究所 D/a変換回路及びそれを内蔵した半導体装置の製造方法
US6911930B1 (en) * 2003-12-15 2005-06-28 Infineon Technologies Ag Cell array with mismatch reduction
JP2005072609A (ja) * 2004-09-27 2005-03-17 Fujitsu Ltd 半導体装置
JP2007109912A (ja) * 2005-10-14 2007-04-26 Sony Corp 半導体装置
JP5317392B2 (ja) * 2006-04-06 2013-10-16 三菱電機株式会社 デコード回路および表示装置
US8299820B2 (en) * 2008-09-30 2012-10-30 Infineon Technologies Austria Ag Circuit including a resistor arrangement for actuation of a transistor
US8829946B2 (en) 2008-09-30 2014-09-09 Infineon Technologies Austria Ag Circuit for driving a transistor dependent on a measurement signal
US8514120B2 (en) * 2011-11-08 2013-08-20 Texas Instruments Incorporated Digital-to-analog converter with a shared resistor string
JP6580847B2 (ja) 2015-03-25 2019-09-25 ラピスセミコンダクタ株式会社 半導体装置
US10340935B1 (en) * 2018-01-12 2019-07-02 Dialog Semiconductor (Uk) Limited Thermometer digital to analog converter
US11545480B2 (en) * 2018-06-29 2023-01-03 Texas Instruments Incorporated Integrated circuit with single level routing
CN114830532A (zh) * 2019-12-27 2022-07-29 罗姆股份有限公司 D/a转换器、音频放大电路、使用其的电子设备及车载音频系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4398207A (en) * 1976-08-24 1983-08-09 Intel Corporation MOS Digital-to-analog converter with resistor chain using compensating "dummy" metal contacts
JPS60112327A (ja) * 1983-11-22 1985-06-18 Sharp Corp Mos集積回路のdaコンバ−タ
JPS61288521A (ja) * 1985-06-14 1986-12-18 Hitachi Micro Comput Eng Ltd 電子装置
DE3526461A1 (de) * 1985-07-24 1987-01-29 Telefunken Electronic Gmbh Widerstandskette
JPS63202957A (ja) * 1987-02-19 1988-08-22 Sanyo Electric Co Ltd 半導体集積回路装置
JPH03140017A (ja) * 1989-10-26 1991-06-14 Sharp Corp 並列型a/d変換器
JP2576253B2 (ja) * 1990-02-09 1997-01-29 日本電気株式会社 D/a変換装置
US5059978A (en) * 1990-12-20 1991-10-22 Vlsi Technology, Inc. Resistor-string digital to analog converters with auxiliary coarse ladders
JP2675706B2 (ja) * 1992-01-29 1997-11-12 株式会社東芝 抵抗ストリング回路
JPH05268090A (ja) * 1992-03-17 1993-10-15 Mitsubishi Electric Corp 抵抗ラダー及びデコード方式
JPH06120832A (ja) * 1992-10-06 1994-04-28 Nec Corp ディジタル−アナログ変換器
US5528520A (en) * 1994-12-08 1996-06-18 Ford Motor Company Calibration circuit for capacitive sensors

Also Published As

Publication number Publication date
US5680132A (en) 1997-10-21
DE19546953B4 (de) 2005-12-22
KR960027367A (ko) 1996-07-22
JPH08167847A (ja) 1996-06-25
JP2944442B2 (ja) 1999-09-06
DE19546953A1 (de) 1996-08-01
KR100221754B1 (ko) 1999-09-15

Similar Documents

Publication Publication Date Title
TW279289B (zh)
TW441076B (en) Integrated circuit having controlled impedance
TW310475B (zh)
JPH0499060A (ja) 半導体記憶素子
TW472261B (en) Static random access memory and semiconductor device using MOS transistors having channel region electrically connected with gate
JP3367776B2 (ja) 半導体装置
TW556229B (en) Semiconductor integrated circuit
TWI249904B (en) Digital-to-analog conversion circuit and image display apparatus using the same
TW274637B (zh)
EP0392540B1 (en) Static memory
JP4423392B2 (ja) 二重絶縁ゲート電界トランジスタを用いたmosトランジスタ回路およびそれを用いたcmosトランジスタ回路、sramセル回路、cmos−sramセル回路、集積回路
TW200301967A (en) Semiconductor device and method of manufacturing the same
TW383455B (en) Semiconductor memory device adapted to a high-speed operation, a low supply voltage, and the use of a multilevel cell with a plurality of threshold values as a memory cell transistor
KR940010832B1 (ko) 스태틱형 반도체메모리
JPH0232791B2 (zh)
TW462143B (en) Semiconductor integrated circuit
JPS6235559A (ja) 半導体記憶装置
CN111627906A (zh) 半导体器件及其形成方法
JPS62219559A (ja) 半導体集積回路装置
JPS61222254A (ja) 半導体記憶装置
JP3030778B2 (ja) セミカスタム集積回路装置
JP3119589B2 (ja) 半導体集積回路装置
TW470965B (en) Static random access memory array
JPS60189253A (ja) スタテイツク型半導体記憶装置
JPH01114072A (ja) 半導体記憶装置