DE10243604B4 - Anordnung von mehreren Widerständen eines Halbleiter-Bauelements - Google Patents

Anordnung von mehreren Widerständen eines Halbleiter-Bauelements Download PDF

Info

Publication number
DE10243604B4
DE10243604B4 DE10243604A DE10243604A DE10243604B4 DE 10243604 B4 DE10243604 B4 DE 10243604B4 DE 10243604 A DE10243604 A DE 10243604A DE 10243604 A DE10243604 A DE 10243604A DE 10243604 B4 DE10243604 B4 DE 10243604B4
Authority
DE
Germany
Prior art keywords
resistors
diffusion
resistance
arrangement according
type diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10243604A
Other languages
English (en)
Other versions
DE10243604A1 (de
Inventor
Joachim Schnabel
Andre Schaefer
Xaver Obergrußberger
Sebastian Mosler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10243604A priority Critical patent/DE10243604B4/de
Priority to US10/663,354 priority patent/US7049930B2/en
Publication of DE10243604A1 publication Critical patent/DE10243604A1/de
Application granted granted Critical
Publication of DE10243604B4 publication Critical patent/DE10243604B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Anordnung von mehreren, stark dotierten, im Querschnitt rechteckförmigen Widerständen (13a, 13b, 13c, 13d, 13e), die gemeinsam in ein- und derselben, schwach dotierten Wanne (12) eines Halbleiter-Bauelements in Querrichtung nebeneinander liegen und die mit einer oder mehreren Signal-Treiber-Einrichtungen verbunden sind, wobei die Widerstände (13a, 13b, 13c, 13d, 13e) abwechselnd nach vorne und nach hinten hin – in Längsrichtung der Widerstände (13a, 13b, 13c, 13d, 13e) betrachtet – versetzt zueinander angeordnet sind, und wobei die Widerstände (13a) gegenüber sämtlichen unmittelbar benachbarten Widerständen (13b) jeweils um eine volle, oder etwas weniger als die volle Widerstandslänge (l) versetzt sind.

Description

  • Die Erfindung betrifft eine Anordnung von mehreren gemeinsam in ein- und derselben Wanne eines Halbleiter-Bauelements liegenden Widerständen.
  • Halbleiter-Bauelemente, z.B. entprechende, integrierte (analoge bzw. digitale) Rechenschaltkreise, Halbleiter-Speicherbauelemente wie z.B. Funktionsspeicher-Bauelemente (PLAs, PALs, etc.) und Tabellenspeicher-Bauelemente (z.B. ROMs oder RAMs, insbesondere SRAMs und DRAMs), weisen – zur Ausgabe von im jeweiligen Halbleiter-Bauelement erzeugten Daten – eine Vielzahl von Ausgangs-Anschlüssen bzw. Ausgangs-Pads auf.
  • Die Ausgangs-Anschlüsse bzw. Ausgangs-Pads sind mit einer – die entsprechenden Ausgangs-Signale treibenden – Einrichtung, d.h. einer Treiber-Einrichtung verbunden.
  • Jede Treiber-Einrichtung kann z.B. eine Pull-Up-, und eine Pull-Down-Schaltvorrichtung aufweisen, die in Reihe geschaltet sind, wobei die Pull-Up-Schaltvorrichtung z.B. an die Versorgungsspannung, und die Pull-Down-Schaltvorrichtung z.B. an die Erde angeschlossen sein kann, und wobei – zum Treiben eines „logisch hohen" Ausgangs-Signals – die Pull-Up-Schaltvorrichtung ein-, und die Pull-Down-Schaltvorrichtung ausgeschaltet, und – zum Treiben eines „logisch niedrigen" Ausgangs-Signals – die Pull-Up-Schaltvorrichtung aus-, und die Pull-Down-Schaltvorrichtung eingeschaltet werden kann.
  • Zwischen eine entsprechende Treiber-Einrichtung, und den jeweiligen Ausgangs-Anschluß bzw. das jeweilige Ausgangs-Pad kann – zur Linearisierung des Treiberverhaltens – ein entsprechend groß gewählter Widerstand, insbesondere N-Diffusions-Widerstand angeschlossen sein.
  • Zur Herstellung eines N-Diffusions-Widerstands wird das entsprechende Gebiet auf dem Halbleiter-Bauelement bzw. dem Chip – relativ stark – N-dotiert.
  • Die Größe des Widerstandswerts des jeweiligen N-Diffusions-Widerstands kann z.B. dadurch auf den jeweils gewünschten Widerstandswert eingestellt werden, dass die Länge (bzw. die Breite bzw. Weite) des N-Diffusions-Widerstands entsprechend gewählt wird – je länger (bzw. breiter) der N-Diffusions-Widerstand, desto größer (bzw. kleiner) ist der sich ergebende Widerstandswert.
  • Aus technologischen Gründen sind die – relativ stark N-dotierten – Diffusionsgebiete der N-Diffusions-Widerstände in ein schwächer N-dotiertes Gebiet, d.h. eine sog. WN-Wanne eingebettet.
  • Um Chip-Fläche einzusparen, sind in der Regel mehrere (insbesondere sämtliche) N-Diffusions-Widerstände – nebeneinander liegend – in einer einzigen WN-Wanne angeordnet.
  • Dies hat zur Folge, dass die N-Diffusions-Widerstände – über den durch die WN-Wanne gebildeten, parasitären Widerstand – miteinander verbunden sind, so dass sich benachbarte N-Diffusions-Widerstände in ihrem sich jeweils – effektiv – ergebendem Widerstandswert gegenseitig beeinflussen.
  • Dieser Einfluß ist um so größer, je größer der Unterschied zwischen den Widerstandswerten jeweils benachbarter N-Diffusions-Widerstände ist. Aus diesem Grund muß im Stand der Technik (insbesondere bei relativ großem Unterschied zwischen den Widerstandswerten) der Abstand zwischen jeweils benachbarten N-Diffusions-Widerständen relativ groß gewählt werden. Dieser – relativ große – Abstand zwischen den N-Diffusions-Widerständen führt zu einer relativ großen, insgesamt für die Anordnung der N-Diffusions-Widerstände benötigten Chip-Fläche.
  • In der DE 195 46 953 A1 ist eine Anordnung von Widerständen beschrieben, bei der einzelne Widerstände zwar versetzt zu anderen Widerständen angeordnet sind, jedoch nicht gegenüber sämtlichen unmittelbar benachbarten Widerständen. Dies hat zur Folge, dass zwischen den Widerständen nur relativ geringe Abstände liegen.
    •
  • Die Erfindung hat zur Aufgabe, eine Anordnung von mehreren gemeinsam in ein- und derselben Wanne eines Halbleiter-Bauelements liegenden Widerständen bereitzustellen, bei der sich die Widerstände weniger stark beeinflussen. Die Aufgabe wird gelöst durch den Gegenstand des Anspruchs 1.
  • Die Widerstände müssen dabei nicht um eine volle Widerstandslänge versetzt sein, sondern können auch etwas weniger versetzt sein, so dass hintere und vordere Diffusions-Metall-Kontakte benachbarter Widerstände in der gleichen vertikalen Ebene liegen können.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben. Gemäß einem Grundgedanken der Erfindung wird eine Anordnung von mehreren gemeinsam in ein- und derselben Wanne, insbesondere WN-Wanne eines Halbleiter-Bauelements liegenden Widerständen bereitgestellt, wobei die Widerstände – in Längsrichtung der Widerstände betrachtet – versetzt zueinander angeordnet sind.
  • Bei einer bevorzugten Ausgestaltung der Erfindung sind die Widerstände – in Längsrichtung der Widerstände betrachtet – jeweils abwechselnd nach vorne und nach hinten hin versetzt angeordnet (wobei vorteilhaft sämtliche, nach vorne hin versetzte Widerstände jeweils um die gleiche Länge nach vorne hin, und sämtliche nach hinten hin versetzte Widerstände jeweils um die gleiche Länge nach hin versetzt sein können).
  • Besonders vorteilhaft ist ein bestimmter Widerstand – gegenüber seinem unmittelbar benachbarten Widerstand – um ungefähr die Länge l (oder etwas weniger als die Länge l) des unmittelbar benachbarten Widerstands – in Längsrichtung der Widerstände betrachtet – versetzt.
  • Bevorzugt sind die Widerstände alle im wesentlichen identisch aufgebaut, und weisen alle im wesentlichen den gleichen Einzel-Widerstandswert auf.
  • Dies – und die sich durch die oben beschriebene versetzte Anordnung der Widerstände ergebenden, relativ großen Abstände zwischen jeweils zwei benachbarten – in der gleichen Ebene liegenden – Widerständen – hat zur Folge, dass sich die Widerstände – die über den durch die WN-Wanne gebildeten, parasitären Widerstand miteinander verbunden sind – sich in ihrem jeweils – effektiv – ergebendem Widerstandswert nur relativ schwach beeinflussen.
  • Deshalb kann der Abstand zwischen jeweils unmittelbar aufeinanderfolgenden bzw. benachbarten – in versetzten Ebenen liegenden – Widerständen relativ klein gewählt werden.
  • Dies führt insgesamt zu einer relativ kleinen, für die Widerstands-Anordnung benötigten Chip-Fläche.
  • Im folgenden wird die Erfindung anhand von Ausführungsbeispielen und der beigefügten Zeichnung näher erläutert. In der Zeichnung zeigt:
  • 1 eine Schnittansicht eines Abschnitts eines Halbleiter-Bauelements mit einer Anordnung von benachbarten, in einer WN-Wanne liegenden N-Diffusions-Widerständen, und von diese kontaktierenden Metall-Anschlüssen gemäß dem Stand der Technik;
  • 2 eine Schnittansicht eines Abschnitts eines Halbleiter-Bauelements mit einer Anordnung von benachbarten, in einer WN-Wanne liegenden N-Diffusions-Widerständen, und von diese kontaktierenden Metall-Anschlüssen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • In 1 ist eine Schnittansicht eines Abschnitts 1 eines Halbleiter-Bauelements mit einer Anordnung von benachbarten, in einer WN-Wanne 2 liegenden N-Diffusions-Widerständen 3a, 3b, und von diese kontaktierenden Metall-Anschlüssen 4a, 4b, 5a, 5b gemäß dem Stand der Technik gezeigt.
  • Bei dem Halbleiter-Bauelement kann es sich z.B. um einen integrierten (analogen bzw. digitalen) Rechenschaltkreis, oder um ein Halbleiter-Speicherbauelemente wie z.B. ein Funktionsspeicher-Bauelement (PLA, PAL, etc.) oder ein Tabellenspeicher-Bauelement (z.B. ROM oder RAM) handeln, insbesondere um ein DRAM, z.B. ein DDR-DRAM (Double Data Rate DRAM bzw. DRAM mit doppelter Datenrate).
  • Die in 1 gezeigten, jeweils „vorne" auf dem Halbleiter-Bauelement liegenden Metall-Anschlüsse 4a, 5a können z.B. an entsprechende (hier nicht dargestellte) Ausgangs-Anschlüsse bzw. Ausgangs-Pads des Halbleiter-Bauelements angeschlossen sein, bzw. die jeweils „hinten" liegenden Metall-Anschlüsse 4b, 5b z.B. an entsprechende (hier ebenfalls nicht dargestellte) Signal-Treiber-Einrichtungen.
  • Wie in 1 weiter gezeigt ist, kontaktieren die vorderen Metall-Anschlüsse 4a, 5a den jeweiligen N-Diffusions- Widerstand 3a, 3b – über einen entsprechenden Diffusions-Metall-Kontakt 6a, 7a – jeweils an einem am vorderen Ende des N-Diffusions-Widerstands 3a, 3b liegenden Bereich, und die hinteren Metall-Anschlüsse 4b, 5b den jeweiligen N-Diffusions-Widerstand 3a, 3b – über einen entsprechenden Diffusions-Metall-Kontakt 6b, 7b – jeweils an einem am hinteren Ende des N-Diffusions-Widerstands 3a, 3b liegenden Bereich.
  • Dadurch, daß der Widerstandswert des jeweiligen, zwischen die entsprechende Signal-Treiber-Einrichtung, und den entsprechenden Ausgangs-Anschluß bzw. das entsprechende Ausgangs-Pad geschalteten N-Diffusions-Widerstands 3a, 3b entsprechend groß gewählt wird, kann beim Halbleiter-Bauelement eine Linearisierung des Treiberverhaltens erreicht werden.
  • Zur Herstellung der N-Diffusions-Widerstände 3a, 3b wird das entsprechende Gebiet auf dem Halbleiter-Bauelement bzw. dem Chip – relativ stark – N-dotiert.
  • Die Größe des Widerstandswerts der N-Diffusions-Widerstände 3a, 3b kann z.B. dadurch auf den jeweils gewünschten Widerstandswert eingestellt werden, dass (z.B. bei jeweils identischer Länge l der N-Diffusions-Widerstände 3a, 3b) deren Weite bzw. Breite b entsprechend – unterschiedlich – groß gewählt wird (beispielsweise ist bei der in 1 gezeigten Ausgestaltung der (erste) N-Diffusions-Widerstand 3a mit einer – relativ großen – Breite b', und der (zweite) N-Diffusions-Widerstand 3a mit einer – relativ geringen – Breite b'' ausgeführt, so daß sich für den ersten N-Diffusions-Widerstand 3a ein relativ geringer, und für den zweiten N-Diffusions-Widerstand 3b ein relativ hoher Widerstandswert ergibt).
  • Aus technologischen Gründen sind die – relativ stark N-dotierten – Diffusionsgebiete der N-Diffusions-Widerstände 3a, 3b in ein – relativ schwach N-dotiertes – Gebiet (nämlich die o.g. WN-Wanne 2) eingebettet.
  • Um Chip-Fläche einzusparen, sind mehrere, insbesondere sämtliche N-Diffusions-Widerstände 3a, 3b – nebeneinander liegend – in einer einzigen WN-Wanne 2 angeordnet (d.h. neben dem in 2 dargestellten ersten und zweiten N-Diffusions-Widerstand 3a, 3b noch mehrere weitere, hier nicht dargestellte N-Diffusions-Widerstände).
  • Dies hat zur Folge, dass die N-Diffusions-Widerstände 3a, 3b (und die weiteren, hier nicht dargestellten N-Diffusions-Widerstände) – über den durch die WN-Wanne 2 gebildeten, parasitären Widerstand – miteinander verbunden sind, so dass sich benachbarte N-Diffusions-Widerstände 3a, 3b in ihrem sich jeweils – effektiv – ergebendem Widerstandswert gegenseitig beeinflussen.
  • Dieser Einfluß ist um so größer, je größer der Unterschied zwischen den Widerstandswerten jeweils benachbarter N-Diffusions-Widerstände 3a, 3b ist.
  • Aus diesem Grund muß – bei der in 1 gezeigten Anordung der N-Diffusions-Widerstände 3a, 3b gemäß dem Stand der Technik – (insbesondere bei relativ großem Unterschied zwischen den Widerstandswerten der N-Diffusions-Widerstände 3a, 3b) der Abstand a zwischen jeweils benachbarten N-Diffusions-Widerständen 3a, 3b relativ groß gewählt werden.
  • Dieser – relativ große – Abstand a zwischen den N-Diffusions-Widerständen 3a, 3b führt zu einer relativ großen, insgesamt für die Anordnung der N-Diffusions-Widerstände 3a, 3b benötigten Chip-Fläche.
    •
  • In 2 ist eine Schnittansicht eines Abschnitts 11 eines Halbleiter-Bauelements mit einer Anordnung von benachbarten, in einer WN-Wanne 12 liegenden N-Diffusions-Widerständen 13a, 13b, 13c, 13d, 13e, und von diese kontaktierenden Metall-Anschlüssen 14a, 14b, 14c, 14d, 14e, 14f, 15a, 15b, 15c, 15d gemäß einem Ausführungsbeispiel der Erfindung gezeigt.
  • Bei dem Halbleiter-Bauelement kann es sich z.B. um einen integrierten (analogen bzw. digitalen) Rechenschaltkreis, oder um ein Halbleiter-Speicherbauelemente wie z.B. ein Funktionsspeicher-Bauelement (PLA, PAL, etc.) oder ein Tabellenspeicher-Bauelement (z.B. ROM oder RAM) handeln, insbesondere um ein DRAM, z.B. ein DDR-DRAM (Double Data Rate DRAM bzw. DRAM mit doppelter Datenrate).
  • Wie in 2 gezeigt ist, kontaktieren die – in Bezug auf die N-Diffusions-Widerstände 13a, 13b, 13c, 13d, 13e weiter „vorne" auf dem Halbleiter-Bauelement liegenden – Metall-Anschlüsse 14a, 14c, 14e, 15a, 15c den jeweiligen N-Diffusions-Widerstand 13a, 13b, 13c, 13d, 13e – über einen entsprechenden Diffusions-Metall-Kontakt 16a, 17a – jeweils an einem am vorderen Ende des N-Diffusions-Widerstands 13a, 13b, 13c, 13d, 13e liegenden Bereich.
  • Auf entsprechende Weise kontaktieren die – in Bezug auf die N-Diffusions-Widerstände 13a, 13b, 13c, 13d, 13e weiter „hinten" auf dem Halbleiter-Bauelement liegenden – Metall-Anschlüsse 14b, 14d, 14f, 15b, 15d den jeweiligen N-Diffusions-Widerstand 13a, 13b, 13c, 13d, 13e – über einen entsprechenden Diffusions-Metall-Kontakt 16b, 17b – jeweils an einem am hinteren Ende des N-Diffusions-Widerstands 13a, 13b, 13c, 13d, 13e liegenden Bereich.
  • Wie weiter unten noch genauer erläutert wird, sind die N-Diffusions-Widerstände 13a, 13b, 13c, 13d, 13e – über die Metall-Anschlüsse 14a, 14c, 14e, 15a, 15c, und die Metall-Anschlüsse 14b, 14d, 14f, 15b, 15d – zwischen (hier nicht dargestellte) Ausgangs-Anschlüsse bzw. Ausgangs-Pads des Halbleiter-Bauelements, und entsprechende (hier ebenfalls nicht dargestellte) Signal-Treiber-Einrichtungen des Halbleiter-Bauelements angeschlossen.
  • Zur Herstellung der N-Diffusions-Widerstände 13a, 13b, 13c, 13d, 13e wird das entsprechende Gebiet auf dem Halbleiter-Bauelement bzw. dem Chip – auf an sich bekannte Weise – relativ stark N-dotiert.
  • Wie in 2 weiter gezeigt ist, sind die – relativ stark N-dotierten – Diffusionsgebiete der N-Diffusions-Widerstände 13a, 13b, 13c, 13d, 13e in ein – relativ schwach N-dotiertes – Gebiet (nämlich die bereits oben erwähnte WN-Wanne 12) eingebettet.
  • Um Chip-Fläche einzusparen, sind mehrere (z.B. mehr als zwei, drei oder vier, insbesondere sämtliche) N-Diffusions-Widerstände 13a, 13b, 13c, 13d, 13e des Halbleiter-Bauelements in einer einzigen WN-Wanne 12 angeordnet (d.h. neben den in 2 dargestellten N-Diffusions-Widerständen 13a, 13b, 13c, 13d, 13e noch mehrere weitere, hier nicht dargestellte N-Diffusions-Widerstände).
  • Die o.g., in ein- und derselben WN-Wanne 12 befindlichen N-Diffusions-Widerstände 13a, 13b, 13c, 13d, 13e sind alle im wesentlichen identisch aufgebaut. Insbesondere weisen die N-Diffusions-Widerstände 13a, 13b, 13c, 13d, 13e alle im wesentlichen die gleiche Länge l auf, sowie die gleiche Weite bzw. Breite b, und die gleiche Tiefe t.
  • Aus diesem Grund ergibt sich für sämtliche der o.g. N-Diffusions-Widerstände 13a, 13b, 13c, 13d, 13e jeweils ein – im wesentlichen – identischer Einzel-Widerstandswert R.
  • Wie weiter aus 2 ersichtlich ist, sind im Vergleich zum Stand der Technik der 1 die nebeneinanderliegenden N-Diffusions-Widerstände 13a, 13b, 13c, 13d, 13e – in Längsrichtung der N-Diffusions-Widerstände 13a, 13b, 13c, 13d, 13e betrachtet – jeweils abwechselnd nach „vorne" bzw. nach „hinten" hinten hin versetzt liegend angeordnet, und zwar so, daß jeweils jeder zweite N-Diffusions-Widerstand (z.B. der erste, dritte und fünfte N-Diffusions-Widerstand 13a, 13c, 13e) – z.B. um jeweils eine identische – um im wesentlichen eine halbe Widerstands-Länge l/2 nach „hinten" hin, und die übrigen, dazwischenliegenden N-Diffusions-Widerstände (hier z.B. der zweite und vierte N-Diffusions-Widerstand 13b, 13d) um eine entsprechende Länge (eine halbe Widerstands-Länge l/2) nach „vorne" hin versetzt sind.
  • Die Mittelachsen (insbesondere die mittleren Querachsen) von jeweils jedem zweiten der nebeneinanderliegenden N-Diffusions-Widerstände 13a, 13b, 13c, 13d, 13e (d.h. die Mittelachsen des ersten, dritten und fünften N-Diffusions-Widerstands 13a, 13c, 13e, und die Mittelachsen des zweiten und vierten N-Diffusions-Widerstands 13b, 13d) liegen jeweils auf ein- und derselben (quer von oben nach unten durch das Halbleiter-Bauelement hindurch verlaufenden) Ebene.
  • Des weiteren liegen – ebenfalls jeweils bei jedem zweiten N-Diffusions-Widerstand 13a, 13b, 13c, 13d, 13e (d.h. jeweils beim ersten, dritten und fünften N-Diffusions-Widerstand 13a, 13c, 13e, und jeweils beim zweiten und vierten N-Diffusions-Widerstand 13b, 13d) – die jeweils vorderen Enden der entsprechenden N-Diffusions-Widerstände 13a, 13c, 13e bzw. 13b, 13d (und damit jeweils die entsprechenden – vorderen – Diffusions-Metall-Kontakte 16a bzw. 17a der entsprechenden N-Diffusions-Widerstände 13a, 13c, 13e bzw. 13b, 13d) auf ein- und derselben (zu den o.g. Mittel-Ebenen parallel verlaufenden) Ebene.
  • Auf entsprechende Weise liegen auch – ebenfalls jeweils bei jedem zweiten N-Diffusions-Widerstand 13a, 13b, 13c, 13d, 13e (d.h. jeweils beim ersten, dritten und fünften N-Diffusions-Widerstand 13a, 13c, 13e, und jeweils beim zweiten und vierten N-Diffusions-Widerstand 13b, 13d) – die jeweils hinteren Enden der N-Diffusions-Widerstände 13a, 13c, 13e bzw. 13b, 13d (und damit jeweils die entsprechenden – hinteren – Diffusions-Metall-Kontakte 16b bzw. 17b der entsprechenden N-Diffusions-Widerstände 13a, 13c, 13e bzw. 13b, 13d) auf ein- und derselben Ebene.
  • Wie in 2 weiter gezeigt ist, sind die N-Diffusions-Widerstände 13a, 13b, 13c, 13d, 13e – jeweils abwechselnd – soweit nach „vorne" bzw. nach „hinten" hin versetzt, daß die jeweils vorderen Enden des nach „hinten" versetzten ersten, dritten und fünften N-Diffusions-Widerstands 13a, 13c, 13e (und damit deren vorderen Diffusions-Metall-Kontakte 16a) jeweils auf der gleichen vertikalen Ebene liegen, wie die jeweils hinteren Enden des nach „vorne" versetzten zweiten und vierten N-Diffusions-Widerstands 13b, 13d (und damit deren hintere Diffusions-Metall-Kontakte 17b).
  • Jeweils jeder zweite der jeweils benachbarten Metall-Anschlüsse 14a, 14b, 14c, 14d, 14e, 14f, 15a, 15b, 15c, 15d weist eine identische Länge k' bzw. k'' auf (insbesondere weist jeder zweite der jeweils vorne liegenden Metall-Anschlüsse 14a, 14c, 14e, und jeder zweite der jeweils hinten liegenden Metall-Anschlüsse 15b, 15d eine – relativ große, erste – Länge k' auf, und die dazwischenliegenden Metall-Anschlüsse 14b, 14d, 14f, 15a, 15c eine – relativ kleine, zweite – Länge k'', so daß – trotz der o.g. versetzten Anordnung der N-Diffusions-Widerstände 13a, 13b, 13c, 13d, 13e – die jeweils vorderen Enden sämtlicher jeweils vorne liegender Metall-Anschlüsse 14a, 14c, 14e, 15a, 15c, und die jeweils hinteren Enden sämtlicher jeweils hinten liegender Metall-Anschlüsse 14b, 14d, 14f, 15b, 15d jeweils im wesentlichen auf ein- und derselben vertikalen Ebene liegen).
  • Wie bereits oben erläutert, weist jeder der N-Diffusions-Widerstände 13a, 13b, 13c, 13d, 13e jeweils einen – im wesentlichen – identischen Einzel-Widerstandswert R auf.
  • Abhängig von dem jeweils gewünschten Widerstandswert Rsoll eines – durch die N-Diffusions-Widerstände 13a, 13b, 13c, 13d, 13e zu bildenden, zwischen eine bestimmte Signal-Treiber-Einrichtung, und den zugehörigen Ausgangs-Anschluß bzw. das zugehörige Ausgangs-Pad zu schaltenden – Zwischen-Widerstands wird jeweils eine bestimmte Anzahl der N-Diffusions-Widerstände 13a, 13b, 13c, 13d, 13e parallelgeschaltet, und mit dem entsprechenden Ausgangs-Anschluß bzw. dem entsprechenden Ausgangs-Pad, und der zugehörigen Signal-Treiber-Einrichtung verbunden (so daß sich – bei z.B. zwei parallelgeschalteten N-Diffusions-Widerständen 13a, 13b – für den sich ergebenden Zwischen-Widerstand z.B. ein Gesamt-Widerstandswert Rgesamt von R/2 ergibt, bei drei parallelgeschalteten N-Diffusions-Widerständen 13a, 13b, 13c z.B. ein Gesamt-Widerstandswert Rgesamt von R/3, etc.).
  • Zur Parallelschaltung der entsprechenden N-Diffusions-Widerstände 13a, 13b, 13c, 13d, 13e zwischen einen bestimmten Ausgangs-Anschluß bzw. ein bestimmtes Ausgangs-Pad, und eine zugehörige Treiber-Einrichtung werden die entsprechenden vorderen Metall-Anschlüsse 14a, 14c, 14e, 15a, 15c der jeweils parallelzuschaltenden N-Diffusions-Widerstände 13a, 13b, 13c, 13d, 13e – gemeinsam – an den entsprechenden Ausgangs-Anschluss bzw. an das entsprechende Ausgangs-Pad angeschlossen, bzw., die entsprechenden hinteren Metall-Anschlüsse 14b, 14d, 14f, 15b, 15d der jeweils parallelzuschaltenden N-Diffusions-Widerstände 13a, 13b, 13c, 13d, 13e – gemeinsam – an die entsprechende Signal-Treiber-Einrichtung.
  • Dadurch, daß der Widerstandswert Rgesamt des jeweiligen, zwischen die entsprechende Signal-Treiber-Einrichtung, und den entsprechenden Ausgangs-Anschluß bzw. das entsprechende Ausgangs-Pad geschalteten – durch die entsprechende Anzahl an parallelgeschalteten N-Diffusions-Widerständen 13a, 13b, 13c, 13d, 13e gebildeten – Zwischen-Widerstands entsprechend gewählt wird (insbesondere so, daß gilt: Rgesamt ≅ Rsoll), kann beim Halbleiter-Bauelement eine Linearisierung des Treiberverhaltens erreicht werden.
  • Da sämtliche N-Diffusions-Widerstände 13a, 13b, 13c, 13d, 13e den gleichen Einzel-Widerstandswert R aufweisen, und aufgrund des sich durch die versetzte Anordnung der N-Diffusions-Widerstände 13a, 13b, 13c, 13d, 13e ergebenden, relativ großen Abstands c zwischen jeweils zwei benachbarten, in der gleichen Ebene liegenden N-Diffusions-Widerständen (z.B, der Abstand c zwischen dem zweiten N-Diffusions-Widerstand 13b, und dem vierten N-Diffusions-Widerstand 13d) ist der Einfluß des – über die WN-Wanne 12 gebildeten, parasitären, die einzelnen N-Diffusions-Widerstände 13a, 13b, 13c, 13d, 13e miteinander verbindenden Widerstands – auf die sich – unter Berücksichtigung des parasitären Widerstands – effektiv ergebenden Einzel-Widerstände R' der N-Diffusions-Widerstände 13a, 13b, 13c, 13d, 13e (bzw. auf den sich durch die o. g. Parallelschaltung – unter Berücksichtigung des parasitären Widerstands – effektiv ergebenden Gesamt-Widerstandswert Rgesamt') relativ gering.
  • Aus diesem Grund kann bei der in 2 gezeigten Anordung der N-Diffusions-Widerstände 13a, 13b, 13c, 13d, 13e der Abstand a zwischen jeweils unmittelbar aufeinanderfolgenden, in versetzten Ebenen liegenden N-Diffusions-Widerständen (z.B. der Abstand a zwischen dem ersten N-Diffusions-Widerstand 13a, und dem zweiten N-Diffusions-Widerstand 13b, der Abstand a zwischen dem zweiten N-Diffusions-Widerstand 13b, und dem dritten N-Diffusions-Widerstand 13c, etc.) relativ klein gewählt werden.
  • Dieser – relativ kleine – Abstand a zwischen den N-Diffusions-Widerständen 13a, 13b, 13c, 13d, 13e führt zu einer relativ kleinen, insgesamt für den Aufbau der N-Diffusions-Widerstände 13a, 13b, 13c, 13d, 13e benötigten Chip-Fläche.
  • Da jeder N-Diffusions-Widerstand 13a, 13b, 13c, 13d, 13e identisch aufgebaut ist, wie die übrigen N-Diffusions-Widerstände 13a, 13b, 13c, 13d, 13e (und diesen gegenüber auf jeweils entsprechende Weise angeordnet ist), wird eine Standard-Umgebung geschaffen, die – einmalig – modelliert und verifiziert eine genaue Vorhersagbarkeit der sich jeweils – effektiv – ergebenden Widerstandswerte ermöglicht.
    • 1
    Halbleiter-Bauelement-Abschnitt
    2
    WN-Wanne
    3a
    N-Diffusions-Widerstand
    3b
    N-Diffusions-Widerstand
    4a
    Metall-Anschluß
    4b
    Metall-Anschluß
    5a
    Metall-Anschluß
    5b
    Metall-Anschluß
    6a
    Diffusions-Metall-Kontakt
    6b
    Diffusions-Metall-Kontakt
    7a
    Diffusions-Metall-Kontakt
    7b
    Diffusions-Metall-Kontakt
    11
    Halbleiter-Bauelement-Abschnitt
    12
    WM-Wanne
    13a
    N-Diffusions-Widerstand
    13b
    N-Diffusions-Widerstand
    13c
    N-Diffusions-Widerstand
    13d
    N-Diffusions-Widerstand
    13e
    N-Diffusions-Widerstand
    14a
    Metall-Anschlub
    14b
    Metall-Anschlub
    14c
    Metall-Anschluß
    14d
    Metall-Anschluß
    14e
    Metall-Anschluß
    14f
    Metall-Anschluß
    15a
    Metall-Anschluß
    15b
    Metall-Anschluß
    15c
    Metall-Anschluß
    15d
    Metall-Anschluß
    16a
    Diffusions-Metall-Kontakt
    16b
    Diffusions-Metall-Kontakt
    17a
    Diffusions-Metall-Kontakt
    17b
    Diffusions-Metall-Kontakt

Claims (11)

  1. Anordnung von mehreren, stark dotierten, im Querschnitt rechteckförmigen Widerständen (13a, 13b, 13c, 13d, 13e), die gemeinsam in ein- und derselben, schwach dotierten Wanne (12) eines Halbleiter-Bauelements in Querrichtung nebeneinander liegen und die mit einer oder mehreren Signal-Treiber-Einrichtungen verbunden sind, wobei die Widerstände (13a, 13b, 13c, 13d, 13e) abwechselnd nach vorne und nach hinten hin – in Längsrichtung der Widerstände (13a, 13b, 13c, 13d, 13e) betrachtet – versetzt zueinander angeordnet sind, und wobei die Widerstände (13a) gegenüber sämtlichen unmittelbar benachbarten Widerständen (13b) jeweils um eine volle, oder etwas weniger als die volle Widerstandslänge (l) versetzt sind.
  2. Anordnung nach Anspruch 1, bei welcher die Widerstände (13a, 13b, 13c, 13d, 13e) alle die gleiche Länge (l) aufweisen.
  3. Anordnung nach Anspruch 1 oder 2, bei welcher die Widerstände (13a, 13b, 13c, 13d, 13e) alle die gleiche Breite (b) aufweisen.
  4. Anordnung nach einem der vorhergehenden Ansprüche, bei welcher die Widerstände (13a, 13b, 13c, 13d, 13e) alle die gleiche Tiefe aufweisen.
  5. Anordnung nach einem der vorhergehenden Ansprüche, bei welcher die Widerstände (13a, 13b, 13c, 13d, 13e) alle identisch aufgebaut sind.
  6. Anordnung nach einem der vorhergehenden Ansprüche, bei welcher die Widerstände (13a, 13b, 13c, 13d, 13e) alle den gleichen Einzel-Widerstandswert (R) aufweisen.
  7. Anordnung nach einem der vorhergehenden Ansprüche, welche mehr als zwei oder drei, insbesondere mehr als vier oder fünf Widerstände (13a, 13b, 13c, 13d, 13e) aufweist.
  8. Anordnung nach einem der vorhergehenden Ansprüche, bei welcher der Abstand (a) zwischen einem Widerstand (13a) und seinem unmittelbar benachbarten Widerstand (13b) – in Querrichtung der Widerstände (13a, 13b, 13c, 13d, 13e) betrachtet – kleiner ist als ein Drittel, insbesondere kleiner als ein Fünftel oder ein Zehntel der Breite (b), und/oder kleiner ist als ein Drittel, insbesondere kleiner als ein Fünftel oder ein Zehntel der Länge (l) des Widerstands (13a) oder des unmittelbar benachbarten Widerstands (13b).
  9. Anordnung nach einem der vorherehenden Ansprüche, bei welcher die Widerstände N-Diffusions-Widerstände (13a, 13b, 13c, 13d, 13e) sind.
  10. Anordnung nach einem der vorhergehenden Ansprüche, bei welcher die Widerstände (13a, 13b, 13c, 13d, 13e) an Ausgangs-Anschlüsse des Halbleiter-Bauelements angeschlossen sind.
  11. Anordnung nach einem der vorhergehenden Ansprüche, bei welcher mehrere der Widerstände (13a, 13b, 13c, 13d, 13e) parallelgeschaltet sind.
DE10243604A 2002-09-19 2002-09-19 Anordnung von mehreren Widerständen eines Halbleiter-Bauelements Expired - Fee Related DE10243604B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10243604A DE10243604B4 (de) 2002-09-19 2002-09-19 Anordnung von mehreren Widerständen eines Halbleiter-Bauelements
US10/663,354 US7049930B2 (en) 2002-09-19 2003-09-16 Arrangement of several resistors jointly positioned in a well of a semiconductor device, and a semiconductor device including at least one such arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10243604A DE10243604B4 (de) 2002-09-19 2002-09-19 Anordnung von mehreren Widerständen eines Halbleiter-Bauelements

Publications (2)

Publication Number Publication Date
DE10243604A1 DE10243604A1 (de) 2004-04-01
DE10243604B4 true DE10243604B4 (de) 2006-07-27

Family

ID=31969289

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10243604A Expired - Fee Related DE10243604B4 (de) 2002-09-19 2002-09-19 Anordnung von mehreren Widerständen eines Halbleiter-Bauelements

Country Status (2)

Country Link
US (1) US7049930B2 (de)
DE (1) DE10243604B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636831A (en) * 1982-08-02 1987-01-13 Fujitsu Limited Semiconductor device
DE19546953A1 (de) * 1994-12-15 1996-08-01 Nec Corp Digital-Analog-Wandler mit Widerstandsreihe
US5827967A (en) * 1995-05-23 1998-10-27 Fuji Electric Co., Ltd. Semiconductor accelerometer including strain gauges forming a wheatstone bridge and diffusion resistors

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4191964A (en) * 1977-01-19 1980-03-04 Fairchild Camera & Instrument Corp. Headless resistor
NL8203323A (nl) * 1982-08-25 1984-03-16 Philips Nv Geintegreerde weerstand.
US4646056A (en) * 1982-09-24 1987-02-24 Analog Devices, Inc. Matching of resistor sensitivities to process-induced variations in resistor widths
JPS63244765A (ja) * 1987-03-31 1988-10-12 Toshiba Corp 拡散抵抗を有する集積回路
JPH0748565B2 (ja) * 1988-06-27 1995-05-24 日本電気株式会社 半導体圧力センサ
JPH065788A (ja) * 1992-06-19 1994-01-14 Nec Corp 半導体装置
US5293148A (en) * 1992-07-13 1994-03-08 Honeywell Inc. High resolution resistor ladder network with reduced number of resistor elements
CA2179246C (en) * 1995-09-20 2000-10-24 Kris Iniewski Polysilicon defined diffused resistor
SG68002A1 (en) * 1997-11-25 1999-10-19 Inst Of Microelectronics Natio Cmos compatible integrated pressure sensor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636831A (en) * 1982-08-02 1987-01-13 Fujitsu Limited Semiconductor device
DE19546953A1 (de) * 1994-12-15 1996-08-01 Nec Corp Digital-Analog-Wandler mit Widerstandsreihe
US5827967A (en) * 1995-05-23 1998-10-27 Fuji Electric Co., Ltd. Semiconductor accelerometer including strain gauges forming a wheatstone bridge and diffusion resistors

Also Published As

Publication number Publication date
US7049930B2 (en) 2006-05-23
US20040130433A1 (en) 2004-07-08
DE10243604A1 (de) 2004-04-01

Similar Documents

Publication Publication Date Title
DE3712178C2 (de)
DE2731442C2 (de) Speicherschaltung mit Isolierschicht-Feldeffekttransistoren
WO2001057916A2 (de) Bipolartransistor
DE3215671C2 (de) Programmierbare Logikanordnung
DE10313926A1 (de) Halbleiterbauelement mit einem auf Zellen beruhenden Grundelementaggregat, welches ein vorspringendes Teil in einem aktiven Gebiet aufweist
DE60114534T2 (de) Kondensatorarray-d/a-wandler mit einem temperaturmessgerät-decoder sowie kondensatorray
DE2103771A1 (de) Anordnung aus integrierten Schal tungen
DE3906895A1 (de) Halbleiterspeichereinrichtung und diese verwendender datenpfad
DE10303738B4 (de) Speicherkondensator und Speicherzellenanordnung
DE69920121T2 (de) Wortleitungstreiberschaltung mit ringförmiger Vorrichtung
DE19652870B4 (de) Halbleiterspeichervorrichtung
DE2646653C3 (de)
DE10126610B4 (de) Speichermodul und Verfahren zum Testen eines Halbleiterchips
DE2608521A1 (de) Schaltungsplatte fuer elektronische schaltungen
DE4126050C2 (de) Anordnung von Wortleitungstreiberstufen in einer Halbleiterspeicheranordnung
DE19907921C1 (de) Halbleiterspeicheranordnung mit Dummy-Bauelementen auf durchgehenden Diffusionsgebieten
DE10243604B4 (de) Anordnung von mehreren Widerständen eines Halbleiter-Bauelements
EP0969288B1 (de) Prüfanordnung für Bondpad
EP0898283A2 (de) Halbleiterbauelement und Verfahren zum Testen und Betreiben eines Halbleiterbauelementes
DE102004008245B3 (de) Integrierter Halbleiterspeicher und Verfahren zum elektrischen Stressen eines integrierten Halbleiterspeichers
DE4307578C2 (de) Widerstandskette
DE10101630B4 (de) Halbleiterspeicherbauelement mit Eingabe-/Ausgabeleitungsstruktur
DE69724178T2 (de) Halbleiterspeicheranordnung
DE102004007398B4 (de) Konfigurierbare Gate-Array-Zelle mit erweiterter Gate-Elektrode
DE69724708T2 (de) Verbesserungen betreffend integrierte Schaltungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8339 Ceased/non-payment of the annual fee